JP7377072B2 - スイッチングレギュレータ - Google Patents

スイッチングレギュレータ Download PDF

Info

Publication number
JP7377072B2
JP7377072B2 JP2019205437A JP2019205437A JP7377072B2 JP 7377072 B2 JP7377072 B2 JP 7377072B2 JP 2019205437 A JP2019205437 A JP 2019205437A JP 2019205437 A JP2019205437 A JP 2019205437A JP 7377072 B2 JP7377072 B2 JP 7377072B2
Authority
JP
Japan
Prior art keywords
circuit
switching
monitoring
detection signal
time width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019205437A
Other languages
English (en)
Other versions
JP2021078312A5 (ja
JP2021078312A (ja
Inventor
裕樹 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshinbo Micro Devices Inc
Original Assignee
Nisshinbo Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshinbo Micro Devices Inc filed Critical Nisshinbo Micro Devices Inc
Priority to JP2019205437A priority Critical patent/JP7377072B2/ja
Publication of JP2021078312A publication Critical patent/JP2021078312A/ja
Publication of JP2021078312A5 publication Critical patent/JP2021078312A5/ja
Application granted granted Critical
Publication of JP7377072B2 publication Critical patent/JP7377072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、過電流や短絡等に対する保護回路を備えるスイッチングレギュレータに関する。
今日、スイッチングレギュレータは、直流電圧で動作する装置向けの小型軽量・高効率の電源として、特に電池や蓄電池を使用する移動体や可搬型機器用のＤＣ－ＤＣコンバータとして、需要がますます高まっている。一方で、スイッチングレギュレータにおける安全性および信頼性の要求性能もますます高くなっている。
スイッチングレギュレータの多くは、過電流や短絡等から電源および負荷を保護するための保護回路を備えている。一般に、この種の保護回路は、スイッチング素子を流れる電流を検出し、その電流検出値が所定の監視値または閾値を超えたときに、不所望に大きな電流つまり過電流が流れているものと判断する。保護回路は、そのような過電流を検知したときに、パルス幅変調信号の各サイクルのオン時間を制限して負荷に電流を流し続ける過電流制限型（パルスバイパルス方式）と、スイッチング素子のオン・オフ動作を停止して負荷への電流供給を絶つ遮断型とがあり、両方式を組み合わせることも可能である。
過電流制限型は、一時的な過負荷に対して誤動作を防止できる反面、過電流を制限しても制限値付近で流し続けると、そのうち装置が多量の発熱や破壊を生ずるおそれがある。そこで、過電流の検知が連続する多数のサイクルにわたって長く続くときは、検知回数をカウントし、検知回数が設定回数に達した時点で、遮断型の仕方によりスイッチング動作を完全に止めて出力電流を断つ技法が従来から行われている。
もっとも、連続する多数のサイクルにわたって過電流の検知回数をカウントしている間に過電流を制限しきれなくなったときは、設定回数に達する前に装置回路が破壊するおそれがある。そこで、過電流の検知回数をカウントしてパルスバイパルス方式の電流制限を継続している間に、過電流が一段と増して短絡検知用の高い第２の閾値を超えたときは、検知回数がまだ設定回数に達していなくても、その時点でスイッチング動作を停止して出力電流を断つようにしている。
特開２０１４－３８５０号公報
スイッチングレギュレータにおいては、装置回路のどこかで短絡、地絡あるいはレアショート等が発生したときは、その直後から異常な過電流が流れようとする。
しかしながら、上記のような従来のスイッチングレギュレータでは、如何なる過電流に対しても常に優先的に過電流制限型の保護回路が働いて低い方の第１の閾値付近に制限しようとする。このため、当初から高い第２の閾値を超えそうな異常な過電流であっても、パルスバイパルスの電流制限を受けて、第２の閾値を超えるまでの時間を引き延ばされ、その間に電源あるいは負荷の装置回路が多量に発熱ないし破壊することがある。特に、地絡やレアショートのようにそれほど低くないインピーダンスで異常な過電流が流れる場合には、パルスバイパルスの電流制限がほどほどに作用するため、上記引き延ばしの時間が長引いて、装置回路の多量発熱・熱破壊が生じやすい。
本発明は、かかる従来技術の課題を解決するものであり、過電流や出力短絡等から装置回路を適格に保護し、さらには地絡やレアショート等のようにそれほど低くないインピーダンスで異常な過電流が発生した場合でも適確に対処できるスイッチングレギュレータを提供する。
本発明の第１の観点におけるスイッチングレギュレータは、降圧型または昇降圧型のスイッチングレギュレータであって、スイッチング素子と、前記スイッチング素子を一定の周波数および可変のデューティ比でオン・オフさせるスイッチング制御部と、前記スイッチング素子を流れる電流値を表す電流検出信号を生成する電流検出回路と、スイッチングの各サイクルにおいてオン時間の開始直後に時間幅の可変または切替可能なブランキング期間を挿入するブランキング回路を含み、前記ブランキング期間の終了時以後に前記電流検出信号が第１の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子を途中でオフする第１の保護回路と、スイッチングの各サイクルにおいてオン時間中に前記電流検出信号が前記第１の監視値より高い第２の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子のオン・オフ動作を停止する第２の保護回路とを有する。
上記構成のスイッチングレギュレータにおいては、スイッチングの各サイクルにおいて、オン時間の開始直後のブランキング期間中は、スイッチング素子を流れる電流に対応する電流検出信号が低い方の第１の監視値を超えただけではスイッチング素子をオフにせず、高い方の第２の監視値を超えたときにスイッチング素子をオフし、かつオン・オフ動作までも停止する。そして、電流検出信号がブランキング期間中に第２の監視値を超えずブランキング期間中またはブランキング期間の終了時以後に第１の監視値を超えたときは、スイッチング素子をオフして当該サイクルのオン時間を途中で終了する。このように、オン時間の開始直後に上記のような作用をもたらすブランキング期間を挿入することで、異常な過電流をパルスバイパルスの電流制限によって引き延ばすことなく早期に遮断して装置回路の破壊を防ぐことができる。しかも、ブランキング期間の時間幅を可変しまたは複数の設定時間幅の間で切り替えることで、レアショートのようにそれほど低くないインピーダンスで異常な過電流が流れる場合にも、異常な過電流状態を引き延ばすことなく迅速適確にシャットダウンすることが可能であり、電源ないし負荷の装置回路が多量に発熱ないし破壊する事態を未然に防ぐことができる。
本発明の第２の観点におけるスイッチングレギュレータは、直流の入力電圧をスイッチング素子およびコイルを介して直流の出力電圧に変換するスイッチングレギュレータであって、前記スイッチング素子を一定の周波数および可変のデューティ比でオン・オフさせるスイッチング制御部と、スイッチングの各サイクルにおいて前記スイッチング素子を流れる電流を第１の監視値とそれより高い第２の監視値とを用いて監視し、所定の事象の有無または状況に応じて条件的にオン時間の開始直後にブランキング期間を挿入し、前記ブランキング期間の間に前記電流に応じた電流検出信号が前記第２の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子のオン・オフ動作を停止し、前記ブランキング期間の終了時以後に前記電流検出信号が前記第１の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子を途中でオフする保護部とを有する。
上記構成のスイッチングレギュレータにおいては、スイッチングの特定のサイクルで（たとえば、出力電圧の異常な低下が検出された直後の１サイクルまたは数サイクルに限定して）、オン時間の開始直後にブランキング期間が挿入された場合には、ブランキング期間中にスイッチング素子を流れる電流に対応する電流検出信号が低い方の第１の監視値を超えただけではスイッチング素子をオフにせず、高い方の第２の監視値を超えたときにスイッチング素子をオフし、かつオン・オフ動作までも停止する。そして、電流検出信号がブランキング期間中に第２の監視値を超えずブランキング期間中またはブランキング期間の終了時以後に第１の監視値を超えたときは、スイッチング素子をオフして当該サイクルのオン時間を途中で終了する。このように、出力電圧の異常な低下等が検出されたときは、オン時間の開始直後に上記のような作用をもたらすブランキング期間を挿入することで、異常な過電流をパルスバイパルスの電流制限によって引き延ばすことなく早期に遮断して装置回路の発熱や破壊を防ぐことができる。
本発明の第３の観点におけるスイッチングレギュレータは、直流の入力電圧をスイッチング素子およびコイルを介して直流の出力電圧に変換するスイッチングレギュレータであって、前記スイッチング素子を一定の周波数および可変のデューティ比でオン・オフさせるスイッチング制御部と、スイッチングの各サイクルにおいて前記スイッチング素子を流れる電流を第１の監視値とそれより高い第２の監視値とを用いて監視し、スイッチングの各サイクルにおいてオン時間の開始直後に時間幅の可変または切替可能な第１の部分監視期間を設け、前記第１の部分監視期間の中で前記電流に応じた電流検出信号が前記第２の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子のオン・オフ動作を停止し、前記第１の部分監視期間の終了後の残りの第２の部分監視期間の中で前記電流検出信号が前記第１の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子を途中でオフする保護部とを有する。
上記構成のスイッチングレギュレータにおいては、スイッチングの各サイクルにおいて、オン時間の開始直後の第１の部分監視期間中は、スイッチング素子を流れる電流に対応する電流検出信号が低い方の第１の監視値を超えただけではスイッチング素子をオフにせず、高い方の第２の監視値を超えたときにスイッチング素子をオフし、かつオン・オフ動作までも停止する。そして、電流検出信号が第１の部分監視期間中に第２の監視値を超えず第２の部分監視期間中に第１の監視値を超えたときは、スイッチング素子をオフして当該サイクルのオン時間を途中で終了する。このように、スイッチングの各サイクルのオン時間に上記のような作用をもたらす第１および第２の部分監視期間を設定することで、異常な過電流をパルスバイパルスの電流制限によって引き延ばすことなく早期に遮断して装置回路の破壊を防ぐことができる。しかも、第１の部分監視期間の時間幅を可変しまたは複数の設定時間幅の間で切り替えることで、レアショートのようにそれほど低くないインピーダンスで異常な過電流が流れる場合にも、異常な過電流状態を引き延ばすことなく迅速適確にシャットダウンすることが可能であり、電源ないし負荷の装置回路が多量に発熱ないし破壊する事態を未然に防ぐことができる。
本発明の第４の観点におけるスイッチングレギュレータは、直流の入力電圧をスイッチング素子およびコイルを介して直流の出力電圧に変換するスイッチングレギュレータであって、前記スイッチング素子を一定の周波数および可変のデューティ比でオン・オフさせるスイッチング制御部と、スイッチングの各サイクルにおいて前記スイッチング素子を流れる電流を第１の監視値とそれより高い第２の監視値とを用いて監視し、スイッチングの各サイクルにおいてオン時間の開始直後に第１の部分監視期間を設け、前記第１の部分監視期間の中で前記電流に応じた電流検出信号が前記第２の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子のオン・オフ動作を停止し、前記第１の部分監視期間の終了後の残りの第２の部分監視期間の中で前記電流検出信号が前記第１の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子を途中でオフする保護部とを有する。
上記構成のスイッチングレギュレータにおいては、スイッチングの各サイクルにおいて、オン時間の開始直後の第１の部分監視期間中は、スイッチング素子を流れる電流に対応する電流検出信号が低い方の第１の監視値を超えただけではスイッチング素子をオフにせず、高い方の第２の監視値を超えたときにスイッチング素子をオフし、かつオン・オフ動作までも停止する。そして、電流検出信号が第１の部分監視期間中に第２の監視値を超えず第２の部分監視期間中に第１の監視値を超えたときは、スイッチング素子をオフして当該サイクルのオン時間を途中で終了する。このように、スイッチングの各サイクルのオン時間に上記のような作用をもたらす第１および第２の部分監視期間を設定することで、異常な過電流をパルスバイパルスの電流制限によって引き延ばすことなく早期に遮断して装置回路の発熱や破壊を防ぐことができる。
本発明のスイッチングレギュレータによれば、上記のような構成と作用により、過電流や短絡等から装置回路を適格に保護し、さらにはレアショート等のようにそれほど低くないインピーダンスで異常な過電流が発生した場合でも適確に保護することができる。
本発明の一実施形態におけるスイッチングレギュレータの全体構成を示すブロック図である。 上記実施形態におけるスイッチングレギュレータのより具体的な構成例を示す回路図である。 図２のスイッチングレギュレータに含まれるブランキング回路の具体的構成例を示す回路図である。 図３のブランキング回路に含まれるＳＳＴ状況判別回路に関する作用を説明するための各部の波形または状態を示す図である。 図４のブランキング回路に含まれるＦＢ状況判別回路に関する作用を説明するための各部の波形または状態を示す図である。 図４のブランキング回路に含まれるＯＣＰ１状況判別回路に関する作用を説明するための各部の波形または状態を示す図である。 図２のスイッチングレギュレータにおいて、スイッチングの或るサイクルで不意に出力短絡が発生した場合の作用を説明するための各部の波形または状態を示す図である。 図２のスイッチングレギュレータにおいて、スイッチングの或るサイクルで不意に地絡またはレアショートが発生した場合の作用を説明するための各部の波形または状態を示す図である。 図２のスイッチングレギュレータにおいて、スイッチングの複数のサイクルにわたって過負荷状態が続いた場合の作用を説明するための各部の波形または状態を示す図である。
以下、添付図を参照して本発明の好適な実施形態を説明する。
［スイッチングレギュレータの全体構成］
図１に、本発明の一実施形態におけるスイッチングレギュレータの全体構成を示す。このスイッチングレギュレータは、入力端子１０より入力される直流の電圧ＶＤＤを一定の電圧値に制御された直流の電圧ＶＯＵＴに変換して出力端子１２より負荷に供給するＤＣ－ＤＣコンバータとして構成されている。通常、負荷は出力端子１２とグランド電位端子との間に接続される。入力端子１０は、たとえば電池または蓄電池（図示せず）に接続される。
このスイッチングレギュレータは、ＤＣ－ＤＣコンバータの基本要素であるスイッチング素子１４、リアクトル回路１６およびスイッチング制御部１８に加えて、過電流、出力短絡等に対する保護部２０を有している。
スイッチング素子１４は、好ましくは高速にオン・オフ可能な半導体スイッチング素子でよく、たとえばＭＯＳＦＥＴからなるスイッチングトランジスタであってよい。リアクトル回路１６は、少なくとも１つのコイル（チョークコイル，トランスコイル等）と整流素子や平滑コンデンサ等の周辺回路を含み、スイッチング素子１４を介して間欠的に供給される電流ＩＳをコイルおよび周辺回路に通して負荷に連続的な出力電流ＩＬを供給するように構成されている。なお、スイッチング素子１４は、図１ではリアクトル回路１６の前段に設けられているが、リアクトル回路１６の中でコイルの後段に設けられていてもよい。
スイッチング制御部１８は、電圧検出回路２２、誤差増幅器２４、基準電圧回路２６およびスイッチング回路２８を含んでいる。
電圧検出回路２２は、リアクトル回路１６の出力端側に得られる出力電圧ＶＯＵＴを検出して、これを表す電圧検出信号ＦＢを誤差増幅器２４に与える。誤差増幅器２４には、基準電圧回路２６より２種類の基準電圧ＶＲＥＦ３，ＳＳＴも与えられる。一方の基準電圧ＶＲＥＦ３は、出力電圧ＶＯＵＴの設定値に対応する一定の電圧レベルを有している。他方の基準電圧ＳＳＴは、起動時または再起動時に出力電圧ＶＯＵＴを緩やかに立ち上げるソフトスタートのためのもので、可変の電圧レベルを有する。より詳しくは、基準電圧ＳＳＴは、起動時または再起動時に、固定レベルの基準電圧ＶＲＥＦ３より低い所定のグランド電位からＶＲＥＦ３より高い入力電圧ＶＤＤレベルへ漸次的に上昇する。そして、スイッチング動作を停止してシャットダウンするときは、基準電圧ＳＳＴがそれまでのＶＤＤレベルから瞬時にグランド電位にドロップするようになっている。
誤差増幅器２４は、電圧検出回路２２からの電圧検出信号ＦＢを基準電圧回路２６からの基準電圧ＶＲＥＦ３，ＳＳＴのうちの低い方と比較して比較誤差を表す誤差信号ＥＲを生成するように構成されている。定常状態では、ＳＳＴ＞ＶＲＥＦ３であり、誤差増幅器２４は、電圧検出信号ＦＢを低い方の基準電圧ＶＲＥＦ３と比較して得られる誤差信号ＥＲをスイッチング回路２８に与える。
スイッチング回路２８は、スイッチングの周波数で鋸波信号あるいは三角波信号等のランプ信号を発生する発振回路と、誤差増幅器２４からの誤差信号ＥＲをランプ信号と比較して両者の大小関係を二値の電圧レベル（Ｈレベル／Ｌレベル）で表すパルス幅変調信号を出力するコンパレータと、パルス幅変調信号に応じた駆動信号ＤＲＶによりスイッチング素子１４をオン・オフ駆動するドライバ回路等を含んでいる。
スイッチング制御部１８は、上記の構成により、スイッチング素子１４を一定のスイッチング周波数および可変のデューティ比でオン・オフさせて間欠的な電流ＩＳをリアクトル回路１６に流し込み、出力電圧ＶＯＵＴをフィードバック制御で設定値に維持しながら、時間的に連続する出力電流ＩＬを負荷に供給するようになっている。
この実施形態における保護部２０は、電流検出回路３０、小過電流監視回路（第１の過電流監視回路）３２、ブランキング回路３４、ゲート回路３６、大過電流監視回路（第２の過電流監視回路）３８および遮断・復帰回路４０を有している。このうち、小過電流監視回路３２、ブランキング回路３４およびゲート回路３６は、過電流制限回路（第１の保護回路）４２を構成する。一方、大過電流監視回路３８および遮断・復帰回路４０は、短絡保護回路（第２の保護回路）４４を構成する。
保護部２０は、後述するように、スイッチングの各サイクルにおいてスイッチング素子１４を流れる電流ＩＳを所定の第１の監視値（低監視値）とそれより高い所定の第２の監視値（高監視値）とを用いて監視し、スイッチングの各サイクルにおいてオン時間の開始直後に時間幅の可変または切替可能な第１の部分監視期間（ブランキング期間ＢＴ）を設け、第１の部分監視期間（ＢＴ）の中で電流ＩＳが第２の監視値を超えたときは、スイッチング制御部１８を通じてスイッチング素子１４のオン・オフ動作を停止し、第１の部分監視期間（ＢＴ）の終了時以後の残りの第２の部分監視期間の中で電流ＩＳが第１の監視値を超えたときは、スイッチング制御部１８を通じてスイッチング素子１４を途中でオフするようなっている。
スイッチング制御部１８のスイッチング回路２８より出力される信号ＤＲＶは、上記のようにスイッチング素子１４に対して駆動信号として与えられるだけでなく、保護部２０のブランキング回路３４、電流検出回路３０および両過電流監視回路３２，３８に対してもスイッチング素子１４のオン・オフ状況を示すタイミング用の制御信号として与えられる。
電流検出回路３０は、スイッチング回路２８からのタイミング制御信号ＤＲＶに応動し、スイッチングの各サイクルＣＹｉ毎に、スイッチング素子１４を流れる電流ＩＳを電流センサ４６を介して検出し、電流ＩＳの波形を表す電流検出信号ＶＯＣＰを生成するように構成されている。この電流検出信号ＶＯＣＰは、両過電流監視回路３２，３８に与えられる。
過電流制限回路４２の小過電流監視回路３２は、スイッチング回路２８からのタイミング制御信号ＤＲＶに応動して、スイッチングの各サイクルＣＹｉのオン時間中に電流検出信号ＶＯＣＰを監視し、電流検出信号ＶＯＣＰがパルスバイパルス用の低めの監視値（第１の監視値）ＶＲＥＦ１を超えたときに、小過電流検知信号ＥＸＤ１（第１の過電流検知信号）を発生する。この小過電流検知信号ＥＸＤ１はゲート回路３６に入力される。
ゲート回路３６には、ブランキング回路３４からのパルス信号またはブランキング信号ＢＬＫも入力される。このブランキング信号ＢＬＫは、スイッチングの各サイクルＣＹｉのオン時間ＴＯＮの開始直後にブランキング期間ＢＴを挿入するためのものであり、そのパルス幅がブランキング期間ＢＴの時間幅ＴＷを規定する。
ブランキング回路３４は、スイッチング回路２８からのタイミング制御信号ＤＲＶを入力するだけでなく、電圧検出回路２２からの電圧検出信号ＦＢ、基準電圧回路２６からの可変の基準電圧ＳＳＴおよびゲート回路３６からの後述する電流制限指示信号ＯＣＰ１を各事象の有無または状況を示す事象情報信号として入力する。
ブランキング回路３４は、各事象情報信号ＦＢ，ＳＳＴ，ＯＣＰ１に基づいてブランキング信号ＢＬＫの発生条件や特性等を制御または選択し、特にブランキング期間ＢＴの時間幅ＴＷを可変し、または複数の設定時間幅（たとえば後述する通常時間幅ＴＷＳ，拡張時間幅ＴＷＬ）の間で切り替えるように構成されている。ブランキング回路３４の詳細な構成および作用については、後に詳しく説明する。
ゲート回路３６は、ブランキング信号ＢＬＫのパルスが持続している間つまりブランキング期間ＢＴ中は、小過電流監視回路３２より小過電流検知信号ＥＸＤ１が発生されても、これを無効にする。しかし、ブランキング信号ＢＬＫの持続時間（ブランキング期間ＢＴ）が終了した後は、小過電流監視回路３２より小過電流検知信号ＥＸＤ１が発生されると、これに応動してスイッチング回路２８に対して電流制限指示信号ＯＣＰ１を出力する。スイッチング回路２８は、ゲート回路３６より電流制限指示信号ＯＣＰ１を受け取ると、直ちにスイッチング素子１４をオフし、当該サイクルＣＹｉのオン時間ＴＯＮを途中で終了するようになっている。
このように、過電流制限回路４２は、スイッチングの各サイクルＣＹｉにおいてオン時間ＴＯＮの開始直後に時間幅ＴＷの可変または切替可能なブランキング期間ＢＴを挿入するブランキング回路３４を有している。そして、過電流制限回路４２は、スイッチングの各サイクルＣＹｉにおいて、電流検出回路３０より与えられる電流検出信号ＶＯＣＰをパルスバイパルス用の低監視値ＶＲＥＦ１を用いて監視し、ブランキング期間ＢＴ中は電流検出信号ＶＯＣＰが低監視値ＶＲＥＦ１を超えてもスイッチング回路２８に対して何の働きもしないで、ブランキング期間ＢＴの終了時以後に電流検出信号ＶＯＣＰが低監視値ＶＲＥＦ１を超えたときは、直ちにスイッチング素子１４をオフさせるための電流制限指示信号ＯＣＰ１をスイッチング回路２８に与えるようになっている。
一方、短絡保護回路４４の大過電流監視回路３８は、スイッチング回路２８からのタイミング制御信号ＤＲＶに応動し、スイッチングの各サイクルＣＹｉのオン時間ＴＯＮ中に、電流検出回路３０より与えられる電流検出信号ＶＯＣＰを監視し、電流検出信号ＶＯＣＰが遮断用の高監視値（第２の監視値）ＶＲＥＦ２（ただしＶＲＥＦ１＜ＶＲＥＦ２）を超えたときは、そのタイミングで大過電流検知信号（第２の過電流検知信号）ＥＸＤ２を発生する。この大過電流検知信号ＥＸＤ２は遮断・復帰回路４０に与えられる。
遮断・復帰回路４０は、大過電流監視回路３８より大過電流検知信号ＥＸＤ２を受け取ると、これに応動して遮断指示信号ＯＣＰ２を出力する。スイッチング回路２８は、遮断・復帰回路４０より遮断指示信号ＯＣＰ２を受け取ると、これに応動してスイッチング素子１４をオフし、後続のサイクルＣＹｉ＋１，ＣＹｉ＋２，‥‥におけるオン・オフ動作を停止する（シャットダウンする）。これによって、出力電流ＩＬが断たれ、出力電圧ＶＯＵＴがグランド電位まで下がる。
遮断・復帰回路４０は、上記のようにしてシャットダウンを行った場合には、所定時間の経過後に、スイッチング回路２８に対して、遮断指示信号ＯＣＰ２を解除し、スイッチング制御部１８を通じてソフトスタートの再起動を行うようになっている。ソフトスタートの再起動では、可変基準電圧発生回路６８（図２）において可変の基準電圧ＳＳＴがそれまでのグランド電位からＶＤＤレベルへ漸次的に上昇する。誤差増幅器２４は、ＳＳＴがＶＲＥＦ３を超えるまでは、電圧検出信号ＦＢに対する比較基準電圧としてＳＳＴを用いる。比較基準電圧のＳＳＴが漸次的に上昇することで、パルス幅変調信号ＰＷＭのデューティ比が漸次的に増大し、短絡状態が収まっている限り、出力電圧ＶＯＵＴは緩やかに立ち上がる。
さらに、遮断・復帰回路４０は、過電流制限回路４２のゲート回路３６より電流制限指示信号ＯＣＰ１が発生されると、これを取り込む。そして、所定時間以内または所定サイクル数以内に電流制限指示信号ＯＣＰ１の発生回数が設定値に達したときには、スイッチング制御部１８に対して遮断指示信号ＯＣＰ２を与えるようになっている。この場合も、スイッチング制御部１８は、遮断指示信号ＯＣＰ２に応動してスイッチング素子１４のオン・オフ動作を停止する。そして、一定時間の経過後に、遮断・復帰回路４０が上記と同様にスイッチング制御部１８を通じてソフトスタートで再起動を行うようになっている。
このように、短絡保護回路４４は、スイッチングの各サイクルＣＹｉにおいて、電流検出回路３０より与えられる電流検出信号ＶＯＣＰを遮断用の高監視値ＶＲＥＦ２を用いて監視し、ブランキング信号ＢＬＫの与えるブランキング期間ＢＴとは関係なく、オン時間中に電流検出信号ＶＯＣＰが高監視値ＶＲＥＦ２を超えたときは常に、スイッチング素子１４のオン・オフ動作を停止させるための遮断指示信号ＯＣＰ２をスイッチング制御部１８に与え、一定時間の経過後にスイッチング制御部１８を通じてスイッチング素子１４のオン・オフ動作をソフトスタートで再開するようになっている。

［スイッチングレギュレータの具体的構成例］
図２に、この実施形態におけるスイッチングレギュレータの具体的な構成例を示す。
図２に示すスイッチングレギュレータは降圧型であり、リアクトル回路１６は、チョークコイル５０、転流ダイオード５２および平滑コンデンサ５４によって構成されている。より詳しくは、ＶＤＤ入力端子１０とＶＯＵＴ出力端子１２との間にスイッチング素子１４とチョークコイル５０が直列に接続され、チョークコイル５０の入力端側とグランド電位端子との間にダイオード５２が接続され、チョークコイル５０の出力端側とグランド電位端子との間にコンデンサ５４が接続されている。
スイッチング素子１４はＰＭＯＳトランジスタからなり、このＰＭＯＳトランジスタのソースはＶＤＤ入力端子１０に接続され、ドレインはチョークコイル５０の入力端に接続され、ゲートはスイッチング回路２８のドライバ回路５６の出力端子に接続されている。スイッチング素子（ＰＭＯＳトランジスタ）１４は、ドライバ回路５６よりパルス信号として与えられる駆動信号ＤＲＶの二値の電圧レベル（Ｈレベル／Ｌレベル）にしたがってオン・オフし、ＤＲＶがＬレベルのときはオンし、ＤＲＶがＨレベルのときはオフする。
スイッチング回路２８は、ドライバ回路５６のほかに、発振回路５８およびコンパレータ６０を含んでいる。発振回路５８は、スイッチングの周波数で鋸波信号あるいは三角波信号等のランプ信号ＯＳＣを発生する。コンパレータ６０は、誤差増幅器２４からの誤差信号ＥＲをランプ信号ＯＳＣと比較して両者の大小関係を二値の電圧レベル（Ｈレベル／Ｌレベル）で表すパルス信号をパルス幅変調信号ＰＷＭとして出力する。
ドライバ回路５６には、コンパレータ６０からのパルス幅変調信号ＰＷＭが入力されるだけでなく、過電流制限回路４２のゲート回路３６からの電流制限指示信号ＯＣＰ１および短絡保護回路４４の遮断・復帰回路４０からの遮断指示信号ＯＣＰ２も入力される。ドライバ回路５６は、たとえばＲＳフリップフロップからなるラッチ回路を有しており、スイッチングの各サイクルにおいて、パルス幅変調信号ＰＷＭのサイクル始端（Ｈレベル→Ｌレベルの変化）に応動して駆動信号ＤＲＶをアクティブなＬレベルにセットする。この後、ドライバ回路５６は、指示信号ＯＣＰ１，ＯＣＰ２のいずれの入力もないときは、現時のデューティ比で決まるパルス幅変調信号ＰＷＭのレベル変化（Ｌレベル→Ｈレベル）のタイミングで、駆動信号ＤＲＶを非アクティブなＨレベルにリセットする。しかし、駆動信号ＤＲＶがアクティブなＬレベルになっているときに、指示信号ＯＣＰ１，ＯＣＰ２のいずれかを入力すると、これをラッチしてドライバ回路５６は駆動信号ＤＲＶを非アクティブなＨレベルにリセットする。この場合、スイッチング素子１４は、現時のデューティ比で決まる本来のオン時間の途中でオフすることになる。
電圧検出回路２２は、チョークコイル５０の出力端とグランド電位端子との間に直列に接続された２つの抵抗６２，６４からなり、両抵抗間のノードＮ１より電圧検出信号ＦＢを出力する。この電圧検出信号ＦＢは、定電圧制御用のフィードバック信号として誤差増幅器２４に与えられるだけでなく、出力電圧ＶＯＵＴの有無または状況を示す事象情報信号としてブランキング回路３４にも与えられる。
基準電圧回路２６は、出力電圧ＶＯＵＴの設定値に対応した一定レベルの基準電圧ＶＲＥＦ３を出力する基準電圧源６６と、ソフトスタート用の可変の基準電圧ＳＳＴを出力する可変基準電圧発生回路６８とを有する。可変基準電圧発生回路６８は、ＶＤＤ電圧供給端子（入力端子１０）とグランド電位端子との間に直列に接続された定電流源７０およびコンデンサ７２を有し、両者間のノードＮ２上に可変の基準電圧ＳＳＴを発生する。ノードＮ２とグランド電位端子との間には、遮断・復帰回路４０のＮＭＯＳトランジスタ８０がスイッチとして設けられている。
定常時は、ＮＭＯＳトランジスタ８０がオフ状態に保持されている。これにより、コンデンサ７２は満充電状態を保ち、その充電電圧つまりノードＮ２上の基準電圧ＳＳＴは固定の基準電圧ＶＲＥＦ３より高いＶＤＤレベルに維持される。しかし、短絡保護回路４４において遮断・復帰回路４０がシャットダウンのための遮断指示信号ＯＣＰ２を発生すると、これに応動してＮＭＯＳトランジスタ８０がオンする。これによって、ノードＮ２上の基準電圧ＳＳＴは瞬時に放電し、ＶＤＤレベルからグランド電位にドロップする。この時、スイッチング制御部１８内では、基準電圧ＳＳＴが電圧検出信号ＦＢとの比較基準値に用いられることにより、パルス幅変調信号ＰＷＭのデューティ比が速やかにゼロに向かって小さくなる。
再起動時には、遮断・復帰回路４０がＮＭＯＳトランジスタ８０をオン状態からオフ状態に切り替える。すると、定電流源７０より供給される定電流ＩＲＥＦ１によってコンデンサ７２が充電され、上昇中の充電電圧がノードＮ２より基準電圧ＳＳＴとして出力される。この充電速度はソフトスタートの速度を律速し、充電電流ＩＲＥＦ１の電流量とコンデンサ７２の容量によって決まる。ノードＮ２上に得られる基準電圧ＳＳＴは、スイッチング制御部１８の誤差増幅器２４に与えられるだけでなく、ソフトスタートの有無（オン・オフ）ないし状況を示す事象情報信号としてブランキング回路３４にも与えられる。
スイッチング素子（ＰＭＯＳトランジスタ）１４を流れる電流ＩＳの検出に用いられる電流センサ４６は、入力端子１０とチョークコイル５０の入力端との間で、スイッチング素子１４と並列に、センス抵抗８２およびＰＭＯＳトランジスタ８４を直列に接続して構成されている。ＰＭＯＳトランジスタ８４のゲートは、スイッチング素子（ＰＭＯＳトランジスタ）１４のゲートと共通接続されてスイッチング回路２８のドライバ回路５６の出力端子に接続されている。センス抵抗８２の抵抗値は非常に高く、ＰＭＯＳトランジスタ８４がオンしても極わずかなセンス電流しか流さないため、スイッチング素子１４を流れる電流ＩＳに影響を与えない。センス抵抗８２とＰＭＯＳトランジスタ８４のソースとの間のノードＮ３には電流ＩＳに対応するセンス電圧が得られ、このセンス電圧は誤差増幅器８６の非反転入力端子(+)に入力される。
電流検出回路３０は、誤差増幅器８６、ＰＭＯＳトランジスタ８８、抵抗９０，９２を有している。ＰＭＯＳトランジスタ８８は、ソースが抵抗９０を介して入力端子１０に接続されるとともに誤差増幅器８６の反転入力端子(-)に接続され、ドレインがノードＮ４および抵抗９２を介してグランド電位端子に接続され、ゲートが誤差増幅器８６の出力端子に接続されている。かかる構成により電圧－電流変換回路が形成され、誤差増幅器８６の非反転入力端子に入力されるセンス電圧はＰＭＯＳトランジスタ８８のドレイン電流に変換される。そして、このドレイン電流による抵抗９２の電圧降下としてノードＮ４に電流ＩＳの波形を表す電圧信号つまり電流検出信号ＶＯＣＰが得られる。
電流検出回路３０の出力端子であるノードＮ４は、小過電流監視回路３２を構成するコンパレータ９４の反転入力端子(-)に接続されるとともに、大過電流監視回路３８を構成するコンパレータ９６の非反転入力端子(+)に接続されている。ノードＮ４とグランド電位端子との間には、ＮＭＯＳトランジスタ９８がスイッチとして設けられている。
ＮＭＯＳトランジスタ９８のゲートには、スイッチング回路２８のドライバ回路５６より駆動信号ＤＲＶがスイッチングの各サイクルＣＹｉ毎にスイッチング素子１４のオン・オフ状況を示すタイミング制御信号として入力される。
タイミング制御信号ＤＲＶがＨレベルになっている時（スイッチング素子１４がオフしている時）は、ＮＭＯＳトランジスタ９８がオン状態となり、ノードＮ４はグランド電位にクランプされる。タイミング制御信号ＤＲＶがＬレベルになっている時（スイッチング素子１４がオンしている時）は、ＮＭＯＳトランジスタ９８がオフ状態となり、ノードＮ４上に電流検出信号ＶＯＣＰが生成される。
小過電流監視回路３２において、コンパレータ９４の非反転入力端子(+)には、基準電圧源１００より低監視値としての基準電圧ＶＲＥＦ１が常時入力される。タイミング制御信号ＤＲＶがＨレベルになっている時（スイッチング素子１４がオフしている時）は、上記のようにノードＮ４がオン状態のＮＭＯＳトランジスタ９８を介してグランド電位にクランプされるため、コンパレータ９４の出力は非アクティブなＨレベルに保持される。タイミング制御信号ＤＲＶがＬレベルになっている時（スイッチング素子１４がオンしている時）は、電流検出回路３０よりノードＮ４上に出力される電流検出信号ＶＯＣＰの電圧値によってコンパレータ９４の出力のレベルまたは論理値が決まり、電流検出信号ＶＯＣＰが監視値ＶＲＥＦ１を超えた時だけコンパレータ９４の出力がＬレベルに変わり、このＬレベルのパルスが小過電流検知信号ＥＸＤ１となる。
コンパレータ９４の出力は、短絡制限回路４２のゲート回路３６を構成するＮＯＲ回路の一方の入力端子に入力される。ＮＯＲ回路３６の他方の入力端子には、ブランキング回路３４の出力が入力される。ブランキング回路３４は、タイミング制御信号ＤＲＶに応動し、スイッチングの各サイクルにおいてオン時間の開始直後にＨレベルのパルス信号としてブランキング信号ＢＬＫを出力する。
ＮＯＲ回路３６は、一方の入力信号であるＨレベルのブランキング信号ＢＬＫが持続している間（ブランキング期間ＢＴ中）は、他方の入力信号であるコンパレータ９４の出力の値または状態には関係なく、一義的に非アクティブなＬレベルの出力を発生する。これにより、ブランキング期間ＢＴ中にコンパレータ９４よりＬレベルの小過電流検知信号ＥＸＤ１を受け取っても、ＮＯＲ回路３６はこれを無効にする。
ブランキング信号ＢＬＫの持続時間（ブランキング期間ＢＴ）が終了し、ブランキング回路３４の出力がＬレベルになると、ＮＯＲ回路３６の出力はコンパレータ９４の出力によって決まる。すなわち、ノードＮ４上の電流検出信号ＶＯＣＰが低監視値ＶＲＥＦ１より低くて、コンパレータ９４の出力がＨレベルであるときは、ＮＯＲ回路３６は非アクティブなＬレベルの出力を保つ。しかし、電流検出信号ＶＯＣＰが低監視値ＶＲＥＦ１を超えたときは、コンパレータ９４の出力がＨレベルからＬレベルに変わり（小過電流検知信号ＥＸＤ１が発生され）、これに応動してＮＯＲ回路３６の出力がＬレベルからＨレベルに変わる（電流制限指示信号ＯＣＰ１が発生される）。
ＮＯＲ回路３６より発生された電流制限指示信号ＯＣＰ１は、スイッチング素子１４をオフするためにスイッチング回路２８のドライバ回路５６に与えられる。一方で、電流制限指示信号ＯＣＰ１は、スイッチング素子１４を流れる電流ＩＳが不意に低監視値ＶＲＥＦ１を超えるほどの過電流になったことを示す事象情報信号としてブランキング回路３４にも与えられ、さらには短絡保護回路４４の遮断・復帰回路４０にも与えられる。
電流検出回路３０の出力端子であるノードＮ４は、上記のように、短絡保護回路４４の大過電流監視回路３８を構成するコンパレータ９６の非反転入力端子(+)にも接続されている。コンパレータ９６の反転入力端子(-)には、基準電圧源１０２より高監視値としての基準電圧ＶＲＥＦ２が常時入力される。
タイミング制御信号ＤＲＶがＨレベルになっている時（スイッチング素子１４がオフしている時）は、上記のようにノードＮ４がオン状態のＮＭＯＳトランジスタ９８を介してグランド電位にクランプされ、コンパレータ９６の出力は非アクティブなＬレベルに保持される。タイミング制御信号ＤＲＶがＬレベルになっている期間中（スイッチング素子１４がオンしている期間中）は、電流検出回路３０よりノードＮ４上に出力される電流検出信号ＶＯＣＰの電圧値によってコンパレータ９６の出力のレベルまたは論理値が決まる。すなわち、電流検出信号ＶＯＣＰが高監視値ＶＲＥＦ２より低いうちはコンパレータ９６の出力がＬレベルであり、電流検出信号ＶＯＣＰが高監視値ＶＲＥＦ２を超えるとコンパレータ９６の出力がＨレベルとなり、このＨレベルのパルスが大過電流検知信号ＥＸＤ２となる。
大過電流監視回路３８のコンパレータ９６よりＨレベルの大過電流検知信号ＥＸＤ２が出力されると、この大過電流検知信号ＥＸＤ２は遮断・復帰回路４０に与えられ、ＯＲゲート７４を介してＲＳフリップフロップ７６のセット入力端子Ｓに入力される。ＲＳフリップフロップ７６はこれに応動してＱ出力をＨレベルにセットし、これが遮断指示信号ＯＣＰ２となる。この遮断指示信号ＯＣＰ２は、スイッチング素子１４のオン・オフ動作を停止させるためにスイッチング回路２８のドライバ回路５６に与えられる。さらに、遮断指示信号ＯＣＰ２は、上述したように可変基準電圧発生回路６８の基準電圧ＳＳＴをＶＤＤレベルからグランド電位に下げるためにＮＭＯＳトランジスタ８０のゲートにも与えられる。
遮断・復帰回路４０は、ＮＭＯＳトランジスタ８０、ＯＲゲート７４、ＲＳフリップフロップ７６のほかにタイマ回路７８およびカウンタ１０４を有している。タイマ回路７８は、ＲＳフリップフロップ７６のＱ出力がＨレベルにセットされると、これに応動して計時を開始し、予め設定した時間が経過した時にＨレベルのパルスをＲＳフリップフロップ７６のリセット入力端子Ｒに与える。これにより、ＲＳフリップフロップ７６のＱ出力がＬレベルにリセットされ、遮断指示信号ＯＣＰ２の持続時間が終了する。
こうして遮断指示信号ＯＣＰ２が解除されると、スイッチング制御部１８がスイッチング素子１４のオン・オフ動作を再開する。すなわち、可変基準電圧発生回路６８でグランド電位から漸次的に上昇する可変の基準電圧ＳＳＴが誤差増幅器２４で比較基準電圧に用いられ、パルス幅変調信号ＰＷＭのデューティ比が漸次的に増大する。ドライバ回路５６は、パルス幅変調信号ＰＷＭに応じて駆動信号ＤＲＶを出力するようになる。
なお、遮断・復帰回路４０のカウンタ１０４は、過電流制限回路４２のＮＯＲ回路３６より発生された電流制限指示信号ＯＣＰ１を取り込んでカウントする。そして、所定時間以内または所定のサイクル数以内にカウント値が設定値に達したときは、カウンタ１０４がＨレベルのパルス信号を発生する。このＨレベルのパルス信号は、パルスバイパルス方式による連続的な電流制限の回数が許容限界値を超えたことを示し、遮断要請信号ＡＲＭとしてＯＲゲート７４を介してＲＳフリップフロップ７６のセット入力端子Ｓに与えられる。これによって、上記と同様にＲＳフリップフロップ７６より遮断指示信号ＯＣＰ２が出力され、シャットダウン等が行われる。

［ブランキング回路の具体例］
図３に、図２のスイッチングレギュレータに含まれるブランキング回路３４の具体的構成例を示す。このブランキング回路３４は、ブランキング信号生成回路１１０とブランキング期間選択回路１１２とを有している。
ブランキング信号生成回路１１０は、定電流源１１４，１１６、ＰＭＯＳトランジスタ１１８、ＮＭＯＳトランジスタ１２０、コンデンサ１２２、インバータ（反転回路）１２４，１２６およびＮＯＲゲート１２８を含んでいる。
図示のように、ＶＤＤ電圧供給端子とグランド電位端子との間に、定電流源１１４およびコンデンサ１２２がノードＮ５を介して直列に接続されるとともに、定電流源１１６、ＰＭＯＳトランジスタ１１８およびＮＭＯＳトランジスタ１２０がノードＮ５を介して直列に接続されている。
より詳しくは、定電流源１１４の出力端子にノードＮ５を介してコンデンサ１２２が接続されている。一方、ＰＭＯＳトランジスタ１１８のソースが定電流源１１６の出力端子に接続され、ＮＭＯＳトランジスタ１２０のソースがグランド電位端子に接続され、両トランジスタのそれぞれのドレインがノードＮ５を介して相互に接続されている。
ノードＮ５は、インバータ１２４，１２６を介してＮＯＲゲート１２８の一方の入力端子に接続されている。ＮＯＲゲート１２８の他方の入力端子には、スイッチング回路２８のドライバ回路５６（図２）からタイミング制御信号ＤＲＶが入力される。タイミング制御信号ＤＲＶは、ＮＭＯＳトランジスタ１２０のゲートにも与えられる。ＰＭＯＳトランジスタ１１８のゲートには、ブランキング信号選択回路１１２のＯＲゲート１４２の出力が与えられる。
上記のように、スイッチング素子１４がオフしている時は、タイミング制御信号ＤＲＶがＨレベルになっている。この時、ブランキング信号生成回路１１０内では、ＮＭＯＳトランジスタ１２０がオンしていて、コンデンサ１２２は無充電状態にあり、ノードＮ５の電位ＶＮ５はグランド電位つまりＬレベルに保持される。また、ＮＯＲゲート１２８は、Ｈレベルの信号ＤＲＶを入力するため、インバータ１２６の出力の状態に関係なくＬレベルの出力を保持する。また、ノードＮ５の電位ＶＮ５がＬレベルであるから、インバータ１２６の出力はＬレベルになっている。
タイミング制御信号ＤＲＶは、スイッチング素子１４をオンさせる時にＨレベルからＬレベルに変わる。すると、ブランキング信号生成回路１１０内では、ＮＯＲゲート１２８の両入力がＬレベルになるため出力がそれまでのＬレベルからＨレベルに変わり、ブランキング信号ＢＬＫのパルスが立ち上がる（ブランキング期間ＢＴが開始する）。一方で、ＮＭＯＳトランジスタ１２０がオフしてノードＮ５をグランドから電気的に遮断するので、必ず定電流源１１４からの定電流ＩＲＥＦ３がコンデンサ１２２に流れ込んで充電に寄与する。この時、ＰＭＯＳトランジスタ１１８がオンしているときは、定電流源１１６からの定電流ＩＲＥＦ４もコンデンサ１２２に流れ込んで充電に寄与する。しかし、ＰＭＯＳトランジスタ１１８がオフしているときは、定電流ＩＲＥＦ４は遮断され、コンデンサ１２２の充電に寄与しない。
こうしてコンデンサ１２２に単一の定電流ＩＲＥＦ３もしくは合成の定電流（ＩＲＥＦ３＋ＩＲＥＦ４）が流れ込むことにより、コンデンサ１２２の充電電圧つまりノードＮ５の電位ＶＮ５が二通りのレートで上昇する。そして、いずれの定電流によって充電が行われても、ノードＮ５の電位ＶＮ５がインバータ１２４の閾値電圧ＴＨ１２４を超えた時に、ＮＯＲゲート１２８の出力がＨレベルからＬレベルに変化して、ブランキング信号ＢＬＫの持続時間またはブランキング期間ＢＴが終了する。
このように、ブランキング信号生成回路１１０においては、コンデンサ１２２の容量をＣ１２２とすると、ブランキング期間ＢＴの時間幅ＴＷとして、ＴＨ１２４×Ｃ１２２÷（ＩＲＥＦ３＋ＩＲＥＦ４）で決まる短めの通常時間幅（第１の時間幅）ＴＷＳまたはＴＨ１２４×Ｃ１２２÷ＩＲＥＦ３で決まる長めの拡張時間幅（第２の時間幅）ＴＷＬのいずれかをＰＭＯＳトランジスタ１１８のオン／オフによって選択することができる。
ブランキング期間選択回路１１２は、３種類の事象情報信号ＳＳＴ，ＦＢ，ＯＣＰ１にそれぞれ対応する３つの事象状況判別回路１３０，１３２，１３４を有している。図４～図６には、これらの事象状況判別回路１３０，１３２，１３４に関する作用を説明するための各部の波形又は状態を示す。
ＳＳＴ状況判別回路１３０は、コンパレータ１３８と基準電圧源１４０とを有し、可変基準電圧発生回路６８（図２）における可変の基準電圧ＳＳＴが所定の閾値電圧ＶＲＥＦ４より高いか低いかを監視する監視回路として構成されている。
より詳しくは、コンパレータ１３８は、一方の入力端子（反転入力端子(-)）に可変基準電圧発生回路６８からの基準電圧ＳＳＴを入力し、他方の入力端子（非反転入力端子(+)）に定電圧源１４０からの閾値電圧ＶＲＥＦ４を入力する。そして、コンパレータ１３８は、両入力信号の電圧レベルを比較し、ＳＳＴ＜ＶＲＥＦ４のときはＨレベルを出力し、ＳＳＴ＞ＶＲＥＦ４のときはＬレベルを出力する。コンパレータ１３８の出力は、ＯＲゲート１４２を介してブランキング信号生成回路１１０内のＰＭＯＳトランジスタ１１８のゲートに与えられる。
このＳＳＴ状況判別回路１３０によれば、ＳＳＴ＜ＶＲＥＦ４のときはブランキング信号生成回路１１０内でＰＭＯＳトランジスタ１１８がオフして単一充電電流ＩＲＥＦ３ひいては拡張時間幅ＴＷＬが選択され、ＳＳＴ＞ＶＲＥＦ４のときはブランキング信号生成回路１１０内でＰＭＯＳトランジスタ１１８がオンして合成充電電流（ＩＲＥＦ３＋ＩＲＥＦ４）ひいては通常時間幅ＴＷＳが選択されるようになっている。
より詳しくは、図４に示すように、起動時または再起動時には、ソフトスタートを行うために、可変基準電圧ＳＳＴがグランド電位からＶＤＤレベルへと線形的に上昇する。この場合、遮断・復帰回路４０がＮＭＯＳトランジスタ８０（図２）をオフした時（ｔ０）からＳＳＴが閾値電圧ＶＲＥＦ４を超える時（ｔＳ）までの間は、ＳＳＴ状況判別回路１３０のコンパレータ１３８の出力はＨレベルであり、ブランキング信号生成回路１１０内ではＰＭＯＳトランジスタ１１８がオフして単一充電電流ＩＲＥＦ３が選択される。これにより、ブランキング信号ＢＬＫは、拡張時間幅ＴＷＬの持続時間を有するＨレベルのパルスとして出力される。
そして、ＳＳＴがＶＲＥＦ４を超えた時（ｔＳ）からコンパレータ１３８の出力がＬレベルに変わり、ブランキング信号生成回路１１０内ではＰＭＯＳトランジスタ１１８がオンして合成充電電流（ＩＲＥＦ３＋ＩＲＥＦ４）が選択される。これにより、ＳＳＴがＶＲＥＦ４を超えた後は、ブランキング信号ＢＬＫが通常時間幅ＴＷＳの持続時間を有するＨレベルのパルスとして出力される。
再び図３において、ＦＢ状況判別回路１３２は、コンパレータ１４４と定電圧源１４６とを有し、電圧検出回路２２より出力される電圧検出信号ＦＢの電圧レベルが所定の閾値電圧ＶＲＥＦ５より高いか低いかを監視する監視回路として構成されている。
より詳しくは、コンパレータ１４４は、一方の入力端子（反転入力端子(-)）に電圧検出回路２２（図２）からの電圧検出信号ＦＢを入力し、他方の入力端子（非反転入力端子(+)）に基準電圧源１４６から閾値電圧ＶＲＥＦ５を入力する。コンパレータ１４４は、可変基準電圧ＳＳＴをイネーブル信号として入力し、ソフトスタートによる起動また再起動が実質的に完了してから動作する。そして、両入力信号の電圧レベルを比較し、ＦＢ＞ＶＲＥＦ５のときはＬレベルを出力し、ＦＢ＜ＶＲＥＦ５のときはＨレベルを出力する。
図５に示すように、電圧検出信号ＦＢの電圧レベルが閾値電圧ＶＲＥＦ５より高い間は、コンパレータ１４４の出力はＬレベルで、ブランキング信号生成回路１１０内ではＰＭＯＳトランジスタ１１８のゲート電圧がＬレベルであり、ＰＭＯＳトランジスタ１１８がオンしている。これにより、合成充電電流（ＩＲＥＦ３＋ＩＲＥＦ４）が選択され、ブランキング信号ＢＬＫは通常時間幅ＴＷＳの持続時間を有するＨレベルのパルスとして出力される。
しかし、電圧検出信号ＦＢの電圧レベルが下がって時点ｔＭで閾値電圧ＶＲＥＦ５を切ると、コンパレータ１４４の出力がＬレベルからＨレベルに変わる。そうすると、コンパレータ１４４のＨレベルの出力に応動してワンショット回路１６２より出力される短いパルス幅のワンショットパルスＰＬＳがＲＳフリップフロップ１６４のセット入力端子Ｓに入力され、ＲＳフリップフロップ１６４のＱ出力がＨレベルにセットされる。このＲＳフリップフロップ１６４のＨレベルのＱ出力は、ＯＲゲート１４２を介してブランキング信号生成回路１１０のＰＭＯＳトランジスタ１１８のゲートに与えられる。これによって、ＰＭＯＳトランジスタ１１８がオフし、ブランキング期間ＢＴの時間幅ＴＷがそれまでの通常時間幅ＴＷＳから拡張時間幅ＴＷＬに切り替わる。
もっとも、後述するリセット回路１８０の作用により、ＲＳフリップフロップ１６４のＱ出力（ひいてはＰＭＯＳトランジスタ１１８のゲート電圧）は、上記のようにＬレベルからＨレベルに変わってもそれから直ぐに（一定時間ＴＪ後に）Ｌレベルにリセットされる。これにより、ブランキング期間ＢＴが拡張時間幅ＴＷＬで出力されるのは、ＦＢ＞ＶＲＥＦ５の状態からＦＢ＜ＶＲＥＦ５の状態に変わった直後の限られた一定時間ＴＪの間だけである。
再び図３において、ＯＣＰ１状況判別回路１３４は、コンパレータ１４８、基準電圧源１５０、定電流源１５２、コンデンサ１５４およびＮＭＯＳトランジスタ１５６を有している。定電流源１５２とコンデンサ１５４は、ＶＤＤ電圧供給端子とグランド電位との間でノードＮ６を介して直列に接続されている。ＮＭＯＳトランジスタ１５６は、ソースがグランド電位端子に接続され、ドレインがノードＮ６に接続され、ゲートに過電流制限回路４２（図２）からの電流制限指示信号ＯＣＰ１を入力する。コンパレータ１４８は、一方の入力端子（反転入力端子(-)）にノードＮ６の電位ＶＮ６を入力し、他方の入力端子（非反転入力端子(+)）に基準電圧源１５０から所定の閾値電圧ＶＲＥＦ６を入力する。コンパレータ１４８は、両入力信号の電圧レベルを比較し、ＶＮ６＞ＶＲＥＦ６のときはＬレベルを出力し、ＶＮ６＜ＶＲＥＦ６のときはＨレベルを出力する。コンパレータ１４８の出力は、ＯＲゲート１６０を介してワンショット回路１６２の入力端子に与えられる。これにより、コンパレータ１４８の出力は、後段の回路（ワンショット回路１６２、ＲＳフリップフロップ１６４等）に対して上述したＦＢ状況判別回路１３２のコンパレータ１４４の出力と同じ作用を与えるようになっている。
図６に示すように、過電流制限回路４２より電流制限指示信号ＯＣＰ１が発生されていない安定状態では、ＮＭＯＳトランジスタ１５６はオフ状態、コンデンサ１５４は満充電状態にあり、ノードＮ６の電位ＶＮ６はＶＤＤレベルつまりＨレベルに保持される。したがって、ＶＮ６＞ＶＲＥＦ６の状態にあり、コンパレータ１４８の出力はＬレベルである。これにより、ブランキング信号生成回路１１０では、ＰＭＯＳトランジスタ１１８がオンして合成充電電流（ＩＲＥＦ３＋ＩＲＥＦ４）が選択され、ブランキング信号ＢＬＫは通常時間幅ＴＷＳで出力される。
しかし、そのような安定状態の下で過電流制限回路４２より不意に電流制限指示信号ＯＣＰ１が出力されると、これに応動してＮＭＯＳトランジスタ１５６がオンし、コンデンサ１５４が瞬時に放電して、一瞬にそれまでのＶＮ６＞ＶＲＥＦ６の状態からＶＮ６＜ＶＲＥＦ６の状態に変わり、コンパレータ１４８の出力はＬレベルからＨレベルに変わる。これによって、ブランキング信号生成回路１１０内では、ＰＭＯＳトランジスタ１１８がオフして単一の充電電流（ＩＲＥＦ３）が選択され、ブランキング信号ＢＬＫのパルス持続時間（ブランキング期間ＢＴ）は拡張時間幅ＴＷＬに切り替わる。そして、上記一定時間ＴＪの経過後に、ブランキング期間ＢＴは通常時間幅ＴＷＳに戻る。
なお、ＯＣＰ１状況判別回路１３４においては、過電流制限回路４２より不意（最初）に発生された電流制限指示信号ＯＣＰ１を入力した直後に、ＮＭＯＳトランジスタ１５６がオフする。これにより、コンデンサ１５４が定電流源１５２からの定電流ＩＲＥＦ２によって充電され、ノードＮ６の電位ＶＮ６（充電電圧）は一定のレートで上昇する。この場合、次のサイクルでも電流制限指示信号ＯＣＰ１が発生されたときは、その電流制限指示信号ＯＣＰ１に応動してＮＭＯＳトランジスタ１５６がオンして、ノードＮ６上の電位ＶＮ６の上昇が閾値電圧ＶＲＥＦ６に達する前に止まり、ＶＮ６はグランド電位にドロップするようになっている。その次のサイクルで電流制限指示信号ＯＣＰ１が発生されたときも同様である。これにより、過電流制限回路４２より電流制限指示信号ＯＣＰ１が不意（最初）に発生された直後の所定時間ＴＪだけ拡張時間幅ＴＷＬが選択されるようになっている。
リセット回路１８０は、コンパレータ１６６、基準電圧源１６８、定電流源１７０、コンデンサ１７２、ＰＭＯＳトランジスタ１７４およびＮＭＯＳトランジスタ１７６を有している。定電流源１７０とコンデンサ１７２は、ＶＤＤ電圧供給端子とグランド電位との間でＰＭＯＳトランジスタ１７４とノードＮ７を介して直列に接続されている。ＰＭＯＳトランジスタ１７４およびＮＭＯＳトランジスタ１７６は、それぞれのソースが定電流源１７０の出力端子およびグランド電位端子に接続され、それぞれのドレインがノードＮ７を介して相互に接続され、それぞれのゲートがＲＳフリップフロップ１６４のＱ＿出力（反転出力）に接続されている。コンパレータ１６６は、一方の入力端子（非反転入力端子(+)）にノードＮ７の電位ＶＮ７を入力し、他方の入力端子（反転入力端子(-)）に基準電圧源１６８から所定の閾値電圧ＶＲＥＦ７を入力する。コンパレータ１６６は、両入力信号の電圧レベルを比較し、ＶＮ７＜ＶＲＥＦ７のときはＬレベルを出力し、ＶＮ７＞ＶＲＥＦ７のときはＨレベルを出力する。コンパレータ１６６の出力は、ＲＳフリップフロップ１６４のリセット入力端子Ｒに与えられる。
ＦＢ状況判別回路１３２またはＯＣＰ１状況判別回路１３４がＲＳフリップフロップ１６４のＱ出力をＬレベルにしている時は、Ｑ＿出力（反転出力）がＨレベルになっている。この時、ブランキング信号生成回路１１０は、通常時間幅ＴＷＳのパルス持続時間を有するブランキング信号ＢＬＫを出力する。一方、リセット回路１８０では、ＰＭＯＳトランジスタ１７４がオフ状態、ＮＭＯＳトランジスタ１７６がオン状態で、ノードＮ７の電位ＶＮ７はグランド電位にクランプされ、コンパレータ１６６の出力はＬレベルである。
上記のように、ＦＢ状況判別回路１３２またはＯＣＰ１状況判別回路１３４からのＨレベルの出力に応じてワンショット回路１６２よりワンショットパルスＰＬＳが発生されると、ＲＳフリップフロップ１６４のＱ出力がＨレベルにセットされ、ブランキング信号生成回路１１０内ではブランキング信号ＢＬＫのパルス持続時間（ブランキング期間ＢＴの時間幅ＴＷ）が拡張時間幅ＴＷＬに切り替えられる。リセット回路１８０では、ＲＳフリップフロップ１６４のＱ＿出力（反転出力）のＨレベルからＬレベルへの変化に応動して、ＮＭＯＳトランジスタ１７６がオフするとともにＰＭＯＳトランジスタ１７４がオンし、コンデンサ１７２が定電流源１７０からの定電流ＩＲＥＦ５によって充電され、ノードＮ７の電圧ＶＮ７（充電電圧）が一定のレートで上昇する。そして、ワンショットパルスＰＬＳの発生から一定時間ＴＪが経過した時点、つまり電圧ＶＮ７が閾値電圧ＶＲＥＦ７に達した時点で、コンパレータ１６６の出力がＬレベルからＨレベルに変わり、これに応動してＲＳフリップフロップ１６４がリセットされ、Ｑ出力をＨレベルからＬレベルに変える。これによって、ブランキング期間ＢＴの時間幅ＴＷが通常時間幅ＴＷＳに切り替えられる。リセット回路１８０内では、ＰＭＯＳトランジスタ１７４がオフ、ＮＭＯＳトランジスタ１７６がオンして、ノードＮ７の電圧ＶＮ７がグランド電位に下がり、コンパレータ１６６の出力がＬレベルに戻る。
図７～図９を参照して、図２および図３のスイッチングレギュレータの主要な作用について説明する。
図７は、スイッチングの或るサイクルＣＹｎ－１で不意に出力短絡が発生した場合の一例である。この場合、出力電圧ＶＯＵＴが急激に下がり、スイッチング制御部１８では誤差信号ＥＲのレベルが高くなる。そして、出力短絡が発生すると負荷のインピーダンスが極端に低くなるため、次のサイクルＣＹｎでオン時間ＴＯＮが開始してスイッチング素子１４がオンするや否や、スイッチング素子１４を流れる電流ＩＳが急峻に増大し、電流検出信号ＶＯＣＰがブランキング期間ＢＴ（通常時間幅ＴＷＳ）の中で低監視値ＶＲＥＦ１のみならず高監視値ＶＲＥＦ２をも超える。
この場合、過電流制限回路４２では、電流検出信号ＶＯＣＰが低監視値ＶＲＥＦ１を超えた時に、小過電流監視回路３２より小過電流検知信号ＥＸＤ１が発生されるが、ゲート回路（ＮＯＲゲート）３６がこれを無効にするので、電流制限指示信号ＯＣＰ１は出力されない。一方、短絡保護回路４４では、大過電流監視回路３８のコンパレータ９６より大過電流検知信号ＥＸＤ２が発生され、遮断・復帰回路４０より遮断指示信号ＯＣＰ２が発生される。スイッチング回路２８は、この遮断指示信号ＯＣＰ２に応動してスイッチング素子１４のオン・オフ動作を停止する。
なお、遮断指示信号ＯＣＰ２に応動してスイッチング回路２８のドライバ回路５６の出力信号ＤＲＶがＬレベルからＨレベルに変わると、スイッチング素子１４がオフする一方で、ＮＭＯＳトランジスタ９８がオンし、ノードＮ４の電位ＶＮ４が瞬時にグランド電位に下がる。これにより、過電流制限回路４２内ではコンパレータ９４の出力がＨレベルになり（小過電流検知信号ＥＸＤ１のパルス持続時間が終了し）、短絡保護回路４４内ではコンパレータ９６の出力がＬレベルになる（大過電流検知信号ＥＸＤ２のパルス持続時間が終了する）。
このように、スイッチングの各サイクルＣＹｉにおけるブランキング期間ＢＴの時間幅ＴＷとして通常時間幅ＴＷＳが継続的または定常的に選択されている時に、スイッチングの或るサイクルＣＹｎでブランキング期間ＢＴ中に電流検出信号ＶＯＣＰが高監視値ＶＲＥＦ２を超えた場合は、当該サイクルＣＹｎ内で短絡保護回路４４が遮断指示信号ＯＣＰ２を発生してスイッチング回路２８にスイッチング素子１４をオフさせ、以後のサイクルＣＹｎ＋１，ＣＹｎ＋２，‥‥のオン・オフ動作を停止させる。これにより、出力短絡のように極端に低いインピーダンスで異常に大きな過電流が不意に流れても、これを瞬時に遮断して、装置回路を安全に保護することができる。
図８は、スイッチングの或るサイクルＣＹｎ－２で不意に地絡またはレアショートなどが発生した場合の一例である。この場合、負荷のインピーダンスがそれほど低くはならないので、次のサイクルＣＹｎ－１でオン時間ＴＯＮが開始してスイッチング素子１４がオンすると、スイッチング素子１４を流れる電流ＩＳの立ち上がりは出力短絡のときほど急峻ではなく、電流検出信号ＶＯＣＰはブランキング期間ＢＴの中では低監視値ＶＲＥＦ１を超えても高監視値ＶＲＥＦ２には達しない。
サイクルＣＹｎ－１において、短絡保護回路４４では、ブランキング期間ＢＴ（通常時間幅ＴＷＳ）中に大過電流監視回路３８より大過電流検知信号ＥＸＤ２が発生されない。他方、過電流制限回路４２では、電流検出信号ＶＯＣＰが低監視値ＶＲＥＦ１を超えているので小過電流検知信号ＥＸＤ１はＬとなるが、ブランキング期間ＢＴ（通常時間幅ＴＷＳ）中はゲート回路３６より電流制限指示信号ＯＣＰ１が発生せず、ブランキング期間ＢＴの終了後に、電流制限指示信号ＯＣＰ１が発生される。スイッチング回路２８は、この電流制限指示信号ＯＣＰ１に応動してスイッチング素子１４をオフし、オン時間ＴＯＮを途中で終了する。
このように、スイッチングの各サイクルＣＹｉにおけるブランキング期間ＢＴの時間幅ＴＷとして通常時間幅ＴＷＳが継続的または定常的に選択されている時に、スイッチングの或るサイクルＣＹｎ－１でブランキング期間ＢＴ中に電流検出信号ＶＯＣＰが低監視値ＶＲＥＦ１を超えても高監視値ＶＲＥＦ２に達しなかった場合は、ブランキング期間ＢＴの終了時に過電流制限回路４２が電流制限指示信号ＯＣＰ１を発生して、スイッチング素子１４をオフし、当該サイクルＣＹｎ－１のオン時間を途中で終了する。すなわち、パルスバイパルス方式で電流制限をかける。そして、次のサイクルＣＹｎに限り、ブランキング期間ＢＴの時間幅ＴＷとして拡張時間幅ＴＷＬが選択され、この拡張時間幅ＴＷＬの中で電流検出信号ＶＯＣＰが高監視値ＶＲＥＦ２を超えた場合は、短絡保護回路４４が遮断指示信号ＯＣＰ２を発生して当該サイクルＣＹｎ内でスイッチング素子１４をオフし、以後のサイクルＣＹｎ＋１，ＣＹｎ＋２，‥‥におけるオン・オフ動作を停止する。
こうして、オン時間開始直後の過電流の立ち上がりが出力短絡のときほど急峻でなくても、ブランキング期間ＢＴの拡張時間幅ＴＷＬの中で高監視値ＶＲＥＦ２を超えたときは異常な過電流であるとみなし、直ちに遮断するようにしている。これにより、地絡やレアショートのようにそれほど低くないインピーダンスで異常な過電流が流れる場合にも、異常な過電流状態を引き延ばすことなく迅速適確にシャットダウンすることが可能であり、電源ないし負荷の装置回路が多量に発熱ないし破壊する事態を未然に防ぐことができる。
図９は、スイッチングの連続する複数のサイクルＣＹｎ－１，ＣＹｎ, ＣＹｎ+１‥‥にわたって過負荷による過電流状態が持続する場合の一例である。
この場合の電流検出信号ＶＯＣＰは、各サイクルのオン時間中（特にブランキング期間ＢＴ中）に高監視値ＶＲＥＦ２を超えることはないが、サイクルＣＹｎ－１以降は、ブランキング期間ＴＷ中に低監視値ＶＲＥＦ１を超えており、ブランキング期間ＢＴの終了時に過電流制限回路４２より発生される電流制限指示信号ＯＣＰ１によって電流制限を受ける。
ここで、各サイクルのブランキング期間ＢＴの時間幅ＴＷについてみれば、過電流が最初に検知されたサイクルＣＹｎ－１の次のサイクルＣＹｎでのみ拡張時間幅ＴＷＬが選択され、それ以外のサイクル（ＣＹｎ－１，ＣＹｎ＋１，ＣＹｎ＋２，‥‥）では通常時間幅ＴＷＳが選択されている。要するに、ブランキング期間ＢＴの時間幅ＴＷに拡張時間幅ＴＷＬが選択されることによって電流制限のタイミング（つまりスイッチング素子１４をオフするタイミング）が遅れるのは１個のサイクルＣＹｎのみであり、他のサイクル（‥‥ＣＹｎ－１，ＣＹｎ＋１，ＣＹｎ＋２，‥‥）ではすべて通常時間幅ＴＷＳのタイミングで電流制限が迅速に行われる。これにより、過負荷時等の過電流に対するパルスバイパルス方式の効率を実質的に低下させることはない。
また、この実施形態では、図４に示すようにソフトスタートの開始直後はブランキング期間ＢＴの時間幅ＴＷに拡張時間幅ＴＷＬが選択される。これにより、出力短絡等の短絡状態が起動または再起動の前から既に発生しまたは続いている場合には、起動または再起動の途中で異常な過電流状態（短絡状態）であることを適格に検知して早期にシャットダウンすることが可能であり、装置回路の無駄な電力消費や発熱を回避することができる。

［他の実施形態または変形例］
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものではない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
たとえば、上述した実施形態では、過電流制限回路４２または短絡保護回路４４より指示信号ＯＣＰ１，ＯＣＰ２が発生されたときは、その直後だけブランキング期間ＢＴの時間幅ＴＷを拡張時間幅ＴＷＬとする限定時間をスイッチングの１サイクル分としたが、数サイクル分とすることも可能である。
また、上記実施形態では、ブランキング期間ＢＴの時間幅ＴＷを通常時間幅ＴＷＳおよび拡張時間幅ＴＷＬの２つの間で切り替えるようにした。しかし、各種事象情報信号の特性に応じて、ブランキング期間ＢＴの時間幅ＴＷを３つ以上の設定時間幅の間で切り替えることも可能であり、その場合はブランキング信号生成回路１１０において定電流源１１６およびＰＭＯＳトランジスタ１１８の数を増やせばよい。また、電流量の可変な定電流源を用いることで、ブランキング期間ＢＴの時間幅ＴＷを任意に可変制御することも可能である。
上記実施形態においてブランキング回路３４が取り込む３種類の事象情報信号ＳＳＴ，ＦＢ，ＯＣＰ１は一例である。スイッチングレギュレータの形式・構成に応じた他の種類の事象情報信号をブランキング回路３４に与えて、ブランキング期間ＢＴの時間幅ＴＷを適宜可変しまたは複数の設定時間幅の間で切り替えることも可能である。
上述した図２のスイッチングレギュレータは降圧型であったが、本発明のスイッチングレギュレータは降圧型に限定されない。たとえば、図２のスイッチングレギュレータにおいて、転流ダイオード５２をＮＭＯＳトランジスタに置き換えて、このＮＭＯＳトランジスタをスイッチング素子（ＰＭＯＳトランジスタ）１４と相補的にオン・オフさせる同期整流型のスイッチングレギュレータにおいても、上記実施形態と全く同じ作用効果が奏される。また、昇降圧型のスイッチングレギュレータに本発明を適用しても上記と同様の作用効果が奏される。本発明は、原理的に、スイッチング素子とコイルを有する任意のチョッパ制御型スイッチングレギュレータに適用可能である。
したがって、本発明の一実施形態として、スイッチングレギュレータの方式や特性に応じて、スイッチングの各サイクルにおいてスイッチング素子を流れる電流を第１の監視値とそれより高い第２の監視値とを用いて監視し、所定の事象の有無または状況に応じて条件的に特定のサイクルにおいてのみ（たとえば、出力電圧の異常な低下が検出された直後の１サイクルまたは数サイクルに限定して）オン時間の開始直後にブランキング期間を挿入し、そのブランキング期間中に電流検出信号が第２の監視値を超えたときは、スイッチング制御部を通じてスイッチング素子のオン・オフ動作を停止し、ブランキング期間の終了時以後に電流検出信号が第１の監視値を超えたときは、スイッチング制御部を通じてスイッチング素子を途中でオフする構成とすることも可能である。
さらには、本発明によれば、図７から理解されるように、ブランキング期間ＢＴの時間幅ＴＷを常時固定する構成によっても、上述した実施形態ほどの広汎な短絡保護は難しくなるが、従来技術の課題を一定の限度で解決することができる。
１４ スイッチング素子
１６ リアクトル回路
１８ スイッチング制御部
２０ 保護部
２２ 電圧検出回路
２４ 誤差増幅器
２６ 基準電圧回路
２８ スイッチング回路
３０ 電流検出回路
３２ 小過電流監視回路（第１の過電流監視回路）
３４ ブランキング回路
３６ ＮＯＲゲート（ゲート回路）
３８ 大過電流監視回路（第２の過電流監視回路）
４０ 遮断・復帰回路
４２ 過電流制限回路（第１の保護回路）
４４ 短絡保護回路（第２の保護回路）
５０ チョークコイル
６８ 可変基準電圧発生回路

Claims (13)

  1. スイッチング素子と、
    前記スイッチング素子を一定の周波数および可変のデューティ比でオン・オフさせるスイッチング制御部と、
    前記スイッチング素子を流れる電流値を表す電流検出信号を生成する電流検出回路と、
    スイッチングの各サイクルにおいてオン時間の開始直後に時間幅の可変または切替可能なブランキング期間を挿入するブランキング回路を含み、前記ブランキング期間の終了時以後に前記電流検出信号が第１の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子を途中でオフする第１の保護回路と、
    スイッチングの各サイクルにおいてオン時間中に前記電流検出信号が前記第１の監視値より高い第２の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子のオン・オフ動作を停止する第２の保護回路と、
    を有する降圧型または昇降圧型のスイッチングレギュレータ。
  2. 前記ブランキング回路は、前記ブランキング期間の時間幅を第１の時間幅とそれより大きい第２の時間幅との間で切替可能とし、所定の事象の有無または状況に応じて前記第１の時間幅または前記第２の時間幅のいずれかを選択する、請求項１に記載のスイッチングレギュレータ。
  3. 負荷に印加される出力電圧が所定の閾値より高いか低いかを監視するための電圧監視回路が設けられ、
    前記ブランキング回路は、前記電圧監視回路の出力信号に基づいて、前記出力電圧が前記閾値より高い間は前記第１の時間幅を選択し、前記出力電圧が前記閾値より低くなったときに前記第２の時間幅を選択する、
    請求項２に記載のスイッチングレギュレータ。
  4. 前記ブランキング回路は、前記出力電圧が前記閾値より低くなった直後のスイッチングの１サイクルまたは数サイクルでのみ前記第２の時間幅を選択し、それ以外のサイクルでは前記第１の時間幅を選択する、請求項３に記載のスイッチングレギュレータ。
  5. 前記第１の保護回路は、
    スイッチングの各サイクルにおいて、前記電流検出信号を監視し、前記電流検出信号が前記第１の監視値を超えた時に第１の過電流検知信号を発生する第１の過電流監視回路と、
    前記ブランキング期間中は前記第１の過電流監視回路より前記第１の過電流検知信号が発生されてもそれを無効にし、前記ブランキング期間の終了時以降に前記第１の過電流監視回路より前記第１の過電流検知信号が発生されたときに、それに応動して前記スイッチング制御部に前記スイッチング素子をオフさせる第１の制御信号を与えるゲート回路と、
    を有し、
    前記ブランキング回路は、前記ゲート回路より前記第１の制御信号が発生されていない間は前記第１の時間幅を選択し、前記ゲート回路より不意に前記第１の制御信号が発生されたときに前記第２の時間幅を選択する、
    請求項２に記載のスイッチングレギュレータ。
  6. 前記ブランキング回路は、前記ゲート回路より前記第１の制御信号が不意に発生された直後のスイッチングの１サイクルまたは数サイクルでのみ前記第２の時間幅を選択する、請求項５に記載のスイッチングレギュレータ。
  7. 前記第２の保護回路は、
    スイッチングの各サイクルにおいて、前記電流検出信号を監視し、前記電流検出信号が前記第２の監視値を超えた時に第２の過電流検知信号を発生する第２の過電流監視回路と、
    前記第２の過電流監視回路より前記第２の過電流検知信号が発生されたときは、それに応動して前記スイッチング制御部に前記スイッチング素子のオン・オフ動作を停止させる第２の制御信号を与える遮断・復帰回路と、
    を有し、
    前記遮断・復帰回路は、再起動時に、前記スイッチング制御部を通じてデューティ比を漸次的に上げていくソフトスタートによって前記スイッチング素子のオン・オフ動作を再開させる、
    請求項２～６のいずれか一項に記載のスイッチングレギュレータ。
  8. 前記スイッチング制御部は、起動時または再起動時に、ソフトスタートで前記デューティ比を漸次的に増大させ、
    前記ブランキング回路は、起動時または再起動時に、最初は前記第２の時間幅を選択し、起動または再起動が実質的に完了した後は前記第１の時間幅を選択する、
    請求項２に記載のスイッチングレギュレータ。
  9. 前記スイッチング制御部は、負荷に印加される出力電圧を表す電圧検出信号を生成する電圧検出回路と、前記出力電圧の設定値に対応する一定レベルの第１の基準電圧および起動時または再起動時にグランド電位から入力電圧レベルまで漸次的に上昇する第２の基準電圧を発生する基準電圧回路と、前記電圧検出信号を前記第１および第２の基準電圧のうちの低い方と比較して比較誤差を表す誤差信号を生成する誤差増幅器と、前記誤差信号をスイッチング周波数のランプ信号と比較してパルス幅変調信号を生成するコンパレータとを有し、
    前記基準電圧回路は、前記第２の保護回路が前記スイッチング素子のオン・オフ動作を停止する時に、前記第２の基準電圧をそれまでの前記入力電圧レベルから前記グランド電位まで瞬時に下げ、起動時または再起動時に、前記第２の基準電圧をそれまでの前記グランド電位から前記入力電圧レベルまで漸次的に上昇させ、
    前記ブランキング回路は、起動時または再起動時には、前記基準電圧回路において前記第２の基準電圧が所定の閾値を超えるまでは前記第２の時間幅を選択し、前記第２の基準電圧が前記閾値を超えた後は前記第１の時間幅を選択する、
    請求項８に記載のスイッチングレギュレータ。
  10. 直流の入力電圧をスイッチング素子およびコイルを介して直流の出力電圧に変換するスイッチングレギュレータであって、
    前記スイッチング素子を一定の周波数および可変のデューティ比でオン・オフさせるスイッチング制御部と、
    スイッチングの各サイクルにおいて前記スイッチング素子を流れる電流を第１の監視値とそれより高い第２の監視値とを用いて監視し、所定の事象の有無または状況に応じて条件的にオン時間の開始直後にブランキング期間を挿入し、前記ブランキング期間の間に前記電流に応じた電流検出信号が前記第２の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子のオン・オフ動作を停止し、前記ブランキング期間の終了時以後に前記電流検出信号が前記第１の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子を途中でオフする保護部と、
    を有するスイッチングレギュレータ。
  11. 前記保護部は、前記事象の種類または内容に応じて、前記ブランキング期間の時間幅を可変し、または複数の設定時間幅の間で切り替える、請求項１０に記載のスイッチングレギュレータ。
  12. 直流の入力電圧をスイッチング素子およびコイルを介して直流の出力電圧に変換するスイッチングレギュレータであって、
    前記スイッチング素子を一定の周波数および可変のデューティ比でオン・オフさせるスイッチング制御部と、
    スイッチングの各サイクルにおいて前記スイッチング素子を流れる電流を第１の監視値とそれより高い第２の監視値とを用いて監視し、スイッチングの各サイクルにおいてオン時間の開始直後に時間幅の可変または切替可能な第１の部分監視期間を設け、前記第１の部分監視期間の中で前記電流に応じた電流検出信号が前記第２の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子のオン・オフ動作を停止し、前記第１の部分監視期間の終了後の残りの第２の部分監視期間の中で前記電流検出信号が前記第１の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子を途中でオフする保護部と、
    を有するスイッチングレギュレータ。
  13. 直流の入力電圧をスイッチング素子およびコイルを介して直流の出力電圧に変換するスイッチングレギュレータであって、
    前記スイッチング素子を一定の周波数および可変のデューティ比でオン・オフさせるスイッチング制御部と、
    スイッチングの各サイクルにおいて前記スイッチング素子を流れる電流を第１の監視値とそれより高い第２の監視値とを用いて監視し、スイッチングの各サイクルにおいてオン時間の開始直後に第１の部分監視期間を設け、前記第１の部分監視期間の中で前記電流に応じた電流検出信号が前記第２の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子のオン・オフ動作を停止し、前記第１の部分監視期間の終了後の残りの第２の部分監視期間の中で前記電流検出信号が前記第１の監視値を超えたときは、前記スイッチング制御部を通じて前記スイッチング素子を途中でオフする保護部と、
    を有するスイッチングレギュレータ。
JP2019205437A 2019-11-13 2019-11-13 スイッチングレギュレータ Active JP7377072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019205437A JP7377072B2 (ja) 2019-11-13 2019-11-13 スイッチングレギュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019205437A JP7377072B2 (ja) 2019-11-13 2019-11-13 スイッチングレギュレータ

Publications (3)

Publication Number Publication Date
JP2021078312A JP2021078312A (ja) 2021-05-20
JP2021078312A5 JP2021078312A5 (ja) 2022-10-21
JP7377072B2 true JP7377072B2 (ja) 2023-11-09

Family

ID=75898858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019205437A Active JP7377072B2 (ja) 2019-11-13 2019-11-13 スイッチングレギュレータ

Country Status (1)

Country Link
JP (1) JP7377072B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11323029B2 (en) * 2020-04-24 2022-05-03 Silicon Laboratories Inc. System and method of automatic calibration to maximize load current support of DC-DC converter operating in pulse-pairing mode
JP7461253B2 (ja) 2020-08-31 2024-04-03 日清紡マイクロデバイス株式会社 昇圧型スイッチングレギュレータ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290850A1 (en) 2007-05-21 2008-11-27 Sidley Austin Llp Switch control device, switch control method, and converter using the same
JP2010022097A (ja) 2008-07-09 2010-01-28 Panasonic Corp スイッチング制御回路、半導体装置、およびスイッチング電源装置
JP2010124573A (ja) 2008-11-19 2010-06-03 Panasonic Corp スイッチング電源装置、及びそれに用いる半導体装置
JP2014003850A (ja) 2012-06-20 2014-01-09 Rohm Co Ltd スイッチングレギュレータ
JP2018060731A (ja) 2016-10-07 2018-04-12 岩崎電気株式会社 Ｌｅｄ点灯装置及びｌｅｄ照明装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290850A1 (en) 2007-05-21 2008-11-27 Sidley Austin Llp Switch control device, switch control method, and converter using the same
JP2010022097A (ja) 2008-07-09 2010-01-28 Panasonic Corp スイッチング制御回路、半導体装置、およびスイッチング電源装置
JP2010124573A (ja) 2008-11-19 2010-06-03 Panasonic Corp スイッチング電源装置、及びそれに用いる半導体装置
JP2014003850A (ja) 2012-06-20 2014-01-09 Rohm Co Ltd スイッチングレギュレータ
JP2018060731A (ja) 2016-10-07 2018-04-12 岩崎電気株式会社 Ｌｅｄ点灯装置及びｌｅｄ照明装置

Also Published As

Publication number Publication date
JP2021078312A (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
TWI425335B (zh) 可避免反向電流之切換式穩壓器
US8018694B1 (en) Over-current protection for a power converter
JP5580635B2 (ja) スイッチ・モード電源の障害状態保護のための方法および装置
US8385029B2 (en) Over-current protection device for a switched-mode power supply
US8295020B2 (en) Electronic circuit
US20120153919A1 (en) Switching Mode Power Supply Control
US20100157629A1 (en) Semiconductor laser apparatus
JP2007089239A (ja) 短絡保護回路を有するｄｃ−ｄｃコンバータ
JP2008283787A (ja) スイッチング電源装置
JP2006197794A (ja) コンバータ回路およびレギュレータを制御するための方法
JP7377072B2 (ja) スイッチングレギュレータ
JP5601696B2 (ja) 電源装置
JP5228567B2 (ja) 昇圧型ｄｃ−ｄｃコンバータ
JP5639829B2 (ja) Ｄｃ−ｄｃコンバーター
JP2010213559A (ja) 直流電源装置およびｄｃ−ｄｃコンバータ
JP5011828B2 (ja) 電源装置
JP5640830B2 (ja) スイッチング電源装置
JP2005341789A (ja) スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法
JP2010124573A (ja) スイッチング電源装置、及びそれに用いる半導体装置
JP6714519B2 (ja) スイッチング電源装置
JP7461253B2 (ja) 昇圧型スイッチングレギュレータ
JP2006288054A (ja) ソフトスタート回路
JP2011062041A (ja) スイッチング制御回路およびスイッチング電源回路
JP2011062042A (ja) スイッチング制御回路およびスイッチング電源回路
JP6417715B2 (ja) 絶縁型直流電源装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231027

R150 Certificate of patent or registration of utility model

Ref document number: 7377072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150