JP2005341789A - スイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法 - Google Patents

Abstract

【課題】 軽負荷ドライブモードから通常ドライブモードに移行する際に、出力電圧を上げてもオーバーシュートの発生しないスイッチングレギュレータ及びスイッチングレギュレータの出力切換方法を得る。
【解決手段】 ＰＦＭ制御を行う軽負荷ドライブモードからＰＷＭ制御を行う通常ドライブモードに移行する場合、制御回路１０は、ＰＦＭ制御を行っている状態で、出力電圧Ｖｏを所定の電圧Ｖｏ１から所定の電圧Ｖｏ２まで上昇させ、出力電圧Ｖｏを所定の電圧Ｖｏ１から上昇させた後、出力電圧Ｖｏが所定の電圧Ｖｏ２に上昇するために要する十分な時間Ｔ１が経過してから、ＰＦＭ制御をＰＷＭ制御に切り換えるようにした。
【選択図】 図１

Description

本発明は、携帯機器等に使用される出力電圧を変えることができるスイッチングレギュレータに関し、特に出力電圧を上げる際に出力電圧に発生するオーバーシュートを軽減したスイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法に関する。

近年、環境対策上からも省エネルギー化が求められている。携帯電話やデジタルカメラ等の電池を使用する機器においては、電池寿命を伸ばすという観点からも、機器内で消費する電力の削減の重要度は増している。このため、電源回路としては、高効率でしかも小型化が可能な、インダクタを用いた非絶縁型の降圧型スイッチングレギュレータ（以下、スイッチングレギュレータと呼ぶ）が広く用いられている。しかし、スイッチングレギュレータは、定格負荷においては高効率であるが、スイッチングレギュレータ自体の消費電流が比較的大きいため、機器がスタンバイ状態又はスリープモード等の軽負荷ドライブモードの場合は、著しく効率を低下させる。

そこで、軽負荷ドライブモード時にも効率を向上させるため、軽負荷ドライブモードにおいてはＰＷＭ制御からＰＦＭ制御に切り換えて、スイッチング周波数を低下させ、スイッチングレギュレータで消費する電力を削減する方法が行われていた（例えば、特許文献１参照。）。
図４は、このようなスイッチングレギュレータの例を示した回路図である。
図４において、スイッチングレギュレータ１００は、ＰＷＭ制御回路１０１とＰＦＭ制御回路１０２を備え、更に、ＰＷＭ制御回路１０１で駆動されるスイッチング素子１０３と、ＰＦＭ制御回路１０２で駆動されるスイッチング素子１０４を備えている。

通常動作時には、ＰＦＭ制御回路１０２が動作を停止しＰＷＭ制御回路１０１が作動してスイッチング素子１０３をオン／オフ制御し、軽負荷ドライブモード時には、ＰＷＭ制御回路１０１が動作を停止しＰＦＭ制御回路１０２が作動してスイッチング素子１０４をオン／オフ制御する。
ＰＷＭ制御時に用いるスイッチング素子１０３は、大電流が流れるため、素子サイズを大きくしてオン抵抗が小さくなるようにしているが、素子サイズが大きいためゲート容量が大きくなってしまう。

負荷に供給する電流（以下、負荷電流と呼ぶ）が大きい場合のスイッチングレギュレータの損失は、スイッチング素子のオン抵抗による損失が大半を占めるが、負荷電流が小さい場合は、スイッチング素子のゲート容量の充放電による損失が大半を占める。
このため、ＰＦＭ制御時に用いるスイッチング素子１０４は、素子サイズを小さくして、オン抵抗は大きいがゲート容量が小さくなるようにして、スイッチングレギュレータの効率を向上させていた。
特開２００２−３００７７４号公報

しかし、スイッチングレギュレータの出力電圧を変更可能にして、電圧設定信号に応じて出力電圧を低い電圧から高い電圧に変更する場合は、図５に示すように出力電圧にオーバーシュート電圧が発生するという問題があった。該オーバーシュート電圧は、出力電圧を変更すると同時に、スイッチング素子をオン抵抗の大きいものから小さいものに変更した場合は更に大きくなるという問題があった。

また、負荷電流が小さい軽負荷ドライブモードとは、スイッチングレギュレータ１００を動作用電源として使用するＣＰＵ等の負荷回路が動作を停止している状態、いわゆるスリープモード又はスタンバイ状態になっている場合が多い。このような軽負荷ドライブモードでは、負荷回路の動作電圧も通常ドライブモードの動作電圧よりも小さい電圧でよい場合が多く、スイッチングレギュレータの出力電圧を下げて、負荷電流を更に小さくするようにすることが一般的であった。
しかし、このような軽負荷ドライブモードから、通常ドライブモードに移行する場合、スイッチングレギュレータの制御モードをＰＦＭ制御からＰＷＭ制御に切り換えると同時に、出力電圧を低い電圧から高い電圧に変更すると、前記したように出力電圧に大きなオーバーシュートが発生し、ＣＰＵやその他の回路に不具合が発生する恐れがあった。

本発明は、上記のような問題を解決するためになされたものであり、軽負荷ドライブモードから通常ドライブモードに移行する際に、出力電圧を上げてもオーバーシュートの発生しないスイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法を得ることを目的とする。

この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から負荷に出力するスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１のスイッチング素子と、
前記第１のスイッチング素子よりも、制御電極のオン抵抗は大きいが容量が小さい、制御電極に入力された制御信号に応じてスイッチングし前記入力電圧の出力制御を行う第２のスイッチング素子と、
動作モードに応じて、前記第１及び第２の各スイッチング素子に対してそれぞれＰＷＭ制御を行うか、又は第２のスイッチング素子のみに対してＰＦＭ制御を行う制御切換回路部と、
を備え、
前記制御切換回路部は、前記ＰＦＭ制御を行いかつ前記出力端子からの出力電圧が所定の第１電圧Ｖｏ１になる第１動作モードから、前記ＰＷＭ制御を行いかつ前記出力端子からの出力電圧が第１電圧Ｖｏ１よりも大きい第２電圧Ｖｏ２になる第２動作モードに移行する際、前記ＰＦＭ制御を行いかつ前記出力端子からの出力電圧を第１電圧Ｖｏ１から第２電圧Ｖｏ２に上昇させ、該出力電圧の上昇を開始させてから所定時間Ｔ１経過後に前記ＰＦＭ制御から前記ＰＷＭ制御に切り換えるものである。

また、所定の電流が流れる擬似的な負荷であるダミー負荷を備え、前記制御切換回路部は、所定時間Ｔ１経過後、所定時間Ｔ２の間、前記出力端子に該ダミー負荷を接続するようにした。

具体的には、前記制御切換回路部は、
前記第１のスイッチング素子に対してＰＷＭ制御を行うＰＷＭ制御回路部と、
前記第２のスイッチング素子に対してＰＦＭ制御を行うＰＦＭ制御回路部と、
前記ＰＷＭ制御回路部及び該ＰＦＭ制御回路部からの各制御信号に対して前記第２のスイッチング素子の制御電極への出力制御を行う切換回路部と、
前記ＰＷＭ制御回路部、ＰＦＭ制御回路部及び切換回路部の動作制御をそれぞれ行う制御回路部と、
を備え、
制御回路部は、第１動作モード時には、ＰＷＭ制御回路部の動作を停止させると共に切換回路部に対してＰＦＭ制御回路部からの制御信号を排他的に第２のスイッチング素子に出力させ、第２動作モード時には、ＰＷＭ制御回路部を作動させると共に切換回路部に対してＰＷＭ制御回路部からの制御信号を排他的に第２のスイッチング素子に出力させ、第１動作モードから第２動作モードに移行する際、ＰＷＭ制御回路部の動作を停止させると共に切換回路部に対してＰＦＭ制御回路部からの制御信号を排他的に第２のスイッチング素子に出力させた状態で出力電圧を第１電圧Ｖｏ１から第２電圧Ｖｏ２に上昇させ、該出力電圧の上昇を開始させてから所定時間Ｔ１経過後に、ＰＷＭ制御回路部を作動させると共に切換回路部に対してＰＷＭ制御回路部からの制御信号を排他的に第２のスイッチング素子に出力させるようにした。

また、所定の電流が流れる擬似的な負荷であるダミー負荷を備え、前記制御回路部は、所定時間Ｔ１経過後、所定時間Ｔ２の間、前記出力端子に該ダミー負荷を接続するようにした。

前記第１動作モードは、第２動作モードよりも前記負荷に流れる電流が小さい動作モードであるようにしてもよい。

前記制御切換回路部は、第１電圧Ｖｏ１と第２電圧Ｖｏ２との電圧差が大きいほど前記所定時間Ｔ１を長くするようにしてもよい。

前記第１及び第２の各スイッチング素子、ＰＦＭ制御回路部、ＰＷＭ制御回路部、切換回路部及びダミー負荷は、１つのＩＣに集積されるようにした。

また、この発明に係るスイッチングレギュレータの出力電圧切換方法は、制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１のスイッチング素子と、
前記第１のスイッチング素子よりも、制御電極のオン抵抗は大きいが容量が小さい、制御電極に入力された制御信号に応じてスイッチングし前記入力電圧の出力制御を行う第２のスイッチング素子と、
を備え、
動作モードに応じて、前記第１及び第２の各スイッチング素子に対してそれぞれＰＷＭ制御を行うか、又は第２のスイッチング素子のみに対してＰＦＭ制御を行う、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から負荷に出力するスイッチングレギュレータの出力電圧切換方法において、
前記ＰＦＭ制御を行いかつ前記出力端子からの出力電圧が所定の第１電圧Ｖｏ１になる第１動作モードから、前記ＰＷＭ制御を行いかつ前記出力端子からの出力電圧が第１電圧Ｖｏ１よりも大きい第２電圧Ｖｏ２になる第２動作モードに移行する際、前記ＰＦＭ制御を行いかつ前記出力端子からの出力電圧を第１電圧Ｖｏ１から第２電圧Ｖｏ２に上昇させ、該出力電圧の上昇を開始させてから所定時間Ｔ１経過後に前記ＰＦＭ制御から前記ＰＷＭ制御に切り換えるようにした。

また、所定の電流が流れる擬似的な負荷であるダミー負荷を備え、前記所定時間Ｔ１経過後、所定時間Ｔ２の間、前記出力端子に該ダミー負荷を接続するようにした。

本発明のスイッチングレギュレータ及びスイッチングレギュレータの出力電圧切換方法によれば、ＰＦＭ制御を行いかつ前記出力端子からの出力電圧が所定の第１電圧Ｖｏ１になる第１動作モードから、前記ＰＷＭ制御を行いかつ前記出力端子からの出力電圧が第１電圧Ｖｏ１よりも大きい第２電圧Ｖｏ２になる第２動作モードに移行する際、前記ＰＦＭ制御を行いかつ前記出力端子からの出力電圧を第１電圧Ｖｏ１から第２電圧Ｖｏ２に上昇させ、該出力電圧の上昇を開始させてから所定時間Ｔ１経過後、すなわち出力電圧が第２電圧に到達してから前記ＰＦＭ制御から前記ＰＷＭ制御に切り換えるようにした。このことから、出力電圧のオーバーシュートの発生を防止することができる。

また、前記所定時間Ｔ１経過後、すなわちＰＦＭ制御からＰＷＭ制御に切り換えた直後から所定時間Ｔ２の間、出力端子にダミー負荷を接続するようにしたことから、ＰＷＭ制御に切り換えた後、負荷に流れる電流が直ちに増えないような場合においても、ＰＷＭ制御を安定して行うことができる。

更に、ＰＷＭ制御とＰＦＭ制御にそれぞれ適したスイッチング素子を採用したことから、ＰＷＭ制御とＰＦＭ制御の各制御においてそれぞれ効率の向上を図ることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
図１において、スイッチングレギュレータ１は、直流電源ＢＡＴから入力端子であるＶｄｄ端子に入力された入力電圧Ｖｄｄから所定の定電圧を生成して出力電圧Ｖｏとして出力端子ＯＵＴから負荷２０に出力する。

スイッチングレギュレータ１は、入力電圧Ｖｄｄの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなる第１のスイッチング素子Ｍ１と、ＮＭＯＳトランジスタからなる同期整流用のスイッチング素子Ｍ２と、平滑回路を構成するインダクタＬ１及びコンデンサＣ１と、出力電圧Ｖｏを分圧して分圧電圧ＶＦＢを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。

また、スイッチングレギュレータ１は、入力された電圧設定信号ＶＳに応じた電圧の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、前記分圧電圧ＶＦＢと該基準電圧Ｖｒｅｆとの電圧比較を行い、該比較結果に応じた電圧の出力信号Ｅｒｒを出力する誤差増幅回路３と、該誤差増幅回路３の出力信号Ｅｒｒに応じて第１のスイッチング素子Ｍ１及び同期整流用のスイッチング素子Ｍ２に対してＰＷＭ制御を行って第１のスイッチング素子Ｍ１及び同期整流用のスイッチング素子Ｍ２のスイッチング制御を行うＰＷＭ制御回路４とを備えている。

更に、スイッチングレギュレータ１は、Ｖｄｄ端子に入力された入力電圧Ｖｄｄの出力制御を行う、第１のスイッチング素子Ｍ１よりもトランジスタサイズが小さいＰＭＯＳトランジスタからなる第２のスイッチング素子Ｍ３と、前記誤差増幅回路３の出力信号Ｅｒｒに応じて該第２のスイッチング素子Ｍ３に対してＰＦＭ制御を行うＰＦＭ制御回路５と、所定の周波数の三角波信号ＴＷを生成してＰＷＭ制御回路４及びＰＦＭ制御回路５にそれぞれ出力する発振回路ＯＳＣとを備えている。第２のスイッチング素子Ｍ３は、第１のスイッチング素子Ｍ１よりもオン抵抗が大きく、第１のスイッチング素子Ｍ１よりもゲート容量が小さい。

また、スイッチングレギュレータ１は、動作モードの切り換えを指示する切換信号ＦＷＳに応じて、前記ＰＷＭ制御回路４から第１のスイッチング素子Ｍ１のゲートに出力される信号ＰＤとＰＦＭ制御回路４から出力された信号Ｓｐｆのいずれか一方を第２のスイッチング素子Ｍ３のゲートに出力する第１のスイッチＳＷ１を備えている。また、スイッチングレギュレータ１は、インダクタＬ１へ流れる電流を検出し、該検出した電流が所定値を超えて過電流となっているか否かを検出し、過電流であることを検出するとＰＷＭ制御回路４に対して第１のスイッチング素子Ｍ１及び同期整流用のスイッチング素子Ｍ２をそれぞれオフさせる過電流保護回路６を備えている。

更に、スイッチングレギュレータ１は、所定の電流が流れる擬似的な負荷であるダミー負荷７と、該ダミー負荷７の出力端子ＯＵＴへの接続制御を行う第２のスイッチＳＷ２と、所定のシーケンスに従って電圧設定信号ＶＳ及び切換信号ＦＷＳ，ＤＬＳをそれぞれ生成して出力する制御回路１０とを備えている。なお、基準電圧発生回路２、誤差増幅回路３、ＰＷＭ制御回路４、ＰＦＭ制御回路５、発振回路ＯＳＣ、抵抗Ｒ１，Ｒ２、第１及び第２の各スイッチＳＷ１，ＳＷ２並びに制御回路１０は制御切換回路部をなす。また、基準電圧発生回路２、誤差増幅回路３、ＰＷＭ制御回路４、発振回路ＯＳＣ及び抵抗Ｒ１，Ｒ２はＰＷＭ制御回路部を、基準電圧発生回路２、誤差増幅回路３、ＰＦＭ制御回路５、発振回路ＯＳＣ及び抵抗Ｒ１，Ｒ２はＰＦＭ制御回路部を、第１のスイッチＳＷ１は切換回路部を、制御回路１０及び第２のスイッチＳＷ２が制御回路部をそれぞれなす。

一方、ＰＷＭ制御回路４は、誤差増幅回路３の出力信号Ｅｒｒと発振回路ＯＳＣからの三角波信号ＴＷからＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭ回路１１と、該ＰＷＭ回路１１からのパルス信号Ｓｐｗに応じて、第１のスイッチング素子Ｍ１のスイッチング制御を行うための制御信号ＰＤと同期整流用のスイッチング素子Ｍ２のスイッチング制御を行うための制御信号ＮＤをそれぞれ生成して駆動するドライブ回路１２とを備えている。
なお、スイッチングレギュレータ１において、インダクタＬ１、コンデンサＣ１及び制御回路１０を除く各部は、１つのＩＣに集積されており、該ＩＣは、Ｖｄｄ、ＬＸ、ＥＣＯ、ＦＢ及びＧＮＤの各端子を備え、Ｖｄｄ端子はスイッチングレギュレータ１の入力端子をなし、ＧＮＤ端子は接地電圧に接続されている。

Ｖｄｄ端子とＧＮＤ端子との間には直流電源ＢＡＴが接続され、該直流電源ＢＡＴから入力電圧ＶｄｄがＶｄｄ端子に入力されている。出力端子ＯＵＴと接地電圧との間には負荷２０が接続されている。Ｖｄｄ端子とＬＸ端子との間には、第１のスイッチング素子Ｍ１と第２のスイッチング素子Ｍ３が並列に接続されており、ＬＸ端子と接地電圧との間に同期整流用のスイッチング素子Ｍ２が接続されている。また、ＬＸ端子と出力端子ＯＵＴとの間にはインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧との間にはコンデンサＣ１が接続されている。インダクタＬ１とコンデンサＣ１の接続部、すなわち出力端子ＯＵＴは、ＦＢ端子に接続され、ＦＢ端子と接地電圧との間に抵抗Ｒ１と抵抗Ｒ２の直列回路が接続されている。

抵抗Ｒ１と抵抗Ｒ２との接続部は、誤差増幅回路３の反転入力端に接続され、誤差増幅回路３の非反転入力端には基準電圧Ｖｒｅｆが入力されている。誤差増幅回路３の出力信号Ｅｒｒは、ＰＦＭ制御回路５とＰＷＭ回路１１をなすコンパレータの反転入力端にそれぞれ出力され、発振回路ＯＳＣからの三角波信号ＴＷは、ＰＦＭ制御回路５とＰＷＭ回路１１をなすコンパレータの非反転入力端にそれぞれ出力される。ＰＷＭ回路１１からのパルス信号Ｓｐｗはドライブ回路１２に出力され、ＰＦＭ制御回路５から出力されたパルス信号Ｓｐｆは、第１のスイッチＳＷ１のＰＦＭ端子に出力される。

ドライブ回路１２は、第１のスイッチング素子Ｍ１のスイッチング制御を行うための制御信号ＰＤを第１のスイッチング素子Ｍ１のゲート及び第１のスイッチＳＷ１のＰＷＭ端子にそれぞれ出力し、同期整流用のスイッチング素子Ｍ２のスイッチング制御を行うための制御信号ＮＤを同期整流用のスイッチング素子Ｍ２のゲートに出力する。第１のスイッチＳＷ１のＣＯＭ端子は第２のスイッチング素子Ｍ３のゲートに接続され、過電流保護回路６はＬＸ端子に流れる電流をモニタし、該モニタした結果をドライブ回路１２に出力する。また、制御回路１０からの切換信号ＦＷＳが、ＰＦＭ制御回路５、過電流保護回路６、ＰＷＭ回路１１、ドライブ回路１２及び第１のスイッチＳＷ１にそれぞれ入力されている。更に、ＦＢ端子と接地電圧との間には、第２のスイッチＳＷ２とダミー負荷７が直列に接続され、第２のスイッチＳＷ２には制御回路１０からの切換信号ＤＬＳが入力されている。第２のスイッチＳＷ２は、切換信号ＤＬＳに応じてスイッチングを行う。

このような構成において、切換信号ＦＷＳは、通常ドライブモードと通常ドライブモードよりも消費電流を小さくして作動する軽負荷ドライブモードとの切り換えを行う信号である。制御回路１０は、負荷２０に流れる電流を測定して該電流が所定の電流以下になった場合に、軽負荷ドライブモードに切り換えるように切換信号ＦＷＳを出力してもよいし、スイッチングレギュレータ１を内蔵した機器が待機状態に移行する際に切換信号ＦＷＳを出力するようにしてもよい。なお、軽負荷ドライブモードは第１動作モードを、通常ドライブモードは第２動作モードをそれぞれなす。

まず、切換信号ＦＷＳが通常ドライブモードを選択している場合について説明する。この場合、ＰＦＭ制御回路５は、動作を停止すると共にＰＦＭ制御回路５で消費する電流をカット、又は最小になるようにする。同時に、ＰＷＭ回路１１、ドライブ回路１２及び過電流保護回路６がそれぞれ作動し、スイッチングレギュレータ１は、同期整流方式のスイッチングレギュレータとして作動する。更に、第１のスイッチＳＷ１は、ＣＯＭ端子がＰＷＭ端子に接続されるように切り換わり、第２のスイッチング素子Ｍ３のゲートにドライブ回路１２からの制御信号ＰＤが入力される。

このことから、第１及び第２の各スイッチング素子Ｍ１，Ｍ３がそれぞれスイッチング動作を行い、第１及び第２の各スイッチング素子Ｍ１，Ｍ３がオンしたときに、インダクタＬ１に電流が供給される。このとき、同期整流用のスイッチング素子Ｍ２はオフしている。第１及び第２の各スイッチング素子Ｍ１，Ｍ３がそれぞれオフすると、同期整流用のスイッチング素子Ｍ２がオンし、インダクタＬ１に蓄えられていたエネルギーが同期整流用のスイッチング素子Ｍ２を通して放出される。このとき発生した電流は、コンデンサＣ１で平滑されて出力端子ＯＵＴから負荷２０に出力される。

また、出力端子ＯＵＴから出力される出力電圧Ｖｏは、出力電圧検出用の抵抗Ｒ１とＲ２で分圧され、該分圧電圧ＶＦＢが誤差増幅回路３の反転入力端に入力される。誤差増幅回路３の非反転入力端には基準電圧Ｖｒｅｆが入力されていることから、分圧電圧ＶＦＢと基準電圧Ｖｒｅｆの電圧差が誤差増幅回路３で増幅されてＰＷＭ回路１１の反転入力端に出力される。ＰＷＭ回路１１の非反転入力端には、発振回路ＯＳＣからの三角波信号ＴＷが入力され、ＰＷＭ回路１１は、ＰＷＭ制御されたパルス信号Ｓｐｗをドライブ回路１２に出力する。

スイッチングレギュレータ１の出力電圧Ｖｏが高くなると、誤差増幅回路３の出力信号Ｅｒｒの電圧が低下し、ＰＷＭ回路１１のパルス信号Ｓｐｗのデューティサイクルは小さくなる。その結果、第１及び第２の各スイッチング素子Ｍ１，Ｍ３がオンする時間が短くなり、スイッチングレギュレータ１の出力電圧Ｖｏが低下するように制御される。スイッチングレギュレータ１の出力電圧Ｖｏが小さくなると、前記と逆の動作を行い、結果としてスイッチングレギュレータ１の出力電圧Ｖｏが一定になるように制御される。

過電流保護回路６は、第１及び第２の各スイッチング素子Ｍ１，Ｍ３がオンしている間の各スイッチング素子Ｍ１，Ｍ３での電圧降下を所定の電圧と比較し、電圧降下が所定の電圧を超えた場合に所定の信号を出力し、ドライブ回路１２の動作を停止させる。ドライブ回路１２は動作を停止すると、制御信号ＰＤをハイレベルにすると共に、制御信号ＮＤをローレベルにして、第１及び第２の各スイッチング素子Ｍ１，Ｍ３並びに同期整流用のスイッチング素子Ｍ２をそれぞれオフにする。このため、出力端子ＯＵＴからの出力電流の供給が停止する。

次に、切換信号ＦＷＳが軽負荷ドライブモードを選択している場合について説明する。この場合、ＰＦＭ制御回路５が作動し、ＰＷＭ回路１１、ドライブ回路１２及び過電流保護回路６がそれぞれ動作を停止すると共に、それぞれの消費電流をカット、又は最小になるようにする。また、第１のスイッチＳＷ１は、ＣＯＭ端子がＰＦＭ端子に接続されるように切り換わり、第２のスイッチング素子Ｍ３のゲートには、ＰＦＭ制御回路５からのＰＦＭ制御されたパルス信号Ｓｐｆが入力される。第２のスイッチング素子Ｍ３は、ＰＦＭ制御回路５からのパルス信号Ｓｐｆに応じてスイッチング動作を行う。このとき、ドライブ回路１２は動作を停止していることから、同期整流用のスイッチング素子Ｍ２はオフしたままである。このため、インダクタＬ１に蓄えられたエネルギーは、同期整流用のスイッチング素子Ｍ２のソース‐ドレイン間に寄生しているダイオードＤ１を介して放出される。

ここで、軽負荷ドライブモードから通常ドライブモードに移行する際の動作について、図２のタイミングチャートと図３のフローチャートを参照しながら説明する。なお、図２のＳ１〜Ｓ７は、図３のステップＳ１〜Ｓ７に対応している。
まずステップＳ１では、軽負荷ドライブモードであることから、制御回路１０は、基準電圧発生回路２に対して、出力電圧Ｖｏが定電圧Ｖｏ１になるように電圧設定信号ＶＳで基準電圧Ｖｒｅｆの電圧値を設定している。更に、制御回路１０は、切換信号ＦＷＳでスイッチングレギュレータ１がＰＦＭ制御を行うようにしており、切換信号ＤＬＳで、第２のスイッチＳＷ２をオフさせて遮断状態にしている。

次に、ステップＳ２で、制御回路１０は、軽負荷ドライブモードを解除するのに先立って、基準電圧発生回路２に対して、出力電圧Ｖｏが定電圧Ｖｏ１から定電圧Ｖｏ２に上昇するように電圧設定信号ＶＳで基準電圧Ｖｒｅｆの電圧値を設定する。このため、図２で示すように、出力電圧Ｖｏは、定電圧Ｖｏ１から定電圧Ｖｏ２に上昇し始める。次に、ステップＳ３で、制御回路１０は、出力電圧Ｖｏが確実に定電圧Ｖｏ２に上昇するまでの時間である所定時間Ｔ１の間待機する。該所定時間Ｔ１は固定値でもよいが、定電圧Ｖｏ１と定電圧Ｖｏ２との差電圧に応じて変えるようにしてもよい。

所定時間Ｔ１が経過すると、制御回路１０は、ステップＳ４で、スイッチングレギュレータ１がＰＦＭ制御からＰＷＭ制御に切り換わるように切換信号ＦＷＳを出力して、スイッチングレギュレータ１の動作モードをＰＷＭ制御に変更する。同時に、制御回路１０は、第２のスイッチＳＷ２をオンさせて導通状態になるように切換信号ＤＬＳを出力する。このため、第２のスイッチＳＷ２はオンし、出力端子ＯＵＴと接地電圧との間にダミー負荷７が接続される。

ここで、ダミー負荷を接続する理由について説明する。
スイッチングレギュレータ１をＰＦＭ制御からＰＷＭ制御に切り換えた時は、負荷２０がまだ通常ドライブモードの動作になっておらず、負荷２０を流れる電流は軽負荷ドライブモードと変わらないため非常に小さい。また、同じ基準電圧Ｖｒｅｆであっても、ＰＦＭ制御の場合とＰＷＭ制御の場合では出力電圧Ｖｏの電圧がわずかに変化する。仮に、ＰＦＭ制御のときの出力電圧値がＰＷＭ制御時の出力電圧値よりも少しでも大きいと、ＰＷＭ制御に切り換わった直後は、第１及び第２の各スイッチング素子Ｍ１，Ｍ３は共にオフする。

更に、前記のように負荷２０を流れる電流が極めて小さいため、出力電圧Ｖｏはなかなか低下しない。このため、ＰＷＭ回路１１はバースト発振等の異常動作を行い、出力電圧Ｖｏの電圧値が不安定になる。このような動作になるのを避けるために、制御回路１０は、ＰＷＭ制御に移行した直後はダミー負荷７を出力端子ＯＵＴに接続して、ＰＦＭ制御の時の出力電圧ＶｏがＰＷＭ制御の時の出力電圧Ｖｏよりもわずかに大きい場合においても、ＰＷＭ回路１１が正常に動作する電圧値Ｖｏ２まで出力電圧Ｖｏが直ちに下がるようにしている。

次に、制御回路１０は、ステップＳ５で、ＰＷＭ制御が正常に行われるまでの時間より長い所定時間Ｔ２だけ第２のスイッチＳＷ２をオンさせて、出力端子ＯＵＴにダミー負荷７を接続した状態にする。所定時間Ｔ２が経過すると、制御回路１０は、ステップＳ６で、第２のスイッチＳＷ２がオフして遮断状態になるように切換信号ＤＬＳを出力し、ダミー負荷７の出力端子ＯＵＴへの接続を遮断させる。このようにして、制御回路１０は、軽負荷ドライブモードから通常ドライブモードに移行する工程を終了し、ステップＳ７で示すように、スイッチングレギュレータ１は、ＰＷＭ制御を行って出力電圧Ｖｏは定電圧Ｖｏ２に切り換わる。

以上のように、本第１の実施の形態のスイッチングレギュレータは、軽負荷ドライブモードから通常ドライブモードに移行する際に、ＰＦＭ制御の状態のまま、出力電圧Ｖｏを所定の電圧Ｖｏ２まで上昇させ、出力電圧Ｖｏが所定の電圧Ｖｏ２に到達してからＰＷＭ制御に切り換えるようにしたことから、オーバーシュートのない出力電圧を得ることができる。

本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。 軽負荷ドライブモードから通常ドライブモードに移行する際の動作例を示したタイミングチャートである。 図１の制御回路１０の動作例を示したフローチャートである。 従来のスイッチングレギュレータの例を示した回路図である。 図４の出力電圧の波形例を示した図である。

符号の説明

１ スイッチングレギュレータ
２ 基準電圧発生回路
３ 誤差増幅回路
４ ＰＷＭ制御回路
５ ＰＦＭ制御回路
６ 過電流保護回路
７ ダミー負荷
１０ 制御回路
１１ ＰＷＭ回路
１２ ドライブ回路
２０ 負荷
Ｍ１ 第１のスイッチング素子
Ｍ２ 同期整流用のスイッチング素子
Ｍ３ 第２のスイッチング素子
ＯＳＣ 発振回路
ＳＷ１ 第１のスイッチ
ＳＷ２ 第２のスイッチ
Ｒ１，Ｒ２ 出力電圧検出用の抵抗
Ｌ１ インダクタ
Ｃ１ コンデンサ
Ｄ１ 寄生ダイオード
ＢＡＴ 直流電源

Claims (9)

1. 入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から負荷に出力するスイッチングレギュレータにおいて、
   制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１のスイッチング素子と、
   前記第１のスイッチング素子よりも、制御電極のオン抵抗は大きいが容量が小さい、制御電極に入力された制御信号に応じてスイッチングし前記入力電圧の出力制御を行う第２のスイッチング素子と、
   動作モードに応じて、前記第１及び第２の各スイッチング素子に対してそれぞれＰＷＭ制御を行うか、又は第２のスイッチング素子のみに対してＰＦＭ制御を行う制御切換回路部と、
   を備え、
   前記制御切換回路部は、前記ＰＦＭ制御を行いかつ前記出力端子からの出力電圧が所定の第１電圧Ｖｏ１になる第１動作モードから、前記ＰＷＭ制御を行いかつ前記出力端子からの出力電圧が第１電圧Ｖｏ１よりも大きい第２電圧Ｖｏ２になる第２動作モードに移行する際、前記ＰＦＭ制御を行いかつ前記出力端子からの出力電圧を第１電圧Ｖｏ１から第２電圧Ｖｏ２に上昇させ、該出力電圧の上昇を開始させてから所定時間Ｔ１経過後に前記ＰＦＭ制御から前記ＰＷＭ制御に切り換えることを特徴とするスイッチングレギュレータ。
2. 所定の電流が流れる擬似的な負荷であるダミー負荷を備え、前記制御切換回路部は、所定時間Ｔ１経過後、所定時間Ｔ２の間、前記出力端子に該ダミー負荷を接続することを特徴とする請求項１記載のスイッチングレギュレータ。
3. 前記制御切換回路部は、
   前記第１のスイッチング素子に対してＰＷＭ制御を行うＰＷＭ制御回路部と、
   前記第２のスイッチング素子に対してＰＦＭ制御を行うＰＦＭ制御回路部と、
   前記ＰＷＭ制御回路部及び該ＰＦＭ制御回路部からの各制御信号に対して前記第２のスイッチング素子の制御電極への出力制御を行う切換回路部と、
   前記ＰＷＭ制御回路部、ＰＦＭ制御回路部及び切換回路部の動作制御をそれぞれ行う制御回路部と、
   を備え、
   制御回路部は、第１動作モード時には、ＰＷＭ制御回路部の動作を停止させると共に切換回路部に対してＰＦＭ制御回路部からの制御信号を排他的に第２のスイッチング素子に出力させ、第２動作モード時には、ＰＷＭ制御回路部を作動させると共に切換回路部に対してＰＷＭ制御回路部からの制御信号を排他的に第２のスイッチング素子に出力させ、第１動作モードから第２動作モードに移行する際、ＰＷＭ制御回路部の動作を停止させると共に切換回路部に対してＰＦＭ制御回路部からの制御信号を排他的に第２のスイッチング素子に出力させた状態で出力電圧を第１電圧Ｖｏ１から第２電圧Ｖｏ２に上昇させ、該出力電圧の上昇を開始させてから所定時間Ｔ１経過後に、ＰＷＭ制御回路部を作動させると共に切換回路部に対してＰＷＭ制御回路部からの制御信号を排他的に第２のスイッチング素子に出力させることを特徴とする請求項１記載のスイッチングレギュレータ。
4. 所定の電流が流れる擬似的な負荷であるダミー負荷を備え、前記制御回路部は、所定時間Ｔ１経過後、所定時間Ｔ２の間、前記出力端子に該ダミー負荷を接続することを特徴とする請求項３記載のスイッチングレギュレータ。
5. 前記第１動作モードは、第２動作モードよりも前記負荷に流れる電流が小さい動作モードであることを特徴とする請求項１、２、３又は４記載のスイッチングレギュレータ。
6. 前記制御切換回路部は、第１電圧Ｖｏ１と第２電圧Ｖｏ２との電圧差が大きいほど前記所定時間Ｔ１を長くすることを特徴とする請求１、２、３、４又は５記載のスイッチングレギュレータ。
7. 前記第１及び第２の各スイッチング素子、ＰＦＭ制御回路部、ＰＷＭ制御回路部、切換回路部及びダミー負荷は、１つのＩＣに集積されることを特徴とする請求項４記載のスイッチングレギュレータ。
8. 制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１のスイッチング素子と、
   前記第１のスイッチング素子よりも、制御電極のオン抵抗は大きいが容量が小さい、制御電極に入力された制御信号に応じてスイッチングし前記入力電圧の出力制御を行う第２のスイッチング素子と、
   を備え、
   動作モードに応じて、前記第１及び第２の各スイッチング素子に対してそれぞれＰＷＭ制御を行うか、又は第２のスイッチング素子のみに対してＰＦＭ制御を行う、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から負荷に出力するスイッチングレギュレータの出力電圧切換方法において、
   前記ＰＦＭ制御を行いかつ前記出力端子からの出力電圧が所定の第１電圧Ｖｏ１になる第１動作モードから、前記ＰＷＭ制御を行いかつ前記出力端子からの出力電圧が第１電圧Ｖｏ１よりも大きい第２電圧Ｖｏ２になる第２動作モードに移行する際、前記ＰＦＭ制御を行いかつ前記出力端子からの出力電圧を第１電圧Ｖｏ１から第２電圧Ｖｏ２に上昇させ、該出力電圧の上昇を開始させてから所定時間Ｔ１経過後に前記ＰＦＭ制御から前記ＰＷＭ制御に切り換えることを特徴とするスイッチングレギュレータの出力電圧切換方法。
9. 所定の電流が流れる擬似的な負荷であるダミー負荷を備え、前記所定時間Ｔ１経過後、所定時間Ｔ２の間、前記出力端子に該ダミー負荷を接続することを特徴とする請求項８記載のスイッチングレギュレータの出力電圧切換方法。
   

Images