JP5091027B2 - スイッチングレギュレータ - Google Patents

Description

本発明は、軽負荷時に、出力電圧の変動を防止することができ、低消費電力で動作することができるスイッチングレギュレータに関する。

従来、スイッチングレギュレータにおいて、通常時にＰＷＭ制御を行って、軽負荷時にはＶＦＭ制御に切り替える手法があった。
ＰＷＭ制御では、フレーム周波数を固定し、監視している出力状態を帰還してその状態に応じてスイッチ素子をオンさせる時間を調整することにより定電圧出力動作を行っていた。これに対して、ＶＦＭ制御では、前記スイッチ素子をオンさせる時間を固定させる、又は前記スイッチ素子をオンさせる最小の時間を固定させて、監視している出力状態を帰還してその状態に応じて前記フレーム周波数を調整することにより定電圧出力動作を行っていた。負荷が軽い場合でも決まった周期ごとに前記スイッチ素子をオンさせるＰＷＭ制御よりも、前記スイッチ素子のスイッチング回数自体を減らすことができるＶＦＭ制御の方が、軽負荷時に高い効率を得る上で有利であった。

例えば、出力電圧を分圧して得られた分圧電圧が所定の基準電圧になるように、前記スイッチ素子をオンさせるタイミングを制御することで軽負荷時に低消費電力で動作することができるＤＣ−ＤＣコンバータがあった（例えば、特許文献１参照。）。
特開平１０−２２５１０５号公報

しかし、このようなＤＣ−ＤＣコンバータでは、スイッチ素子のスイッチングにおけるオンタイミングの制御、すなわちＶＦＭ制御への切り替えは、前記分圧電圧と前記基準電圧との電圧差を増幅して得られた誤差電圧と予め設定された基準電圧とで決定され、外部からの入力信号では切り替えを行うことができなかった。このため、スイッチングレギュレータを固定された周波数で動作させたい場合には使用することができないという問題があった。また、ＶＦＭ制御とＰＷＭ制御との制御の切り替えポイントを決める第２の基準電圧の最適値は、入力電圧によって異なるため、広範囲の入力電圧において、軽負荷時の効率向上とリップル電圧の低減を実現することは困難であった。

本発明は、このような問題を解決するためになされたものであり、ＰＷＭ制御とＶＦＭ制御との切り替えを外部から入力される信号で行うことができ、ＶＦＭ制御時に、広い入力電圧範囲で出力電圧のリップルを低減させることができるスイッチングレギュレータを得ることを目的とする。

この発明に係るスイッチングレギュレータは、外部から入力される制御切替信号に応じてＰＷＭ制御又はＶＦＭ制御のいずれかを行って、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチ素子と、
該スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の第１基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記スイッチ素子を流れる電流の検出を行い、該検出した電流に応じた傾斜を有するスロープ電圧を生成して出力するスロープ電圧生成回路部と、
該スロープ電圧と前記誤差増幅回路部の出力電圧との電圧比較を行い、該比較結果に応じて前記スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スイッチング制御回路部は、前記入力電圧と前記出力電圧との電圧差に応じた電圧値になると共に前記制御切替信号に応じて電圧値がシフトする第２基準電圧を生成し、前記誤差増幅回路部の出力電圧と該第２基準電圧との電圧比較結果に応じて、ＰＷＭ制御又はＶＦＭ制御のいずれかの制御による前記スイッチ素子のスイッチング制御を行うものである。

具体的には、前記スイッチング制御回路部は、前記誤差増幅回路部の出力電圧が前記第２基準電圧よりも大きい場合はＰＷＭ制御による前記スイッチ素子のスイッチング制御を行い、前記誤差増幅回路部の出力電圧が前記第２基準電圧以下である場合はＶＦＭ制御による前記スイッチ素子のスイッチング制御を行うようにした。

また、前記スイッチング制御回路部は、入力された前記制御切替信号がＰＷＭ制御を行うことを示している場合は、前記誤差増幅回路部の出力電圧範囲における最小値よりも小さくなるように前記第２基準電圧を生成するようにした。

具体的には、前記スイッチング制御回路部は、
前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する電圧比較回路と、
前記制御切替信号に応じた値の第２基準電圧を生成し、前記誤差増幅回路部の出力電圧と該第２基準電圧との電圧比較を行い該比較結果に応じて、前記ＰＷＭ制御とＶＦＭ制御の切り替えを行う信号を生成して出力する制御切替回路と、
該制御切替回路の出力信号に応じて所定のパルス幅のクロック信号を生成して出力する発振回路と、
前記スイッチ素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記スイッチ素子をオフさせるための前記電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記スイッチ素子のスイッチング制御を行う制御回路と、
を備え、
前記発振回路は、前記制御切替回路からＶＦＭ制御を行うことを示す信号が入力されている間は、前記クロック信号の出力を停止するようにした。

この場合、前記制御切替回路は、
入力された前記制御切替信号に応じた前記第２基準電圧を生成して出力する第２基準電圧発生回路と、
前記誤差増幅回路部の出力電圧と該第２基準電圧との電圧比較を行い、該比較結果を示す信号を生成して前記発振回路に出力する第２電圧比較回路と、
を備え、
前記第２基準電圧発生回路は、前記制御切替信号がＶＦＭ制御を行うことを示している場合は、前記入力電圧と前記出力電圧との電圧差に応じた電圧値の第２基準電圧を生成して出力し、前記制御切替信号がＰＷＭ制御を行うことを示している場合、前記誤差増幅回路部の出力電圧範囲における最小値よりも小さくなるように前記第２基準電圧を生成して出力するようにした。

また、前記第２基準電圧発生回路は、
所定の定電流を生成して出力する定電流源と、
前記入力電圧と前記出力電圧との電圧差に比例した比例電流を生成して出力する比例電流生成回路と、
前記定電流から該比例電流を減算した電流を電圧に変換して前記第２基準電圧として出力する電流−電圧変換回路と、
を備え、
前記電流−電圧変換回路は、入力された前記制御切替信号がＰＷＭ制御を行うことを示している場合は、前記誤差増幅回路部の出力電圧範囲における最小値よりも小さくなるように前記第２基準電圧を生成するようにした。

また、前記電流−電圧変換回路は、前記定電流から前記比例電流を減算した電流を電圧に変換する抵抗回路からなり、該抵抗回路は、入力された前記制御切替信号に応じて抵抗値を変えるようにした。

本発明のスイッチングレギュレータによれば、ＰＷＭ制御とＶＦＭ制御の切り替えを外部から入力された制御切替信号で行うことができ、ＶＦＭ制御を行う場合、広い入力電圧範囲で出力電圧のリップルを低減させることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図１のスイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する電流モード制御型の降圧型スイッチングレギュレータをなしている。

スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、インダクタＬ１と、出力コンデンサＣ１と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄ１を生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。また、スイッチングレギュレータ１は、所定の第１基準電圧Ｖｒｅｆを生成して出力する第１基準電圧発生回路２と、前記分圧電圧Ｖｄ１と第１基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路３と、スイッチングトランジスタＭ１に流れる電流を検出して電圧に変換し出力する電流検出回路４と、電流検出回路４の出力電圧に応じた傾斜を有するスロープ電圧Ｖｃを生成して出力するスロープ電圧生成回路５とを備えている。

また、スイッチングレギュレータ１は、スロープ電圧Ｖｃと誤差電圧Ｖｅとの電圧比較を行って、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭコンパレータ６と、入力された制御信号に応じて所定のクロック信号ＣＬＫを生成し出力する発振回路７と、クロック信号ＣＬＫでセットされ、ＰＷＭコンパレータ６からのパルス信号ＳｐｗでリセットされるＲＳフリップフロップ８と、ＲＳフリップフロップ８の出力端Ｑから出力された信号から、スイッチングトランジスタＭ１のスイッチング制御を行うための制御信号ＰＤと、同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号ＮＤとを生成して出力するドライバ回路９とを備えている。

更に、スイッチングレギュレータ１は、ＶＦＭ制御とＰＷＭ制御の切り替えポイントを決めるための第２基準電圧Ｖｃｍｐを生成して出力する第２基準電圧発生回路１０と、誤差電圧Ｖｅと第２基準電圧Ｖｃｍｐとの電圧比較を行い、スイッチングトランジスタＭ１をオンさせるタイミングの制御を行うための信号を生成して発振回路７に出力するコンパレータ１１とを備えている。

なお、スイッチングトランジスタＭ１はスイッチ素子を、同期整流用トランジスタＭ２は整流素子を、第１基準電圧発生回路２、誤差増幅回路３及び抵抗Ｒ１，Ｒ２は誤差増幅回路部を、電流検出回路４及びスロープ電圧生成回路５はスロープ電圧生成回路部をそれぞれなし、ＰＷＭコンパレータ６、発振回路７、ＲＳフリップフロップ８、ドライバ回路９、第２基準電圧発生回路１０及びコンパレータ１１はスイッチング制御回路部をなす。また、ＰＷＭコンパレータ６は第１電圧比較回路を、ＲＳフリップフロップ８及びドライバ回路９は制御回路を、第２基準電圧発生回路１０及びコンパレータ１１は制御切替回路を、コンパレータ１１は第２電圧比較回路をそれぞれなす。また、スイッチングレギュレータ１において、インダクタＬ１及び出力コンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又は同期整流用トランジスタＭ２、インダクタＬ１並びに出力コンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。

入力端子ＩＮと接地電圧との間にはスイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部ＬＸと、出力端子ＯＵＴとの間にインダクタＬ１が接続されている。出力端子ＯＵＴと接地電圧との間には、抵抗Ｒ１及びＲ２の直列回路と出力コンデンサＣ１が並列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部の電圧である分圧電圧Ｖｄ１は誤差増幅回路３の反転入力端に入力され、誤差増幅回路３の非反転入力端には第１基準電圧Ｖｒｅｆが入力されている。

電流検出回路４は、スイッチングトランジスタＭ１を流れた電流の検出を行い、該検出した電流を電圧に変換してスロープ電圧生成回路５に出力する。スロープ電圧生成回路５は、例えば所定の傾斜を有したのこぎり波信号を生成し該のこぎり波信号の電圧に、電流検出回路４から入力された電圧Ｖｉを加算してスロープ電圧Ｖｃを生成するように、スイッチングトランジスタＭ１に流れる電流に応じた傾斜を有するスロープ電圧Ｖｃを生成して出力する。ＰＷＭコンパレータ６の反転入力端には、誤差増幅回路３から出力された誤差電圧Ｖｅが入力され、ＰＷＭコンパレータ６の非反転入力端にはスロープ電圧Ｖｃが入力されている。

また、ＲＳフリップフロップ８において、セット入力端Ｓにはクロック信号ＣＬＫが入力され、リセット入力端ＲにはＰＷＭコンパレータ６から出力されたパルス信号Ｓｐｗが入力されている。ドライバ回路９は、ＲＳフリップフロップ８の出力端Ｑから出力された信号から制御信号ＰＤ及びＮＤをそれぞれ生成し、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートに対応して出力する。第２基準電圧発生回路１０には、出力電圧Ｖｏｕｔが入力されると共に外部からの制御切替信号Ｓｅが入力されており、第２基準電圧発生回路１０は、出力電圧Ｖｏｕｔを基にして第２基準電圧Ｖｃｍｐを生成し、制御切替信号Ｓｅに応じて第２基準電圧Ｖｃｍｐの電圧値を変える。コンパレータ１１は、非反転入力端に誤差電圧Ｖｅが、反転入力端に第２基準電圧Ｖｃｍｐがそれぞれ入力されており、コンパレータ１１の出力信号が発振回路７に出力される。発振回路７は、コンパレータ１１から入力された信号に応じて、所定のクロック信号ＣＬＫを生成し出力する。

このような構成において、制御切替信号Ｓｅは、ＰＷＭ制御とＶＦＭ制御の切り替えを指示する信号であり、第２基準電圧発生回路１０は、入力された制御切替信号ＳｅがＰＷＭ制御を行うことを示している場合、誤差増幅回路３の出力電圧範囲における最小値よりも小さい電圧を第２基準電圧Ｖｃｍｐとして出力する。これにより、コンパレータ１１の出力信号がハイレベルに固定される。また、第２基準電圧発生回路１０は、入力された制御切替信号ＳｅがＶＦＭ制御を行うことを示している場合、最適な第２基準電圧Ｖｃｍｐは入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に応じて異なるため、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に応じて第２基準電圧Ｖｃｍｐの電圧調整を行って出力する。

まず、制御切替信号ＳｅがＰＷＭ制御を行うことを示している場合について説明する。
この場合、コンパレータ１１からハイレベルの信号が出力され、発振回路７は、コンパレータ１１からハイレベルの信号が出力されている間は、所定のクロック信号ＣＬＫを生成して出力し、コンパレータ１１からローレベルの信号が入力されている間は、動作を停止してクロック信号ＣＬＫの出力を停止させ、ＲＳフリップフロップ８のセット入力端Ｓはローレベルになる。

誤差増幅回路３は、入力された分圧電圧Ｖｄ１と第１基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する。ＰＷＭコンパレータ６は、誤差電圧Ｖｅとスロープ電圧Ｖｃとの電圧比較を行い、該比較結果を示す信号であるパルス信号Ｓｐｗを生成してＲＳフリップフロップ８のリセット入力端Ｒに出力する。ＰＷＭコンパレータ６は、スロープ電圧Ｖｃが誤差電圧Ｖｅ以下である場合はローレベルの信号を出力する。この場合、ＲＳフリップフロップ８は、ハイレベルのクロック信号ＣＬＫが入力されると出力端Ｑをハイレベルにセットする。

ＲＳフリップフロップ８の出力端Ｑからハイレベルの信号が出力されると、ドライバ回路９は、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートにローレベルの制御信号ＰＤ及びＮＤをそれぞれ出力し、スイッチングトランジスタＭ１がオンして導通状態になると共に同期整流用トランジスタＭ２がオフして遮断状態になる。このため、インダクタＬ１と出力コンデンサＣ１との直列回路に入力電圧Ｖｉｎが印加され、スイッチングトランジスタＭ１から出力される電流は時間の経過と共に直線的に増加し、電流検出回路４から出力される電流検出電圧Ｖｉも直線的に上昇する。インダクタＬ１に流れる電流であるインダクタ電流ｉＬが、出力端子ＯＵＴから出力される出力電流ｉｏｕｔよりも大きくなると、出力コンデンサＣ１に電荷が蓄積され、出力電圧Ｖｏｕｔが上昇する。

また、ＲＳフリップフロップ８の出力端Ｑからローレベルの信号が出力されると、ドライバ回路９は、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートにハイレベルの制御信号ＰＤ及びＮＤをそれぞれ出力し、スイッチングトランジスタＭ１がオフして遮断状態になると共に同期整流用トランジスタＭ２がオンして導通状態になる。このため、インダクタＬ１に蓄えられていたエネルギーが放出され、これに伴って、インダクタ電流ｉＬは時間の経過と共に直線的に減少し、インダクタ電流ｉＬが出力電流ｉｏｕｔよりも小さくなると、出力コンデンサＣ１から電力が供給され、出力電圧Ｖｏｕｔが低下する。

また、ＰＷＭコンパレータ６は、スロープ電圧Ｖｃが誤差電圧Ｖｅを超えると、ハイレベルのパルス信号Ｓｐｗを出力してＲＳフリップフロップ８をリセットする。ＲＳフリップフロップ８は、ハイレベルのパルス信号Ｓｐｗが入力されている間は、クロック信号ＣＬＫの信号レベルに関係なく出力端Ｑをローレベルにし、前記と同様の動作が行われて出力電圧Ｖｏｕｔが低下する。
出力電圧Ｖｏｕｔが低下すると、誤差増幅回路３からの誤差電圧Ｖｅが上昇するため、スロープ電圧Ｖｃが誤差電圧Ｖｅを超えるまでの時間が長くなることからスイッチングトランジスタＭ１がオンする時間が長くなり、出力電圧Ｖｏｕｔを上昇させる。逆に、出力電圧Ｖｏｕｔが上昇した場合は、スイッチングトランジスタＭ１のオン時間が短くなって出力電圧Ｖｏｕｔは低下する。このように、出力電圧Ｖｏｕｔの電圧変動に応じてスイッチングトランジスタＭ１と同期整流用トランジスタＭ２を相補的にオン／オフさせる時間を制御することで、出力電圧Ｖｏｕｔが所定の電圧に安定化される。

次に、制御切替信号ＳｅがＶＦＭ制御を行うことを示している場合について説明する。
この場合、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが上昇して、誤差増幅回路３からの誤差電圧Ｖｅが第２基準電圧Ｖｃｍｐ以下になった場合は、コンパレータ１１がローレベルの信号を出力し、発振回路７がクロック信号ＣＬＫの出力を停止してＲＳフリップフロップ８のセット入力端Ｓにハイレベルのセット信号が入力されないため、スイッチングトランジスタＭ１のスイッチングは行われない。
この後、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが低下し、誤差増幅回路３からの誤差電圧Ｖｅが第２基準電圧Ｖｃｍｐを上回ると、コンパレータ１１がハイレベルの信号を出力し、発振回路７からクロック信号ＣＬＫが出力され、該クロック信号ＣＬＫの信号レベルに応じてスイッチングトランジスタＭ１がスイッチングされる。

また、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差が小さい場合、誤差増幅回路３からの誤差電圧Ｖｅの動作点が高くなる。このとき、第２基準電圧発生回路１０は、安定してＶＦＭ制御を行わせるために、第２基準電圧Ｖｃｍｐを大きくする。一方、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差が大きい場合、誤差増幅回路３からの誤差電圧Ｖｅの動作点が低くなる。このとき、第２基準電圧発生回路１０は、第２基準電圧Ｖｃｍｐを大きくしていると出力電圧Ｖｏｕｔのリップル電圧が大きくなるため、第２基準電圧Ｖｃｍｐを小さくする。このようにして、制御切替信号ＳｅがＶＦＭ制御を行うことを示している場合は、第２基準電圧発生回路１０は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に応じて第２基準電圧Ｖｃｍｐの電圧値を変えて出力する。

このように、外部から入力された制御切替信号Ｓｅによって第２基準電圧Ｖｃｍｐの電圧値を変えることにより、ＶＦＭ制御とＰＷＭ制御の切り替えを行うことができ、ＶＦＭ制御時には、入力端子ＩＮと出力端子ＯＵＴとの電圧差に応じて第２基準電圧Ｖｃｍｐの電圧値を調整することにより、広い入力電圧範囲で出力電圧Ｖｏｕｔのリップル電圧を低減させることができる。

ここで、図２は、図１の第２基準電圧発生回路１０の回路例を示した図である。図２を用いて、第２基準電圧発生回路１０の動作について、もう少し詳細に説明する。
図２において、第２基準電圧発生回路１０は、演算増幅回路ＡＭＰ１、ＰＭＯＳトランジスタＭ３、カレントミラー回路を形成しているＮＭＯＳトランジスタＭ４，Ｍ５、抵抗Ｒ３〜Ｒ５、スイッチＳＷ１及び定電流源２１で構成されている。なお、演算増幅回路ＡＭＰ１、ＰＭＯＳトランジスタＭ３、ＮＭＯＳトランジスタＭ４，Ｍ５及び抵抗Ｒ３は比例電流生成回路を、抵抗Ｒ４，Ｒ５及びスイッチＳＷ１は電流−電圧変換回路をそれぞれなす。

演算増幅回路ＡＭＰ１において、非反転入力端には出力電圧Ｖｏｕｔが入力され、反転入力端はＰＭＯＳトランジスタＭ３のソースに接続され、出力端はＰＭＯＳトランジスタＭ３のゲートに接続されている。ＰＭＯＳトランジスタＭ３のソースは抵抗Ｒ３を介して入力電圧Ｖｉｎに接続され、ＰＭＯＳトランジスタＭ３のドレインはＮＭＯＳトランジスタＭ４のドレインに接続されている。ＮＭＯＳトランジスタＭ４及びＭ５の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ４のドレインに接続されている。ＮＭＯＳトランジスタＭ４及びＭ５の各ソースはそれぞれ接地電圧に接続されている。また、入力電圧Ｖｉｎと接地電圧との間には、定電流源２１、抵抗Ｒ４及びＲ５が直列に接続されており、抵抗Ｒ５にはスイッチＳＷ１が並列に接続され、該スイッチＳＷ１は、入力された制御切替信号Ｓｅに応じてスイッチングを行う。定電流源２１と抵抗Ｒ４との接続部は、ＮＭＯＳトランジスタＭ５のドレインに接続されて第２基準電圧発生回路１０の出力端をなしており、該接続部から第２基準電圧Ｖｃｍｐが出力される。

演算増幅回路ＡＭＰ１は、ＰＭＯＳトランジスタＭ３のソース電圧が出力電圧Ｖｏｕｔと同じ電圧になるようにＰＭＯＳトランジスタＭ３のゲート電圧を制御する。このため、抵抗Ｒ３には入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差電圧が印加されることになり、ＰＭＯＳトランジスタＭ３のドレイン電流ｉｄ３は入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に比例した電流となる。ドレイン電流ｉｄ３は、ＮＭＯＳトランジスタＭ４及びＭ５で形成されたカレントミラー回路により折り返される。ここでＮＭＯＳトランジスタＭ４及びＭ５のトランジスタサイズを同じにすれば、ＮＭＯＳトランジスタＭ５にもドレイン電流ｉｄ３と同じ電流が流れる。

ＮＭＯＳトランジスタＭ５のドレインは定電流源２１に接続されていることから、抵抗Ｒ４に流れる電流ｉｒ４は、定電流源２１から出力される電流をｉ１とすると下記（１）式のようになる。
ｉｒ４＝ｉ１−ｉｄ３………………（１）

スイッチＳＷ１がオンして導通状態になると、第２基準電圧Ｖｃｍｐは下記（２）式のようになる。なお、以下、抵抗Ｒ４及びＲ５の抵抗値をｒ４及びｒ５とする。
Ｖｃｍｐ＝ｉｒ４×ｒ４………………（２）
また、スイッチＳＷ１がオフして遮断状態になると、第２基準電圧Ｖｃｍｐは下記（３）式のようになる。
Ｖｃｍｐ＝ｉｒ４×（ｒ４＋ｒ５）＝（ｉ１−ｉｄ３）×（ｒ４＋ｒ５）………………（３）

ここで、ＰＷＭ制御を行うことを示す制御切替信号Ｓｅが入力されるとスイッチＳＷ１がオンして導通状態になり、ＶＦＭ制御を行うことを示す制御切替信号Ｓｅが入力されるとスイッチＳＷ１がオフして遮断状態になる。このため、ＰＷＭ制御を行う場合に、第２基準電圧Ｖｃｍｐが誤差増幅回路３からの誤差電圧Ｖｅの電圧範囲における最小値よりも小さい値になるように、抵抗Ｒ４の抵抗値と定電流源２１から出力される電流ｉ１の電流値をそれぞれ設定する。また、ＶＦＭ制御を行う場合は、ＰＭＯＳトランジスタＭ３のドレイン電流ｉｄ３が入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に比例して大きくなるため、第２基準電圧Ｖｃｍｐは入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に応じた補正がかかることになる。

このように、本第１の実施の形態におけるスイッチングレギュレータは、外部から入力された制御切替信号Ｓｅに応じて第２基準電圧Ｖｃｍｐの電圧値を切り替えることにより、ＶＦＭ制御とＰＷＭ制御の切り替えを行うことができ、ＶＦＭ制御時に入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に応じて第２基準電圧Ｖｃｍｐを補正することができ、ＶＦＭ制御時に、広い入力電圧範囲で出力電圧のリップルを低減させることができる。

なお、前記説明では、同期整流方式の降圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、非同期整流方式の降圧型スイッチングレギュレータや、昇圧型スイッチングレギュレータや、反転型スイッチングレギュレータ等にも適用することができる。

本発明は、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）等のバッテリで動作する情報端末に利用することができる。

本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。 図１の第２基準電圧発生回路１０の回路例を示した図である。

符号の説明

１ スイッチングレギュレータ
２ 第１基準電圧発生回路
３ 誤差増幅回路
４ 電流検出回路
５ スロープ電圧生成回路
６ ＰＷＭコンパレータ
７ 発振回路
８ ＲＳフリップフロップ
９ ドライバ回路
１０ 第２基準電圧発生回路
１１ コンパレータ
２１ 電流源
Ｍ１ スイッチングトランジスタ
Ｍ２ 同期整流用トランジスタ
Ｌ１ インダクタ
Ｃ１ コンデンサ
Ｒ１〜Ｒ５ 抵抗
ＡＭＰ１ 演算増幅回路
Ｍ３ ＰＭＯＳトランジスタ
Ｍ４，Ｍ５ ＮＭＯＳトランジスタ
ＳＷ１ スイッチ

Claims (7)

1. 外部から入力される制御切替信号に応じてＰＷＭ制御又はＶＦＭ制御のいずれかを行って、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
   入力された制御信号に応じてスイッチングを行うスイッチ素子と、
   該スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
   前記スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
   前記出力電圧に比例した比例電圧と所定の第１基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
   前記スイッチ素子を流れる電流の検出を行い、該検出した電流に応じた傾斜を有するスロープ電圧を生成して出力するスロープ電圧生成回路部と、
   該スロープ電圧と前記誤差増幅回路部の出力電圧との電圧比較を行い、該比較結果に応じて前記スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
   を備え、
   前記スイッチング制御回路部は、前記入力電圧と前記出力電圧との電圧差に応じた電圧値になると共に前記制御切替信号に応じて電圧値がシフトする第２基準電圧を生成し、前記誤差増幅回路部の出力電圧と該第２基準電圧との電圧比較結果に応じて、ＰＷＭ制御又はＶＦＭ制御のいずれかの制御による前記スイッチ素子のスイッチング制御を行うことを特徴とするスイッチングレギュレータ。
2. 前記スイッチング制御回路部は、前記誤差増幅回路部の出力電圧が前記第２基準電圧よりも大きい場合はＰＷＭ制御による前記スイッチ素子のスイッチング制御を行い、前記誤差増幅回路部の出力電圧が前記第２基準電圧以下である場合はＶＦＭ制御による前記スイッチ素子のスイッチング制御を行うことを特徴とする請求項１記載のスイッチングレギュレータ。
3. 前記スイッチング制御回路部は、入力された前記制御切替信号がＰＷＭ制御を行うことを示している場合は、前記誤差増幅回路部の出力電圧範囲における最小値よりも小さくなるように前記第２基準電圧を生成することを特徴とする請求項２記載のスイッチングレギュレータ。
4. 前記スイッチング制御回路部は、
   前記誤差増幅回路部からの出力電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号を生成して出力する第１電圧比較回路と、
   前記制御切替信号に応じた値の第２基準電圧を生成し、前記誤差増幅回路部の出力電圧と該第２基準電圧との電圧比較を行い該比較結果に応じて、前記ＰＷＭ制御とＶＦＭ制御の切り替えを行う信号を生成して出力する制御切替回路と、
   該制御切替回路の出力信号に応じて所定のパルス幅のクロック信号を生成して出力する発振回路と、
   前記スイッチ素子をオンさせるための該発振回路からのクロック信号が入力されると共に前記スイッチ素子をオフさせるための前記第１電圧比較回路からのパルス信号が入力され、該クロック信号及び該パルス信号に応じて前記スイッチ素子のスイッチング制御を行う制御回路と、
   を備え、
   前記発振回路は、前記制御切替回路からＶＦＭ制御を行うことを示す信号が入力されている間は、前記クロック信号の出力を停止することを特徴とする請求項１、２又は３記載のスイッチングレギュレータ。
5. 前記制御切替回路は、
   入力された前記制御切替信号に応じた前記第２基準電圧を生成して出力する第２基準電圧発生回路と、
   前記誤差増幅回路部の出力電圧と該第２基準電圧との電圧比較を行い、該比較結果を示す信号を生成して前記発振回路に出力する第２電圧比較回路と、
   を備え、
   前記第２基準電圧発生回路は、前記制御切替信号がＶＦＭ制御を行うことを示している場合は、前記入力電圧と前記出力電圧との電圧差に応じた電圧値の第２基準電圧を生成して出力し、前記制御切替信号がＰＷＭ制御を行うことを示している場合、前記誤差増幅回路部の出力電圧範囲における最小値よりも小さくなるように前記第２基準電圧を生成して出力することを特徴とする請求項４記載のスイッチングレギュレータ。
6. 前記第２基準電圧発生回路は、
   所定の定電流を生成して出力する定電流源と、
   前記入力電圧と前記出力電圧との電圧差に比例した比例電流を生成して出力する比例電流生成回路と、
   前記定電流から該比例電流を減算した電流を電圧に変換して前記第２基準電圧として出力する電流−電圧変換回路と、
   を備え、
   前記電流−電圧変換回路は、入力された前記制御切替信号がＰＷＭ制御を行うことを示している場合は、前記誤差増幅回路部の出力電圧範囲における最小値よりも小さくなるように前記第２基準電圧を生成することを特徴とする請求項５記載のスイッチングレギュレータ。
7. 前記電流−電圧変換回路は、前記定電流から前記比例電流を減算した電流を電圧に変換する抵抗回路からなり、該抵抗回路は、入力された前記制御切替信号に応じて抵抗値を変えることを特徴とする請求項６記載のスイッチングレギュレータ。

Images