JP4487649B2

JP4487649B2 - 昇降圧型ｄｃ−ｄｃコンバータの制御装置

Info

Publication number: JP4487649B2
Application number: JP2004175481A
Authority: JP
Inventors: 保徳中橋
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2004-06-14
Filing date: 2004-06-14
Publication date: 2010-06-23
Anticipated expiration: 2024-06-14
Also published as: JP2005354860A

Description

本発明は、入力直流電圧を任意の大きさの直流電圧に非反転で変換する昇降圧型ＤＣ−ＤＣコンバータの制御装置に関する。

図４は、従来の昇降圧型ＤＣ−ＤＣコンバータの一例を示す回路構成図である。本昇降圧型ＤＣ−ＤＣコンバータはコンバータ部１０と、制御ＩＣ２００およびその外付け回路部２１からなる制御装置により構成されている。コンバータ部１０は、入力端子ＩＮとの接地との間に直列接続された半導体スイッチＱ１（ＰチャネルＭＯＳＦＥＴ）と転流ダイオードＤ１およびインダクタＬからなる降圧回路１１、並びに出力端子ＯＵＴと接地との間に直列接続された半導体スイッチＱ２（ＮチャネルＭＯＳＦＥＴ）と転流ダイオードＤ２およびインダクタからなる昇圧回路１２を備えていて、これら降圧回路１１と昇圧回路１２とは、半導体スイッチＱ１と転流ダイオードＤ１の接続点と半導体スイッチＱ２と転流ダイオードＤ２の接続点とがインダクタＬを介して互いに接続されている。Ｃｉｎは入力端子ＩＮと接地の間に接続されて入力電圧を安定させるためのコンデンサである。

入力端子ＩＮには図示しないバッテリ等の直流電源が接続されて入力電圧Ｖｉｎが供給されている。この昇降圧型ＤＣ−ＤＣコンバータは、直流入力電圧を任意の直流電圧に非反転で変換するものであって、出力コンデンサＣｏｕｔが半導体スイッチＱ２と転流ダイオードＤ２の直列回路に対して並列に設けられ、出力端子ＯＵＴから出力コンデンサＣｏｕｔの両端電圧を直流出力電圧Ｖｏｕｔとして出力するように構成されている。
抵抗Ｒ１，Ｒ２から構成される電圧検出手段は直流出力電圧Ｖｏｕｔを抵抗分圧する。抵抗Ｒ１，Ｒ２の接続部から得られる分圧信号は制御ＩＣ２００の端子ＦＢを介して演算増幅器３１の反転入力端子に入力される。演算増幅器３１の非反転入力端子には基準電圧源Ｖｒｅｆより出力される基準電圧が入力され、演算増幅器３１はこれらの入力信号を比較することにより第１のエラー信号Ｖｅｒｒ１を生成し、コンパレータ３５の非反転入力端子に入力する。エラー信号Ｖｅｒｒ１はまたレベルシフト回路３３に入力されて一定電圧△Ｖｌｓレベルシフトした第２のエラー信号Ｖｅｒｒ２が生成される。第２のエラー信号Ｖｅｒｒ２はコンパレータ３６の非反転入力端子に入力される。定電流源３２とコンデンサＣｓはソフトスタート信号を生成するためのものであり、定電流源３２から供給される定電流を端子ＣＳを介してコンデンサＣｓに積分することにより、端子ＣＳに時間と共に直線的に増加するソフトスタート信号が得られる。端子ＣＳのソフトスタート信号はコンパレータ３５，３６のもう一つの非反転入力端子に入力される。三角波発振器３４は所定の上限レベルと所定の下限レベルとの間で上昇と下降を繰り返す三角波を発生するもので、三角波発振器３４より出力される三角波Ｖｏｓｃはコンパレータ３５，３６の非反転入力端子に接続される。コンパレータ３５，３６はそれぞれ２つの非反転入力端子に入力される信号のうちレベルが小さい方の信号と反転入力端子に入力される信号の比較を行うもので、反転入力端子側の信号の方が大きければＬｏ（ローレベル）の信号を出力し、非反転入力端子側の信号の方が大きければＨｉ（ハイレベル）の信号を出力する。

ドライバ３７は制御ＩＣ２００の端子ＶＣＣ１を介して入力電圧Ｖｉｎをその電源として供給され、コンパレータ３５の出力の論理を反転して半導体スイッチＱ１を駆動する信号を生成し、制御ＩＣ２００の端子ＯＵＴ１Ａを介して半導体スイッチＱ１のゲートに入力する。ドライバ３７は入力電圧Ｖｉｎを電源としていることから、その出力電圧のハイレベルはＶｉｎと等しいものになる。
ドライバ３８は制御ＩＣ２００の端子ＶＣＣ２を介して出力電圧Ｖｏｕｔをその電源として供給され、コンパレータ３６の出力の論理を反転せずに半導体スイッチＱ２を駆動する信号を生成し、制御ＩＣ２００の端子ＯＵＴ１Ｂを介して半導体スイッチＱ２のゲートに入力する。ドライバ３８は出力電圧Ｖｏｕｔを電源としていることから、その出力電圧のハイレベルはＶｏｕｔと等しいものになる。

以上の構成からなる昇降圧型のＤＣ−ＤＣコンバータの動作について説明する。まず、コンデンサＣｓによる積分動作が完了している定常動作時について説明する。この場合、コンパレータ３５，３６においてソフトスタート信号は最大の値となっているため比較動作に無関係となっていて、コンパレータ３５，３６は三角波Ｖｏｓｃと第１の誤差信号Ｖｅｒｒ１または第２の誤差信号Ｖｅｒｒ２との比較だけを行っている。すなわち、コンパレータ３５は第１の誤差信号Ｖｅｒｒ１と三角波Ｖｏｓｃを比較して半導体スイッチＱ１のオンオフ信号を生成することにより降圧回路１１の動作を制御し、コンパレータ３６は第２の誤差信号Ｖｅｒｒ２と三角波Ｖｏｓｃを比較して半導体スイッチＱ２のオンオフ信号を生成することにより昇圧回路１２の動作を制御して、所望の直流出力電圧Ｖｏｕｔを得るものである。

以下では、半導体スイッチＱ１のオン時比率をＤ１、半導体スイッチＱ２のオン時比率をＤ２として、昇降圧型ＤＣ−ＤＣコンバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係について図５を参照しながら考察する。
まず、半導体スイッチＱ２を常時オフ（すなわち、Ｄ２＝０）とすると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが次式（１）で表される降圧型ＤＣ−ＤＣコンバータとして動作する。これは図５（ａ）の場合に相当する。図５（ａ）に示すように、Ｖｅｒｒ１とＶｅｒｒ２のレベルが低いとＶｅｒｒ２が常に三角波Ｖｏｓｃより小さくなり、ＯＵＴ１Ｂが常にＬｏ、すなわち半導体スイッチＱ２が常時オフになる。

（数１）
Ｖｏｕｔ＝Ｄ１×Ｖｉｎ（０≦Ｄ１≦１）・・・（１）
また、半導体スイッチＱ１を常時オン（すなわち、Ｄ１＝１）とすると、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが次式（２）で表される昇圧型ＤＣ−ＤＣコンバータとして動作する。これは図５（ｃ）の場合に相当する。図５（ｃ）に示すように、Ｖｅｒｒ１とＶｅｒｒ２のレベルが高いとＶｅｒｒ１が常に三角波Ｖｏｓｃより大きくなり、ＯＵＴ１Ａが常にＬｏ、すなわち半導体スイッチＱ２が常時オンになる。

（数２）
Ｖｏｕｔ＝Ｖｉｎ／（１−Ｄ２）（０≦Ｄ２≦１）・・・（２）
さらに、降圧回路１１と昇圧回路１２を同時に動作させた場合、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが次式（３）で表される昇降圧型ＤＣ−ＤＣコンバータとして動作する。これは図５（ｂ）の場合に相当する。これは三角波Ｖｏｓｃの振幅△ＶｏｓｃがＶｅｒｒ１からＶｅｒｒ２へのシフト量△Ｖｌｓより大きく、かつＶｅｒｒ１とＶｅｒｒ２のレベルが三角波Ｖｏｓｃと同程度で、Ｖｅｒｒ１とＶｅｒｒ２が両方とも三角波Ｖｏｓｃとクロスする場合である。この場合は半導体スイッチＱ１，Ｑ２ともスイッチング動作を行う。

（数３）
Ｖｏｕｔ＝（Ｄ１／（１−Ｄ２））×Ｖｉｎ
（０≦Ｄ１≦１，０≦Ｄ２≦１）・・・（３）
昇降圧型ＤＣ−ＤＣコンバータは、Ｖｉｎ＞Ｖｏｕｔでは（１）式で表される降圧型ＤＣ−ＤＣコンバータとして動作し、Ｖｉｎ＜Ｖｏｕｔでは（２）式で表される昇圧型ＤＣ−ＤＣコンバータとして動作する。Ｖｉｎ＝Ｖｏｕｔの近傍においては（３）式で表される昇降圧動作を行う。
次にソフトスタート機能について説明する。
ＰＷＭ型のスイッチングレギュレータでは、レギュレータが起動した直後は出力電圧が不足しているためエラー信号Ｖｅｒｒが最大値をとり、スイッチング素子（図４における半導体スイッチＱ１，Ｑ２に相当）のオン時比率が最大となる駆動パルスが出力される。しかし、起動直後では出力コンデンサ（図４のコンデンサＣｏｕｔに相当）が未充電であるため、見かけ上出力電流は短絡状態とほぼ等しくなるため、インダクタ（図４のインダクタＬに相当）に流れる電流が際限なく大きくなる、いわゆるラッシュ電流が発生する状態になる。従い、インダクタやスイッチング素子に大電流が流れ、これらの素子が劣化もしくは破壊されるおそれがある。そこで起動時にレベルが時間と共に上昇または下降するソフトスタート信号を用いてスイッチング素子のオン幅を徐々に広げていくソフトスタート機能により、インダクタに流れる電流を徐々に増加させ、出力コンデンサも徐々に充電されていく方式がとられる。従来の昇降圧型ＤＣ−ＤＣコンバータに対するソフトスタートとしては、降圧回路１１と昇圧回路１２に同じソフトスタート信号を適用するものが開示されている（例えば、特許文献１参照）。このような従来の昇降圧型ＤＣ−ＤＣコンバータにおいては、定電流回路３２から供給される定電流を図４のコンデンサＣｓで積分して得られる電圧がソフトスタート信号としてコンパレータ３５，３６の非反転入力端子に共通に入力される。コンデンサＣｓの両端電圧は初期値としてゼロクリアされていて、その後上述のように定電流回路３２から供給される定電流を図４のコンデンサＣｓで積分することにより、時間と共に増加するソフトスタート信号を得ることができる。この三角波Ｖｏｓｃと比較することによりソフトスタート機能を実現する。
特開２００３−７０２３８号公報（第５頁、図５−６）

特許文献１には、降圧回路１１と昇圧回路１２のスイッチング素子が、図６（ｃ），（ｄ）のＯＵＴ１Ａ（降圧回路１１のスイッチング素子の制御信号），ＯＵＴ１Ｂ（昇圧回路１２のスイッチング素子の制御信号）で示されるように、同じタイミングでオン・オフするソフトスタート制御が開示されている。図６は、説明の簡単化のためにＶｅｒｒ１およびＶｅｒｒ２を無視した、もしくはＶｅｒｒ１およびＶｅｒｒ２が非常に大きい場合に相当する波形図であり、図６（ｂ）に示すように三角波Ｖｏｓｃとソフトスタート信号であるＣＳ端子の電圧（以下ＣＳ電圧と略記）を比較することにより、信号ＯＵＴ１Ａ，ＯＵＴ１Ｂすなわち降圧回路１１と昇圧回路１２のスイッチング素子のオン・オフを決定している。時間と共に増加するＣＳ電圧と三角波Ｖｏｓｃの大小関係を比較して、ＣＳ電圧の方が小さければスイッチング素子をオフ、ＣＳ電圧の方が大きければスイッチング素子をオンする信号を生成することにより、徐々にオンの幅が広がっていくパルス列を作ることができる。このように、降圧回路１１，昇圧回路１２ともにオンの幅が殆どゼロの状態から始まり徐々にオンの幅が広がっていくソフトスタート動作を行えば、起動時における出力コンデンサの充電電流の急増を防止する、言い換えればラッシュ電流の発生を防止することができるため、図６（ａ）に示すように出力電圧Ｖｏｕｔが滑らかに上昇していく。

しかしながら、昇圧回路１２のスイッチング素子をドライブする信号ＯＵＴ１Ｂが図６（ｄ）のようにオンの幅が殆どゼロの状態から始まることができるのは、ドライバ３７が図４のように出力電圧Ｖｏｕｔから電源供給を受けるのではなく、入力電圧Ｖｉｎから電源供給を受ける場合である。
図４のようにドライバ３７が出力電圧Ｖｏｕｔから電源供給を受ける場合は、出力電圧Ｖｏｕｔがドライバ３７における論理閾値（約１Ｖ）を超えるまでドライバ３７が動作せず、図７（ｄ）に示すように出力電圧Ｖｏｕｔが論理閾値を超えてから初めてドライバ３７が動作して昇圧回路１２のスイッチング素子をドライブする信号ＯＵＴ１Ｂを出力する。ドライバ３７の電源としてＶｉｎではなくＶｏｕｔを適用するのは、ＤＣ−ＤＣコンバータが昇圧動作をする場合に備えてのことである。すなわち、ドライバ３７の電源がＶｉｎであると、昇圧回路１２のスイッチング素子をドライブする信号ＯＵＴ１Ｂの最大電圧はＶｉｎまでにしかならないが、これではＶｏｕｔ＞Ｖｉｎのときに半導体スイッチＱ２の電流駆動能力が不十分なものになってしまうおそれがあるためである。

半導体スイッチＱ２の電流駆動能力を上げるためには、オン時の半導体スイッチＱ２のゲート電圧をできるだけ高いものにしておく必要があり、そのためにドライバ３７の電源として出力電圧Ｖｏｕｔを供給する必要があるが、その場合は図７（ｄ）のＯＵＴ１Ｂに従い昇圧回路１２のスイッチング素子Ｑ２がオンの幅がゼロとはみなされない状態からスイッチング動作を開始してしまう。この場合、半導体スイッチＱ１，Ｑ２にラッシュ電流が発生してしまうという問題がある。例えば、入力電圧Ｖｉｎが小さく昇圧モードで起動する場合、昇圧回路１２の半導体スイッチＱ２が５０％程度のオン時比率でスイッチング動作を開始すると、ラッシュ電流が発生する危険がある。すなわち、ソフトスタートモードにおいて半導体スイッチＱ１，Ｑ２がともにオン・オフ動作を行っていると、インダクタＬに流れる電流はオン時に△Ｉ１＝Ｖｉｎ・Ｔｏｎ／Ｌ増加し、オフ時に△Ｉ２＝Ｖｏｕｔ・Ｔｏｆｆ／Ｌ減少するから、オン・オフ１周期では△Ｉ＝△Ｉ１−△Ｉ２増加することになり、△Ｉ＞０という条件が成り立つとインダクタＬの電流が増加を続け、ラッシュ電流が発生する危険がある（Ｔｏｎ，Ｔｏｆｆはそれぞれ図７に示すように半導体スイッチＱ１，Ｑ２のオン時間およびオフ時間）。これは、ＴｏｎとＴｏｆｆがほぼ等しくなるオン時比率５０％程度のときにＶｏｕｔが想定値より低いような場合に起こりうる現象である。

半導体スイッチＱ１だけがオン・オフし、半導体スイッチＱ２がオフのままである図７のｔ＝ｔ０〜ｔ１の期間では、半導体スイッチＱ１のオン時に△Ｉ０１＝（Ｖｉｎ−Ｖｏｕｔ）・Ｔｏｎ／Ｌ増加し、オフ時に△Ｉ０２＝Ｖｏｕｔ・Ｔｏｆｆ／Ｌ減少することになり、半導体スイッチＱ２もオン・オフしている場合に比べ電流の増加量が抑えられることになる。Ｖｏｕｔが小さいため電流の減少量△Ｉ０２は小さく、インダクタＬに流れる電流はＴｏｎの期間で△Ｉ０１増加し、Ｔｏｆｆの期間はＴｏｎで増加した電流をほぼ維持することになる。このインダクタＬに流れる電流が出力コンデンサＣｏｕｔに積分されてＶｏｕｔが上昇していくので、Ｖｏｕｔを速く上昇させるにはＴｏｎでの電流増加を大きくすることがポイントになる。しかしながら、半導体スイッチＱ２がオフのままである図７のｔ＝ｔ０〜ｔ１の期間では、△Ｉ１＝Ｖｉｎ・Ｔｏｎ／Ｌではなく△Ｉ０１＝（Ｖｉｎ−Ｖｏｕｔ）・Ｔｏｎ／Ｌで増加するため、Ｖｏｕｔの増加が想定値（設計値）より低くなってしまうことがある。この場合に、上述の△Ｉ＞０という条件が成り立ってラッシュ電流が発生する危険がある。ラッシュ電流が発生すると、図７のｔ＝ｔ１以降に示すようにＶｏｕｔも急激に増加することになる。

本発明はこのような点に鑑みてなされたものであり、悪条件においてもソフトスタート時にラッシュ電流が発生することのない、昇降圧型ＤＣ−ＤＣコンバータの制御装置を提供することにある。

そこで、上記課題を解決するために、請求項１に係る発明は、第１のスイッチング素子を有する降圧回路と第２のスイッチング素子を有する昇圧回路が入力端子と出力端子の間に設けられたＤＣ−ＤＣコンバータを制御して、定常時は前記入力端子に入力される直流入力電圧を目標電圧値に等しい直流出力電圧に変換して前記出力端子から出力し、起動時は前記第１および第２のスイッチング素子のオン時比率を時間の経過と共に漸増するソフトスタート動作を前記降圧回路と昇圧回路のそれぞれで行うことにより前記直流出力電圧を前記目標電圧値より充分低いレベルから前記目標電圧値に向け緩やかに立ち上げるソフトスタートを行う昇降圧型ＤＣ−ＤＣコンバータの制御装置において、前記昇圧回路のソフトスタート動作を前記降圧回路のソフトスタート動作より遅れて開始し、前記起動時にレベルが時間と共に上昇または下降する第１および第２のソフトスタート信号を生成するソフトスタート信号生成手段、所定の上限レベルと下限レベルの間で上昇と下降を繰り返す発振信号を生成する発振手段、前記起動時に前記第１のソフトスタート信号と前記発振信号の比較結果に基づき前記降圧回路のソフトスタート動作を制御する第１の比較制御手段、前記起動時に前記第２のソフトスタート信号と前記発振信号の比較結果に基づき前記昇圧回路のソフトスタート動作を制御する第２の比較制御手段、を有し、前記第１のソフトスタート信号が所定値に達してから前記第２のソフトスタート信号のレベルの上昇または下降を開始し、前記直流出力電圧を検出する電圧検出回路と、前記電圧検出手段の出力電圧値を基準電圧値と比較して第１の誤差信号を出力する誤差増幅回路と、第１の誤差信号を一定電圧レベルシフトして第２の誤差信号を得る第１のレベルシフト回路を備え、前記第１のスイッチング素子がＰチャネルＭＯＳＦＥＴであり、前記第２のスイッチング素子がＮチャネルＭＯＳＦＥＴであり、前記第１の比較制御手段が前記第１の誤差信号および前記第１のソフトスタート信号と前記発振信号とを比較する第１のコンパレータ回路および該第１のコンパレータ回路の出力に基づき前記ＰチャネルＭＯＳＦＥＴのゲートに駆動信号を出力する第１のドライブ回路を有し、前記第２の比較制御手段が前記第２の誤差信号および前記第２のソフトスタート信号と前記発振信号とを比較する第２のコンパレータ回路および該第２のコンパレータ出力回路の出力に基づき前記ＮチャネルＭＯＳＦＥＴのゲートに駆動信号を出力する第１のドライブ回路を有することを特徴とする。

請求項２に係る発明は、請求項１に係る発明において、前記ソフトスタート信号生成手段がコンデンサおよび該コンデンサを充電して前記第１のソフトスタート信号を生成する定電流回路、および第１のソフトスタート信号を一定電圧レベルシフトして第２のソフトスタート信号を得る第２のレベルシフト回路を有することを特徴とする。
請求項３に係る発明は、請求項１に係る発明において、前記ソフトスタート信号生成手段が、第１のソフトスタート信号生成する第１のカウンタおよび第１のＤ／Ａコンバータ、第２のソフトスタート信号生成する第２のカウンタおよび第２のＤ／Ａコンバータとを有し、前記第１のカウンタのカウント値が所定値に達してから前記第２のカウンタのカウント動作を開始することを特徴とする。

昇降圧型ＤＣ−ＤＣコンバータにおいて、入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔを得る場合の起動時においても、降圧回路のソフトスタート動作が完了もしくはほぼ完了し、ＤＣ−ＤＣコンバータの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔがほぼ等しくなってから昇圧回路のソフトスタート動作を開始するようにしたため、ラッシュ電流を大幅に低減することができる。

以下、本発明の実施形態として、昇圧を行う場合でも、出力電圧Ｖｏｕｔが十分高くなってから、すなわち最初は降圧回路のみでソフトスタート動作を行い出力電圧が降圧回路で得られる上限Ｖｉｎに等しいかもしくはその近傍になってから、昇圧回路の半導体スイッチのソフトスタート動作を開始させるものについて、図面を参照して詳細に説明する。

図１は、本発明の第１の実施形態を示す回路図であり、図４と共通する部分は同一符号を付して、その説明は省略する。また、図２にその波形図を示す。制御ＩＣ２０は図４の制御ＩＣ２００に対し、レベルシフト回路４０が追加され、その出力が上述のＣＳ電圧の替わりにコンパレータ３６の非反転入力端子に接続されているものになっている。すなわち、降圧回路１１に対しては、コンデンサＣｓの両端電圧であるＣＳ１がソフトスタート信号として与えられ、昇圧回路１２に対してはＣＳ１をレベルシフト回路４０によりＶＳＦＴレベルシフトしたＣＳ２がソフトスタート信号として与えられることになる。なお、ソフトスタート信号ＣＳ２のレベルは制御ＩＣ２０の基準電位（接地）以下にはなれないので、ソフトスタート信号ＣＳ２のレベルの変化はソフトスタート信号ＣＳ１がＶＳＦＴに達してから開始することになる。レベルシフト回路４０によるレベルシフト量ＶＳＦＴを三角波Ｖｏｓｃの振幅△Ｖｏｓｃと同程度の大きさにすることにより、図２に示すように時刻ｔ＝ｔ１にて降圧回路１１のソフトスタート動作を完了してから（ｔ１までは半導体スイッチＱ２がオフのままであるため、昇降圧ＤＣ−ＤＣコンバータは降圧回路１１のみが動作している）、半導体スイッチＱ２のオン・オフすなわち昇圧回路１２のソフトスタート動作が開始する。昇圧回路１２のソフトスタート動作が開始する前に降圧回路１１のソフトスタート動作が完了していて、出力電圧Ｖｏｕｔが十分高くなっているため、オンの幅が殆どゼロの状態から始まる昇圧回路１２のソフトスタート動作を開始することができ、昇圧回路１２が動作を開始してもラッシュ電流が発生することもない。

図３は、本発明の第２の実施形態を示す回路図であり、図１と共通する部分は同一符号を付して、その説明は省略する。また、その波形図は図２と同様であるので省略する。第２の実施の形態は、ソフトスタート信号を定電流をコンデンサに積分して得るアナログ方式ではなく、カウンタとＤ／Ａコンバータによるデジタル方式で生成するものである。そのため、外付け回路２１ａには図１，４の外付け回路２１にあったコンデンサＣｓが省かれている。さらに制御ＩＣ２０ａには図1の制御ＩＣ２０にあった定電流源３２，レベルシフト回路４０も省かれている。コンデンサＣｓ，定電流源３２，レベルシフト回路４０に替わってソフトスタート信号ＣＳ１，ＣＳ２を生成するのが、降圧用カウンタ５０，第１のＤ／Ａコンバータ５１，昇圧用カウンタ５２，第２のＤ／Ａコンバータ５３，デコーダ５４，インバータゲート５５およびＡＮＤゲート５６，５７である。また、ＣＬＫは一定周波数のクロック信号である。降圧用カウンタ５０からはｎ本の信号線からなるデータラインが第1のＤ／Ａコンバータ５１およびデコーダ５４に入力される。第1のＤ／Ａコンバータ５１は降圧用カウンタ５０から入力されるｎビットのデジタルデータをアナログ信号に変換してソフトスタート信号ＣＳ１としてコンパレータ３５の非反転入力に入力する。昇圧用カウンタ５２からはｎ本の信号線からなるデータラインが第２のＤ／Ａコンバータ５３およびに入力される。第２のＤ／Ａコンバータ５３は昇圧用カウンタ５２から入力されるｎビットのデジタルデータをアナログ信号に変換してソフトスタート信号ＣＳ２としてコンパレータ３６の非反転入力に入力する。デコーダ５４は降圧用カウンタ５０から入力されるｎビットのデジタルデータが所定値になったらＨｉを、それ以外はＬｏを出力するものである。デコーダ５４の出力はＡＮＤゲート５７に入力されるとともに、インバータゲート５５により反転されてＡＮＤゲート５６に入力される。ＡＮＤゲート５６，５７にはクロック信号ＣＬＫが共通に入力されるとともに、その出力はそれぞれ降圧用カウンタ５０および昇圧用カウンタ５２にカウントクロックとして入力される。

この回路部分の動作は以下のとおりである。まず図示しない制御回路により降圧用カウンタ５０および昇圧用カウンタ５２が初期リセットされる。リセットが解除されると、デコーダ５４の出力はＬｏであるので、降圧用カウンタ５０のカウント動作のみが開始される。降圧用カウンタのカウント値は単調に増加していくので、降圧回路１１に与えられるソフトスタート信号ＣＳ１も図２と同様に単調に増加していく。降圧用カウンタ５１のカウント値が所定値に達するまではデコーダ５４の出力がＬｏであるため昇圧用カウンタ５２はカウントクロックが入力されず、昇圧用カウンタ５２のカウント値は初期値のまま、すなわちＣＳ２が生成されない状態となっている。降圧用カウンタ５１のカウント値が所定値に達するとデコーダ５４の出力がＨｉになると、今度はカウントクロックが昇圧用カウンタのみに入力されるようになるため、図２と同様に昇圧回路１２用ソフトスタート信号ＣＳ２が降圧回路１１用ソフトスタート信号ＣＳ１に遅れて生成されることになる。ここでデコーダ５４が検出する所定値を調整することにより、実施例１と同様の動作を実現することができる。

なお、上述の説明においてソフトスタート信号を単調増加するものとして説明してきたが、電圧検出手段の出力レベルやドライバ３７，３８の論理を適宜反転させることにより、単調減少するソフトスタート信号を適用することも可能である。

本発明の第１の実施形態を示す回路図である。第１の実施形態の動作を説明するための波形図である。本発明の第２の実施形態を示す回路図である。従来の昇降圧型ＤＣ−ＤＣコンバータの回路構成図である。従来の昇降圧型ＤＣ−ＤＣコンバータの動作を説明するための波形図である。昇圧回路１２のスイッチング素子を駆動するドライブ回路の電源が入力電圧から供給されている、従来の昇降圧型ＤＣ−ＤＣコンバータのソフトスタート動作について説明するための波形図である。昇圧回路１２のスイッチング素子を駆動するドライブ回路の電源が出力電圧から供給されている、従来の昇降圧型ＤＣ−ＤＣコンバータのソフトスタート動作について説明するための波形図である。

符号の説明

１０コンバータ部
１１降圧回路
１２昇圧回路
２０，２０ａ制御ＩＣ
２１，２１ａ外付け回路部
３１演算増幅器
３２定電流源
３３，４０レベルシフト回路
３４三角波発振器
３５，３６コンパレータ
３７，３８ドライバ
５０降圧用カウンタ
５２昇圧用カウンタ
５１，５３Ｄ／Ａコンバータ
５４デコーダ
５５インバータゲート
５６，５７ＡＮＤゲート
Ｑ１半導体スイッチ（ＰチャネルＭＯＳＦＥＴ）
Ｑ２半導体スイッチ（ＮチャネルＭＯＳＦＥＴ）
Ｄ１，Ｄ２ダイオード
Ｌインダクタ
Ｃｏｕｔ出力コンデンサ
Ｃｓコンデンサ
Ｒ２，Ｒ２抵抗
Ｖｉｎ入力電圧
Ｖｏｕｔ出力電圧
Ｖｒｅｆ基準電圧
ＣＳ１，ＣＳ２ソフトスタート信号
Ｖｅｒｒ１，Ｖｅｒｒ２エラー信号

Claims

第１のスイッチング素子を有する降圧回路と第２のスイッチング素子を有する昇圧回路が入力端子と出力端子の間に設けられたＤＣ−ＤＣコンバータを制御して、定常時は前記入力端子に入力される直流入力電圧を目標電圧値に等しい直流出力電圧に変換して前記出力端子から出力し、起動時は前記第１および第２のスイッチング素子のオン時比率を時間の経過と共に漸増するソフトスタート動作を前記降圧回路と昇圧回路のそれぞれで行うことにより前記直流出力電圧を前記目標電圧値より充分低いレベルから前記目標電圧値に向け緩やかに立ち上げるソフトスタートを行う昇降圧型ＤＣ−ＤＣコンバータの制御装置において、
前記昇圧回路のソフトスタート動作を前記降圧回路のソフトスタート動作より遅れて開始し、
前記起動時にレベルが時間と共に上昇または下降する第１および第２のソフトスタート信号を生成するソフトスタート信号生成手段、所定の上限レベルと下限レベルの間で上昇と下降を繰り返す発振信号を生成する発振手段、前記起動時に前記第１のソフトスタート信号と前記発振信号の比較結果に基づき前記降圧回路のソフトスタート動作を制御する第１の比較制御手段、前記起動時に前記第２のソフトスタート信号と前記発振信号の比較結果に基づき前記昇圧回路のソフトスタート動作を制御する第２の比較制御手段、を有し、
前記第１のソフトスタート信号が所定値に達してから前記第２のソフトスタート信号のレベルの上昇または下降を開始し、
前記直流出力電圧を検出する電圧検出回路と、前記電圧検出手段の出力電圧値を基準電圧値と比較して第１の誤差信号を出力する誤差増幅回路と、第１の誤差信号を一定電圧レベルシフトして第２の誤差信号を得る第１のレベルシフト回路を備え、
前記第１のスイッチング素子がＰチャネルＭＯＳＦＥＴであり、前記第２のスイッチング素子がＮチャネルＭＯＳＦＥＴであり、前記第１の比較制御手段が前記第１の誤差信号および前記第１のソフトスタート信号と前記発振信号とを比較する第１のコンパレータ回路および該第１のコンパレータ回路の出力に基づき前記ＰチャネルＭＯＳＦＥＴのゲートに駆動信号を出力する第１のドライブ回路を有し、前記第２の比較制御手段が前記第２の誤差信号および前記第２のソフトスタート信号と前記発振信号とを比較する第２のコンパレータ回路および該第２のコンパレータ出力回路の出力に基づき前記ＮチャネルＭＯＳＦＥＴのゲートに駆動信号を出力する第１のドライブ回路を有することを特徴とする昇降圧型ＤＣ−ＤＣコンバータの制御装置。
前記ソフトスタート信号生成手段がコンデンサおよび該コンデンサを充電して前記第１のソフトスタート信号を生成する定電流回路、および第１のソフトスタート信号を一定電圧レベルシフトして第２のソフトスタート信号を得る第２のレベルシフト回路を有することを特徴とする請求項１に記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。
前記ソフトスタート信号生成手段が、第１のソフトスタート信号生成する第１のカウンタおよび第１のＤ／Ａコンバータ、第２のソフトスタート信号生成する第２のカウンタおよび第２のＤ／Ａコンバータとを有し、前記第１のカウンタのカウント値が所定値に達してから前記第２のカウンタのカウント動作を開始することを特徴とする請求項１に記載の昇降圧型ＤＣ−ＤＣコンバータの制御装置。