JP6543908B2 - 変圧装置 - Google Patents

Description

本発明は、外部から入力された入力電圧を昇圧させるための昇圧動作と、該入力電圧を降圧させるための降圧動作とを行う変圧装置に関する。

現在、車両には、バッテリによって給電される多数の電気機器（負荷）が搭載されている。これらの負荷の中には、作動を行うために印加されるべき電圧がバッテリの出力電圧と異なる負荷がある。このような負荷を作動させるため、車両には、電圧を変圧する変圧装置（例えば特許文献１参照）が搭載されている。

特許文献１に記載の変圧装置では、外部から入力された入力電圧を、入力電圧のＮ倍（Ｎ≧１）に昇圧させるための昇圧動作と、入力電圧を、入力電圧のＭ倍（０≦Ｍ≦１）に降圧させるための降圧動作とを行う。昇圧動作又は降圧動作によって変圧された電圧は負荷に出力される。

昇圧動作が行われている場合において、負荷に出力されている出力電圧が基準電圧よりも低いとき、Ｎを上昇させることによって出力電圧を上昇させ、出力電圧が基準電圧よりも高いとき、Ｎを低下させることによって出力電圧を低下させる。また、降圧動作が行われている場合において、負荷に出力されている出力電圧が基準電圧よりも低いとき、Ｍを上昇させることによって出力電圧を上昇させ、出力電圧が基準電圧よりも高いとき、Ｍを低下させることによって出力電圧を低下させる。
以上により、入力電圧を基準電圧に変圧し、該基準電圧を負荷に印加させることができる。

特開昭６２−１８９７０号公報

従来の変圧装置として、昇圧動作及び降圧動作を並行して行い、負荷に出力される出力電流が所定の電流となるように出力電圧を調整する変圧装置がある。

この変圧装置では、出力電流が所定の電流よりも小さい場合、Ｎ及びＭを上昇させることによって出力電圧を上昇させ、出力電流が所定の電流よりも大きい場合、Ｎ及びＭを低下させることによって出力電圧を低下させる。

以上のように構成されている変圧装置では、出力電流が所定の電流よりも小さい場合、Ｎ及びＭが同時的に上昇するため、出力電圧が過度に上昇し、出力電流が所定の電流よりも大きく超える可能性がある。更に、出力電流が所定の電流よりも大きい場合、Ｎ及びＭが同時的に低下するため、出力電圧が過度に低下し、出力電流が所定の電流よりも大きく下回る可能性がある。
このため、前述した従来の変圧装置には、出力電流の上昇及び低下が交互に繰り返されて出力電流が安定しないという問題がある。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、出力電流を安定して流すことができる変圧装置を提供することにある。

本発明に係る変圧装置は、入力端子対間に印加された入力電圧を、該入力電圧のＮ倍（Ｎ≧１）に昇圧させるための昇圧動作と、前記入力電圧を、該入力電圧のＭ倍（０≦Ｍ≦１）に降圧させるための降圧動作とを並行して行い、前記昇圧動作及び降圧動作によって変圧された電圧を出力端子対から出力する変圧装置であって、前記入力端子対の一方の入力端子に一端が接続される第１スイッチと、カソードが該第１スイッチの他端に接続され、アノードが前記入力端子対の他方の入力端子に接続される第１ダイオードと、該第１ダイオードのカソードに一端が接続されるコイルと、カソードが前記出力端子対の一方の出力端子に接続され、アノードが前記コイルの他端に接続される第２ダイオードと、前記コイルの他端に一端が接続され、前記入力端子対の他方の入力端子、及び、前記出力端子対の他方の出力端子に他端が接続される第２スイッチと、前記出力端子対間に流れる電流を検出する電流検出回路と、前記第２スイッチのオン及びオフへの切替えを交互に行うことによって前記昇圧動作を行い、前記電流検出回路が検出した検出電流が電流Ｉ１よりも大きい場合に、前記第２スイッチのオン及びオフへの切替えに係る昇圧デューティを低下させることによって、前記Ｎを低下させ、前記検出電流が前記電流Ｉ１よりも小さい場合に前記昇圧デューティを上昇させることによって前記Ｎを上昇させる昇圧調整回路と、前記第１スイッチのオン及びオフへの切替えを交互に行うことによって前記降圧動作を行い、前記検出電流が電流Ｉ２（＞前記電流Ｉ１）よりも大きい場合に、前記第１スイッチのオン及びオフへの切替えに係る降圧デューティを低下させることによって、前記Ｍを低下させ、前記検出電流が前記電流Ｉ２よりも小さい場合に前記降圧デューティを上昇させることによって前記Ｍを上昇させる降圧調整回路とを備え、前記昇圧調整回路及び降圧調整回路は、前記第１スイッチのオン及びオフへの切替えと、前記第２スイッチのオン及びオフへの切替えとを互いに独立して行うことによって、前記昇圧動作及び降圧動作を並行して行うことを特徴とする。

本発明にあっては、入力端子対間に印加された入力電圧を昇圧させるための昇圧動作と、入力電圧を降圧させるための降圧動作とが行われる。昇圧動作は、降圧動作が行われていない状態において、入力電圧を入力電圧のＮ倍に昇圧する動作である。降圧動作は、昇圧動作が行われていない状態において、入力電圧を入力電圧のＭ倍に降圧する動作である。昇圧動作及び降圧動作を並行して行うことによって、入力電圧は変圧され、変圧された電圧は出力端子対から出力される。電流検出回路は出力端子対間に流れる電流を検出する。

昇圧調整回路は、電流検出回路が検出した検出電流が電流Ｉ１よりも小さい場合にＮを上昇させ、検出電流が電流Ｉ１よりも大きい場合、Ｎを低下させる。降圧調整回路は、検出電流が電流Ｉ２よりも小さい場合にＭを上昇させ、検出電流が電流Ｉ２よりも大きい場合にＭを低下させる。Ｎ又はＭの上昇によって出力端子対間に流れる電流は上昇し、Ｎ又はＭの低下によって出力端子対間に流れる電流は低下する。

電流Ｉ２は電流Ｉ１よりも大きい。検出電流が電流Ｉ１よりも大きくて電流Ｉ２よりも小さい場合、Ｎは低下し、Ｍは上昇する。Ｎが下限値となるか、又は、Ｍが上限値となった場合に、出力電流は電流Ｉ１以上電流Ｉ２以下の値で安定する。Ｎ≧１であるため、Ｎの下限値は１以上の値に設定され、０≦Ｍ≦１であるため、Ｍの上限値は１以下の値に設定される。Ｎが下限値であってＭが上限値未満である状態で出力電流が安定した場合、出力電流は電流Ｉ２に調整される。Ｎが下限値を超えていてＭが上限値である状態で出力電流が安定した場合、出力電流は電流Ｉ１に調整される。

本発明に係る変圧装置は、入力端子対間に印加された入力電圧を、該入力電圧のＮ倍（Ｎ≧１）に昇圧させるための昇圧動作と、前記入力電圧を、該入力電圧のＭ倍（０≦Ｍ≦１）に降圧させるための降圧動作とを並行して行い、前記昇圧動作及び降圧動作によって変圧された電圧を出力端子対から出力する変圧装置であって、前記入力端子対の一方の入力端子に一端が接続される第１スイッチと、カソードが該第１スイッチの他端に接続され、アノードが前記入力端子対の他方の入力端子に接続される第１ダイオードと、該第１ダイオードのカソードに一端が接続されるコイルと、カソードが前記出力端子対の一方の出力端子に接続され、アノードが前記コイルの他端に接続される第２ダイオードと、前記コイルの他端に一端が接続され、前記入力端子対の他方の入力端子、及び、前記出力端子対の他方の出力端子に他端が接続される第２スイッチと、前記出力端子対間に流れる電流が大きい場合に高い電圧を出力し、前記出力端子対間に流れる電流が小さい場合に低い電圧を出力する出力手段と、前記第２スイッチのオン及びオフへの切替えを交互に行うことによって前記昇圧動作を行い、前記出力手段が出力した電圧が電圧Ｖ１よりも高い場合に、前記第２スイッチのオン及びオフへの切替えに係る昇圧デューティを低下させることによって前記Ｎを低下させ、前記出力手段が出力した電圧が前記電圧Ｖ１よりも低い場合に、前記昇圧デューティを上昇させることによって前記Ｎを上昇させる昇圧調整回路と、前記第１スイッチのオン及びオフへの切替えを交互に行うことによって前記降圧動作を行い、前記出力手段が出力した電圧が電圧Ｖ２（＞前記電圧Ｖ１）よりも高い場合に、前記第１スイッチのオン及びオフへの切替えに係る降圧デューティを低下させることによって、前記Ｍを低下させ、前記出力手段が出力した電圧が前記電圧Ｖ２よりも低い場合に前記降圧デューティを上昇させることによって前記Ｍを上昇させる降圧調整回路とを備え、前記昇圧調整回路及び降圧調整回路は、前記第１スイッチのオン及びオフへの切替えと、前記第２スイッチのオン及びオフへの切替えとを互いに独立して行うことによって、前記昇圧動作及び降圧動作を並行して行うことを特徴とする。

本発明にあっては、入力端子対間に印加された入力電圧を昇圧させるための昇圧動作と、入力電圧を降圧させるための降圧動作とが行われる。昇圧動作は、降圧動作が行われていない状態において、入力電圧を入力電圧のＮ倍に昇圧する動作である。降圧動作は、昇圧動作が行われていない状態において、入力電圧を入力電圧のＭ倍に降圧する動作である。昇圧動作及び降圧動作を並行して行うことによって、入力電圧は変圧され、変圧された電圧は出力端子対から出力される。出力手段は、出力端子対間に流れる電流が大きい場合に高い電圧を出力し、出力端子対間に流れる電流が小さい場合に低い電圧を出力する。

昇圧調整回路は、出力手段が出力した電圧が電圧Ｖ１よりも低い場合にＮを上昇させ、出力手段が出力した電圧が電圧Ｖ１よりも高い場合にＮを低下させる。降圧調整回路は、出力手段が出力した電圧が電圧Ｖ２よりも低い場合にＭを上昇させ、出力手段が出力した電圧が電圧Ｖ２よりも高い場合にＭを低下させる。Ｎ又はＭの上昇によって出力端子対間に流れる電流は大きくなり、Ｎ又はＭの低下によって出力端子対間に流れる電流は小さくなる。

電圧Ｖ２は電圧Ｖ１よりも高い。出力手段が出力した電圧が電圧Ｖ１よりも高くて電圧Ｖ２よりも低い場合、Ｎは低下し、Ｍは上昇する。Ｎが下限値となるか、又は、Ｍが上限値となった場合に、出力手段が出力した電圧は電圧Ｖ１以上電圧Ｖ２以下の値で安定し、出力電流も安定する。Ｎ≧１であるため、Ｎの下限値は１以上の値に設定され、０≦Ｍ≦１であるため、Ｍの上限値は１以下の値に設定される。Ｎが下限値であってＭが上限値未満である状態で出力電流が安定した場合、出力手段が出力した電圧は電圧Ｖ２に調整されている。Ｎが下限値を超えていてＭが上限値である状態で出力電流が安定した場合、出力手段が出力した電圧は電圧Ｖ１に調整されている。

本発明に係る変圧装置は、一定の電圧が一端に印加される第１抵抗と、前記第１抵抗の他端に一端が接続される第２抵抗及び第３抵抗と、前記第２抵抗の他端に一端が接続される第４抵抗と、前記第４抵抗の他端に一端が接続される第５抵抗と、前記第３抵抗の他端に一端が接続される第３スイッチと、前記第１抵抗の他端から出力された電圧を平滑する第１コンデンサと、前記第２抵抗の他端から出力された電圧を平滑する第２コンデンサとを備え、前記第１コンデンサが平滑した電圧が前記電圧Ｖ１として用いられ、前記第２コンデンサが平滑した電圧が前記電圧Ｖ２として用いられることを特徴とする。

本発明にあっては、例えば、出力端子対から安定して流れている出力電流が、出力端子対間を流れるべき電流と異なっている場合において、電圧Ｖ１又はＶ２を調整することによって、出力端子対から安定して流れている出力電流が調整される。

本発明に係る変圧装置は、前記第３スイッチのオン及びオフへの切替えを交互に行い、該切替えに係るデューティを調整することによって、前記電圧Ｖ１及び電圧Ｖ２を調整する調整手段を備えることを特徴とする。

本発明にあっては、第３スイッチのオン及びオフへの交互の切替えに係るデューティを調整することによって、電圧Ｖ１及び電圧Ｖ２を調整する。

本発明によれば、出力電流を安定して流すことができる。

本実施の形態における変圧装置の回路図である。 昇圧調整回路の回路図である。 昇圧調整回路の動作の説明図である。 降圧調整回路の回路図である。 変圧装置の動作の説明図である。 変圧装置の動作の他の説明図である。 変圧装置の動作の更に他の説明図である。 出力電圧を入力電圧で割った比と、昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号夫々のデューティとの関係を示すグラフである。 生成回路の回路図である。 制御部が実行する電圧調整処理の手順を示すフローチャートである。

以下、本発明をその実施の形態を示す図面に基づいて詳述する。
図１は本実施の形態における変圧装置１の回路図である。変圧装置１は好適に車両に搭載されている。変圧装置１は、入力端子対を構成する２つの入力端子Ａ１，Ａ２と、出力端子対を構成する２つの出力端子Ｂ１，Ｂ２とを備える。入力端子Ａ１はバッテリ２の正極に接続され、入力端子Ａ２はバッテリ２の負極に接続されている。出力端子Ｂ１は負荷３の一端に接続され、出力端子Ｂ２は負荷３の他端に接続されている。

変圧装置１は、バッテリ２によって入力端子Ａ１，Ａ２間に印加された入力電圧Ｖｉｎを変圧し、変圧した電圧を、出力電圧Ｖｏｕｔとして出力端子Ｂ１，Ｂ２から出力する。出力電圧Ｖｏｕｔは負荷３の両端間に印加され、負荷３は給電される。負荷３は車両に搭載される電気機器である。

変圧装置１は、入力端子Ａ１，Ａ２及び出力端子Ｂ１，Ｂ２の他に、Ｎチャネル型のＦＥＴ（Field Effect Transistor）１０，１１、差動増幅器１２、昇圧調整回路１３、降圧調整回路１４、制御部１５、生成回路１６、記憶部１７、タイマ１８、コンデンサＣ１、ダイオードＤ１，Ｄ２、コイルＬ１及び抵抗Ｒ１を備える。

入力端子Ａ１はＦＥＴ１０のドレインに接続され、ＦＥＴ１０のソースはダイオードＤ１のカソードとコイルＬ１の一端とに接続されている。コイルＬ１の他端は、ダイオードＤ２のアノードとＦＥＴ１１のドレインとに接続されている。ダイオードＤ２のカソードは、差動増幅器１２のプラス端子と、コンデンサＣ１及び抵抗Ｒ１夫々の一端とに接続されている。抵抗Ｒ１の他端は、差動増幅器１２のマイナス端子と出力端子Ｂ１とに接続されている。入力端子Ａ２は、ＦＥＴ１１のソースと、出力端子Ｂ２と、コンデンサＣ１の他端と、ダイオードＤ１のアノードとに接続されている。

差動増幅器１２の出力端子は昇圧調整回路１３、降圧調整回路１４及び制御部１５に接続されている。昇圧調整回路１３は更にＦＥＴ１１のゲートに接続されている。降圧調整回路１４は更にＦＥＴ１０のゲートに接続されている。制御部１５は、差動増幅器１２の出力端子の他に、生成回路１６、記憶部１７及びタイマ１８に各別に接続されている。生成回路１６は、制御部１５の他に、昇圧調整回路１３及び降圧調整回路１４に各別に接続されている。

ＦＥＴ１０，１１夫々はスイッチとして機能する。ＦＥＴ１０について、ソースの電位を基準としてゲートに印加されている電圧が一定電圧以上である場合、電流がドレイン及びソース間を流れることが可能であり、ＦＥＴ１０はオンである。ＦＥＴ１０について、ソースの電位を基準としてゲートに印加されている電圧が一定電圧未満である場合、電流がドレイン及びソース間に流れることはなく、ＦＥＴ１０はオフである。ＦＥＴ１１もＦＥＴ１０と同様にオン／オフされる。

変圧装置１では、ＦＥＴ１０がオンであるか又はＦＥＴ１０がオン／オフを繰り返している状態で、ＦＥＴ１１のオン／オフを周期的に繰り返すことによって、入力電圧Ｖｉｎを昇圧するための昇圧動作が行われる。ＦＥＴ１１について、オフからオンへの切替え、又は、オンからオフへの切替えを一定の周期で行うことによって、ＦＥＴ１１のオン／オフを周期的に繰り返す。１周期におけるオン期間の割合がデューティであり、デューティはゼロ以上１以下の値である。

ＦＥＴ１１をオフからオンにした場合、多量の電流がバッテリ２の正極からＦＥＴ１０、コイルＬ１及びＦＥＴ１１の順に流れる。このとき、コンデンサＣ１の両端間に電圧は印加されていない。ＦＥＴ１１をオンからオフにした場合、電流がコイルＬ１のＦＥＴ１１側の一端からダイオードＤ２へ向けて流れる。

このとき、コイルＬ１に流れる電流は徐々に低下し、コイルＬ１は、入力端子Ａ２及び出力端子Ｂ２の電位を基準としてＦＥＴ１０側の一端に印加されている電圧よりも高い電圧を、ＦＥＴ１１側の一端からダイオードＤ２に向けて出力する。このため、ＦＥＴ１０がオンである場合、コイルＬ１は入力電圧Ｖｉｎよりも高い電圧を、ダイオードＤ２を介してコンデンサＣ１の両端間に印加する。

コンデンサＣ１は、両端間に印加されている電圧を平滑し、平滑した電圧を、抵抗Ｒ１を介して出力端子Ｂ１，Ｂ２から出力する。ＦＥＴ１０がオンに維持されている場合において、ＦＥＴ１１を、前述したように周期的にオン／オフを繰り返すことによって、出力電圧Ｖｏｕｔは入力電圧ＶｉｎのＮ倍（Ｎ≧１）となる。ＦＥＴ１１のオン／オフのデューティが大きい程、即ち、１周期においてＦＥＴ１１がオンである期間が長い程、Ｎは大きい。また、ＦＥＴ１１のオン／オフのデューティが小さい程、即ち、１周期においてＦＥＴ１１がオンである期間が短い程、Ｎは小さい。ＦＥＴ１１のオン／オフのデューティがゼロである場合、Ｎは１である。

以上のように、変圧装置１では、ＦＥＴ１１のオン／オフを周期的に繰り返すことによって、入力電圧Ｖｉｎを、入力電圧ＶｉｎのＮ倍に昇圧させるための昇圧動作が行われる。

変圧装置１では、ＦＥＴ１１がオフであるか又はＦＥＴ１１がオン／オフを繰り返している状態で、ＦＥＴ１０のオン／オフを周期的に繰り返すことによって、入力電圧Ｖｉｎを降圧するための降圧動作が行われる。ＦＥＴ１０について、オフからオンへの切替え、又は、オンからオフへの切替えを一定の周期で行うことによって、ＦＥＴ１０のオン／オフを周期的に行う。

ＦＥＴ１０をオフからオンにした場合、電流がバッテリ２の正極からＦＥＴ１０及びコイルＬ１の順に流れ、コイルＬ１に流れる電流は徐々に上昇する。このため、コイルＬ１は、入力端子Ａ２及び出力端子Ｂ２の電位を基準として、ＦＥＴ１０側の一端に印加されている入力電圧Ｖｉｎよりも低い第１電圧をＦＥＴ１１側の一端から出力する。第１電圧は、ＦＥＴ１１がオフである場合、ダイオードＤ２を介してコンデンサＣ１の両端に印加される。

ＦＥＴ１０をオンからオフにした場合、電流がダイオードＤ１及びコイルＬ１の順に流れ、コイルＬ１に流れる電流は徐々に低下する。このため、コイルＬ１は、入力端子Ａ２及び出力端子Ｂ２の電位を基準としてＦＥＴ１０側の一端に印加されている電圧よりも高い第２電圧をＦＥＴ１１側の一端から出力する。第２電圧は、ＦＥＴ１１がオフである場合、ダイオードＤ２を介してコンデンサＣ１の両端に印加される。第２電圧は第１電圧よりも低い。

コンデンサＣ１は、前述したように、両端間に印加されている電圧を平滑し、平滑した電圧を、抵抗Ｒ１を介して出力端子Ｂ１，Ｂ２から出力する。ＦＥＴ１１がオフに維持されている場合において、ＦＥＴ１０を、前述したように周期的にオン／オフを繰り返すことによって、出力電圧Ｖｏｕｔは入力電圧ＶｉｎのＭ倍（０≦Ｍ≦１）となる。これは、第１電圧及び第２電圧が共に入力電圧Ｖｉｎ以下であるためである。

第１電圧が第２電圧よりも高いため、ＦＥＴ１０のオン／オフのデューティが大きい程、即ち、１周期においてＦＥＴ１０がオンである期間が長い程、Ｍは大きい。デューティが１である場合、Ｍは１である。同様に、第１電圧が第２電圧よりも高いため、ＦＥＴ１０のオン／オフのデューティが小さい程、即ち、１周期においてＦＥＴ１０がオンである期間が短い程、Ｍは小さい。デューティがゼロである場合、Ｍはゼロである。

以上のように、変圧装置１では、ＦＥＴ１０のオン／オフを周期的に繰り返すことによって、入力電圧Ｖｉｎを、入力電圧ＶｉｎのＭ倍に降圧させるための降圧動作が行われる。
変圧装置１では、昇圧動作及び降圧動作を並行して行い、昇圧動作及び降圧動作によって変圧された電圧、即ち、出力電圧Ｖｏｕｔは出力端子Ｂ１，Ｂ２から出力される。

コンデンサＣ１によって平滑された電圧は、抵抗Ｒ１を介して出力端子Ｂ１，Ｂ２から出力される。このため、負荷３を介して、出力端子Ｂ１から出力端子Ｂ２に流れる出力電流Ｉｏｕｔは、抵抗Ｒ１にも流れる。

差動増幅器１２は、プラス端子に入力された電圧からマイナス端子に入力された電圧を引いた電圧、即ち、抵抗Ｒ１の両端間の電圧を増幅し、増幅した電圧Ｖｄを出力端子から昇圧調整回路１３、降圧調整回路１４及び制御部１５に出力する。

抵抗Ｒ１の抵抗値をｒ１とし、差動増幅器１２の増幅率をＫとした場合、電圧Ｖｄは、Ｋ×ｒ１×Ｉｏｕｔで表される。増幅率Ｋ及び抵抗値ｒ１夫々は定数である。このため、電圧Ｖｄは出力電流Ｉｏｕｔに比例する。
従って、差動増幅器１２及び抵抗Ｒ１は、出力端子Ｂ１，Ｂ２間に流れる電流を検出する電流検出回路として機能し、更には、出力電流Ｉｏｕｔが大きい場合に高い電圧を出力し、出力電流Ｉｏｕｔが小さい場合に低い電圧を出力する出力手段として機能する。

昇圧調整回路１３及び降圧調整回路１４夫々は、ハイレベル及びローレベルの電圧によって構成される昇圧用ＰＷＭ（Pulse Width Modulation）信号及び降圧用ＰＷＭ信号をＦＥＴ１１，１０のゲートに出力する。ＦＥＴ１１のゲートにハイレベルの電圧が印加された場合、ソースの電位を基準としたゲートの電圧が一定電圧以上となり、ＦＥＴ１１はオンとなる。ＦＥＴ１１のゲートにローレベルの電圧が印加された場合、ソースの電位を基準としたゲートの電圧が一定電圧未満となり、ＦＥＴ１１はオフとなる。ＦＥＴ１０も、ＦＥＴ１１と同様に、ゲートにハイレベルの電圧が印加された場合にオンとなり、ゲートにローレベルの電圧が印加された場合にオフとなる。

昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号夫々は、一定の周期で、ローレベルの電圧からハイレベルの電圧へ、又は、ハイレベルの電圧からローレベルの電圧へ切替えられる。このため、ＦＥＴ１０，１１夫々のオン／オフが周期的に繰り返される。昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号夫々において、１周期においてハイレベルの電圧が出力されている期間の割合がデューティであり、デューティはゼロ以上１以下の値である。

昇圧調整回路１３には、差動増幅器１２の出力端子から電圧Ｖｄが入力されると共に、生成回路１６から参照電圧Ｖｒ１が入力される。昇圧調整回路１３は、入力された電圧Ｖｄ及び参照電圧Ｖｒ１に基づいて、ＦＥＴ１１のゲートに出力している昇圧用ＰＷＭ信号のデューティを調整し、これによりＮを調整する。

降圧調整回路１４には、差動増幅器１２の出力端子から電圧Ｖｄが入力されると共に、生成回路１６から、参照電圧Ｖｒ１よりも高い参照電圧Ｖｒ２が入力される。降圧調整回路１４は、入力された電圧Ｖｄ及び参照電圧Ｖｒ２に基づいて、ＦＥＴ１０のゲートに出力している降圧用ＰＷＭ信号のデューティを調整し、これによりＭを調整する。

制御部１５は、参照電圧Ｖｒ１，Ｖｒ２を調整するための調整用ＰＷＭ信号を生成回路１６に出力している。調整用ＰＷＭ信号は、昇圧用ＰＷＭ信号又は降圧用ＰＷＭ信号と同様に、ハイレベル及びローレベルの電圧によって構成される。調整用ＰＷＭ信号においても、一定の周期で、ローレベルの電圧からハイレベルの電圧へ、又は、ハイレベルの電圧からローレベルの電圧へ切替えられる。デューティは昇圧用ＰＷＭ信号又は降圧用ＰＷＭ信号と同様に定義される。

生成回路１６は、参照電圧Ｖｒ１，Ｖｒ２夫々を生成し、生成した参照電圧Ｖｒ１を昇圧調整回路１３に出力し、生成した参照電圧Ｖｒ２を降圧調整回路１４に出力する。生成回路１６が生成する参照電圧Ｖｒ１，Ｖｒ２夫々は、制御部１５から出力されている調整用ＰＷＭ信号のデューティＤａに応じて調整される。

記憶部１７は不揮発性メモリである。記憶部１７には予め設定された設定時間が記憶されている。更には、記憶部１７は、制御部１５によって電圧Ｖｄを示す電圧情報が経時的に記憶される。
タイマ１８には、計時の開始を指示する開始指示と、計時の終了を指示する終了指示とが制御部１５から入力される。タイマ１８は、制御部１５から開始指示が入力された場合、計時を開始する。タイマ１８が計時した計時時間は制御部１５によって読み出される。タイマ１８は、制御部１５から終了指示が入力された場合、計時を終了する。

制御部１５は、ＣＰＵ（Central Processing Unit）又はＭＰＵ（Micro Processing Unit）等の演算処理装置を用いて構成される。記憶部１７には制御プログラムが記憶してある。制御部１５は、制御プログラムを記憶部１７から読み出し、読み出した制御プログラムを実行することにより、種々の処理を実行する。

制御部１５は、タイマ１８が計時している計時時間が設定時間以上となるまでに、差動増幅器１２の出力端子から出力される電圧Ｖｄを示す情報を記憶部１７に繰り返し記憶する。そして、制御部１５は、計時時間が設定時間以上となるまでに記憶部１７に記憶された複数の電圧情報夫々が示す電圧Ｖｄから、差動増幅器１２の出力端子から出力されている電圧Ｖｄが安定したか否かを判定する。制御部１５は、電圧Ｖｄが安定したと判定した場合、安定した電圧Ｖｄに基づいて、生成回路１６に出力している調整用ＰＷＭ信号のデューティＤａを調整する。

図２は昇圧調整回路１３の回路図である。昇圧調整回路１３は、差動増幅器３０、コンパレータ３１、抵抗Ｒ３０，Ｒ３１，Ｒ３２及びコンデンサＣ３０を有する。差動増幅器３０のプラス端子は生成回路１６に接続されている。抵抗Ｒ３０の一端は、差動増幅器１２の出力端子に接続されている。抵抗Ｒ３０の他端は、差動増幅器３０のマイナス端子と、コンデンサＣ３０及び抵抗Ｒ３１夫々の一端とに接続されている。

コンデンサＣ３０の他端は抵抗Ｒ３２の一端に接続されており、抵抗Ｒ３１，Ｒ３２夫々の他端は、差動増幅器３０の出力端子に接続されている。差動増幅器３０の出力端子は、更に、コンパレータ３１のプラス端子に接続されており、コンパレータ３１の出力端子はＦＥＴ１１のゲートに接続されている。コンパレータ３１のマイナス端子には三角波Ｗ１が入力されている。

差動増幅器３０、抵抗Ｒ３０，Ｒ３１，Ｒ３２及びコンデンサＣ３０は誤差増幅器として機能し、電圧Ｖｄと参照電圧Ｖｒ１とに基づいて電圧Ｖａを出力端子からコンパレータ３１のプラス端子に出力する。電圧Ｖｄが参照電圧Ｖｒ１よりも低い場合には電圧Ｖａは上昇し、電圧Ｖｄが参照電圧Ｖｒ１よりも高い場合には電圧Ｖａは低下する。コンパレータ３１は、電圧Ｖａが、マイナス端子に印加されている三角波Ｗ１の電圧以上である場合、出力端子からハイレベルの電圧をＦＥＴ１１のゲートに出力する。コンパレータ３１は、電圧Ｖａが、マイナス端子に印加されている三角波の電圧未満である場合、出力端子からローレベルの電圧をＦＥＴ１１のゲートに出力する。

図３は昇圧調整回路１３の動作の説明図である。図３には、コンパレータ３１のマイナス端子に入力される三角波Ｗ１の波形と、コンパレータ３１の出力端子から出力される昇圧用ＰＷＭ信号の波形とが示されている。図３において、「Ｈ」はハイレベルの電圧を示し、「Ｌ」はローレベルの電圧を示す。

図３に示すように、三角波Ｗ１は、緩やかな電圧の上昇と急速な電圧の低下とを周期的に繰り返す波形である。三角波Ｗ１は所謂のこぎり波である。コンパレータ３１は、電圧Ｖａが三角波Ｗ１の電圧以上である期間にハイレベルの電圧を出力し、電圧Ｖａが三角波Ｗ１の電圧未満である期間にローレベルの電圧を出力する。このように、コンパレータ３１は昇圧用ＰＷＭ信号をＦＥＴ１１のゲートに出力する。

電圧Ｖｄが参照電圧Ｖｒ１よりも低い場合、電圧Ｖａは上昇し、昇圧用ＰＷＭ信号のデューティが上昇する。昇圧用ＰＷＭ信号のデューティの上昇により、ＦＥＴ１１のオン／オフのデューティが上昇し、Ｎが上昇する。これにより、出力電圧Ｖｏｕｔが上昇し、出力電流Ｉｏｕｔが上昇する。このように、昇圧調整回路１３は、電圧Ｖｄが参照電圧Ｖｒ１よりも低い場合、Ｎを上昇させる。

電圧Ｖｄが参照電圧Ｖｒ１よりも高い場合、電圧Ｖａは低下し、昇圧用ＰＷＭ信号のデューティが低下する。昇圧用ＰＷＭ信号のデューティの低下により、ＦＥＴ１１のオン／オフのデューティが低下し、Ｎが低下する。これにより、出力電圧Ｖｏｕｔが低下し、出力電流Ｉｏｕｔが低下する。このように、昇圧調整回路１３は、電圧Ｖｄが参照電圧Ｖｒ１よりも高い場合、Ｎを低下させる。参照電圧Ｖｒ１は特許請求の範囲における電圧Ｖ１に相当する。

電圧Ｖｄは、前述したように、Ｋ×ｒ１×Ｉｏｕｔで表される。増幅率Ｋ及び抵抗値ｒ１夫々は定数であるため、電圧Ｖｄと参照電圧Ｖｒ１とを比較することは、抵抗Ｒ１及び差動増幅器１２によって構成される電流検出回路が検出した出力電流Ｉｏｕｔと参照電流Ｉｒ１（＝Ｖｒ１／（Ｋ×ｒ１））とを比較することと等価である。電圧Ｖｄが参照電圧Ｖｒ１よりも高いことは、検出された出力電流Ｉｏｕｔが参照電流Ｉｒ１よりも大きいことに相当し、電圧Ｖｄが参照電圧Ｖｒ１よりも低いことは、検出された出力電流Ｉｏｕｔが参照電流Ｉｒ１よりも小さいことに相当する。

従って、昇圧調整回路１３は、抵抗Ｒ１及び差動増幅器１２によって構成される電流検出回路が検出した出力電流Ｉｏｕｔが参照電流Ｉｒ１よりも大きい場合にＮを低下させ、出力電流Ｉｏｕｔが参照電流Ｉｒ１よりも小さい場合にＮを上昇させる回路でもある。昇圧調整回路１３は、出力電流Ｉｏｕｔが参照電流Ｉｒ１となるように、昇圧用ＰＷＭ信号のデューティを調整する。参照電流Ｉｒ１は特許請求の範囲における電流Ｉ１に相当する。

電圧Ｖａについて下限電圧が設けられている。電圧Ｖａが下限電圧である場合にコンパレータ３１から出力される昇圧用ＰＷＭ信号のデューティが、昇圧用ＰＷＭ信号のデューティの下限値である。下限電圧が三角波Ｗ１の最低電圧未満である場合、昇圧用ＰＷＭ信号のデューティの下限値はゼロである。また、降圧動作が行われていない状態、即ち、ＦＥＴ１０がオンに維持されている状態で昇圧用ＰＷＭ信号のデューティが下限値である場合において、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎで割った値がＮの下限値である。Ｎの下限値は１以上の値である。

図４は降圧調整回路１４の回路図である。降圧調整回路１４は、差動増幅器４０、コンパレータ４１、抵抗Ｒ４０，Ｒ４１，Ｒ４２及びコンデンサＣ４０を有する。これらは、昇圧調整回路１３の差動増幅器３０、コンパレータ３１、抵抗Ｒ３０，Ｒ３１，Ｒ３２及びコンデンサＣ３０と同様に接続される。ここで、差動増幅器３０、コンパレータ３１、抵抗Ｒ３０，３１，３２及びコンデンサＣ３０夫々は、差動増幅器４０、コンパレータ４１、抵抗Ｒ４０，Ｒ４１，Ｒ４２及びコンデンサＣ４０に対応する。

差動増幅器４０のプラス端子には生成回路１６に接続されている。抵抗Ｒ４０において、差動増幅器４０側の一端とは異なるもう１つの一端は差動増幅器１２の出力端子に接続されている。コンパレータ４１のマイナス端子には三角波Ｗ２が入力されている。コンパレータ４１の出力端子はＦＥＴ１０のゲートに接続されている。

差動増幅器４０、抵抗Ｒ４０，Ｒ４１，Ｒ４２及びコンデンサＣ４０は誤差増幅器として機能し、差動増幅器３０、抵抗Ｒ３０，Ｒ３１，Ｒ３２及びコンデンサＣ３０によって構成される誤差増幅器と同様に作用する。従って、電圧Ｖｄが参照電圧Ｖｒ２（＞Ｖｒ１）よりも低い場合には電圧Ｖｂは上昇し、電圧Ｖｄが参照電圧Ｖｒ２よりも高い場合には電圧Ｖｂは低下する。

降圧調整回路１４のコンパレータ４１は昇圧調整回路１３のコンパレータ３１と同様に作用し、出力端子から降圧用ＰＷＭ信号をＦＥＴ１１のゲートに出力する。また、三角波Ｗ１の波形は三角波Ｗ２の波形と類似している。即ち。三角波Ｗ２は、緩やかな電圧の上昇と急速な電圧の低下とを周期的に繰り返す波形であり、所謂のこぎり波である。

従って、電圧Ｖｄが参照電圧Ｖｒ２よりも低い場合、電圧Ｖｂは上昇し、降圧用ＰＷＭ信号のデューティが上昇する。降圧用ＰＷＭ信号のデューティの上昇により、ＦＥＴ１０のオン／オフのデューティが上昇し、Ｍが上昇する。これにより、出力電圧Ｖｏｕｔが上昇し、出力電流Ｉｏｕｔが上昇する。このように、降圧調整回路１４は、電圧Ｖｄが参照電圧Ｖｒ２よりも低い場合、Ｍを上昇させる。

電圧Ｖｄが参照電圧Ｖｒ２よりも高い場合、電圧Ｖｂは低下し、降圧用ＰＷＭ信号のデューティが低下する。降圧用ＰＷＭ信号のデューティの低下により、ＦＥＴ１０のオン／オフのデューティが低下し、Ｍが低下する。これにより、出力電圧Ｖｏｕｔが低下し、出力電流Ｉｏｕｔが低下する。このように、降圧調整回路１４は、電圧Ｖｄが参照電圧Ｖｒ２よりも高い場合、Ｍを低下させる。参照電圧Ｖｒ２は特許請求の範囲における電圧Ｖ２に相当する。

電圧Ｖｄは、前述したように、Ｋ×ｒ１×Ｉｏｕｔで表される。増幅率Ｋ及び抵抗値ｒ１夫々は定数であるため、電圧Ｖｄと参照電圧Ｖｒ２とを比較することは、抵抗Ｒ１及び差動増幅器１２によって構成される電流検出回路が検出した出力電流Ｉｏｕｔと参照電流Ｉｒ２（＝Ｖｒ２／（Ｋ×ｒ１））とを比較することと等価である。電圧Ｖｄが参照電圧Ｖｒ２よりも高いことは、検出された出力電流Ｉｏｕｔが参照電流Ｉｒ２よりも大きいことに相当し、電圧Ｖｄが参照電圧Ｖｒ２よりも低いことは、検出された出力電流Ｉｏｕｔが参照電流Ｉｒ２よりも小さいことに相当する。

従って、降圧調整回路１４は、抵抗Ｒ１及び差動増幅器１２によって構成される電流検出回路が検出した出力電流Ｉｏｕｔが参照電流Ｉｒ２よりも大きい場合にＭを低下させ、出力電流Ｉｏｕｔが参照電流Ｉｒ２よりも小さい場合にＭを上昇させる回路でもある。参照電圧Ｖｒ２は参照電圧Ｖｒ１よりも高いため、参照電流Ｉｒ２は参照電流Ｉｒ１よりも大きい。降圧調整回路１４は、出力電流Ｉｏｕｔが参照電流Ｉｒ２となるように、降圧用ＰＷＭ信号のデューティを調整する。
参照電流Ｉｒ２は特許請求の範囲における電流Ｉ２に相当する。

電圧Ｖｂについて上限電圧が設けられている。電圧Ｖｂが上限電圧である場合にコンパレータ４１から出力される降圧用ＰＷＭ信号のデューティが、降圧用ＰＷＭ信号のデューティの上限値である。上限電圧が三角波Ｗ２の最高電圧を超えている場合、降圧用ＰＷＭ信号のデューティの上限値は１である。また、昇圧動作が行われていない状態、即ち、ＦＥＴ１１がオフに維持されている状態で降圧用ＰＷＭ信号のデューティが上限値である場合において、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎで割った値がＭの上限値である。Ｍの上限値は１以下の値である。

図５は変圧装置１の動作の説明図である。図５には、出力電流Ｉｏｕｔの推移と、昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号夫々のデューティの推移とが示されている。これらの推移は、参照電圧Ｖｒ１，Ｖｒ２、即ち、参照電流Ｉｒ１，Ｉｒ２が一定の値に維持されている期間における推移である。図５を用いて、出力電流Ｉｏｕｔが参照電流Ｉｒ１に収束する一例を説明する。

出力電流Ｉｏｕｔが参照電流Ｉｒ１（＜Ｉｒ２）よりも小さい場合、昇圧調整回路１３及び降圧調整回路１４夫々は昇圧用ＰＷＭ信号のデューティ、及び、降圧用ＰＷＭ信号のデューティを上昇させる。これにより、出力電流Ｉｏｕｔが上昇する。出力電流Ｉｏｕｔが参照電流Ｉｒ１以上であり、かつ、参照電流Ｉｒ２以下である場合において、昇圧調整回路１３は、出力電流Ｉｏｕｔを参照電流Ｉｒ１にすべく、昇圧用ＰＷＭ信号のデューティを低下させる。同様の場合において、降圧調整回路１４は、出力電流Ｉｏｕｔを参照電流Ｉｒ２にすべく、降圧用ＰＷＭ信号のデューティを上昇させる。

出力電流Ｉｏｕｔが参照電流Ｉｒ１に近い場合、出力電流Ｉｏｕｔを上昇させようとする降圧調整回路１４の作用が、出力電流Ｉｏｕｔを低下させようとする昇圧調整回路１３の作用よりも大きいため、出力電流Ｉｏｕｔは参照電流Ｉｒ２に向かって上昇する。

出力電流Ｉｏｕｔが参照電流Ｉｒ２に近い場合、出力電流Ｉｏｕｔを低下させようとする昇圧調整回路１３の作用が、出力電流Ｉｏｕｔを上昇させようとする降圧調整回路１４の作用よりも大きいため、出力電流Ｉｏｕｔは参照電流Ｉｒ１に向かって低下する。

出力電流Ｉｏｕｔが参照電流Ｉｒ１以上であり、かつ、参照電流Ｉｒ２以下である間、出力電流は、参照電流Ｉｒ１，Ｉｒ２に交互に接近し、昇圧用ＰＷＭ信号のデューティは低下し続け、降圧用ＰＷＭ信号のデューティは上昇し続ける。

昇圧用ＰＷＭ信号のデューティが下限値を超えている状態で、降圧用ＰＷＭ信号のデューティが上限値に到達した場合、即ち、Ｎが下限値を超えている状態でＭが上限値に到達した場合、降圧用ＰＷＭ信号のデューティは上限値に維持される。この後、昇圧調整回路１３が行う昇圧用ＰＷＭ信号のデューティの調整によって、出力電流Ｉｏｕｔは参照電流Ｉｒ１に調整され、出力電流Ｉｏｕｔは安定する。

図６は変圧装置１の動作の他の説明図である。図６にも、図５と同様に、出力電流Ｉｏｕｔの推移と、昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号夫々のデューティの推移とが示されている。これらの推移も、参照電圧Ｖｒ１，Ｖｒ２、即ち、参照電流Ｉｒ１，Ｉｒ２が一定の値に維持されている期間における推移である。図６を用いて、出力電流Ｉｏｕｔが参照電流Ｉｒ２に収束する一例を説明する。

前述したように、出力電流Ｉｏｕｔが参照電流Ｉｒ１よりも小さい場合、昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号夫々のデューティは上昇し、出力電流Ｉｏｕｔは上昇する。また、前述したように、出力電流Ｉｏｕｔが参照電流Ｉｒ１以上であり、かつ、参照電流Ｉｒ２以下である場合、昇圧用ＰＷＭ信号のデューティは低下し続け、降圧用ＰＷＭ信号のデューティは上昇し続ける。この間、出力電流Ｉｏｕｔは参照電流Ｉｒ１，Ｉｒ２に交互に接近する。

降圧用ＰＷＭ信号のデューティが上限値未満である状態で、昇圧用ＰＷＭ信号のデューティが下限値に到達した場合、即ち、Ｍが上限値未満である状態でＮが下限値に到達した場合、昇圧用ＰＷＭ信号のデューティが下限値に維持される。この後、降圧調整回路１４が行う降圧用ＰＷＭ信号のデューティの調整によって、出力電流Ｉｏｕｔは参照電流Ｉｒ２に調整され、出力電流Ｉｏｕｔは安定する。

図７は変圧装置１の動作の更なる他の説明図である。図７にも、図５又は図６と同様に、出力電流Ｉｏｕｔの推移と、昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号夫々のデューティの推移とが示されている。これらの推移も、参照電圧Ｖｒ１，Ｖｒ２、即ち、参照電流Ｉｒ１，Ｉｒ２が一定の値に維持されている期間における推移である。図７を用いて、出力電流Ｉｏｕｔが参照電流Ｉｒ１，Ｉｒ２の間の電流に収束する一例を説明する。

前述したように、出力電流Ｉｏｕｔが参照電流Ｉｒ１よりも小さい場合、昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号夫々のデューティは上昇し、出力電流Ｉｏｕｔは上昇する。また、前述したように、出力電流Ｉｏｕｔが参照電流Ｉｒ１以上であり、かつ、参照電流Ｉｒ２以下である場合、昇圧用ＰＷＭ信号のデューティは低下し続け、降圧用ＰＷＭ信号のデューティは上昇し続ける。この間、出力電流Ｉｏｕｔは参照電流Ｉｒ１，Ｉｒ２に交互に接近する。

昇圧用ＰＷＭ信号のデューティが下限値に到達し、かつ、降圧用ＰＷＭ信号のデューティが上限値に到達した場合、即ち、Ｎが下限値に到達し、かつ、Ｍが上限値に到達した場合、出力電流Ｉｏｕｔは安定する。安定した出力電流Ｉｏｕｔは、参照電流Ｉｒ１，Ｉｒ２の間の電流である。

なお、出力電流Ｉｏｕｔが参照電流Ｉｒ２よりも大きい場合、昇圧調整回路１３及び降圧調整回路１４夫々は昇圧用ＰＷＭ信号のデューティ、及び、降圧用ＰＷＭ信号のデューティを低下させ、出力電流Ｉｏｕｔを低下させる。そして、出力電流Ｉｏｕｔが参照電流Ｉｒ１以上であり、かつ、参照電流Ｉｒ２以下である場合においては、前述したように、出力電流Ｉｏｕｔは参照電流Ｉｒ１，Ｉｒ２に交互に接近し、参照電流Ｉｒ１、参照電流Ｉｒ２、又は、参照電流Ｉｒ１，Ｉｒ２間の電流で安定する。

以上のように、変圧装置１では、参照電流Ｉｒ２が参照電流Ｉｒ１よりも大きいため、出力電流Ｉｏｕｔは参照電流Ｉｒ１以上参照電流Ｉｒ２以下の値で安定する。

また、前述したように、電圧ＶｄはＫ×ｒ１×Ｉｏｕｔで表され、参照電圧Ｖｒ１はＫ×ｒ１×Ｉｒ１で表され、参照電圧Ｖｒ２はＫ×ｒ２×Ｉｒ２で表される。増幅率Ｋ及び抵抗値ｒ１，ｒ２は定数である。このため、参照電流Ｉｒ２が参照電流Ｉｒ１よりも大きいことは、参照電圧Ｖｒ２が参照電圧Ｖｒ１よりも大きいことを意味し、出力電流Ｉｏｕｔが参照電流Ｉｒ１以上参照電流Ｉｒ２以下で安定することは、電圧Ｖｄが参照電圧Ｖｒ１以上参照電圧Ｖｒ２以下で安定することを意味する。従って、変圧装置１では、参照電圧Ｖｒ２が参照電圧Ｖｒ１よりも高いため、電圧Ｖｄは参照電圧Ｖｒ１以上参照電圧Ｖｒ２以下の値で安定し、出力電流Ｉｏｕｔも参照電流Ｉｒ１以上参照電流Ｉｒ２以下の値で安定すると述べることもできる。

図８は、出力電圧Ｖｏｕｔを入力電圧Ｖｉｎで割った比Ｖｏｕｔ／Ｖｉｎと昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号夫々のデューティとの関係を示すグラフである。図８には、昇圧用ＰＷＭ信号のデューティと比Ｖｏｕｔ／Ｖｉｎとの関係を示すグラフと、降圧用ＰＷＭ信号のデューティと比Ｖｏｕｔ／Ｖｉｎとの関係を示すグラフとが示されている。

図８には、出力電流Ｉｏｕｔが安定した場合における昇圧用ＰＷＭ信号及び降圧用ＰＷＭ信号夫々のデューティが示されている。出力電流Ｉｏｕｔが参照電流Ｉｒ２で安定した場合、昇圧用ＰＷＭ信号のデューティは下限値であり、降圧用ＰＷＭ信号のデューティは上限値未満である。出力電流Ｉｏｕｔが参照電流Ｉｒ１で安定した場合、降圧用ＰＷＭ信号のデューティは上限値であり、昇圧用ＰＷＭ信号のデューティは下限値を超えている。出力電流Ｉｏｕｔが参照電流Ｉｒ１，Ｉｒ２間の電流で安定した場合、昇圧用ＰＷＭ信号のデューティは下限値であり、かつ、降圧用ＰＷＭ信号のデューティは上限値である。

参照電流Ｉｒ１，Ｉｒ２を変更することにより、安定した後の出力電流Ｉｏｕｔを調整することができる。前述したように、参照電流Ｉｒ１はＶｒ１／（Ｋ×ｒ１）で表され、参照電流Ｉｒ２はＶｒ２／（Ｋ×ｒ１）で表されるため、参照電圧Ｖｒ１，Ｖｒ２を調整することによって、参照電流Ｉｒ１，Ｉｒ２を調整することができる。以下では、参照電圧Ｖｒ１，Ｖｒ２の調整について説明する。

図９は生成回路１６の回路図である。生成回路１６は、トランジスタ５０、コンデンサＣ５０，Ｃ５１及び抵抗Ｒ５０，Ｒ５１，・・・，Ｒ５５を有する。トランジスタ５０はＮＰＮ型のバイポーラトランジスタである。トランジスタ５０について、ベースは制御部１５に接続されており、コレクタは抵抗Ｒ５０の一端に接続されており、エミッタは接地されている。抵抗Ｒ５０の他端は、抵抗Ｒ５１，Ｒ５２，Ｒ５３夫々の一端に接続されている。抵抗Ｒ５１の他端には一定の電圧Ｖｃｃが印加されている。抵抗Ｒ５３の他端は、コンデンサＣ５０の一端と、降圧調整回路１４とに接続されており、コンデンサＣ５０の他端は接地されている。

抵抗Ｒ５２の他端は抵抗Ｒ５４，Ｒ５５夫々の一端に接続されている。抵抗Ｒ５５の他端は、コンデンサＣ５１の一端と、昇圧調整回路１３とに接続されている。コンデンサＣ５１及び抵抗Ｒ５４夫々の他端は接地されている。

トランジスタ５０はスイッチとして機能する。トランジスタ５０について、エミッタの電位を基準としてベースに印加されている電圧が一定電圧以上である場合、電流がコレクタ及びエミッタ間を流れることが可能であり、トランジスタ５０はオンである。トランジスタ５０について、エミッタの電位を基準としてベースに印加されている電圧が一定電圧未満である場合、電流がコレクタ及びエミッタ間を流れることはなく、トランジスタ５０はオフである。

制御部１５は、トランジスタ５０のベースに調整用ＰＷＭ信号を出力している。トランジスタ５０のベースにハイレベルの電圧が印加された場合、エミッタの電位を基準としたベースの電圧が一定電圧以上となり、トランジスタ５０はオンとなる。トランジスタ５０のベースにローレベルの電圧が印加された場合、エミッタの電位を基準としたベースの電圧が一定電圧未満となり、トランジスタ５０はオフとなる。制御部１５が調整用ＰＷＭ信号をトランジスタ５０のベースに出力することによって、トランジスタ５０は周期的にオン／オフを繰り返す。

トランジスタ５０がオフである場合、抵抗Ｒ５１と、抵抗Ｒ５２，Ｒ５３の直列回路とが電圧Ｖｃｃを分圧し、分圧した電圧Ｖｓ２が抵抗Ｒ５３を介してコンデンサＣ５０の両端間に印加される。電圧Ｖｓ２を抵抗Ｒ５２，Ｒ５４が分圧し、分圧した電圧Ｖｓ１が抵抗Ｒ５５を介してコンデンサＣ５１の両端間に印加される。電圧Ｖｓ２を分圧することによって電圧Ｖｓ１が生成されているため、電圧Ｖｓ２は電圧Ｖｓ１よりも高い。

トランジスタ５０がオンである場合、抵抗Ｒ５１と、抵抗Ｒ５０及び前述の直列回路が並列に接続された並列回路とが電圧Ｖｃｃを分圧し、分圧した電圧Ｖｔ２が抵抗Ｒ５３を介してコンデンサＣ５０の両端に印加される。電圧Ｖｔ２を抵抗Ｒ５２，Ｒ５４が分圧し、分圧した電圧Ｖｔ１が抵抗Ｒ５５を介してコンデンサＣ５１の両端間に印加される。電圧Ｖｔ２を分圧することによって電圧Ｖｔ１が生成されているため、電圧Ｖｔ２は電圧Ｖｔ１よりも高い。

前述した直列回路の抵抗値は、前述した並列回路の抵抗値よりも大きいため、電圧Ｖｓ２は電圧Ｖｔ２よりも高い。また、電圧Ｖｓ１，Ｖｔ１夫々は電圧Ｖｓ２，Ｖｓ１を共通の抵抗Ｒ５２，Ｒ５４が分圧することによって生成されるため、電圧Ｖｓ１は電圧Ｖｔ１よりも高い。

制御部１５は調整用ＰＷＭ信号をトランジスタ５０のベースに出力しているため、トランジスタ５０は周期的にオン／オフされる。トランジスタ５０がオフである期間、電圧Ｖｓ２がコンデンサＣ５０の両端間に印加され、トランジスタ５０がオンである期間、電圧Ｖｔ２がコンデンサＣ５０の両端間に印加される。コンデンサＣ５０は、両端間に印加されている電圧を平滑する。コンデンサＣ５０によって平滑化された電圧が参照電圧Ｖｒ２であり、降圧調整回路１４へ出力される。調整用ＰＷＭ信号のデューティＤａを用いて、参照電圧Ｖｒ２は、Ｖｓ２×（１−Ｄａ）＋Ｖｔ２×Ｄａで表される。

同様に、トランジスタ５０がオフである期間、電圧Ｖｓ１がコンデンサＣ５１の両端間に印加され、トランジスタ５０がオンである期間、電圧Ｖｔ１がコンデンサＣ５１の両端間に印加される。コンデンサＣ５１は、両端間に印加されている電圧を平滑する。コンデンサＣ５１によって平滑化された電圧が参照電圧Ｖｒ１であり、昇圧調整回路１３へ出力される。参照電圧Ｖｒ１は、Ｖｓ１×（１−Ｄａ）＋Ｖｔ１×Ｄａで表される。

以上のように、生成回路１６は、参照電圧Ｖｒ１，Ｖｒ２を生成し、生成した参照電圧Ｖｒ１，Ｖｒ２夫々を昇圧調整回路１３及び降圧調整回路１４に出力する。

また、抵抗Ｒ５２，Ｒ５４は、電圧Ｖｓ２，Ｖｔ２夫々を所定数分の１の電圧に分圧することによって、電圧Ｖｓ１，Ｖｔ１を生成している。このため、参照電圧Ｖｒ１は参照電圧Ｖｒ２の所定数分の１の電圧である。従って、生成回路１６は参照電圧Ｖｒ２を分圧することによって参照電圧Ｖｒ１を生成していると述べることができる。
参照電圧Ｖｒ２を分圧することによって参照電圧Ｖｒ１が生成されるため、参照電圧Ｖｒ２が調整された場合、参照電圧Ｖｒ１も自動的に調整される。

デューティＤａがゼロである場合、参照電圧Ｖｒ１，Ｖｒ２夫々は、電圧Ｖｓ１，Ｖｓ２であり、最も高い。また、デューティＤａが１である場合、参照電圧Ｖｒ１，Ｖｒ２夫々は、電圧Ｖｓ１，Ｖｓ２であり、最も低い。制御部１５は、デューティＤａを調整することによって、生成回路１６が生成する参照電圧Ｖｒ１，Ｖｒ２の電圧調整処理を行う。制御部１５は調整手段として機能する。

図１０は、制御部１５が実行する電圧調整処理の手順を示すフローチャートである。制御部１５は変圧装置１が作動した場合に電圧調整処理を開始する。まず、制御部１５は、調整用ＰＷＭ信号のデューティＤａを、予め記憶部１７に記憶されている初期値に設定する（ステップＳ１）。

次に、制御部１５は、デューティＤａが初期値である調整用ＰＷＭ信号を出力する（ステップＳ２）。これにより、デューティＤａに対応する参照電圧Ｖｒ１，Ｖｒ２夫々が昇圧調整回路１３及び降圧調整回路１４に出力される。昇圧調整回路１３及び降圧調整回路１４によって出力電流Ｉｏｕｔの調整が開始される。

次に、制御部１５は、タイマ１８に開始指示を出力することによって、タイマ１８に計時を開始させ（ステップＳ３）、差動増幅器１２の出力端子から入力されている電圧Ｖｄを示す電圧情報を記憶部１７に記憶する（ステップＳ４）。その後、制御部１５は、タイマ１８が計時している計時時間が設定時間以上であるか否かを判定する（ステップＳ５）。

制御部１５は、計時時間が設定時間未満であると判定した場合（Ｓ５：ＮＯ）、処理をステップＳ４に戻し、差動増幅器１２の出力端子から入力されている電圧Ｖｄを示す電圧情報を記憶する。制御部１５は、計時時間が設定時間以上となるまで、ステップＳ４を繰り返し実行する。制御部１５は、ステップＳ４を繰り返し実行することによって、経時的に差動増幅器１２の出力端子から入力されている電圧Ｖｄを示す電圧情報を記憶する。

制御部１５は、計時時間が設定時間以上であると判定した場合（Ｓ５：ＹＥＳ）、タイマ１８に終了指示を出力することによって、タイマ１８に計時を終了させる（ステップＳ６）。次に、制御部１５は、タイマ１８が計時を開始してから計時時間が設定時間以上となるまでに記憶部１７に記憶した複数の電圧情報が示す電圧Ｖｄに基づいて、差動増幅器１２の出力端子から出力されている電圧Ｖｄが安定しているか否かを判定する（ステップＳ７）。

ここで、制御部１５は、例えば、前述した複数の電圧情報が示す電圧Ｖｄの最小値と最大値との差分電圧が所定電圧以下である場合に電圧Ｖｄが安定したと判定し、差分電圧が所定電圧を超えている場合に電圧Ｖｄが安定していないと判定する。電圧Ｖｄは、前述したように、Ｋ×ｒ１×Ｉｏｕｔで表され、増幅率Ｋ及び抵抗値ｒ１は定数であるため、電圧Ｖｄの安定は出力電圧Ｉｏｕｔの安定を意味する。

制御部１５は、電圧Ｖｄ、即ち、出力電流Ｉｏｕｔが安定していないと判定した場合（Ｓ７：ＮＯ）、処理をステップＳ３に戻す。これにより、制御部１５は、再び、差動増幅器１２の出力端子から入力されている電圧Ｖｄを示す電圧情報を経時的に記憶し、記憶している複数の電圧情報が示す電圧Ｖｄに基づいて、差動増幅器１２の出力端子から出力されている電圧Ｖｄが安定しているか否かを判定する。制御部１５は、電圧Ｖｄ、即ち、出力電流Ｉｏｕｔが安定するまで待機する。

制御部１５は、電圧Ｖｄ、即ち、出力電流Ｉｏｕｔが安定したと判定した場合（Ｓ７：ＹＥＳ）、差動増幅器１２が出力端子から出力している電圧Ｖｄが、記憶部１７に予め記憶してある目標電圧を超えているか否かを判定する（ステップＳ８）。制御部１５は、電圧Ｖｄが目標電圧を超えていると判定した場合（Ｓ８：ＹＥＳ）、トランジスタ５０のベースに出力している調整用ＰＷＭ信号のデューティＤａを上昇させる（ステップＳ９）。これにより、参照電圧Ｖｒ１，Ｖｒ２は低下し、出力電流Ｉｏｕｔは再び変動する。参照電圧Ｖｒ１，Ｖｒ２を低下させることによって、差動増幅器１２の出力端子から安定して出力される電圧Ｖｄを低くすることが可能となり、出力電流Ｉｏｕｔが収束した後に出力端子Ｂ１，Ｂ２間に安定して流れる出力電流Ｉｏｕｔを小さくすることが可能となる。

制御部１５は、ステップＳ９を実行した後、処理をステップＳ３に戻し、電圧Ｖｄ、即ち、出力電流Ｉｏｕｔが安定するまで待機する。そして、電圧Ｖｄが安定した後、制御部１５は再びステップＳ８を実行する。

制御部１５は、電圧Ｖｄが目標電圧を超えていないと判定した場合（Ｓ８：ＮＯ）、電圧Ｖｄが目標電圧未満であるか否かを判定する（ステップＳ１０）。制御部１５は、電圧Ｖｄが目標電圧未満であると判定した場合（Ｓ１０：ＹＥＳ）、トランジスタ５０のベースに出力している調整用ＰＷＭ信号のデューティＤａを低下させる（ステップＳ１１）。これにより、参照電圧Ｖｒ１，Ｖｒ２は上昇し、出力電流Ｉｏｕｔは再び変動する。参照電圧Ｖｒ１，Ｖｒ２を上昇させることによって、差動増幅器１２の出力端子から安定して出力される電圧Ｖｄを高くすることが可能となり、出力電流Ｉｏｕｔが収束した後に出力端子Ｂ１，Ｂ２間に安定して流れる出力電流Ｉｏｕｔを大きくすることが可能となる。

制御部１５は、ステップＳ１１を実行した後、処理をステップＳ３に戻し、電圧Ｖｄ、即ち、出力電流Ｉｏｕｔが安定するまで待機する。
制御部１５は、電圧Ｖｄが目標電圧未満ではないと判定した場合、即ち、電圧Ｖｄが目標電圧である場合（Ｓ１０：ＮＯ）、処理をステップＳ３に戻す。

電圧Ｖｄが目標電圧であって、所望の出力電流Ｉｏｕｔが出力端子Ｂ１，Ｂ２間を流れている場合であっても、例えば、バッテリ２の出力電圧の低下によって、入力電圧Ｖｉｎが低下し、出力電流Ｉｏｕｔが低下する可能性がある。制御部１５は、前述したように、処理を終了せずに繰り返しているため、再び、電圧Ｖｄが目標電圧となるように、参照電圧Ｖｒ１，Ｖｒ２夫々を調整する。
以上のように、電圧調整処理では、参照電圧Ｖｒ１，Ｖｒ２を調整することによって、出力端子Ｂ１，Ｂ２間に安定して流れている出力電流Ｉｏｕｔが調整される。

なお、生成回路１６の構成は、抵抗Ｒ５２，Ｒ５４が参照電圧Ｖｒ２を分圧することによって、参照電圧Ｖｒ１を生成する構成に限定されず、例えば、参照電圧Ｖｒ１，Ｖｒ２を各別に生成する構成であってもよい。また、制御部１５は参照電圧Ｖｒ１，Ｖｒ２両方を同時的に調整しなくてもよく、例えば、参照電圧Ｖｒ１，Ｖｒ２のいずれか一方を調整してもよい。
また、参照電圧Ｖｒ１，Ｖｒ２は固定値であってもよい。この場合、制御部１５は電圧調整処理を行うことなく、生成回路１６から昇圧調整回路１３及び降圧調整回路１４夫々に一定の参照電圧Ｖｒ１，Ｖｒ２が出力される。

更に、変圧装置１の構成は、差動増幅器１２の出力端子から出力される電圧Ｖｄを用いて出力電流Ｉｏｕｔを調整する構成に限定されず、例えば、電流計により、出力端子Ｂ１，Ｂ２間に流れる電流を直接計測し、計測した電流を用いて、出力電流Ｉｏｕｔを調整する構成であってもよい。

また、変圧装置１は、ダイオードＤ１の代わりに第１スイッチが設けられ、ダイオードＤ２の代わりに第２スイッチが設けられている構成であってもよい。この場合、降圧動作は、ＦＥＴ１０をオンにすると共に第１スイッチをオフにし、ＦＥＴ１０をオフにする共に第１スイッチをオンにすること、即ち、ＦＥＴ１０及び第１スイッチを相補的にオン／オフすることによって行われる。更に、昇圧動作は、ＦＥＴ１１をオンにすると共に第２スイッチをオフにし、ＦＥＴ１１をオフにすると共に第２スイッチをオンにすること、即ち、ＦＥＴ１１及び第２スイッチを相補的にオン／オフすることによって行われる。

更に、ＦＥＴ１０，１１夫々は、スイッチとして機能すればよいため、Ｎチャネル型のＦＥＴに限定されず、Ｐチャネル型のＦＥＴであってもよい。また、ＦＥＴ１０，１１夫々の代わりに、バイポーラトランジスタ又はリレー接点等を用いてもよい。トランジスタ５０も、スイッチとして機能すればよいため、ＮＰＮ型のバイポーラトランジスタに限定されず、ＰＮＰ型のバイポーラトランジスタであってもよい。また、トランジスタ５０の代わりに、ＦＥＴ又はリレー接点等を用いてもよい。

開示された本実施の形態は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

１ 変圧装置
１２ 差動増幅器（電流検出回路の一部、出力手段の一部）
１３ 昇圧調整回路
１４ 降圧調整回路
１５ 制御部（調整手段）
１６ 生成回路
Ａ１，Ａ２ 入力端子（入力端子対）
Ｂ１，Ｂ２ 出力端子（出力端子対）
Ｉｒ１ 参照電流（電流Ｉ１）
Ｉｒ２ 参照電流（電流Ｉ２）
Ｒ１ 抵抗（電流検出回路の他部、出力手段の他部）
Ｖｉｎ 入力電圧
Ｖｒ１ 参照電圧（電圧Ｖ１）
Ｖｒ２ 参照電圧（電圧Ｖ２）

Claims (4)

1. 入力端子対間に印加された入力電圧を、該入力電圧のＮ倍（Ｎ≧１）に昇圧させるための昇圧動作と、前記入力電圧を、該入力電圧のＭ倍（０≦Ｍ≦１）に降圧させるための降圧動作とを並行して行い、前記昇圧動作及び降圧動作によって変圧された電圧を出力端子対から出力する変圧装置であって、
   前記入力端子対の一方の入力端子に一端が接続される第１スイッチと、
   カソードが該第１スイッチの他端に接続され、アノードが前記入力端子対の他方の入力端子に接続される第１ダイオードと、
   該第１ダイオードのカソードに一端が接続されるコイルと、
   カソードが前記出力端子対の一方の出力端子に接続され、アノードが前記コイルの他端に接続される第２ダイオードと、
   前記コイルの他端に一端が接続され、前記入力端子対の他方の入力端子、及び、前記出力端子対の他方の出力端子に他端が接続される第２スイッチと、
   前記出力端子対間に流れる電流を検出する電流検出回路と、
   前記第２スイッチのオン及びオフへの切替えを交互に行うことによって前記昇圧動作を行い、前記電流検出回路が検出した検出電流が電流Ｉ１よりも大きい場合に、前記第２スイッチのオン及びオフへの切替えに係る昇圧デューティを低下させることによって、前記Ｎを低下させ、前記検出電流が前記電流Ｉ１よりも小さい場合に前記昇圧デューティを上昇させることによって前記Ｎを上昇させる昇圧調整回路と、
   前記第１スイッチのオン及びオフへの切替えを交互に行うことによって前記降圧動作を行い、前記検出電流が電流Ｉ２（＞前記電流Ｉ１）よりも大きい場合に、前記第１スイッチのオン及びオフへの切替えに係る降圧デューティを低下させることによって、前記Ｍを低下させ、前記検出電流が前記電流Ｉ２よりも小さい場合に前記降圧デューティを上昇させることによって前記Ｍを上昇させる降圧調整回路と
   を備え、
   前記昇圧調整回路及び降圧調整回路は、前記第１スイッチのオン及びオフへの切替えと、前記第２スイッチのオン及びオフへの切替えとを互いに独立して行うことによって、前記昇圧動作及び降圧動作を並行して行うこと
   を特徴とする変圧装置。
2. 入力端子対間に印加された入力電圧を、該入力電圧のＮ倍（Ｎ≧１）に昇圧させるための昇圧動作と、前記入力電圧を、該入力電圧のＭ倍（０≦Ｍ≦１）に降圧させるための降圧動作とを並行して行い、前記昇圧動作及び降圧動作によって変圧された電圧を出力端子対から出力する変圧装置であって、
   前記入力端子対の一方の入力端子に一端が接続される第１スイッチと、
   カソードが該第１スイッチの他端に接続され、アノードが前記入力端子対の他方の入力端子に接続される第１ダイオードと、
   該第１ダイオードのカソードに一端が接続されるコイルと、
   カソードが前記出力端子対の一方の出力端子に接続され、アノードが前記コイルの他端に接続される第２ダイオードと、
   前記コイルの他端に一端が接続され、前記入力端子対の他方の入力端子、及び、前記出力端子対の他方の出力端子に他端が接続される第２スイッチと、
   前記出力端子対間に流れる電流が大きい場合に高い電圧を出力し、前記出力端子対間に流れる電流が小さい場合に低い電圧を出力する出力手段と、
   前記第２スイッチのオン及びオフへの切替えを交互に行うことによって前記昇圧動作を行い、前記出力手段が出力した電圧が電圧Ｖ１よりも高い場合に、前記第２スイッチのオン及びオフへの切替えに係る昇圧デューティを低下させることによって前記Ｎを低下させ、前記出力手段が出力した電圧が前記電圧Ｖ１よりも低い場合に、前記昇圧デューティを上昇させることによって前記Ｎを上昇させる昇圧調整回路と、
   前記第１スイッチのオン及びオフへの切替えを交互に行うことによって前記降圧動作を行い、前記出力手段が出力した電圧が電圧Ｖ２（＞前記電圧Ｖ１）よりも高い場合に、前記第１スイッチのオン及びオフへの切替えに係る降圧デューティを低下させることによって、前記Ｍを低下させ、前記出力手段が出力した電圧が前記電圧Ｖ２よりも低い場合に前記降圧デューティを上昇させることによって前記Ｍを上昇させる降圧調整回路と
   を備え、
   前記昇圧調整回路及び降圧調整回路は、前記第１スイッチのオン及びオフへの切替えと、前記第２スイッチのオン及びオフへの切替えとを互いに独立して行うことによって、前記昇圧動作及び降圧動作を並行して行うこと
   を特徴とする変圧装置。
3. 一定の電圧が一端に印加される第１抵抗と、
   前記第１抵抗の他端に一端が接続される第２抵抗及び第３抵抗と、
   前記第２抵抗の他端に一端が接続される第４抵抗と、
   前記第４抵抗の他端に一端が接続される第５抵抗と、
   前記第３抵抗の他端に一端が接続される第３スイッチと、
   前記第１抵抗の他端から出力された電圧を平滑する第１コンデンサと、
   前記第２抵抗の他端から出力された電圧を平滑する第２コンデンサと
   を備え、
   前記第１コンデンサが平滑した電圧が前記電圧Ｖ１として用いられ、
   前記第２コンデンサが平滑した電圧が前記電圧Ｖ２として用いられること
   を特徴とする請求項２に記載の変圧装置。
4. 前記第３スイッチのオン及びオフへの切替えを交互に行い、該切替えに係るデューティを調整することによって、前記電圧Ｖ１及び電圧Ｖ２を調整する調整手段を備えること
   を特徴とする請求項３に記載の変圧装置。

Images