KR20160022807A - 전류 모드 스위칭 조절기를 위한 듀티-싸이클 의존성 기울기 보정 - Google Patents

전류 모드 스위칭 조절기를 위한 듀티-싸이클 의존성 기울기 보정 Download PDF

Info

Publication number
KR20160022807A
KR20160022807A KR1020157029523A KR20157029523A KR20160022807A KR 20160022807 A KR20160022807 A KR 20160022807A KR 1020157029523 A KR1020157029523 A KR 1020157029523A KR 20157029523 A KR20157029523 A KR 20157029523A KR 20160022807 A KR20160022807 A KR 20160022807A
Authority
KR
South Korea
Prior art keywords
current
voltage
circuit
output
switching
Prior art date
Application number
KR1020157029523A
Other languages
English (en)
Inventor
헨리 에이치. 위안
스트브 엑스. 치
이크람 에이치. 부이얀
Original Assignee
샌디스크 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 테크놀로지스, 인코포레이티드 filed Critical 샌디스크 테크놀로지스, 인코포레이티드
Publication of KR20160022807A publication Critical patent/KR20160022807A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H02M2001/0025—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전류 모드 스위칭 조절기의 기울기 보정을 수행하기 위해 기울기 보정 신호를 출력할 수 있는 전자 회로가 개시된다. 이러한 회로는 저장 디바이스에 걸쳐 전압을 발생시킬 수 있고, 이 전압은 전압-대-전류 변환기에 공급되며, 전압-대-전류 변환기는 그 공급된 전압에 응답하여 제 1 전류를 발생시킬 수 있다. 전류 미러 회로는 이 전류를 미러링할 수 있고, 미러링된 전류를 전압의 발생을 위해 저장 디바이스에 공급할 수 있다. 전류 미러링 회로는 또한 전류를 미러링하여 제 2 미러링된 전류를 발생시킬 수 있고, 제 2 미러링된 전류는 전자 회로의 출력에 공급될 수 있다. 전압을 발생시키기 위해 제 1 미러링된 전류를 사용하는 것에 추가하여, 전류 모드 스위칭 조절기의 출력의 발생을 위해 사용되는 스위칭 신호의 듀티 싸이클에 따라 전압을 그라운드까지 풀다운시킴으로써 전압이 발생될 수 있다.

Description

전류 모드 스위칭 조절기를 위한 듀티-싸이클 의존성 기울기 보정{DUTY-CYCLE DEPENDENT SLOPE COMPENSATION FOR A CURRENT MODE SWITCHING REGULATOR}
파워 변환 회로(power conversion circuitry)는 조절된 전압을 전자 회로에 제공하기 위해 사용될 수 있다. 파워 변환 회로의 일 타입은 직류-대-직류(Direct Current-to-Direct Current, DC-to-DC) 조절기(regulator)이다. DC-대-DC 조절기는 배터리와 같은 에너지 소스로부터 수신된 DC 입력 전압을 DC 출력 전압으로 변환할 수 있으며, 이러한 DC 출력 전압은 출력 부하에 제공될 수 있다. DC-대-DC 조절기는 조절된 DC 출력 전압을 발생시키기 위해 스위칭 회로(switching circuitry)를 사용하는 스위칭 조절기(switching regulator)일 수 있다. 스위칭 조절기들은 펄스 폭 변조(Pulse Width Modulation, PWM)를 사용할 수 있고, 이러한 펄스 폭 변조(PWM)에서는 DC 출력 전압을 유지시키기 위해 PWM 신호의 펄스 폭에 비례하는 에너지의 양이 스위칭 회로를 통해 전달된다.
특정 상황 하에서, 전류 모드 스위칭 조절기는 불안정성(instability)을 나타낼 수 있다. 예를 들어, PWM 신호들의 듀티-싸이클(duty-cycle)이 50 퍼센트를 초과하는 경우, 인덕터를 통해 부하에 전달되는 전류는 인덕터를 통한 최소 피크 전류의 공칭 값으로부터 벗어난 클럭별 편차 증가를 겪을 수 있다.
본 발명의 실시예들은 청구범위에 의해 정의되며, 본 섹션에서의 그 어떤 것도 이러한 청구범위에 대한 한정사항으로서 취해져서는 안 된다. 예를 들어, 본 명세서에 첨부되는 도면에서 예시되고 본 명세서에서 설명되는 실시예들은 일반적으로 기울기 보정 회로(slope compensation circuit)에 관한 것이며, 아울러 조절기에 의한 기울기 보정을 수행하기 위해 기울기 보정 출력을 발생시키는 방법에 관한 것이다.
일 예에서, 기울기 보정 회로는 전류 모드 스위칭 조절기(current mode switching regulator)에 대한 기울기 보정을 수행하도록 구성된다. 전류 모드 스위칭 조절기는 스위칭 회로를 포함할 수 있고, 여기서 스위칭 회로는 출력 전압을 발생시키기 위해 인덕터(inductor)를 통해 흐르는 전류의 램프업(ramp up) 부분과 램프다운(ramp down) 부분의 흐름을 제어한다. 스위칭 회로는 임의의 주기(period)를 갖는 스위칭 신호에 응답할 수 있으며, 여기서 주기는 램프업 부분에 대응하는 제 1 지속시간 및 램프다운 부분에 대응하는 제 2 지속시간을 갖는다. 제 1 지속시간은 스위칭 신호의 듀티 싸이클(duty cycle)에 비례한다. 기울기 보정 회로는, 전압을 발생시키도록 구성된 저장 디바이스(storage device)와; 스위칭 신호의 듀티 싸이클에 근거하여 전압을 로직 로우(logic low)에 대응하는 레벨까지 풀다운(pull down)시키도록 구성된 풀다운 회로(pull down circuitry)와; 그리고 전압에 근거하여 제 1 전류를 발생시키도록 구성된 전압-대-전류 변환기(voltage-to-current converter)를 포함한다. 기울기 보정 회로는 또한 전류 미러링 회로(current mirror circuitry)를 포함하고, 여기서 전류 미러링 회로는, 제 1 전류를 미러링시켜 제 2 전류를 발생시키고 제 2 전류를 전압의 발생을 위해 저장 디바이스에 공급하도록 구성되고; 그리고 상기 제 1 전류를 미러링시켜 제 3 전류를 발생시키고 제 3 전류를 기울기 보정 출력의 발생을 위해 기울기 보정 회로의 출력에 공급하도록 구성된다.
요약하면, 기울기 보정 회로는 듀티-싸이클에 따른 기울기 출력을 출력할 수 있고, 이에 따라 듀티 싸이클들의 전체 범위에 대해 최소의 기울기 보정이 있게 된다. 이러한 방식으로, 기울기 보정은 보다 낮은 듀티 싸이클들에서 과보정(overcompensation) 없이 수행될 수 있다.
본 발명의 이러한 실시예 및 다른 실시예, 본 발명의 특징, 실시형태 그리고 장점은 이후 기술되는 바와 같은 본 명세서에서의 설명, 첨부된 청구항, 그리고 첨부된 도면으로부터 더 잘 이해될 것이다.
본 명세서의 일 부분을 구성하고 본 명세서에 포함되는 첨부된 도면들은 본 발명의 다양한 실시형태들을 그 설명과 함께 예시하며 본 발명의 원리를 설명하는 역할을 한다. 편의상 도면 어디에서나 동일하거나 유사한 구성요소들을 나타내기 위해 도면 전반에 걸쳐 동일한 참조 번호들이 사용될 것이다.
도 1은 기울기 보정을 갖는 예시적 전류 모드 스위칭 조절기의 개략도이다.
도 2는 예시적 벅 조절기 토폴로지의 도시적 회로도이다.
도 3은 예시적 부스트 조절기 토폴로지의 도시적 회로도이다.
도 4는 예시적 벅-부스트 조절기 토폴로지의 도시적 회로도이다.
도 5는 예시적 비-반전 벅-부스트 조절기 토폴로지의 도시적 회로도이다.
도 6은 클럭 신호, 설정 신호, 제어 신호, 램프 신호, 및 재설정 신호 간의 타이밍 관계를 보여주는 그래프이다.
도 7은 도 1에 제시된 예시적 전류 모드 스위칭 조절기가 예시적 벅 구성을 갖는 것을 나타낸 개략도이다.
도 8은 도 1에 제시된 전류 모드 스위칭 조절기의 기울기 보정 회로의 도식적 회로도이다.
도 9는 클럭 신호, 설정 신호, 재설정 신호, 스위칭 조절기에 의해 발생된 전압, 및 보정 램프 신호 간의 타이밍 관계를 보여주는 그래프이다.
도 10은 도 7의 기울기 보정 회로의 출력을 다른 기울기 보정 출력과 비교하여 보여주는 그래프이다.
도 11은 기울기 보정 출력을 발생시키는 예시적 방법의 흐름도이다.
설명 및 제시되는 실시예들의 다양한 수정물들 및 등가물들이 가능하며, 본 명세서에서 정의되는 다양한 일반적 원리들은 이러한 실시예들 및 다른 실시예들에 적용될 수 있다. 따라서, 본 명세서에 의해 청구되는 발명은 본 명세서에서 개시되는 원리, 특징 및 기법을 따르는 가장 넓은 범위를 부여받도록 되어 있다.
본 설명은 전류 모드 스위칭 조절기의 불안정한 동작을 방지하거나 혹은 최소화시키기 위해 기울기 보정을 수행하기 위한 기울기 보정 신호들을 출력하는 전자 회로 및 회로 시스템을 기술한다. 전류 모드 스위칭 조절기는 조절된 DC 출력 전압을 발생시키기 위해 스위칭 회로를 사용할 수 있다. 스위칭 회로는 관련된 듀티 싸이클들로 신호들을 스위칭함으로써 제어될 수 있으며, 여기서 듀티 싸이클들은 DC 출력 전압을 제어 및/또는 조정하기 위해 조정될 수 있다. 기울기 보정 출력은 스위칭 신호들의 듀티 싸이클들에 의존하는 듀티 싸이클 의존성 출력일 수 있으며, 이에 따라 0% 내지 100%의 듀티 싸이클들의 전체 범위에 대해 최소 기울기 보정이 존재하게 된다. 이러한 방식으로, 기울기 보정은 보다 낮은 듀티 싸이클들에서 과보정 없이 수행될 수 있다.
도 1은 기울기 보정 회로 혹은 회로소자(102)를 포함하는 예시적인 전류 모드 스위칭 조절기(100)의 블록도를 보여준다. 전류 모드 스위칭 조절기(100)는 스위칭 조절기(100)의 입력(108)에서 수신된 DC 입력 전압(VIN)을 출력(103)에서 발생되는 DC 출력 전압(VOUT)으로 변환할 수 있다. 출력 커패시터(COUT)는 DC 출력 전압(VOUT)을 발생 및/또는 유지시키기 위해 출력(103)에서 포함될 수 있다. 전류 모드 스위칭 조절기(100)는 DC 출력 전압(VOUT)을 발생시키기 위해 인덕터 및 스위칭 회로(104)를 포함할 수 있다. 인덕터 및 스위칭 회로(104)는 에너지를 저장하기 위해 인덕터(105)를 포함할 수 있다. 스위칭 회로(107)는 인덕터(105)를 통해 흐르는 전류 흐름(IL)을 결정 혹은 제어해 출력 전압(VOUT)을 발생시키도록 인덕터(107) 및 그라운드(GND)에 연결될 수 있다 스위칭 회로(107)는 하나 이상의 트랜지스터들을 포함할 수 있는데, 이러한 트랜지스터들은 양극성 접합 트랜지스터(Bipolar Junction Transistor, BJT)들 혹은 전계-효과 트랜지스터(Field-Effect Transistor, FET)들(여기에는 예를 들어, 금속-산화막-반도체 FET(Metal-Oxide-Semiconductor FET, MOSFET)들이 포함됨)과 같은 다양한 타입의 트랜지스터들일 수 있다. 추가적으로, 스위칭 회로(107)의 일부 예시적 구성들은 다이오드들을 포함할 수 있다. 인덕터(105)를 통해 흐르는 평균 전류 흐름은 출력(103)에서 발생되는 전류에 근거할 수 있다.
인덕터(105)를 통해 흐르는 전류(IL)는 램프업 부분과 램프다운 부분을 포함할 수 있다. 스위칭 회로(107)는 인덕터(105)를 통해 흐르는 (램프업 부분과 램프다운 부분을 포함하는) 인덕터 전류(IL)의 흐름을 결정 혹은 제어하기 위해 상태들 간의 스위칭이 일어나도록 구성될 수 있다. 일부 구성에 있어서, 스위칭 회로(107)의 스위치들은 "온(on)" 상태와 "오프(off)" 상태 간의 스위칭이 일어나도록 구성될 수 있으며, 이들 상태는 스위칭 회로(107)의 상태를 결정할 수 있다. 아래에서 더 상세히 설명되는 바와 같이, 스위칭 신호들은 인덕터 전류(IL)의 램프업 부분과 램프다운 부분을 제어하기 위해 스위칭 회로 내의 스위치들을 스위칭시켜 상태들 간의 스위칭이 일어나게 하는데 사용될 수 있다. 다양한 구성이 가능하다.
도 2 내지 도 5는 인덕터 및 스위칭 회로(104)에 대한 다양한 스위칭 조절기 토폴로지(topology)들을 보여주고 있으며, 여기에는 도 1에서 제시된 저장 회로(105)와 스위칭 회로(107)의 다양한 구성 혹은 조합이 포함된다. 도 2는 스텝-다운(step-down) 혹은 벅(buck) 스위칭 조절기 토폴로지(204)를 보여준다. 스텝-다운 혹은 벅 스위칭 조절기들은 입력 전압(VIN)보다 작은 출력 전압(VOUT)을 발생시킬 수 있다. 스위칭 회로(207)의 제 1 상태에서, 입력 전압(VIN)은 인덕터(205)에 연결될 수 있고, 인덕터(205)는 출력(203)에 대해 전류 충전 및 전류 방전을 모두 행할 수 있다. 스위칭 회로(207)의 제 2 상태에서, 입력 전압(VIN)은 인덕터(205)로부터 분리될 수 있고, 인덕터(205)는 출력(203)에 대해 전류 방전만을 행할 수 있다.
도 3은 스텝-업(step-up) 혹은 부스트(boost) 스위칭 조절기 토폴로지(304)를 보여준다. 스텝-업 혹은 부스트 스위칭 조절기들은 입력 전압(VIN)보다 큰 출력 전압(VOUT)을 발생시킬 수 있다. 부스트 스위칭 조절기 토폴로지(300)에 있어서, 입력 전압(VIN)은 스위칭 회로(307)의 상태와 무관하게 인덕터(305)에 연결된다. 스위칭 회로(307)의 제 1 상태에서, 인덕터(305)는 출력(303)으로부터 분리된다. 스위칭 회로(307)의 제 2 상태에서, 인덕터(305)는 출력(303)에 연결된다.
도 4는 벅-부스트 스위칭 조절기 토폴로지(404)를 보여주며, 이 토폴로지는 반전형(inverting) 벅-부스트 토폴로지일 수 있다. 이러한 벅-부스트 스위칭 조절기 토폴로지들은 입력 전압(VIN)으로부터의 음의 출력 전압(VOUT)을 반전시키도록 구성될 수 있다 도 4에 제시된 벅-부스트 스위칭 조절기 토폴로지(404)에 있어서, 인덕터(405)는 스위칭 회로(407)의 상태에 따라, 입력(408) 혹은 출력(403)에 교번적으로 연결된다.
도 5는 동적 벅-부스트 스위칭 조절기 토폴로지(504)를 보여주며, 이 토폴로지는 비-반전형(non-inverting)(스텝 업 출력 전압형 또는 스텝 다운 출력 전압형) 벅-부스트 토폴로지일 수 있다. 이러한 토폴로지(504)에 대한 스위칭 회로(507)는 2개의 부분, 즉 제 1 스위칭 회로 부분(507a) 및 제 2 스위칭 회로 부분(507b)을 포함할 수 있다. 제 1 스위칭 회로 부분(507a)은 인덕터(505)의 제 1 말단을 그라운드(GND)에 연결시키는 것과, 입력 전압(VIN)의 수신을 위해 인덕터(505)의 제 1 말단을 입력(508)에 연결시키는 것을 교번적으로 행할 수 있다. 유사하게, 제 2 스위칭 회로(507b)는 인덕터(505)의 반대쪽 제 2 말단을 그라운드(GND)에 연결시키는 것과, 출력 전압(VOUT)의 발생을 위해 인덕터(505)의 제 2 말단을 출력(503)에 연결시키는 것을 교번적으로 행할 수 있다. 일부 구성에 있어서, 인덕터(505)의 제 1 말단이 입력(508)에 연결되는 경우 제 2 말단은 그라운드(GND)에 연결되며, 인덕터(505)의 제 1 말단이 그라운드(GND)에 연결되는 경우 제 2 말단은 출력(503)에 연결된다.
도 1을 다시 참조하면, 전류 모드 스위칭 조절기(100)는 스위칭 회로(107)를 제어하기 위해 구동기 회로(driver circuitry)(110)를 포함할 수 있다. 특히, 구동기 회로(110)는 스위칭 회로(107)의 상태를 결정하기 위해 스위칭 신호를 스위칭 회로(107)에 출력하도록 구성될 수 있다. 스위칭 신호들은 스위칭 회로(107) 내의 스위치들을 "턴온(turn on)" 및 "턴오프(turn off)"시킬 수 있고, 이것은 인덕터(105)를 통해 흐르는 (램프업 부분 및 램프다운 부분을 포함하는) 전류 흐름(IL)을 결정할 수 있다.
스위칭 신호들은 스위치의 상태(예를 들어, 스위치가 "온" 상태에 있는지 아니면 "오프" 상태에 있는지, 그리고/또는 스위치가 얼마나 오랫동안 "온" 상태 혹은 "오프" 상태에 있는지)를 결정하는 특징들을 가질 수 있다. 예시적 특징들은 파형, 주파수, 주기, 펄스 폭, 및/또는 듀티 싸이클을 포함할 수 있다. 이러한 특징들에 따라, 스위칭 신호들은 일반적으로, 스위치들을 "턴온" 및 턴오프"시키기 위해 로직 "하이(high)" 레벨 및 로직 "로우(low)" 레벨에 대응하는 하이 레벨(예컨대, 하이 전압 레벨) 및 로우 레벨(예컨대, 로우 전압 레벨) 간을 진동(oscillate)할 수 있다. 일 예에서, 스위칭 신호들은 펄스-폭 변조(PWM) 신호들일 수 있다(하지만, 다른 타입의 스위칭 신호들이 사용될 수 있음).
임의 주기의 스위칭 신호는 스위칭 조절기(100) 내의 타이밍(timing) 및 클록킹(clocking)을 제어하기 위해 사용되는 클럭 신호(clock signal, CLK)에 대응할 수 있고 그리고/또는 이러한 클럭 신호(CLK)에 의해 결정될 수 있다. 스위칭 신호들의 듀티 싸이클은 해당 주기에 걸친 스위칭 신호의 펄스 폭의 지속시간을 결정할 수 있거나, 혹은 해당 주기에 걸쳐 스위칭 신호가 "하이" 상태 및 "로우" 상태에 있는 시간의 양을 결정할 수 있다. 듀티 싸이클은 스위칭 신호 혹은 클럭 신호(CLK)의 펄스 지속시간과 주기 간의 관계를 식별시킬 수 있다(듀티 싸이클은 퍼센티지 혹은 비율로 식별될 수 있음). 예를 들어, 50 퍼센트(50%) 듀티 싸이클은 스위칭 신호가 스위칭 신호의 주기 혹은 스위칭 신호에 대응하는 클럭 신호(CLK)의 주기의 대략 절반 혹은 50%인 펄스 폭을 갖는 것을 나타낼 수 있다.
스위칭 신호의 듀티 싸이클은 스위칭 회로(107) 내의 스위치가 얼마나 오랫동안 "온" 상태 혹은 "오프" 상태에 있는지를 결정할 수 있는바, 이것은 인덕터(105)를 통해 흐르는 전류 흐름을 결정할 수 있고, 또한 DC 출력 전압(VOUT)을 결정할 수 있다. 일부 구성에 있어서, 더 큰 듀티 싸이클은 더 큰 DC 출력 전압(VOUT)을 생성할 수 있고, 더 작은 듀티 싸이클은 더 작은 DC 출력 전압(VOUT)을 생성할 수 있다. 이처럼, 스위칭 신호들 내의 에너지(이것은 스위칭 신호들의 펄스 폭에 비례할 수 있음)는 대응하는 DC 출력 전압(VOUT)을 결정할 수 있다. 더욱이, 출력 전압(VOUT)의 조절은 스위칭 신호의 펄스 폭 혹은 듀티 싸이클을 조정 혹은 변조함으로써 달성될 수 있다.
전류 모드 스위칭 조절기(100)는 구동기 회로(110)를 제어함과 아울러 스위칭 신호들의 듀티 싸이클들을 결정하기 위해 구동기 회로(110)와 통신하는 PWM 제어 회로(116)를 포함할 수 있다. PWM 제어 회로(116)는 원하는 특징들을 갖는 스위칭 신호들을 발생시키기 위해 제어 신호들을 구동기 회로(110)에 출력할 수 있다. 예를 들어, PWM 제어 회로(116)에 의해 출력되는 제어 신호는 스위칭 신호의 펄스 폭 혹은 듀티 싸이클 및 주기를 결정할 수 있다. 스위칭 신호들의 다른 특징들(예컨대, 스위칭 신호의 진폭, 주파수 및/또는 출력 타이밍)이 또한 PWM 제어 회로(116)에 의해 결정 및/또는 제어될 수 있다. 일부 구성에 있어서, PWM 제어 회로(116)는 제어 신호들의 발생 및/또는 출력을 위해 하나 이상의 래치들 혹은 플립-플롭들을 포함할 수 있다.
스위칭 신호의 듀티 싸이클 및 주기를 결정하기 위해, PWM 제어 회로(116)는 설정(SET) 신호 및 재설정(RESET) 신호를 수신할 수 있다. 설정 신호는 펄스 신호 발생기(123)에 의해 발생될 수 있고, 펄스 신호 발생기(123)는 클럭 신호(CLK)에 의해 제어될 수 있다. 특히, 펄스 신호 발생기(123)는 클럭 신호(CLK)의 상승 에지에서 펄스 신호를 발생시키도록 구성될 수 있다. 재설정 신호는 아래에서 더 상세히 설명되는 PWM 비교기(118)에 의해 출력될 수 있다. 클럭 신호의 주기(T)는 스위칭 신호들의 주기를 결정할 수 있다. 시간 차이(Δt)는 스위칭 신호들의 듀티 싸이클을 결정할 수 있다. 특히, 듀티 싸이클(D)은 다음과 같은 수학 방정식에 의해 결정될 수 있다.
Figure pct00001
전류 모드 스위칭 조절기(100)는 PWM 제어가 DC 출력 전압(VOUT)을 조절함과 아울러 조절기(100)의 동작을 안정화시키는 피드백 시스템을 포함할 수 있다. 피드백 시스템은 전압 피드백 시스템 및 전류 피드백 시스템을 포함할 수 있다. 전류 피드백 시스템을 구비함으로써, 혹은 전압 피드백 시스템과 전류 피드백 시스템의 결합체를 구비함으로써, 스위칭 조절기(100)는 전류 모드 스위칭 조절기로서 고려될 수 있다.
전압 피드백 시스템은, 조절기(100)의 출력(103)을 에러 증폭기(120)의 제 1 입력과 연결시키고 DC 출력 전압(VOUT)을 제 1 입력으로 피드백시키는 출력 전압 피드백 루프(119)를 포함할 수 있다. 에러 증폭기(error amplifier)(120)는 예를 들어, 연산 증폭기(operational amplifier)(오피-앰프(op-amp))일 수 있다. 도 1에서 제시되는 바와 같이, 에러 증폭기(120)의 제 1 입력은 증폭기(120)의 음의 입력 단자일 수 있다. 일부 예시적 구성에서, 전압이 에러 증폭기(120)의 제 1 입력에 인가되기 전에 DC 출력 전압(VOUT)을 전압분할하기 위해 피드백 전압 분할기(122)가 포함될 수 있으며, 피드백 전압 분할기(122)는 저항성 회로망을 포함할 수 있다. 에러 증폭기(120)는 DC 출력 전압(VOUT)(혹은 VOUT의 전압분할된 형태)을 기준 전압(Vref)과 비교하도록 구성될 수 있고, 기준 전압(Vref)은 에러 증폭기(120)의 양의 입력 단자와 같은 제 2 입력에 인가될 수 있다. 기준 전압(Vref)은 원하는 DC 출력 전압 혹은 미리결정된 DC 출력 전압을 표시할 수 있고 그리고/또는 원하는 DC 출력 전압 혹은 미리결정된 DC 출력 전압에 비례할 수 있다. 에러 증폭기(120)는 비교결과를 표시하는, PWM 제어 신호로서 지칭되는 제어 신호를 출력하도록 구성될 수 있다. 일부 예시적 구성에서, 만약 제 1 입력에 인가되는 전압이 기준 전압(Vref)보다 작다면, 에러 증폭기(120)는 PWM 제어 신호의 출력 레벨을 증가시키도록 구성될 수 있고, 만약 제 1 입력에 인가되는 전압이 기준 전압(Vref)보다 크다면, 에러 증폭기(120)는 PWM 제어 신호의 출력 레벨을 감소시키도록 구성될 수 있다. 다른 구성이 가능하다.
전류 피드백 시스템은 전류 감지 회로(124)를 포함할 수 있고, 전류 감지 회로(124)는 스위치 트랜지스터 회로(104)를 통해 흐르는 전류 혹은 스위치 트랜지스터 회로(104) 내로 흐르는 전류를 감지 또는 모니터링할 수 있다. 일부 구성에 있어서, 전류 감지 회로(124)는 스위칭 회로 내의 스위치 트랜지스터에 걸쳐 일어나는 전압 강하를 감지할 수 있는바, 이것은 인덕터(104)를 통해 흐르는 전류 흐름을 표시할 수 있다.
전압 및 전류 피드백 시스템들에 의해 발생되는 출력 신호들은 PWM 비교기(118)의 입력들(예를 들어, 양의 입력 단자 및 음의 입력 단자)에 전송될 수 있다. PWM 비교기(118)는 전압 피드백 시스템의 출력을 전류 피드백 전압 시스템으로부터의 출력과 비교하도록 구성될 수 있다. 만약 전류 피드백 시스템으로부터의 출력이 전압 피드백 시스템으로부터의 출력과 동일하거나 혹은 그 출력을 초과한다면, PWM 비교기(118)는 PWM 제어 회로(116)에 재설정 신호를 출력하도록 구성될 수 있고, 이것은 스위칭 신호들에 대한 대응하는 듀티 싸이클을 설정 혹은 결정할 수 있다. 대안적으로, 만약 전류 피드백 시스템의 출력이 전압 피드백 시스템으로부터의 출력보다 작다면, PWM 비교기(118)는 재설정 신호를 출력하지 않도록 구성될 수 있다.
앞서 설명된 바와 같이, PWM 제어 회로(116)에 의해 수신되는 재설정 신호는 스위칭 신호의 듀티 싸이클 혹은 펄스 폭을 설정 혹은 생성할 수 있다. 즉 듀티 싸이클 및/또는 펄스 폭은 설정 펄스와 재설정 펄스 간의 시간 차이(Δt)에 대응할 수 있다. 전압 및 전류 피드백 시스템들의 사용을 통해서, PWM 신호들의 펄스 폭 혹은 듀티 싸이클은 조절된 DC 출력 전압(VOUT)이 달성될 수 있도록 관리 및/또는 조정될 수 있다.
도 1에 제시된 조절기(100)와 같은 전류 모드 스위칭 조절기들은 PWM 신호들의 듀티 싸이클이 50%를 초과하는 경우 기울기 보정이 없다면 불안정하게 될 것이다. 불안정성의 일 예는 저조파 진동(sub-harmonic oscillation)인데, 여기서 전압 피드백 시스템 및 전류 피드백 시스템은 각각의 주기에서 반대되는 피드백 응답들을 발생시키고, 이것은 더 낮은 주파수(저조파) 진동을 일으킨다. 이러한 불안정성은 인덕터 및 스위칭 회로(104)를 통해 출력(103)으로 흐르는 전류(IL)에서 나타날 수 있다. 일반적으로, 스위칭 회로(107)의 스위칭으로 인해, 인덕터 및 스위칭 회로(104)를 통해 흐르는 전류의 양은 최소 전류 레벨(IL(min))과 최대 전류 레벨(IL(max)) 사이에서 진동할 수 있다. 예를 들어, 전류(IL)는 전류 흐름의 램프업 부분 동안 최소 전류 레벨(IL(min))로부터 최대 전류 레벨(IL(max))까지 램프업할 수 있고, 전류 흐름의 램프다운 부분 동안 최대 전류 레벨(IL(max))로부터 최소 전류 레벨(IL(min))까지 램프다운할 수 있다. 램프업 부분과 램프다운 부분 각각은 기울기와 관련될 수 있다. 스위칭 조절기가 불안정한 경우, 공칭 값으로부터 벗어난 최소 전류(IL(min))의 편차는 클럭별로 증가할 수 있다. 듀티 싸이클이 50%를 초과하는 경우, 전류(IL)의 램프다운 부분의 기울기의 크기는 전류(IL)의 램프업 부분의 기울기의 크기보다 더 클 수 있고, 이것은 클럭별 편차 증가를 일으킨다.
전류 모드 스위칭 조절기(100)는 기울기 보정 회로(102)를 포함할 수 있고, 기울기 보정 회로(102)는 불안정성을 감소시키기 위해 전류 감지 신호를 수정하는 출력 신호를 발생시킬 수 있다. 전류 감지 신호를 수정하기 위해, 기울기 보정 회로(102)의 출력 신호(이것은 보정 램프 신호로서 지칭됨)가 합산기 혹은 합산 회로(126)에 전송될 수 있는데, 합산기 혹은 합산 회로(126)는 또한 전류 감지 회로(124)로부터 전류 감지 신호를 수신할 수 있다. 합산 회로(126)는 수정된 전류 감지 신호(이것은 PWM 램프 신호로서 지칭됨)를 발생시키기 위해 전류 감지 신호를 보정 램프 신호와 합산할 수 있다. PWM 램프 신호는 PWM 비교기(118)의 입력 단자로 전송될 수 있고, PWM 비교기(118)에서 PWM 램프 신호는 에러 증폭기(120)로부터 수신된 PWM 제어 신호와 비교된다. PWM 제어 신호(혹은 수정된 전류 감지 신호)를 전류 감지 회로(124)로부터의 전류 감지 신호와 직접 비교하는 것이 아니라 합산기(126)로부터의 PWM 램프 신호와 비교함으로써, 전류 모드 스위칭 조절기(100)의 불안정한 동작은 감소될 수 있다.
도 6은 클럭 신호(CLK), 설정(SET) 신호, PWM 제어 신호, PWM 램프 신호, 및 재설정(RESET) 신호의 그래프를 보여준다. 클럭 신호(CLK)는 시간 주기(time period)(T)에 걸쳐 하이 값(high value)과 로우 값(low value) 사이를 진동할 수 있다. 설정 신호는 클럭 신호(CLK)의 상승 에지에서 펄싱(pulsing)될 수 있다. 설정(SET) 신호가 펄싱될 때, PWM 램프 신호는 PWM 제어 신호의 레벨까지 증가 혹은 램프업할 수 있다. PWM 램프 신호의 레벨이 PWM 제어 신호의 레벨에 도달한 경우, PWM 비교기(118)는 재설정(RESET) 신호를 출력할 수 있다. 설정(SET) 신호와 재설정(RESET) 신호 간의 시간 차이(Δt)는 듀티 싸이클(D)을 결정할 수 있다.
일부 구성에 있어서, 복수의 스위칭 신호들이 스위칭 회로 내의 복수의 스위치들에 출력될 수 있다. 스위치들 중 일부 스위치들은 인덕터 전류(IL)의 램프업 부분을 제어 혹은 결정하기 위해 "턴온"될 수 있고, 반면 다른 스위치들은 "턴오프"될 수 있다. 유사하게, 스위치들 중 일부 스위치들은 인덕터 전류(IL)의 램프다운 부분을 제어 혹은 결정하기 위해 "턴온"될 수 있고, 반면 다른 스위치들은 "턴오프"될 수 있다. 이러한 구성에 있어서, 듀티 싸이클(D)은 인덕터 전류(IL)의 램프업 부분에 대응하는 스위칭 신호들의 듀티 싸이클들을 나타낼 수 있거나, 혹은 인덕터 전류(IL)의 램프업 부분에 대해 스위치들을 "턴온"시키는 스위칭 신호의 듀티 싸이클들을 나타낼 수 있다.
앞서 설명된 바와 같이, 50%를 초과하는 듀티 싸이클들에 대해 불안정성이 일어날 수 있다. 즉, PWM 신호들의 듀티 싸이클들이 50%보다 작거나 혹은 50%와 동일한 경우, 기울기 보정을 사용하여 전류 감지 신호를 수정하는 것은 불필요할 수 있다. 더욱이, 50%보다 작거나 혹은 50%와 같은 듀티 싸이클들을 갖는 전류 감지 신호들에 기울기 보정을 수행하는 것은 결과적으로 과보정(over compensation)을 행하는 것일 수 있고, 이것은 또한 불안정성을 일으킬 수 있다. 이처럼, 50%보다 작거나 50%와 같은 듀티 싸이클들에 대해서는 기울기 보정을 피하거나 혹은 기울기 보정을 최소화시키는 것이 바람직할 수 있다. 선형 기울기 보정 혹은 비-선형 2-차기울기 보정과 같은 일부 기울기 보정 기법들은 50%보다 작거나 혹은 50%와 같은 듀티 싸이클에 대해 기울기 보정을 적절히 최소화시킬 수 없고, 이것은 결과적으로 과보정 및 불안정성을 일으킬 수 있다.
안정된 동작을 위해, 기울기 보정 회로(102)는 이상적으로는 데이시 함수(Deisch function)로서 지칭되는 다음과 같은 수학적 함수에 따라 기울기 보정을 수행하고 보정 램프 신호를 출력한다.
Figure pct00002
여기서 Vramp(t)는 시간(t)의 함수로서 보정 램프 신호이고, Vout은 DC 출력 전압이고, T는 주기이고, Rs는 전류 감지 회로(124)와 관련된 기준 저항이고, L은 인덕터(105)의 인덕턴스 값이고,
Figure pct00003
는 50% 듀티 싸이클을 나타낸다. 전류 모드 스위칭 조절기(100)의 불안정한 동작을 최소화시키기 위해, 기울기 보정 회로(102)는 가능한한 데이시 함수와 유사하고 그리고/또는 데이시 함수에 근접하는 그러한 보정 램프 신호를 출력하는 것이 바람직할 수 있다.
조절기(100)의 기울기 보정 회로(102)는 보정 램프 신호를 발생시킬 수 있는바, 이러한 보정 램프 신호는 스위칭 회로(107)를 구동시키는 스위칭 신호들의 듀티 싸이클들에 의존하는 듀티-싸이클 의존성 신호이고 아울러 데이시 함수와 매우 유사한 신호이다. 특히, 보정 램프 신호의 출력 전압은 듀티-싸이클 의존성일 수 있는바, 즉, 시간 주기(Δt)에 걸쳐 출력 전압이 램프업하여 도달하려는 전압 레벨 혹은 진폭(VRMP)이 듀티 싸이클에 의존할 수 있다는 점, 듀티 싸이클의 함수로서 진폭(VRMP)의 곡선의 기울기가 듀티 싸이클에 의존할 수 있다는 점, 그리고 PWM 램프 신호의 출력 전압의 파형이 듀티 싸이클에 의존할 수 있다는 점에서, 듀티-싸이클 의존성일 수 있다.
인덕터 전류(IL)의 램프업 부분에 대응하는 듀티 싸이클을 갖는 스위칭 신호(예를 들어, 인덕터 전류(IL)의 램프업 부분을 제어하기 위해 스위치들을 "턴온"시키는 스위칭 신호)에 의존하는 출력 전압을 발생시키기 위해, 스위칭 신호에 비례하는 신호(예컨대, 스위칭 신호와 동일한 듀티 싸이클을 갖는 신호)가 입력으로서 기울기 보정 회로(102)에 인가될 수 있다. 사용되는 신호는 전류 모드 스위칭 조절기(100)에 대해 사용되는 스위칭 조절기의 토폴로지(예컨대, 도 2 내지 도 5에서 제시된 것들에 대응하는 그러한 토폴로지들)에 의존할 수 있다. 일부 구성에 있어서, 사용되는 신호는, 피드백 루프(128)에 의해 제시되는 바와 같이, 인덕터 및 스위칭 회로(104)에 의해 발생될 수 있다. 대안적 구성에서, 그 사용되는 신호는 PWM 제어 회로(116), 구동기 회로(110), 그리고/또는 설정(SET) 신호 및 재설정(RESET) 신호의 사용으로부터 직접적으로 발생될 수 있다. 다양한 구성이 가능하다.
도 7은 도 1에 제시된 전류 모드 스위칭 조절기(100)가 스텝-다운(벅) 조절기 토폴로지를 갖는 블록도를 보여준다. 예시적 전류 모드 스위칭 벅 조절기(700)는 입력 전압(VIN)보다 작은 DC 출력 전압(VOUT)을 발생시키도록 구성될 수 있다. 일 예에서, DC 입력 전압은 3.3 볼트(V)일 수 있고 DC 출력 전압은 1.1 V일 수 있다(하지만, 다른 전압 레벨을 갖는 다른 타입의 스텝-다운 변환이 수행될 수 있음).
인덕터(L)는 출력 전압(VOUT)을 발생 및 유지시키기 위해 전류(IL)를 출력(103)에 전달할 수 있다. 인덕터(L)를 통해 출력(103)으로 전달되는 평균 전류(IL)는 출력(103)에서의 출력 전류와 동일할 수 있거나 혹은 실질적으로 동일할 수 있다. 인덕터(L)의 하나의 말단은 조절기(700)의 출력(103)에 연결될 수 있고, 인덕터(L)의 반대쪽 말단은 스위칭 회로(107) 내의 노드(node)(SW)에 연결될 수 있다.
예시적 전류 모드 벅 조절기(700)에 대한 스위칭 회로(107)는 제 1 스위치(704) 및 제 2 스위치(706)를 포함할 수 있다. 제 1 스위치(704) 및 제 2 스위치(706)는 예를 들어, 양극성 접합 트랜지스터(BJT)들 혹은 전계-효과 트랜지스터(FET)들(예컨대, 금속-산화막-반도체 전계-효과 트랜지스터(MOSFET)들)과 같은 다양한 타입의 트랜지스터들일 수 있다. 예시적 전류 모드 벅 조절기(700)에서, 제 1 스위치(704)는 p-채널 금속-산화막-반도체(PMOS) 트랜지스터이고, 제 2 스위치(706)는 n-채널 MOS(NMOS) 트랜지스터이다(하지만, 다른 타입의 스위치들이 사용될 수 있음). PMOS 트랜지스터(704)의 소스 단자는 조절기(700)에 DC 입력 전압(VIN)을 공급하는 입력 노드(108)에 연결될 수 있고, PMOS 트랜지스터(704)의 드레인 단자는 노드(SW)에 연결될 수 있다. NMOS 트랜지스터(706)의 드레인 단자는 PMOS 트랜지스터(704)의 드레인 단자 및 노드(SW)에 연결될 수 있고, NMOS 트랜지스터(706)의 소스 단자는 그라운드(GND)에 연결될 수 있으며, 그라운드(GND)는 제로(zero)의 전압 전위를 가질 수 있거나 혹은 실질적으로 제로 볼트의 전압을 가질 수 있다.
PMOS 트랜지스터(704) 및 NMOS 트랜지스터(706)는 각각 "온" 상태와 "오프" 상태 간의 스위칭을 행할 수 있다. "온" 상태에서, 트랜지스터들(704, 706)은 상대적으로 낮은 저항을 나타낼 수 있으며, 이에 따라 비례적으로 큰 전류 양이 드레인 단자와 소스 단자 간에 흐를 수 있다. 대안적으로, 트랜지스터들(704, 706)이 "오프" 상태에 있을 때, 이들은 상대적으로 무한대의 저항 값을 나타낼 수 있고, 드레인 단자와 소스 단자 간에는 전류가 흐르지 않을 수 있다.
PMOS 트랜지스터(704)와 NMOS 트랜지스터(706)는 노드(SW)에서 전압 신호(VSW)를 발생시키기 위해 함께 동작하여 "온" 상태 및 "오프" 상태로 스위칭을 행할 수 있다. 함께 동작하여 스위칭을 행함으로써, 전압(VSW)은 로직 "하이" 값(이것은 로직 "하이"로서 지칭됨)에 대응하는 전압 레벨과 로직 "로우" 값(이것은 로직 "로우"로서 지칭됨)에 대응하는 전압 레벨 사이에서 진동할 수 있거나 혹은 스위칭할 수 있다. 로직 "하이" 및 로직 "로우"에 대응하는 전압 레벨들은 하이 레벨과 로우 레벨 간의 논리적 관련성 혹은 로직 관계를 나타내기 위해 사용되며, 이것은 임의의 특정 세트의 전압 레벨들 혹은 값들로 한정되는 것임을 의미하지 않으며 또는 로직 동작으로부터 발생되는 것만을 의미하지 않는다. PMOS 트랜지스터(704)가 "온" 상태에 있고, NMOS 트랜지스터(606)가 "오프" 상태에 있을 때, 노드(SW)에서 발생되는 전압(VSW)은 로직 "하이" 전압 레벨을 가질 수 있다. 대안적으로, PMOS 트랜지스터(104)가 "오프" 상태에 있고, NMOS 트랜지스터(106)가 "온" 상태에 있을 때, 노드(SW)에서 발생되는 전압(VSW)은 로직 "로우" 전압 레벨을 가질 수 있다. 노드(SW)에서의 로직 "하이" 전압 레벨은 DC 입력 전압(VIN)의 전압의 양에 의해 결정될 수 있으며, PMOS 트랜지스터(104)에 걸친 임의의 전압 강하만큼 더 작고, 그리고 로직 "로우" 전압 레벨은 그라운드(GND)에 있을 수 있거나 혹은 거의 그라운드(GND)에 있을 수 있으며, NMOS 트랜지스터(106)에 걸친 임의의 전압 강하만큼 더 높다.
예시적 전류 모드 벅 조절기(700)의 구동기 회로(110)는 전압 신호(VSW)의 로직 "하이" 전압 레벨 및 로직 "로우" 전압 레벨을 발생시키기 위해 PMOS 트랜지스터(704) 및 NMOS 트랜지스터(706)에 스위칭 신호를 출력할 수 있다. 특히, 구동기 회로(110)는 PMOS 구동기 회로(712)를 포함할 수 있고, PMOS 구동기 회로(712)는 PMOS 트랜지스터(704)를 "턴온" 및 "턴오프"시키기 위해 PMOS 트랜지스터(704)의 게이트 단자에 인가되는 스위칭 신호를 출력할 수 있다. 추가적으로, 구동기 회로(110)는 NMOS 구동기 회로(714)를 포함할 수 있고, NMOS 구동기 회로(714)는 NMOS 트랜지스터(706)를 "턴온" 및 "턴오프"시키기 위해 NMOS 트랜지스터의 게이트 단자에 인가되는 스위칭 신호를 출력할 수 있다. 일부 예시적 구성에서, 스위칭 신호들은 관련된 듀티 싸이클들을 갖는 펄스 폭 변조(PWM) 신호들일 수 있다(하지만, 다른 타입의 스위칭 신호들이 사용될 수 있음).
PMOS 구동기 회로(712)와 NMOS 구동기 회로(714)는 함께 협력하여 PMOS 트랜지스터(712)와 NMOS 트랜지스터(174)를 "턴온" 및 "턴오프"시키기 위해 스위칭 신호들을 출력할 수 있고 이에 따라 전압(VSW)에 대해 로직 "하이" 전압 레벨 및 로직 "로우" 전압 레벨이 발생되게 된다. 특히, PMOS 구동기 회로(712) 및 NMOS 구동기 회로(714)는, PMOS 트랜지스터(704)가 "온" 상태일 때 NMOS 트랜지스터(706)는 "오프" 상태가 되어 전압(VSW)에 대해 로직 "하이" 전압 레벨이 발생되도록 하기 위해, 아울러 NMOS 트랜지스터(706)가 "온" 상태일 때 PMOS 트랜지스터(70)는 "오프" 상태가 되어 전압(VSW)에 대해 로직 "로우" 전압 레벨이 발생되도록 하기 위해, 스위칭 신호들을 출력할 수 있다.
PMOS 구동기 회로(712)와 NMOS 구동기 회로(714)에 의해 출력되는 스위칭 신호들은 클럭 신호(CLK)의 주기에 대응하는 주기(T)를 가질 수 있다. 추가적으로, 스위칭 신호들은, 앞에서 설명된 바와 같이, 설정(SET) 신호와 재설절(RESET) 신호 간의 시간 차이(Δt)에 대응하는 듀티 싸이클들을 가질 수 있다. PMOS 구동기 회로(712)에 의해 출력되는 스위칭 신호의 듀티 싸이클은 NMOS 구동기 회로(714)에 의해 출력되는 스위칭 신호의 듀티 싸이클과는 상이할 수 있으며, 또는 이들은 주기(T)의 상이한 부분들에 대응할 수 있는데, 왜냐하면 PMOS 트랜지스터(712)와 NMOS 트랜지스터(714)는 전압(VSW)의 상이한 전압 레벨들을 발생시키기 위해 번갈아 가며 "온" 상태 및 "오프" 상태가 될 수 있기 때문이다. 예로서, 만약 PMOS 구동기 회로에 의해 출력되는 스위칭 신호의 듀티 싸이클이 40%라면, PMOS 트랜지스터(704)는 클럭 주기의 40%에 대해서는 "온" 상태일 수 있고, 클럭 주기의 60%에 대해서는 "오프" 상태일 수 있다. 이에 대해, NMOS 구동기 회로(714)에 의해 출력되는 스위칭 신호의 듀티 싸이클은 60%일 수 있는데, 이에 따라 PMOS 트랜지스터(704)가 "오프" 상태에 있는 클럭 주기의 60%에 대해서는 NMOS 트랜지스터(706)는 "온" 상태에 있게 되고, PMOS 트랜지스터가 "온" 상태에 있는 클럭 주기의 40%에 대해서는 "온" 상태에 있게 된다. 다양한 구성이 가능하다.
노드(SW)에서의 전압 신호(VSW)의 듀티 싸이클은 PMOS 트랜지스터(704)에 인가되는 스위칭 신호의 듀티 싸이클에 대응할 수 있다. PMOS 트랜지스터(704)가 "온" 상태일 때, 전압(VSW)은 로직 "하이"인 전압 레벨을 가지며, PMOS 트랜지스터(704)가 "오프" 상태일 때, 전압(VSW)은 로직 "로우"인 전압 레벨을 갖는다. 앞서의 방정식 (1)을 사용하면, 스위칭 싸이클이 듀티 싸이클(D)을 갖는 경우, PMOS 트랜지스터(704)는 주기(T)에 걸쳐 지속시간(Δt) 동안 "온" 상태일 수 있으며, 이것은 또한 전압 신호(VSW)로 하여금 지속시간(Δt)에 걸쳐 로직 "하이" 전압 레벨을 갖게 한다.
추가적으로, 전압(VSW)의 전압 레벨들은 전류 흐름의 램프업 부분과 램프다운 부분을 결정할 수 있다. 전압(VSW)이 로직 "하이" 전압 레벨을 가질 때, 인덕터(L)를 통해 흐르는 전류(IL)는 선형으로 증가 혹은 "램프업"할 수 있다. 대안적으로, 전압(VSW)이 로직 "로우"일 때, 전류(IL)는 선형으로 감소 혹은 "램프다운"할 수 있다. 로직 "하이" 및 로직 "로우" 전압 레벨들에 근거하여, 전류(IL)는 최대 전류 값(IL(max))과 최소 전류 값(IL(min)) 사이에서 램프업 및 램프다운할 수 있다.
인덕터 전류(IL)는 클럭 신호(CLK)의 연속적인 주기들(T)에 걸쳐 램프업할 수 있고 그 다음에 램프다운할 수 있다. 인덕터 전류(IL)가 램프업하는 주기(T)의 일부분은 PMOS 트랜지스터(704)에 인가되는 스위칭 신호의 듀티 싸이클에 대응 및/또는 비례할 수 있다. 즉, PMOS 트랜지스터(704)에 인가되는 스위칭 신호의 듀티 싸이클은 PMOS 트랜지스터가 얼마나 오랫동안 "온" 상태에 있는지를 결정하는데, 이것은 전압(VSW)이 얼마나 오랫동안 로직 "하이" 상태에 있는지를 결정하고, 이것은 또한 주기(T)에 걸쳐 인덕터 전류(IL)의 (기울기 및 지속시간을 포함하는) 램프업 부분을 결정한다.
도 7에 제시되는 예시적인 전류 모드 벅 조절기(700)는 인덕터 전류(IL)의 램프업 부분에 대응 및/또는 비례하는 듀티 싸이클을 갖는 입력 신호를 수신함으로써 듀티-싸이클 의존성 기울기 보정 신호를 발생시킬 수 있다. 도 7에 제시되는 예시적인 벅 조절기(700)에서, 전압 신호(VSW)는 기울기 보정 회로(102)에 대한 입력으로서 사용될 수 있는데, 왜냐하면 전압(VSW)은 인덕터 전류(IL)를 램프업시키기 위해 PMOS 트랜지스터를 "턴온"시키는 스위칭 신호의 듀티 싸이클에 대응하는 그러한 듀티 싸이클을 갖기 때문이다. 대안적 구성에서, 전압 신호(VSW)와는 다른 신호들이 사용될 수 있다(이러한 신호들은 인덕터 전류(IL)의 램프업 부분에 대응 및/또는 비례하는 듀티 싸이클을 가짐).
도 8은 기울기 보정 회로(102)의 도식적 도면을 보여준다. 기울기 보정 회로(102)는 전류원(current source)(I0)을 포함할 수 있는바, 전류원(I0)은 초기 전류를 발생시켜 커패시터(CR)가 충전되게 하고 이에 따라 전압(VR)이 발생되도록 한다. 추가적으로, 기울기 보정 회로는 전류 미러링 기법들을 사용하는 전류 미러링 회로를 포함할 수 있고, 이에 따라 제 1 전류(I1)를 발생시켜 보정 램프 신호의 출력 전압(VRMP)(즉, 기울기 보정 회로(102)의 출력)이 발생되게 할 수 있으며, 출력 전압(VRMP)은 커패시터(CR) 양단의 전압(VR)에 근거할 수 있다. 커패시터(CR)는 단일 커패시터, 복수의 커패시터들, 및/또는 다른 타입의 용량성 혹은 저장 디바이스들 혹은 컴포넌트들을 포함할 수 있는바, 이들은 전하를 저장하거나 방전시키도록 구성되며 저장된 전하에 비례하여 전압을 발생시키도록 구성된다. 제 1 전류(I1)는 출력 전압(VRMP)을 발생시키기 위해 기울기 보정 회로의 출력에 공급될 수 있다. 출력은 제 1 전류(IR)의 수신시 출력 전압(VRMP)을 발생시키기 위해 출력 저항기(RRMP)와 같은 출력 부하를 포함할 수 있다(하지만, 다른 타입의 출력 부하들이 사용될 수 있음). 커패시터(CR) 양단의 전압(VR)은 시간의 함수로서 0% 내지 100%의 듀티 싸이클들의 범위에 대해 데이시 함수와 매우 유사한 전압(VRMP)을 생성할 수 있다.
기울기 보정 회로(102)는, 제 1 전류(I1)를 발생시켜 출력 저항기(RRMP)에 공급하는 적어도 하나의 제 1 트랜지스터(Q1)를 포함할 수 있다. 일 예에서, 제 1 트랜지스터(Q1)는 PMOS 트랜지스터일 수 있다. 제 1 PMOS 트랜지스터(Q1)의 드레인 단자는 저항기(RRMP)에 연결될 수 있고, 제 1 PMOS 트랜지스터(Q1)의 소스 단자는 전압원(voltage source)(Vcc)에 연결될 수 있다. 일부 예들에서, 전압원(Vcc)은 DC 입력 전압(VIN)과 동일할 수 있거나 DC 입력 전압(VIN)과 공통일 수 있다(하지만, VIN과는 다른 전압들이 전압원(Vcc)에 대해 사용될 수 있음). 제 1 PMOS 트랜지스터(Q1)의 소스 단자로부터 드레인 단자로 흐르는 전류는 제 1 PMOS 트랜지스터(Q1)를 통해 흐르는 제 1 전류(I1)와 동일할 수 있거나 혹은 실질적으로 동일할 수 있다.
전압(VR)에 근거하는 제 1 전류(I1)를 발생시키기 위해, 전압(VR)은 제 2 전류(I2)로 변환되고, 그 다음에 이것은 전류 미러링 회로를 사용하여 미러링되어 전류 미러링이 수행되게 된다. 특히, 기울기 보정 회로(102)는 전압(VR)을 제 2 전류(I2)로 변환하기 위해 전압-대-전류 변환기(802)를 포함할 수 있다. 전압-대-전류 변환기(802)는 노드(801)에 연결되는 제 1 입력을 가질 수 있고, 제 1 입력은 전압(VR)을 수신한다. 일부 예시적 구성에서, 전압-대-전류 변환기(802)는 제 2 입력을 포함할 수 있고, 제 2 입력은 그라운드(GND)에 연결될 수 있다. 전압-대-전류 변환기(802)는 관련된 상호컨덕턴스(transconductance)(gm)를 가질 수 있고, 상호컨덕턴스(gm)는 전압-대-전류 변환기(802)의 입력 전압에서의 변화에 대한 출력 전류에서의 변화의 비율을 결정할 수 있다. 전압-대-전류 변환기(802)의 출력은 제 2 전류(I2)일 수 있고, 제 2 전류(I2)는 전압(VR)과 그 관련된 상호컨덕턴스(gm)의 곱(product)과 동일할 수 있고 그리고/또는 이러한 곱에 비례할 수 있다.
제 2 전류(I2)는 음의 극성을 가질 수 있고, 이에 따라 제 2 전류(I2)는 전압-대-전류 변환기(802)의 출력을 향해 흐르게 된다. 결과적으로, 제 1 전류(I1)가 제 1 PMOS 트랜지스터(Q1)로부터 출력 저항기(RRMP)로 흐를 수 있다.
기울기 보정 회로(102)는, 제 2 전류(I2)를 공급하기 위해 전압-대-전류 변환기(802)의 출력에 연결되는 적어도 하나의 제 2 트랜지스터(Q2)를 포함할 수 있다. 제 2 전류(I2)는 제 2 트랜지스터(Q2)로부터 전압-대-전류 변환기(702)의 출력으로 흐를 수 있다. 하나의 예시적 실시예에서, 제 2 트랜지스터(Q2)는 PMOS 트랜지스터일 수 있으며, 이러한 트랜지스터의 드레인 단자는 전압-대-전류 변환기(702)의 출력에 연결된다. 제 2 PMOS 트랜지스터(Q2)의 소스 단자는 전압원(Vcc)에 연결될 수 있고, 소스 단자로부터 드레인 단자로 흐르는 전류는 제 2 전류(I2)와 동일할 수 있거나 혹은 실질적으로 동일할 수 있다.
제 2 전류(I2)에 대해서 제 1 전류(I1)를 미러링하기 위해, 제 1 트랜지스터(Q1)와 제 2 트랜지스터(Q2)가 전류 미러링 회로로서 구성될 수 있으며, 이러한 전류 미러링 회로에서 제 2 PMOS 트랜지스터(Q2)의 게이트 단자와 제 1 PMOS 트랜지스터(Q1)의 게이트 단자는 모두 제 2 트랜지스터(Q2)의 드레인 단자에 연결될 수 있다. 결과적으로, 제 2 PMOS 트랜지스터(Q2)의 게이트-대-드레인 전압은 제로 볼트일 수 있고, 제 1 PMOS 트랜지스터(Q1)와 제 2 PMOS 트랜지스터(Q2)의 게이트-대-소스 전압들은 동일할 수 있고, 이것은 제 2 PMOS 트랜지스터(Q2)에 의해 공급되는 제 2 전류(I2)에 대해서 제 1 PMOS 트랜지스터(Q1)에 의해 공급되는 제 1 전류(I1)를 미러링시킬 수 있다. 이와 같이 미러링됨으로써, 제 1 전류(I1)는 제 2 전류(I2)와 동일한 크기 혹은 실질적으로 동일한 크기를 가질 수 있다. 추가적으로 혹은 대안적으로, 이와 같이 미러링됨으로써, 제 1 전류(I1)는 제 2 전류(I2)에 비례할 수 있다. 이러한 비례는 제 1 트랜지스터(Q1)와 제 2 트랜지스터(Q2)의 하나 이상의 특성들의 하나 이상의 비율들에 근거할 수 있다. 하나의 특성은 제 1 트랜지스터(Q1)와 제 2 트랜지스터(Q2)의 크기(예컨대, 게이트 폭)일 수 있다. 또 하나의 다른 특성은 트랜지스터들의 개수일 수 있다. 예를 들어, 제 1 트랜지스터(Q1) 및/또는 제 2 트랜지스터(Q2)는 단일 트랜지스터을 포함할 수 있거나 병렬로 연결된 복수의 트랜지스터들을 포함할 수 있다. 제 1 전류(I1)의 전류의 양은 제 2 트랜지스터(Q2)의 크기에 대한 제 1 트랜지스터(Q1)의 크기의 비율에 비례할 수 있거나, 제 2 트랜지스터(Q2)의 개수에 대한 제 1 트랜지스터(Q1)의 개수의 비율에 비례할 수 있거나, 혹은 이들의 어떤 조합에 비례할 수 있다.
노드(801)에서 커패시터(CR) 양단의 전압(VR)은 커패시터(CR)에 공급되는 한 쌍의 전류들로부터 발생될 수 있다. 한 쌍의 전류들은 전류원(704)으로부터 공급되는 정전류(I0)와, 그리고 제 2 전류(I2)에 대해서 미러링되거나 혹은 제 2 전류(I2)에 비례하는 제 3 전류(I3)를 포함할 수 있다. 도 8에서 제시되는 바와 같이, 제 3 전류(I3)는 정전류원(constant current source)(804)으로부터의 정전류(I0)와 예를 들어, 회로 노드(A)에서 결합될 수 있고, 결합된 전류는 전압(VR)을 발생시키기 위해 커패시터(CR)에 공급될 수 있다.
제 2 전류(I2)에 대해서 제 1 전류(I1)를 미러링하기 위해 사용된 전류 미러링 기법들과 유사한 전류 미러링 기법들을 사용하여 제 2 전류(I2)에 대해서 제 3 전류(I3)가 미러링될 수 있다. 특히, 제 3 전류(I3)를 발생시키기 위해 기울기 보정 회로(802) 내의 전류 미러링 회로의 일부로서 적어도 하나의 제 3 트랜지스터(Q3)가 포함될 수 있다. 제 3 트랜지스터(Q3)의 드레인 단자는 노드(801)에서 커패시터(CR)에 연결될 수 있고, 소스 단자는 전압원(Vcc)에 연결될 수 있다. 제 3 전류(I3)는 제 3 PMOS 트랜지스터(Q3)의 소스 단자와 드레인 단자를 통해 흐르는 전류와 동일할 수 있거나 혹은 실질적으로 동일할 수 있다. 추가적으로, 제 3 트랜지스터(Q3)의 게이트 단자는 제 2 트랜지스터(Q2)의 드레인 단자에 연결될 수 있고, 이에 따라 제 3 PMOS 트랜지스터(Q3)의 게이트-대-소스 전압은 제 2 PMOS 트랜지스터(Q2)의 게이트-대-소스 전압과 동일하게 되고, 제 3 전류(I3)는 제 2 전류(I2)에 대해서 미러링된다. 제 1 전류(I1)에 대해 발생된 전류의 양과 유사하게, 제 3 전류(I1)의 양은 제 2 트랜지스터(Q2)와 제 3 트랜지스터(Q3)의 크기 및/또는 개수에 근거하여 제 2 전류(I2)와 동일할 수 있고 그리고/또는 제 2 전류(I2)에 비례할 수 있다. 즉, 제 3 전류(I3)의 전류의 양은 제 2 트랜지스터(Q2)의 크기에 대한 제 3 트랜지스터(Q3)의 크기의 비율에 비례할 수 있거나, 제 2 트랜지스터(Q2)의 개수에 대한 제 3 트랜지스터(Q3)의 개수의 비율에 비례할 수 있거나, 혹은 이들의 어떤 조합에 비례할 수 있다.
I0과 제 2 전류(I2)의 미러링된 형태(즉, 제 3 전류(I3))로 커패시터(CR)를 충전함으로써, 커패시터(CR)에 걸쳐 발생되는 전압(VR)은 제 2 전류(I2)에 적어도 부분적으로 근거할 수 있거나 혹은 의존할 수 있다. 이러한 방식으로, 기울기 보정 회로(102)는 피드백 시스템을 포함하며, 이러한 피드백 시스템에서, 커패시터(CR)에 걸쳐 발생된 전압(VR)은 전압-대-전류 변환기(802)에 피드백되고, 이것은 제 2 전류(I2)를 발생시키며, 그 다음에 제 2 전류(I2)는 제 3 전류(I3)를 발생시키고, 제 3 전류(I3)는 커패시터(CR)에 공급되어 전압(VR)이 발생되게 된다. 이처럼, 전압(VR)은 전압-대-전류 변환기(802)의 상호컨덕턴스(gm)에 근거할 수 있거나 혹은 의존할 수 있을 뿐만 아니라 제 2 전류(I2) 및 제 3 전류(I3)를 발생시키고 공급하는 제 2 트랜지스터(Q2) 및 제 3 트랜지스터(Q3)의 개수들 간의 비율 및/또는 크기들 간의 비율에 근거할 수 있거나 혹은 의존할 수 있다.
기울기 보정 회로(102)는 풀-다운 회로를 포함할 수 있는데, 풀-다운 회로는 전압 신호(VSW)에 근거하여 "로우" 로직 레벨에 대응하는 로우 레벨까지 전압(VR)을 풀다운시키도록 구성된다. 풀-다운 회로에 의해 풀다운되는 로직 "로우" 레벨은 전압(VSW)의 로직 "로우" 레벨에 대응 및/또는 비례할 수 있다. 하나의 예시적 구성에서, 풀-다운 회로는 커패시터(CR)와 병렬로 연결되는 풀-다운 트랜지스터(QPD)를 포함할 수 있다(하지만, 다른 풀-다운 트랜지스터들이 사용될 수 있음). 풀-다운 트랜지스터(QPD)는 "온" 상태와 "오프" 상태 간의 스위칭을 행할 수 있다. "온" 상태에서, 풀-다운 트랜지스터(QPD)는 상대적으로 낮은 저항을 가질 수 있으며 그리고/또는 단락 회로처럼 보일 수 있다. 결과적으로, "온" 상태에서, 풀-다운 트랜지스터(QPD)는 전압(VR)을 낮은 전압 레벨까지(예컨대, 그라운드 혹은 대략 제로 볼트까지 그리고/또는 로직 "로우" 레벨까지) "풀다운"시킬 수 있다. 대안적으로, "오프" 상태에서, 풀-다운 트랜지스터(QPD)는 상대적으로 높은 혹은 무한대의 저항을 가질 수 있으며 그리고/또는 개방 회로처럼 보일 수 있다. 결과적으로 풀-다운 트랜지스터(QPD)가 "오프" 상태일 때, 전압(VR)은 노드(701)에서 커패시터(CR)에 공급되는 전류들(I0 및 I3)에 의존할 수 있다.
풀-다운 트랜지스터(QPD)는 전압 신호(VSW)의 역전압(inverse voltage)(
Figure pct00004
로서 표시됨)을 수신할 수 있다. 역전압 신호(
Figure pct00005
)가 로직 "하이"일 때, 풀-다운 트랜지스터(QPD)는 "온" 상태일 수 있으며, 이것은 또한 전압(VR)을 로우 레벨까지 풀다운시킬 수 있다. 대안적으로, 역전압 신호(
Figure pct00006
)가 로직 "로우"일 때, 풀-다운 트랜지스터(QPD)는 "오프" 상태일 수 있으며, 이것은 또한 전압(VR)이 전류들(I0 및 IB)에 의존하도록 할 수 있으며 그리고/또는 전류들(I0 및 IB)에 의해 결정되도록 할 수 있다.
이러한 방식으로, 전압 신호(VSW)가 로직 "하이"인 경우, 그리고 전류(IL)의 증가하는 양(즉, 전류(IL)의 램프업 부분)이 출력(103)에 공급되고 있는 경우, 커패시터(CR)에 걸쳐 발생되는 전압(VR)은 전류들(I0 및 I3)에 의존할 수 있다. 앞서 설명된 바와 같이, 전압 신호(VSW)는 지속시간(Δt)에 걸쳐 로직 "하이" 값을 가질 수 있다. 지속시간(Δt)은 PMOS 트랜지스터(702)(도 7)를 구동시키는 스위칭 신호의 듀티 싸이클(D)(즉, 인덕터 전류의 램프업 부분에 대응하는 듀티 싸이클) 및 클럭 신호(CLK)의 주기(T)에 의존하기 때문에, 전압(VR)은 클럭 신호(CLK)의 주기(T) 및 듀티 싸이클(D)에 의존할 수 있다.
커패시터(CR) 양단의 전압(VR)이 지속시간(Δt)에 걸쳐 증가하여 도달하려는 전압 레벨은 다음과 같은 방정식에 의해 수학적으로 표현될 수 있다.
Figure pct00007
여기서 C는 커패시터(CR)의 커패시턴스를 나타내고, I0은 정전류원(804)으로부터의 전류를 나타내며, m3은 제 3 트랜지스터(Q3)의 크기 및/또는 개수를 나타내고, m2은 제 2 트랜지스터(Q2)의 크기 및/또는 개수를 나타내고, T는 클럭 신호(CLK)의 주기를 나타내고, 그리고 D는 PMOS 트랜지스터(704)를 구동시키는 스위칭 신호의 듀티 싸이클을 나타낸다. 추가적으로, 보정 램프 신호의 전압(VRMP)(즉, 기울기 보정 회로(102)의 출력)은 전압(VR)에 의존하기 때문에, 보정 램프 신호의 전압(VRMP)은 또한 듀티-싸이클 의존성일 수 있다. 전압(VRMP)은 출력 저항(RRMP)을 통해 흐르는 전류(IR)의 흐름에 의해 발생된 전압일 수 있으며, 다음과 같은 방정식으로 표현될 수 있다.
Figure pct00008
제 1 전류(I1)는 전압(VR)으로부터 발생된 제 2 전류(I2)의 미러링된 형태이기 때문에, 전압(VRMP)은 전압(VR)이 의존하고 있는 그러한 인자들에 의존할 수 있는바, 여기에는 커패시터(CR)의 커패시턴스, 정전류원(704)의 전류(I0), 전압-대-전류 변환기(702)의 상호컨덕턴스(gm), 제 2 트랜지스터(Q2)와 제 3 트랜지스터(Q3)의 개수들 간의 비율 및/또는 크기들 간의 비율 중 하나 이상의 비율, 클럭 신호(CLK)의 주기, 그리고 PMOS 트랜지스터(704)를 구동시키는 스위칭 신호의 듀티 싸이클이 포함된다. 전압(VRMP)은 또한 출력 저항기(RRMP)의 저항에 의존할 수 있을 뿐만 아니라, 제 1 트랜지스터(Q1)와 제 2 트랜지스터(Q2)의 개수들 간의 비율 및/또는 크기들 간의 비율 중 하나 이상의 비율에 의존할 수 있다. 전압(VRMP)이 지속시간(Δt)에 걸쳐 램프업하여 도달하려는 전압 레벨은 다음과 같은 방정식에 의해 수학적으로 표현될 수 있다.
Figure pct00009
여기서, RRMP는 출력 저항기(RRMP)의 저항을 나타내고, m1은 제 1 트랜지스터(Q1)의 크기 및/또는 개수를 나타낸다.
추가적으로 VRMP의 전압 레벨은 전압(VSW)이 로직 "하이" 레벨과 로직 "로우" 레벨에 있을 때 그 레벨들 간에 차별화될 수 있는바, 이것은 다음과 같은 방정식에 의해 수학적으로 표현될 수 있다.
Figure pct00010
도 9는 클럭 신호(CLK), 설정(SET) 신호, 재설정(RESET) 신호, 전압(VSW), 역전압(
Figure pct00011
), 및 보정 램프 신호의 그래프를 보여준다. 도 9에서 제시되는 바와 같이, PMOS 트랜지스터(704)에 인가되는 스위칭 신호의 듀티 싸이클(D)은 앞서 설명된 바와 같이 설정(SET) 펄스와 재설정(RESET) 펄스 간의 지속시간(Δt)에 의해 결정된다. 지속시간(Δt) 동안, 전압(VSW)은 하이일 수 있고, 역전압(
Figure pct00012
)은 로우일 수 있으며, 이것은 인덕터 전류가 증가 혹은 램프업하도록 하고, 또한 보정 램프 신호가 증가 혹은 램프업하도록 한다. 지속시간(Δt)에 걸쳐, 보정 램프 신호의 전압은 방정식 (5)에서 설명된 바와 같이 전압 레벨(VRMP)까지 램프업할 수 있다. 재설정(RESET) 신호가 펄싱될 때, 전압(VSW)은 로우일 수 있고, 역전압(
Figure pct00013
)은 하이일 수 있으며, 이것은 인덕터 전류가 감소 혹은 램프다운하도록 하고, 또한 보정 램프 신호가 전압 로우 상태로 떨어지도록 한다. 지속시간(Δt)은 듀티 싸이클(D)에 의존하기 때문에, 보정 램프 신호의 출력 전압도 또한 듀티 싸이클에 의존한다. 즉, 출력 전압이 램프업하는 지속시간(Δt) 그리고 출력 전압이 전압 로우 상태로 유지되는 지속시간(T- Δt)은 듀티 싸이클(D)에 의존하고; 출력 전압이 Δt에 걸쳐 증가하여 도달하려는 진폭(VRMP)은 듀티 싸이클에 의존하고(듀티 싸이클이 감소함에 따라 진폭(VRMP)도 감소함); 그리고 듀티 싸이클의 함수로서 출력 전압(VRMP)의 진폭의 곡선의 기울기는 듀티 싸이클에 의존한다.
도 10은 기울기 보정 회로(102)의 출력 전압의 진폭(VRMP)을 (다른 타입의 기울기 보정 기법들을 사용하여 발생될 수 있는) 다른 기울기 보정 신호들과 비교한 그래프를 보여주며, 듀티 싸이클의 함수로서 표시되어 있다. 제 1 곡선(1002)은 선형의 고정된 일정한 기울기 보정 곡선을 보여준다. 제 2 곡선(1004)은 종래의 비-선형 혹은 2-차 기울기 보정 곡선을 보여준다. 제 3 곡선(1006)은 도 8에서 설명된 기울기 보정 회로(102)의 출력 전압의 진폭을 보여준다. 제 4 곡선(1008)은 데이시 함수의 곡선을 보여준다. 도 10에서 제시되는 바와 같이, 제 3 곡선(1006)에 의해 보여지는 바와 같은 기울기 보정 회로(102)의 출력은 듀티-싸이클 의존성으로 인해 50%와 동일한 혹은 50%보다 작은 듀티 싸이클들에 대해서 낮으며 혹은 작은 보정을 보여준다. 추가적으로, 도 10에서 제시되는 바와 같이, 제 3 곡선(1006)에 의해 보여지는 바와 같은 기울기 보정 회로(102)의 출력은 선형 보정 곡선(1002) 및 종래의 2-차 곡선(1004)과 비교해 데이시 함수와 더 가깝게 유사하다.
도 10에서 그래프적으로 제시되는 바와 같이, 기울기 보정 회로(102)의 출력 전압의 진폭(VRMP)의 곡선의 기울기는 듀티 싸이클(D)의 함수로서 변한다. 듀티-싸이클 의존성 기울기(SRMP(D))는 다음과 같은 방정식에 의해 수학적으로 표현될 수 있다.
Figure pct00014
도 11은 전류 모드 스위칭 조절기에 대한 기울기 보정을 수행하기 위해 사용되는 기울기 보정 회로에 대한 출력을 발생시키는 예시적인 방법(1100)의 흐름도를 보여준다. 블록(1102)에서, 제 1 전류 및 제 2 전류를 포함하는 한 쌍의 전류들이 저장 디바이스를 충전시키기 위해 저장 디바이스에 공급될 수 있다. 제 1 전류는 정전류원으로부터 공급될 수 있다. 제 2 전류는 전압-대-전류 변환기에 의해 발생되는 제 3 전류를 미러링시키는 전류 미러링 회로로부터 공급될 수 있고, 전압-대-전류 변환기에 대한 입력은 저장 디바이스에 걸쳐 발생된 전압이다.
블록(1104)에서는, 저장 디바이스에 걸쳐 발생된 전압을 로우 레벨(예컨대, 그라운드)까지 풀다운시키는 풀다운 회로에 의해, 펄스 웨이브 혹은 직사각형 웨이브 신호와 같은 관련된 주기를 갖는 스위칭 신호가 수신될 수 있다. 스위칭 신호는, 스위칭 모드 조절기의 인덕터를 통해 흐르는 인덕터 전류의 램프업 부분에 대응하는 듀티 싸이클에 따라, 로직 "하이" 레벨과 로직 "로우" 레벨에 대응하는 전압 레벨들 사이에서 진동할 수 있거나 혹은 스위칭할 수 있다. 스위칭 신호는 듀티 싸이클에 대응하는 주기의 제 1 지속시간에 걸쳐 풀다운 회로를 "턴오프"시킬 수 있고, 이에 따라 한 쌍의 전류들은 제 1 지속시간에 걸쳐 저장 디바이스를 충전하게 된다. 스위칭 신호는 해당 주기의 제 2 지속시간에 걸쳐 풀다운 회로를 "턴온"시킬 수 있고, 이에 따라 저장 디바이스에 걸쳐 있는 전압 레벨은 로직 로우에 대응하는 전압 레벨로 유지되게 된다.
블록(1106)에서는, 저장 디바이스에 공급되는 한 쌍의 전류들 및 풀다운 회로에 의해 풀다운되는 전압에 근거하여 저장 디바이스에 걸쳐 전압이 발생될 수 있다. 램프업 부분에 대응하는 듀티 싸이클에 따라 풀다운 회로가 "온" 상태 및 "오프" 상태로 스위칭하기 때문에, 전압은 듀티 싸이클에 의존할 수 있다.
블록(1108)에서, 저장 디바이스에 걸쳐 있는 전압이 전압-대-전류 변환기에 공급될 수 있고, 여기서 전압은 변환기의 관련된 상호컨덕턴스에 따라 제 3 전류로 변환된다. 블록(910)에서, 제 3 전류는 전류 미러링 회로로 미러링될 수 있고 이에 따라 제 2 전류가 발생되게 된다. 추가적으로, 블록(910)에서는, 미러링된 제 2 전류가 저장 디바이스에 공급될 수 있고 이에 따라 커패시터에 걸쳐 전압이 발생되게 된다.
블록(1112)에서, 제 3 전류는 전류 미러링 회로로 제 2 인스턴스(instance)에 미러링될 수 있고, 이에 따라 제 4 전류가 발생되게 된다. 미러링된 제 4 전류는 정전류원, 저장 디바이스의 커패시턴스, 전압-대-전류 변환기의 상호컨덕턴스, 전류 미러링 회로 내의 트랜지스터들 간의 비율들, 그리고 풀다운 회로에 의해 수신되는 스위칭 신호의 듀티 싸이클에 근거할 수 있다.
블록(1114)에서는, 미러링된 제 4 전류가 출력 부하에 공급될 수 있고, 이에 따라 기울기 보정 회로의 출력 전압이 발생되게 된다. 블록(1116)에서는, 기울기 보정 회로의 출력이 합산기 혹은 합산 회로에 전송될 수 있고, 이러한 합산 회로에서 출력은 인덕터에 공급되는 전류를 표시하는 전류 감지 신호와 합산될 수 있으며 이에 따라 기울기 보정이 수행되게 된다.
앞서의 상세한 설명은 실시예들이 취할 수 있는 선택된 형태들의 예시로서 이해되도록 의도된 것이지, 후속의 청구범위를 한정하도록 의도된 것이 아니다. 또한, 다음의 청구항들 중 일부는 임의의 컴포넌트가 특정 기능을 수행할 수 있도록 동작가능한 것 혹은 특정 태스크를 위해 구성된 것을 나타낼 수 있다. 이러한 것들이 한정적 제한사항들이 아님에 유의해야 한다. 청구범위에서 기재된 동작들은 임의의 순서로 수행될 수 있음에 또한 유의해야 한다(반드시 이들이 기재된 순서로 수행될 필요는 없음). 추가적으로, 본 명세서에서 설명되는 바람직한 실시예들 중 임의의 실시예의 임의의 실시형태는 단독으로 사용될 수 있거나, 혹은 서로 함께 결합되어 사용될 수 있다. 요약하면, 본 발명이 특정 실시예들을 참조하여 상당히 자세하게 설명되었지만, 다른 변형들이 가능하다. 따라서, 첨부되는 청구항들의 사상 및 범위는 본 명세서에 포함된 실시예들의 설명으로만 한정돼서는 안된다.

Claims (20)

  1. 전류 모드 스위칭 조절기(current mode switching regulator)의 기울기 보정(slope compensation)을 수행하기 위한 기울기 보정 회로(slope compensation circuit)로서, 상기 스위칭 조절기는 스위칭 회로를 포함하고, 상기 스위칭 회로는 출력 전압을 발생시키기 위해 인덕터(inductor)를 통해 흐르는 전류의 램프업(ramp up) 부분과 램프다운(ramp down) 부분의 흐름을 제어하고, 상기 스위칭 회로는 임의의 주기(period)를 갖는 스위칭 신호에 응답하며, 상기 주기는 상기 램프업 부분에 대응하는 제 1 지속시간 및 상기 램프다운 부분에 대응하는 제 2 지속시간을 포함하고, 상기 제 1 지속시간은 상기 스위칭 신호의 듀티 싸이클(duty cycle)에 비례하고, 상기 기울기 보정 회로는,
    전압을 발생시키도록 되어 저장 디바이스(storage device)와;
    상기 스위칭 신호의 상기 듀티 싸이클에 근거하여 상기 전압을 로직 로우(logic low)에 대응하는 레벨까지 풀다운(pull down)시키도록 되어 있는 풀다운 회로(pull down circuitry)와;
    상기 전압에 근거하여 제 1 전류를 발생시키도록 되어 있는 전압 대 전류 변환기(voltage-to-current converter)와; 그리고
    전류 미러링 회로(current mirror circuitry)를 포함하여 구성되며,
    상기 전류 미러링 회로는,
    상기 제 1 전류를 미러링시켜 제 2 전류를 발생시키고 상기 제 2 전류를 상기 전압의 발생을 위해 상기 저장 디바이스에 공급하도록 되어 있고, 그리고
    상기 제 1 전류를 미러링시켜 제 3 전류를 발생시키고 상기 제 3 전류를 기울기 보정 출력의 발생을 위해 상기 기울기 보정 회로의 출력에 공급하도록 되어 있는 것을 특징으로 하는 기울기 보정 회로.
  2. 제1항에 있어서,
    상기 전류 미러링 회로는 적어도 하나의 제 1 트랜지스터를 포함하고, 상기 제 1 트랜지스터는 상기 제 1 전류를 상기 전압 대 전류 변환기에 공급하도록 되어 있는 것을 특징으로 하는 기울기 보정 회로.
  3. 제2항에 있어서,
    상기 전류 미러링 회로는 또한 적어도 하나의 제 2 트랜지스터를 포함하고, 상기 제 2 트랜지스터는 상기 제 1 전류를 미러링시켜 상기 제 2 전류를 발생시키고 상기 제 2 전류를 상기 저장 디바이스에 공급하도록 되어 있는 것을 특징으로 하는 기울기 보정 회로.
  4. 제3항에 있어서,
    상기 전류 미러링 회로는 또한 적어도 하나의 제 3 트랜지스터를 포함하고, 상기 제 3 트랜지스터는 상기 제 1 전류를 미러링시켜 상기 제 3 전류를 발생시키고 상기 제 3 전류를 상기 기울기 보정 회로의 상기 출력에 공급하도록 되어 있는 것을 특징으로 하는 기울기 보정 회로.
  5. 제4항에 있어서,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 및 상기 제 3 트랜지스터 각각은 p-채널 금속 산화막 반도체(p-channel Metal-Oxide-Semiconductor, PMOS) 트랜지스터들을 포함하는 것을 특징으로 하는 기울기 보정 회로.
  6. 제1항에 있어서,
    상기 전압은 상기 스위칭 신호의 상기 주기의 상기 제 1 지속시간 동안 상기 제 2 전류에 근거하는 것을 특징으로 하는 기울기 보정 회로.
  7. 제6항에 있어서,
    상기 풀다운 회로는 상기 스위칭 신호의 상기 주기의 상기 제 2 지속시간 동안 응답하여 상기 전압을 상기 로우 레벨까지 풀다운시키도록 되어 있는 것을 특징으로 하는 기울기 보정 회로.
  8. 제6항에 있어서,
    상기 기울기 보정 회로는 또한 상기 저장 디바이스에 제 4 전류를 공급하도록 되어 있는 정전류원(constant current source)을 포함하고, 상기 전압은 또한 상기 제 1 지속시간 동안 상기 제 4 전류에 근거하는 것을 특징으로 하는 기울기 보정 회로.
  9. 제1항에 있어서,
    상기 전압 대 전류 변환기는 관련된 상호컨덕턴스(transconductance)를 가지며, 상기 저장 디바이스에 걸쳐 발생되는 상기 전압은 상기 관련된 상호컨덕턴스에 근거하는 것을 특징으로 하는 기울기 보정 회로.
  10. 제1항에 있어서,
    상기 기울기 보정 회로의 상기 출력은 상기 제 1 지속시간 동안 임의의 전압 레벨까지 증가하는 전압을 가지며, 상기 전압은 아래와 같은 수학식으로 표현되고,
    Figure pct00015

    여기서,
    RRMP는 상기 기울기 보정 회로의 상기 출력에서의 출력 저항기의 저항이고,
    (m3/m2)는 상기 제 2 전류를 발생시키는 적어도 하나의 제 2 트랜지스터에 대한 상기 제 3 전류를 발생시키는 적어도 하나의 제 3 트랜지스터의 트랜지스터들의 크기 혹은 개수 중 적어도 하나에 관한 비율이고,
    gm은 상기 전압 대 전류 변환기의 상호컨덕턴스이고,
    I0은 정전류원에 의해 상기 저장 디바이스에 공급되는 전류의 양이고,
    T는 상기 스위칭 신호의 상기 주기이고,
    D는 상기 스위칭 신호의 상기 듀티 싸이클이고,
    C는 상기 저장 디바이스의 커패시턴스(capacitance)이고, 그리고
    (m1/m2)는 상기 제 2 전류를 발생시키는 상기 적어도 하나의 제 2 트랜지스터에 대한 상기 제 1 전류를 발생시키는 적어도 하나의 제 1 트랜지스터의 트랜지스터들의 크기 혹은 개수 중 적어도 하나에 관한 비율인 것을 특징으로 하는 기울기 보정 회로.
  11. 전류 모드 스위칭 조절기에 대한 기울기 보정을 수행하기 위해 기울기 보정 신호를 발생시키는 방법으로서, 상기 스위칭 조절기는 스위칭 회로를 포함하고, 상기 스위칭 회로는 출력 전압을 발생시키기 위해 인덕터를 통해 흐르는 전류의 램프업 부분과 램프다운 부분의 흐름을 제어하고, 상기 스위칭 회로는 임의의 주기를 갖는 스위칭 신호에 응답하며, 상기 주기는 상기 램프업 부분에 대응하는 제 1 지속시간 및 상기 램프다운 부분에 대응하는 제 2 지속시간을 포함하고, 상기 제 1 지속시간은 상기 스위칭 신호의 듀티 싸이클에 비례하고, 상기 방법은,
    저장 디바이스에 걸쳐 전압을 발생시키는 단계와, 여기서 상기 전압을 발생시키는 단계는 상기 스위칭 신호의 상기 듀티 싸이클에 근거하여 상기 전압을 로직 로우에 대응하는 로우 레벨까지 풀다운시키는 것을 포함하고;
    상기 전압을 전압 대 전류 변환기에 공급하는 단계와;
    상기 전압 대 전류 변환기를 통해 상기 공급된 전압에 근거하는 제 1 전류를 발생시키는 단계와;
    전류 미러링 회로를 통해 상기 제 1 전류를 미러링시켜 제 2 전류가 발생되게 하는 단계와;
    상기 전류 미러링 회로를 통해 상기 제 2 전류를 상기 저장 디바이스에 공급하여 상기 저장 디바이스에 걸쳐 상기 전압이 발생되게 하는 단계와;
    상기 전류 미러링 회로를 통해 상기 제 1 전류를 미러링시켜 제 3 전류가 발생되게 하는 단계와; 그리고
    출력 부하를 통해 상기 제 3 전류에 근거하는 기울기 보정 출력을 발생시키는 단계를 포함하는 것을 특징으로 하는 기울기 보정 신호를 발생시키는 방법.
  12. 제11항에 있어서,
    상기 스위칭 신호는 제 1 스위칭 신호를 포함하고, 상기 방법은 또한,
    풀다운 회로를 통해 제 2 스위칭 신호를 수신하여 상기 전압이 상기 로우 레벨까지 풀다운되게 하는 단계를 포함하는 것을 특징으로 하는 기울기 보정 신호를 발생시키는 방법.
  13. 제12항에 있어서,
    상기 제 2 스위칭 신호는 상기 제 1 스위칭 신호로부터 반전(invert)되는 것을 특징으로 하는 기울기 보정 신호를 발생시키는 방법.
  14. 제11항에 있어서,
    상기 전압을 발생시키는 단계는 또한,
    상기 스위칭 신호의 상기 주기의 상기 제 1 지속시간 동안 상기 제 2 전류에 근거하여 상기 전압을 발생시키는 것을 포함하는 것을 특징으로 하는 기울기 보정 신호를 발생시키는 방법.
  15. 제14항에 있어서,
    상기 전압을 풀다운시키는 것은 상기 제 2 지속시간 동안 상기 전압을 상기 로우 레벨까지 풀다운시키는 것을 포함하는 것을 특징으로 하는 기울기 보정 신호를 발생시키는 방법.
  16. 제14항에 있어서,
    상기 방법은 또한 정전류원을 통해 제 4 전류를 상기 저장 디바이스에 공급하는 단계를 포함하고,
    상기 전압을 발생시키는 단계는 또한 상기 제 1 지속시간 동안 상기 제 4 전류에 근거하여 상기 전압을 발생시키는 것을 포함하는 것을 특징으로 하는 기울기 보정 신호를 발생시키는 방법.
  17. 조절된 출력 전압을 출력하도록 되어 있는 전류 모드 스위칭 조절기로서, 상기 조절기는,
    상기 조절기의 출력에 인덕터 전류를 공급하여 상기 조절된 출력 전압을 발생시키도록 되어 있는 인덕터와, 여기서 상기 인덕터 전류는 램프업 부분과 램프다운 부분을 포함하고;
    상기 인덕터 전류의 상기 램프업 부분과 상기 램프다운 부분을 제어하도록 되어 있는 스위칭 회로와, 여기서 상기 스위칭 회로는 임의의 주기를 갖는 스위칭 신호에 응답하며, 상기 주기는 상기 램프업 부분에 대응하는 제 1 지속시간 및 상기 램프다운 부분에 대응하는 제 2 지속시간을 포함하고, 상기 제 1 지속시간은 상기 스위칭 신호의 듀티 싸이클에 비례하고; 그리고
    기울기 보정 회로를 포함하여 구성되며,
    상기 기울기 보정 회로는,
    전압을 발생시키도록 되어 저장 디바이스와;
    상기 듀티 싸이클에 근거하여 상기 전압을 로직 로우에 대응하는 레벨까지 풀다운시키도록 되어 있는 풀다운 회로와;
    상기 전압에 근거하여 제 1 전류를 발생시키도록 되어 있는 전압 대 전류 변환기와; 그리고
    전류 미러링 회로를 포함하고,
    상기 전류 미러링 회로는,
    상기 제 1 전류를 미러링시켜 제 2 전류를 발생시키고 상기 제 2 전류를 상기 전압의 발생을 위해 상기 저장 디바이스에 공급하도록 되어 있고, 그리고
    상기 제 1 전류를 미러링시켜 제 3 전류를 발생시키고 상기 제 3 전류를 기울기 보정 출력의 발생을 위해 상기 기울기 보정 회로의 출력에 공급하도록 되어 있는 것을 특징으로 하는 전류 모드 스위칭 조절기.
  18. 제17항에 있어서,
    상기 전류 모드 스위칭 조절기는 또한,
    상기 인덕터로 흐르는 전류를 표시하는 전류 감지 신호를 출력하도록 되어 있는 전류 감지 회로와;
    기울기 보정을 수행하기 위해 상기 기울기 보정 회로의 상기 출력을 상기 전류 감지 신호와 합산하도록 되어 있는 합산 회로를 포함하는 것을 특징으로 하는 전류 모드 스위칭 조절기.
  19. 제17항에 있어서,
    상기 저장 디바이스는 상기 램프업 부분에 대응하는 상기 제 1 지속시간 동안 상기 제 2 전류에 근거하여 상기 전압을 발생시키도록 되어 있고,
    상기 풀다운 회로는 상기 램프다운 부분에 대응하는 상기 제 2 지속시간 동안 상기 전압을 상기 로우 레벨까지 풀다운시키도록 되어 있는 것을 특징으로 하는 전류 모드 스위칭 조절기.
  20. 제17항에 있어서,
    상기 전류 모드 스위칭 조절기는 전류 모드 스텝 다운 조절기(current mode step-down regulator)를 포함하는 것을 특징으로 하는 전류 모드 스위칭 조절기.
KR1020157029523A 2013-03-15 2014-03-12 전류 모드 스위칭 조절기를 위한 듀티-싸이클 의존성 기울기 보정 KR20160022807A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/840,035 2013-03-15
US13/840,035 US20140266110A1 (en) 2013-03-15 2013-03-15 Duty-Cycle Dependent Slope Compensation for a Current Mode Switching Regulator
PCT/US2014/024580 WO2014150930A1 (en) 2013-03-15 2014-03-12 Duty-cycle dependent slope compensation for a current mode switching regulator

Publications (1)

Publication Number Publication Date
KR20160022807A true KR20160022807A (ko) 2016-03-02

Family

ID=50687620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157029523A KR20160022807A (ko) 2013-03-15 2014-03-12 전류 모드 스위칭 조절기를 위한 듀티-싸이클 의존성 기울기 보정

Country Status (6)

Country Link
US (1) US20140266110A1 (ko)
EP (1) EP2973972A1 (ko)
KR (1) KR20160022807A (ko)
CN (1) CN105075089A (ko)
TW (1) TW201509100A (ko)
WO (1) WO2014150930A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201200342D0 (en) * 2012-01-10 2012-02-22 Texas Instr Cork Ltd Hybrid peak/average current mode control using digitally assisted analog control schemes
US9185768B2 (en) * 2012-11-16 2015-11-10 Apple Inc. Short circuit protection
TWI487253B (zh) * 2013-02-20 2015-06-01 Anpec Electronics Corp 切換式穩壓器之控制方法及控制電路
KR102194973B1 (ko) * 2014-01-28 2020-12-24 삼성전자주식회사 전압 컨버터 및 이를 포함하는 전력 관리 장치
US9501074B2 (en) * 2014-02-10 2016-11-22 Texas Instruments Incorporated Dynamic current pull-down for voltage regulator
US9535438B2 (en) * 2014-07-10 2017-01-03 Sandisk Technologies Llc Fast response pulse width modulation control for switching regulator
US9342086B2 (en) * 2014-08-27 2016-05-17 Intersil Americas LLC Current mode control modulator with combined control signals and improved dynamic range
US10076963B2 (en) * 2014-09-24 2018-09-18 Rohm Co., Ltd. Current mode control type switching power supply device
US9496852B2 (en) * 2014-12-04 2016-11-15 Intel Corporation Digital current sensing in power controller
JP6504429B2 (ja) * 2014-12-08 2019-04-24 富士電機株式会社 スイッチング電源装置
CN104393759B (zh) * 2014-12-11 2017-04-12 无锡新硅微电子有限公司 带线损补偿的dc‑dc转换器
CN104682683B (zh) * 2015-03-10 2017-04-12 南京微盟电子有限公司 一种电压模pwm型同步升压dc‑dc转换器的限流电路
TWI540821B (zh) * 2015-06-16 2016-07-01 力智電子股份有限公司 功率輸出控制電路及其操作方法
US10116209B2 (en) * 2015-06-24 2018-10-30 Infineon Technologies Ag System and method for starting a switched-mode power supply
CN105896942B (zh) * 2016-05-18 2018-12-25 矽力杰半导体技术(杭州)有限公司 开关型调节器的控制电路、控制方法及开关型调节器
KR102697926B1 (ko) 2016-08-26 2024-08-22 삼성전자주식회사 스위칭 레귤레이터 및 그것의 제어 회로
US10523119B2 (en) * 2017-07-05 2019-12-31 Dialog Semiconductor (Uk) Limited Compensation ramp offset removal
US10044265B1 (en) * 2017-07-28 2018-08-07 Dialog Semiconductor (Uk) Limited Switching converter control robust to ESL ripple
US10848048B2 (en) 2017-09-28 2020-11-24 Dialog Semiconductor (Uk) Limited Slope compensation with adaptive slope
US11637506B2 (en) * 2018-01-10 2023-04-25 Polaris Industries Inc. Low loss shunt regulator
CN108390558B (zh) * 2018-03-21 2020-10-23 上海贝岭股份有限公司 一种降压型电流模电源变换器
CN110854802B (zh) * 2018-08-20 2022-06-28 纬联电子科技(中山)有限公司 过电流保护电路以及其方法
US10845832B2 (en) 2018-09-10 2020-11-24 Analog Devices International Unlimited Company Voltage-to-current converter
US10608936B1 (en) * 2018-10-10 2020-03-31 Intuit Inc. Implementing data sharing features in legacy software applications
KR102611341B1 (ko) * 2018-10-29 2023-12-08 삼성전자주식회사 토글 신호의 듀티 타이밍을 검출하는 듀티 타이밍 검출기, 듀티 타이밍 검출기를 포함하는 장치, 그리고 토글 신호를 수신하는 장치의 동작 방법
CN111725982A (zh) * 2019-03-21 2020-09-29 深圳卓运半导体有限公司 用于dc-dc转换器的软启动装置及方法
US11070132B2 (en) 2019-06-07 2021-07-20 Analog Devices International Unlimited Company Slope compensation method for DC-DC converter
CN110581639B (zh) * 2019-09-04 2020-09-15 广州金升阳科技有限公司 电流型降压转换器轻重载模式切换快速响应方法和电路
TWI696338B (zh) * 2019-09-05 2020-06-11 大陸商北京集創北方科技股份有限公司 可快速反應輸入電壓變化的升壓電源轉換器及利用其之電子設備
US11482928B2 (en) 2019-12-31 2022-10-25 Dialog Semiconductor (Uk) Limited Adaptive slope compensation
US11682961B2 (en) * 2020-03-02 2023-06-20 Texas Instruments Incorporated Current regulator system
US11594969B2 (en) * 2020-12-30 2023-02-28 Astec International Limited Non-inverting buck-boost converter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2770004B1 (fr) * 1997-10-20 2000-01-28 Sgs Thomson Microelectronics Generateur de courant constant precis
US7126318B2 (en) * 2004-08-25 2006-10-24 Matsushita Electric Industrial Co., Ltd. Higher order slope compensation for fixed frequency current mode switching regulators
JP4726531B2 (ja) * 2005-04-26 2011-07-20 ローム株式会社 スイッチングレギュレータ及びこれを備えた電子機器
US7733671B2 (en) * 2006-06-23 2010-06-08 Mediatek Inc. Switching regulators
US7948280B2 (en) * 2006-10-20 2011-05-24 Enpirion, Inc. Controller including a sawtooth generator and method of operating the same
JP2009153289A (ja) * 2007-12-20 2009-07-09 Oki Semiconductor Co Ltd Ｄｃ−ｄｃコンバータ
CN101534052A (zh) * 2008-03-11 2009-09-16 台湾类比科技股份有限公司 斜率补偿电路、其方法和脉宽调制升压电路
US7876082B2 (en) * 2008-08-21 2011-01-25 Himax Analogic, Inc. DC/DC converter and slope compensation circuit thereof
DE102009016290B4 (de) * 2009-04-03 2018-07-19 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zur DC-DC-Wandlung mit Steilheitskompensation
CN201656778U (zh) * 2010-04-02 2010-11-24 日银Imp微电子有限公司 一种线性调节斜坡补偿电压斜率的系统
CN102946195B (zh) * 2011-08-15 2016-04-20 美国亚德诺半导体公司 开关调节器及其控制方法
CN102938611B (zh) * 2011-08-15 2015-09-23 美国亚德诺半导体公司 斜坡补偿电压生成电路及方法,开关调节器及电源

Also Published As

Publication number Publication date
EP2973972A1 (en) 2016-01-20
TW201509100A (zh) 2015-03-01
US20140266110A1 (en) 2014-09-18
CN105075089A (zh) 2015-11-18
WO2014150930A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
KR20160022807A (ko) 전류 모드 스위칭 조절기를 위한 듀티-싸이클 의존성 기울기 보정
US11509223B2 (en) Switched-mode power supply with bypass mode
US7034586B2 (en) Startup circuit for converter with pre-biased load
CN105337500B (zh) 功率变换器及用于调节功率变换器的线性瞬态响应的方法
JP5277952B2 (ja) スイッチング電源回路
US8436599B2 (en) Current mode digital control of the output voltage of a switching power supply
US9780657B2 (en) Circuits and methods for controlling a boost switching regulator based on inductor current
US9698681B2 (en) Circuit and method for maximum duty cycle limitation in step up converters
US9397559B2 (en) Switching regulator current mode feedback circuits and methods
US7986134B2 (en) Power supplies, power supply controllers, and power supply controlling methods
US12046984B2 (en) Automatic frequency oscillator for pulse-regulated switch-mode power supply
US9042135B2 (en) Methods and apparatuses for a soft-start function with auto-disable
US9847720B2 (en) SIDO power converter operable in discontinuous conduction mode and control method thereof
TW201816536A (zh) 具有預測脈寬調變器控制之功率轉換器
US10291120B2 (en) Boost DC-DC converter having digital control and reference PWM generators
US7023191B2 (en) Voltage regulator with adjustable output impedance
JP6160188B2 (ja) スイッチングレギュレータ
US9774251B2 (en) Boost converter with improved stability
US20130257400A1 (en) Current control for dc-dc converter
US20130106384A1 (en) Voltage converting circuit
JP2004147418A (ja) スイッチング電源装置および電源システム
JPWO2014123172A1 (ja) Ｄｃ−ｄｃコンバータ
JP2014042393A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid