JP6504429B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP6504429B2
JP6504429B2 JP2014248141A JP2014248141A JP6504429B2 JP 6504429 B2 JP6504429 B2 JP 6504429B2 JP 2014248141 A JP2014248141 A JP 2014248141A JP 2014248141 A JP2014248141 A JP 2014248141A JP 6504429 B2 JP6504429 B2 JP 6504429B2
Authority
JP
Japan
Prior art keywords
signal
circuit
slope compensation
power supply
switching power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014248141A
Other languages
English (en)
Other versions
JP2016111845A (ja
Inventor
博樹 山根
博樹 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014248141A priority Critical patent/JP6504429B2/ja
Priority to CN201510738740.XA priority patent/CN105680692B/zh
Priority to US14/942,720 priority patent/US9602002B2/en
Publication of JP2016111845A publication Critical patent/JP2016111845A/ja
Application granted granted Critical
Publication of JP6504429B2 publication Critical patent/JP6504429B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/14Arrangements for reducing ripples from dc input or output
    • H02M1/15Arrangements for reducing ripples from dc input or output using active elements
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0025Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、カレントモード制御方式のスイッチング電源装置に関し、特にサブハーモニック発振を抑制するためのスロープ補償を行うスイッチング電源装置に関する。
周知のように、カレントモード制御方式のスイッチング電源装置では、スイッチング素子を50%以上のオンデューティー(オン時比率)で動作させた場合に、スイッチング動作周波数より低周波数でスイッチング電流が変動するという現象(オンデューティーが安定せず、ゆらぐ現象)を発生する場合がある。この現象は、サブハーモニック発振と呼ばれている。
このサブハーモニック発振は、リップルの増大、騒音の発生等の不都合をもたらす。そこで、サブハーモニック発振を抑制するためのスロープ補償を行うスイッチング電源装置が例えば先行技術文献1、2によって提案されている。
特開2004−040856号公報 特開2006−149065号公報
スロープ補償には、フィードバック信号系の信号(出力電圧の誤差を示す信号)にダウンスロープ信号を加える第1の方式と、電流検出信号(スイッチング素子に流れる電流に対応する信号)にアップスロープ信号を加える第2の方式とがある。
スロープ補償の開始点(スロープ補償を開始するタイミングである。一般的に、スロープ補償はスイッチングのオンデューティー50%以上の領域に適用される)は、一般的に内部発振器の信号を利用して設定され、その開始点からスロープ補償を加えることによってサブハーモニック発振が抑制された安定動作が可能になる。
このスロープ補償の開始領域の変動は、出力電流が過電流であるかどうかを判定する場合の判定精度に影響を与えることになる。以下、これについて説明する。
スロープ補償後の信号を使って過電流の判定を行う場合、この判定のための基準値は、真正の電流判定値(実際に検出される電流に対する判定値)とその判定時のスロープ補償値との和となる。この時のスロープ補償値の決め方(考え方)は以下の通りである。
1)スイッチング電源装置の設計が固まれば、負荷の重さ(出力電流値)に対するオン時比率(オンデューティー)の関係が定まる。
2)過電流になるときのオン時比率が決まる。
3)当該オン時比率のときのスロープ補償値が決まる。このスロープ補償値を、上記過電流の判定ための基準値(過電流判定基準値)を決めるときに適用される上記判定時のスロープ補償値とする。
ここで、スロープ補償の開始タイミングがずれると、3)で決定されるスロープ補償値と、実際のスロープ補償値とに相違が生じるので、上記過電流判定基準値を用いた過電流の判定精度が低下することになる。
引用文献1に記載のスイッチング電源装置におけるスロープ補償回路は、所定の電圧オフセットを持たせた増幅回路を備え、定電流源からの電流によって充電されるキャパシタの端子電圧をこの増幅回路に入力することによって、所定のタイミングで立ち上がるスロープ補償信号を得るように構成されている。すなわち、上記増幅回路は、上記キャパシタの端子電圧がそのオフセット電圧と一致した時点から所定の勾配で増加する三角波信号をスロープ補償信号として出力する。このスロープ補償信号は、スイッチング素子に流れる電流の大きさを示す電流検出信号に加えられて、該スイッチング素子のPWM制御に使用される。
上記引用文献1に係るスロープ補償回路は、上記キャパシタを充電する定電流源の電流値、該キャパシタの容量値、増幅回路のオフセット電圧を決定する基準電圧源の電圧値等のばらつきのため、スロープ補償の開始タイミングがばらつくおそれがある。このスロープ補償の開始タイミングのばらつきは、前記した過電流の判定精度の低下をもたらす。
一方、引用文献2には、複数のキャパシタを充放電し、各キャパシタの充電電圧の比較に基づいてスロープ補償信号の立ち上がりタイミング、つまり、スロープ補償の開始タイミングを決定するという回路が記載されている。
この回路も、各キャパシタの容量値、各キャパシタを充電する定電流源の電流値、各キャパシタの充電電圧を比較するコンパレータのオフセット等のばらつきのため、スロープ補償の開始タイミングがばらつくおそれがある。このスロープ補償の開始タイミングのばらつきは、前記した過電流判定の精度低下をもたらす。
そこで、本発明の目的は、スロープ補償の開始タイミングのばらつきを抑制することができるスイッチング電源装置を提供することにある。
本発明は、サブハーモニック発振を抑制するためのスロープ補償を行うスロープ補償回路を備えるカレントモード制御方式のスイッチング電源装置であって、前記スイッチング電源装置のスイッチング周期及び前記スロープ補償を開始するタイミングを定める発振回路を有する。上記目的を達成するために、前記発振回路は、複数の基準電圧を有するコンパレータを含み基本発振周波数の信号を発生する第1の回路と、前記基本発振周波数の信号を論理処理することによって前記スイッチング周期及び前記スロープ補償を開始するタイミングを定める第2の回路と、を備える。前記第2の回路の論理処理は、前記基本発振周波数を分周する処理を含む。前記第2の回路は、前記コンパレータが所定の前記基準電圧を検出するタイミングで前記スイッチング電源装置のスイッチング周期を開始する、前記基本発振周波数を分周した周波数の第1の信号を出力すると共に、前記コンパレータが前記基本発振周波数の次の周期の同じ電圧である前記所定の基準電圧を検出するタイミングで前記スロープ補償を開始する、該基本発振周波数を分周した周波数の第2の信号を前記スロープ補償回路に送信する。前記スロープ補償回路は、前記第2の信号を受けた時点からスロープ補償を行う信号を発生する。
一態様として、前記第2の回路の論理処理は前記基本周波数を1/2分周する処理を含み、該1/2分周した周波数をスイッチング周波数とする。
一態様として、前記スロープ補償回路は、スイッチング素子に流れる電流に対応する電流検出信号にアップスロープ信号を加えるように構成される。
他の態様として、前記スロープ補償回路は、出力電圧の誤差を示す信号及び過電流判定基準値にダウンスロープ信号を加えるように構成される。
一態様として、前記第2の回路によりスイッチング素子のオン時比率の最大値が定められる。
本発明に係るスイッチング電源装置は、降圧型、昇圧型、昇降圧型、フライバック式のいずれかである。
本発明によれば、基本発振周波数の信号を発生する第1の回路と、この基本周波数の信号を論理処理することによってスロープ補償のタイミング信号を形成する第2の回路とを備えるので、アナログ信号を基準電圧源の基準電圧や他のアナログ信号と比較することによりタイミング信号を形成する場合に比して、形成されるタイミング信号の誤差が少なくなる。したがって、スロープ補償後の信号を使って過電流の判定を行う場合の判定制度を向上することができるなどの利点が得られる。
本発明に係るスイッチング電源装置の一実施形態を示すブロック図である。 発振回路の構成例を示す回路図である。 発振回路の作用を説明するためのタイミングチャートである。 電流信号にスロープ補償信号を加えた合成信号と過電流判定基準値との関係を示す説明図である。 比較例に係る発振回路の構成を示す回路図である。 比較例に係る発振回路の作用を説明するためのタイミングチャートである。 D50信号の開始ポイントのばらつきを説明するためのタイミングチャートである。 スロープ補償信号と電流信号の変動の形態と、電流信号にスロープ補償信号を加えた合成信号と過電流判定基準値との関係を示す説明図である。
図1は、本発明に係るカレントモード制御方式のスイッチング電源装置の一実施形態を示すブロック図である。
図1において、電圧Vinが入力される入力端子1とグランドとの間には、PチャネルMOSトランジスタMpとNチャネルMOSトランジスタMnが直列に接続されている。なお、以下ではトランジスタMp,Mnをスイッチング素子Mp,Mnと称する。
2つのスイッチング素子Mp,Mnは、交互にオン、オフしてそれらの接続点に入力電圧Vinを断続した電圧を発生させる。この断続電圧は、インダクタLとキャパシタC1からなる平滑フィルタによって平滑された後、出力端子3から電圧Voutとして出力される。
出力電圧Voutは、抵抗R1,R2により分圧されて誤差増幅器5に入力される。誤差増幅器5は、分圧された出力電圧Voutと所定の基準電圧Vref1との差を増幅し、その差に対応した誤差信号Veを出力する。以下では、この誤差信号Veをフィードバック信号と呼ぶ。
発振回路7は後述のD50信号及びDmax信号を発生する。スロープ補償回路9は、D50信号によってトリガーされて後述のスロープ補償信号Vcを発生する。電流検出回路11は、スイッチング素子Mpに流れる電流、つまり、インダクタLに流れる電流を検出し、その電流に対応する電流信号Viを出力する。加算回路13は、スロープ補償回路9から出力されるスロープ補償信号Vcと電流検出回路11から出力される電流信号Viとを加算し、その演算結果である信号(Vc+Vi)を出力する。
過電流検出回路15は、加算回路13の出力信号(Vc+Vi)を所定の過電流判定基準値と比較し、前者が後者よりも大きくなった場合に出力電流が過電流になったと判定してその出力信号をH(high)レベルに変化させる。また、PWMコンパレータ17は、加算回路13の出力信号(Vc+Vi)と誤差増幅器5の出力信号Veとを比較し、前者が後者を超えたときに出力信号をHレベルに変化させる。
過電流検出回路15の出力端子はオア回路19の一方の入力端子に接続され、また、PWMコンパレータ17の出力端子はオア回路19の他方の入力端子に接続されている。
RSフリップフロップ21は、セット端子Sが発振回路7のDmax信号によってトリガーされるワンショット回路(単安定マルチバイブレータ)20の出力端子に、リセット端子Rがオア回路19の出力端子に、出力端子Qがアンド回路22の一方の入力端子にそれぞれ接続されている。アンド回路22の出力端子は駆動回路23,25を介してスイッチング素子Mp,Mnのゲート電極に接続されている。
アンド回路22の他方の入力端子にはDmax信号が入力されている。Dmax信号はスイッチング素子Mpの最大オン時比率(最大オンデューティー)を規定するものである。すなわち、アンド回路22の出力がスイッチング素子Mpのオン・オフを制御する信号であり、アンド回路22の出力がHレベルである期間、すなわちスイッチング素子Mpがオンしている期間の最大値はDmax信号がHレベルである期間となり、これによって最大オン時比率が規定されるということである。最大オン時比率を超える期間においては、RSフリップフロップ21の出力がHレベルであってもスイッチング素子Mpはオフとなる。
図2に発振回路7の構成例を示す。
この発振回路7において、PチャネルMOSトランジスタM1,M2相互、NチャネルMOSトランジスタM3,M4相互、PチャネルMOSトランジスタM5,M6相互、NチャネルMOSトランジスタM3,M9相互は、それぞれカレントミラー回路を構成している。
トランジスタM2,M3は直列接続され、トランジスタM4,M5も直列接続されている。トランジスタM6,M9間には、直列接続されたPチャネルMOSトランジスタM7及びNチャネルMOSトランジスタM8が介在されている。
PチャネルMOSトランジスタM1のドレイン端子は定電流I1を流す定電流源に接続されている。
キャパシタC2は、一端がトランジスタM7,M8の直列接続点に接続され、他端が接地されている。ヒステリシスコンパレータ27は、非反転入力端子がキャパシタC2の一端に接続され、反転入力端子が基準電圧Vref2を発生する基準電圧源に接続されている。図では基準電圧Vref2が一つの基準電圧として示されているが、実際はVref2(H)とVref2(L)(Vref2(H)>Vref2(L))の2つの基準電圧からなっている。
ヒステリシスコンパレータ27の出力端子は、ネガティブエッジトリガ形Dフリップフロップ29のクロック入力端子C及びアンド回路31の一方の入力端子に接続されている。フリップフロップ29は、データ端子Dが出力端子QBに接続され、出力端子Qがアンド回路31の他方の入力端子に接続されている。アンド回路31の出力端子はインバータ33の入力端子に接続されている。
この発振回路7において、トランジスタM2に流れる電流I2は、トランジスタM1に流れる定電流I1に等しいか、もしくは比例したものとなる。また、トランジスタM4に流れる電流I3及びトランジスタM9に流れる電流I5は電流I2に等しいか、もしくは比例したものになる。更に、トランジスタM6に流れる電流I4は電流I3に等しいか、もしくは比例したものになる。
ヒステリシスコンパレータ27は、キャパシタC1の端子電圧が基準電圧Vref2以下であるときにL(low)レベルの信号を出力して、トランジスタM7をオン、トランジスタM8をオフさせる。この結果、キャパシタC2がトランジスタM7を介して電流I4で充電される。この充電によってキャパシタC2の端子電圧が基準電圧Vref2(H)まで上昇すると、ヒステリシスコンパレータ27の出力信号がHレベルになる。これに伴い、トランジスタM7がオフするとともにトランジスタM8がオンするので、キャパシタC2が電流I5で放電される。この放電によってキャパシタC2の端子電圧が基準電圧Vref2(L)まで減少すると、ヒステリシスコンパレータ27の出力信号がLレベルになる。これに伴い、トランジスタM7がオンするとともにトランジスタM8がオフするので、キャパシタC2が電流I4で充電される。以後、以上のような充放電が繰り返される。その結果、キャパシタC2の端子電圧は図3に示すようにVref2(H)とVref2(L)の間で三角波状に変化する。
ここで、キャパシタC2における充放電電流の比(充電電流I4と放電電流I5の比)が1:4であるとすると、キャパシタC2における充放電の時間比率は4:1となる。
この発振回路7の基本発振周波数は、キャパシタC2の充放電電流値で決定される。つまり、発振回路7の基本発振周波数は、トランジスタM7,M8をオン、オフ制御するヒステリシスコンパレータ27の出力信号の周波数である。
図3にヒステリシスコンパレータ27の出力信号CMoutを示す。この信号CMoutは、キャパシタC2が充電されている期間にLレベルとなり、放電されている期間にHレベルとなる信号であって、Dフリップフロップ29のクロック入力端子Cに入力される。Dフリップフロップ29の出力端子Qからは、信号CMoutの周波数を1/2分周した周波数を有する図3に示すD50信号が出力される。このD50信号は、デューティー(時比率)が50%(本発明の実施の形態において、“信号のデューティー”とは、当該信号の周期に対する、周期中の当該信号がHレベルである期間の割合を示す。)の矩形波信号である。信号CMoutの周波数(基本発振周波数)は例えば130kHzに設定され、この場合、D50信号の周波数は65kHzとなる。
アンド回路31は、D50信号と信号CMoutを論理合成するので、このアンド回路31に接続されたインバータ33からは図3に示すようなDmax信号が出力される。このDmax信号のデューティーは、信号CMoutのデューティーの設定次第で任意に設定可能である。例えば、信号CMoutのデューティーを20%に設定した場合、デューティー90%のDmax信号を生成することができる。
すなわち、図3において、矩形波信号CMoutの周期をT0、この周期T0での信号CMoutのHレベル時間をThとすると、信号CMoutのデューティーが20%である場合、
Th/T0=0.2
ということになる。
一方、Dmax信号の周期は2×T0である。Dmax信号がLレベルとなる時間は信号CMoutのThと同じになる。従って、Dmax信号のデューティーは、
(2×T0−Th)/(2×T0)=1−0.1=0.9=90%
となる。
図1において、発振回路7から出力されるD50信号はその立ち上がりでスロープ補償回路9をトリガーする。その結果、このスロープ補償回路9は、そのトリガー時点から所定の勾配で増加する三角波状のスロープ補償信号(アップスロープ信号)Vcを発生する。
一方、発振回路7から出力されるDmax信号はその立ち上がりでワンショット回路20をトリガーし、ワンショット回路20はトリガーされたタイミングで短バルスの信号をRSフリップフロップ21に出力してRSフリップフロップ21をセットする。これに伴い、スイッチング素子Mpがオンして、電流検出回路11から出力される電流信号Viがスイッチング素子Mpのオン電流の大きさを示す。
加算回路13から出力される合成信号(Vc+Vi)の値が誤差増幅器5から出力されるフィードバック信号Veの値に達すると、PWMコンパレータ17の出力信号がHレベルとなる。従って、オア回路19を介してRSフリップフロップ21がリセットされる。
また、合成信号(Vc+Vi)は過電流検出回路15にも入力されて過電流判定基準値と比較され、過電流と判断されると過電流検出回路15の出力レベルがHレベルとなり、このHレベルの信号がオア回路19を介してRSフリップフロップ21をリセットする。
RSフリップフロップ21がリセットされるとPWM信号がL(low)レベルとなるので、スイッチング素子Mpがオフし、その結果、電流信号Viの値がゼロとなる。電流信号がゼロとなると、合成信号(Vc+Vi)がスロープ補償信号だけを反映した信号となるとともに、RSフリップフロップ21のリセット信号が解除される。
また、アンド回路22によるRSフリップフロップ21のQ出力とDmax信号との論理積信号を駆動回路23,25の入力とするため、重負荷などのためRSフリップフロップ21にリセット信号が長期間入らない場合でも、Dmax信号がLレベルになるとスイッチング素子Mpがオフする。従い、上述のようにDmax信号のデューティーがスイッチング素子の最大オン時比率となる。
以上の動作がDmax信号の発生周期毎に繰り返されて、出力端子3から所定の出力電圧Voutが出力される。
図4は、電流信号Viと、これに加算されたスロープ補償信号Vcと、合成信号(Vc+Vi)に対して設定された過電流判定基準値との関係を示す。合成信号(Vc+Vi)が過電流判定基準値よりも大きくなると、過電流検出回路15の出力信号がHレベルになってRSフリップフロップ21がリセットされるので、スイッチング素子Mpがオフされる。
上記のように、本実施形態に係るスイッチング電源装置によれば、ヒステリシスコンパレータ27の出力信号CMoutの周波数(基本発振周波数)をDフリップフロップ29で1/2分周することによりD50信号を得ている。
D50信号の立ち下がりとDmax信号の立ち上がりは同じタイミングであり、D50信号とDmax信号の周期はスイッチング周期に等しい。
前記したように、カレントモードのスイッチング電源装置では、スイッチング素子を50%以上のオンデューティー(オン時比率)で動作させた場合に、サブハーモニック発振が発生する。上記D50信号は、オンデューティー50%となるタイミングでスロープ補償が開始されるようにスロープ補償回路9をトリガーするので、このスロープ補償回路9によるスロープ補償によってサブハーモニック発振が抑制されることになる。
しかも、D50信号は、上記のように信号CMoutの周波数(基本発振周波数)を1/2分周することによって形成されるので、以下に述べる比較例のD50信号に比して、スイッチング周期の50%のタイミングを正確に示すことができる。これに伴って、スロープ補償の開始タイミングのばらつきも少なくなるので、つまり、図4に示すスロープ補償信号Vcの立ち上がりタイミングの精度が高くなるので、結果的に過電流検出の精度が向上することになる。
[比較例]
図5は、比較例に係る発振回路7´の構成を示す。この発振回路7´は、以下の点で図2に示す発振回路7と相違している。
すなわち、発振回路7´は、図2のキャパシタC2及び基準電圧Vref2をキャパシタC3及び基準電圧Vref3に置換した点、ヒステリシスコンパレータ27の出力信号をインバータ35で反転することによってDmax信号を形成している点、キャパシタC3の端子電圧をヒステリシスコンパレータ37で比較し、その比較結果を示す信号をD50信号としている点において発振回路7と相違している。
基準電圧Vref3は、基準電圧Vref2と同様に、実際はVref3(H)とVref3(L)(Vref3(H)>Vref3(L))の2つの基準電圧からなっている。基準電圧Vref4も、Vref4とVref3(L)(Vref4>Vref3(L))の2つの基準電圧からなっている。なお、基準電圧Vref3(L)を発生する基準電圧源はヒステリシスコンパレータ27と37に共通接続されている。
図6に三角波状に変化するキャパシタC3の端子電圧と、ヒステリシスコンパレータ27の出力信号の反転信号であるDmax信号とを示す。スイッチング周波数を同じとする場合、図2の発振回路7におけるヒステリシスコンパレータ27の出力信号の周波数は、発振回路7´におけるそれの2倍となる。従って、発振回路7´におけるDmax信号の周波数は、図2のヒステリシスコンパレータ27の出力信号の周波数を1/2分周して形成される図3のDmax信号の周波数と結果的に等しくなる。
発振回路7´におけるDmax信号のデューティーは、トランジスタM6,M9の電流比で決定される。例えば、トランジスタM6,M9の電流比を1:1に設定すれば、Dmax信号は50%のデューティーとなる。また、上記電流比を1:4とすると、Dmax信号のデューティーは概ね80パーセントとなる。
上記電流比が1:1の場合には、Dmax信号を用いてスロープ補償回路9をトリガーすることによりオンデューティー50%のタイミングでスロープ補償を開始することが可能である。しかし、電流比が1:1でない場合には、オンデューティー50%のタイミングでスロープ補償を開始するためのD50信号を形成する必要がある。ヒステリシスコンパレータ37及び基準電圧Vref4はこのD50信号を形成するために設けたものである。
D50信号がHレベルとなっているのは、キャパシタC3が電流I4で充電されているときにその充電電圧が基準電圧Vref4を超えてから、キャパシタC3が電流I5で放電されているときにその充電電圧が基準電圧Vref3(L)に達するまでの期間である。ここで、基準電圧Vref3(L)はヒステリシスコンパレータ27に入力されてキャパシタC3の放電を停止させるタイミングを決める基準電圧でもある(これによりD50信号の立下りのタイミングを、Dmax信号の立ち上がりすなわちスイッチング周期の開始タイミングと同じにすることができる。)ので、D50信号がHレベルとなっているのはキャパシタC3の充電期間のうち充電電圧がVref4を超えた後の期間と、放電期間全ての和となる。
これより、トランジスタM6,M9の電流比を1:4、つまりキャパシタC3の充電期間と放電期間の比率を80%:20%とする。この場合、キャパシタC3の充電放電端子電圧の差分(=Vref3(H)―Vref3(L))の5/8の電圧を基準電圧Vref3(L)に加算したものを基準電圧Vref4の電位とすることで、コンパレータ37からデューティー50%のD50信号(矩形波信号)を出力させることができる、
しかし、このような構成の場合、基準電圧Vref4でD50信号の50%デューティーを決定しているため、この基準電圧Vref4のばらつきがD50信号のデューティーのばらつきに大きく影響する。そして、このD50信号のデューティーのばらつきは、上記したスロープ補償の開始タイミングのずれを生じさせる。
図7は、発振回路7´におけるD50信号のばらつきのイメージを表す。同図に示すように、基準電圧Vref4のばらつきがD50信号のオン時間の開始ポイントのばらつきを発生させる。したがって、このD50信号を用いてスロープ補償の開始タイミングを規定する場合には、D50信号の開始ポイントのばらつきがそのままスロープ補償の開始タイミング(開始ポイント)のばらつきとなる。
図8は、上記比較例に係る発振回路7´を用いた場合における電流信号Viと、この電流信号Viに加算されたスロープ補償信号Vcと、合成信号(Vc+Vi)に対して設定された過電流判定基準値との関係を示す。D50信号の開始ポイントがばらつくと、図示のようにスロープ補償信号Vcの開始ポイントがばらつく。このため、過電流検出回路15が検出動作する合成信号(Vc+Vi)値が変化して、過電流検出精度が低下することになる。
比較例に係る発振回路7´を用いたスイッチング電源装置においては、上記のような問題を生じる。これに対して、図2の発振回路7を用いる本実施形態のスイッチング電源装置においては、図5に示す基準電圧Vref4及びコンパレータ37を用いることなく、つまり、ヒステリシスコンパレータ27の出力信号CMoutの周波数(基本発振周波数)を1/2分周することによってD50信号を形成するので、スロープ補償の開始タイミングのばらつきが抑制されて過電流検出の精度が向上する。
本発明は、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の他の形態も含まれる。
すなわち、上記実施形態は図2に示す発振回路7を降圧型のスイッチング電源装置に適用している。しかし、本発明はこの発振回路7を昇圧型のスイッチング電源装置、昇降圧型のスイッチング電源装置、フライバック式のスイッチング電源装置等に適用した形態も含まれる。
また、上記実施形態は電流検出信号にアップスロープ信号を加えるように構成されているが、本発明はフィードバック信号系の信号(出力電圧の誤差を示す信号)及び過電流判定基準値にダウンスロープ信号を加える構成に対しても適用可能である。
更に、上記実施形態の発振回路7では、オンデューティー50%のタイミングで立ち上がるD50信号をスロープ補償信号の発生タイミング信号として形成しているが、オンデューティーが50%よりも大きい領域、あるいは50%よりも小さい領域から立ち上がるタイミング信号が形成されるように発振回路7を構成することも可能である。
この場合、ヒステリシスコンパレータ27の出力信号CMoutの周波数(基本発振周波数)を目的に応じて選定するとともに、Dフリップフロップ29の出力信号を処理して上記のようなタイミング信号を実現する論理回路を設けることになる。
1 入力端子
3 出力端子
5 誤差増幅器
7 発振回路
9 スロープ補償回路
11 電流検出回路
13 加算回路
15 過電流検出回路
17 PWMコンパレータ
19 オア回路
20 ワンショット回路
21 RSフリップフロップ
22 アンド回路
23,25 駆動回路
27,37 ヒステリシスコンパレータ
29 Dフリップフロップ
31 アンド回路
33,35 インバータ
37 コンパレータ
Mp,Mn スイッチング素子
L インダクタ
C1,C2,C3 キャパシタ
R1,R2 抵抗
M1〜M9 MOSトランジスタ

Claims (6)

  1. サブハーモニック発振を抑制するためのスロープ補償を行うスロープ補償回路を備えるカレントモード制御方式のスイッチング電源装置であって、
    前記スイッチング電源装置のスイッチング周期及び前記スロープ補償を開始するタイミングを定める発振回路を有し、
    前記発振回路は、複数の基準電圧を有するコンパレータを含み基本発振周波数の信号を発生する第1の回路と、前記基本発振周波数の信号を論理処理することによって前記スイッチング周期及び前記スロープ補償を開始するタイミングを定める第2の回路と、
    を備え、
    前記第2の回路の論理処理は、前記基本発振周波数を分周する処理を含み、
    前記第2の回路は、
    前記コンパレータが所定の前記基準電圧を検出するタイミングで前記スイッチング電源装置のスイッチング周期を開始する、前記基本発振周波数を分周した周波数の第1の信号を出力すると共に、
    前記コンパレータが前記基本発振周波数の次の周期の同じ電圧である前記所定の基準電圧を検出するタイミングで前記スロープ補償を開始する、該基本発振周波数を分周した周波数の第2の信号を前記スロープ補償回路に送信し、且つ、
    前記スロープ補償回路は、前記第2の信号を受けた時点からスロープ補償を行う信号を発生する
    ことを特徴とするスイッチング電源装置。
  2. 前記第2の回路の論理処理は前記基本発振周波数を1/2分周する処理を含み、該1/2分周した周波数をスイッチング周波数とすることを特徴とする請求項に記載のスイッチング電源装置。
  3. 前記スロープ補償回路は、スイッチング素子に流れる電流に対応する電流検出信号にアップスロープ信号を加えるように構成されていることを特徴とする請求項1又は2に記載のスイッチング電源装置。
  4. 前記スロープ補償回路は、出力電圧の誤差を示す信号及び過電流判定基準値にダウンスロープ信号を加えるように構成されていることを特徴とする請求項1又は2に記載のスイッチング電源装置。
  5. 前記第2の回路によりスイッチング素子のオン時比率の最大値を定めることを特徴とする請求項1又は2に記載のスイッチング電源装置。
  6. 降圧型、昇圧型、昇降圧型、フライバック式のいずれかである請求項1〜のいずれかに記載のスイッチング電源装置。
JP2014248141A 2014-12-08 2014-12-08 スイッチング電源装置 Active JP6504429B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014248141A JP6504429B2 (ja) 2014-12-08 2014-12-08 スイッチング電源装置
CN201510738740.XA CN105680692B (zh) 2014-12-08 2015-11-04 开关电源装置
US14/942,720 US9602002B2 (en) 2014-12-08 2015-11-16 Switching power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014248141A JP6504429B2 (ja) 2014-12-08 2014-12-08 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2016111845A JP2016111845A (ja) 2016-06-20
JP6504429B2 true JP6504429B2 (ja) 2019-04-24

Family

ID=56095220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014248141A Active JP6504429B2 (ja) 2014-12-08 2014-12-08 スイッチング電源装置

Country Status (3)

Country Link
US (1) US9602002B2 (ja)
JP (1) JP6504429B2 (ja)
CN (1) CN105680692B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6608866B2 (ja) * 2017-03-21 2019-11-20 株式会社東芝 Dc−dcコンバータ
US10044265B1 (en) * 2017-07-28 2018-08-07 Dialog Semiconductor (Uk) Limited Switching converter control robust to ESL ripple
JP7300263B2 (ja) 2018-11-22 2023-06-29 ローム株式会社 スイッチング電源用回路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6285509A (ja) * 1985-10-11 1987-04-20 Nec Corp 発振器
JP2004040856A (ja) 2002-06-28 2004-02-05 Fuji Electric Holdings Co Ltd スイッチング電源装置
US6933706B2 (en) * 2003-09-15 2005-08-23 Semiconductor Components Industries, Llc Method and circuit for optimizing power efficiency in a DC-DC converter
US6949961B2 (en) * 2003-10-06 2005-09-27 Semiconductor Components Industries, L.L.C. Power switch structure with low RDSon and low current limit
US6956361B1 (en) * 2004-07-14 2005-10-18 Delphi Technologies, Inc. DC/DC converter employing synchronous rectification
JP4203464B2 (ja) 2004-11-18 2009-01-07 パナソニック株式会社 Dc−dcコンバータ
US7378822B2 (en) * 2005-11-17 2008-05-27 Linear Technology Corporation Switching regulator slope compensation generator circuit
US7772811B1 (en) * 2007-07-13 2010-08-10 Chil Semiconductor Corporation Power supply configurations and adaptive voltage
JP5063474B2 (ja) * 2008-05-13 2012-10-31 株式会社リコー 電流モード制御型スイッチングレギュレータ及びその動作制御方法
JP5451123B2 (ja) * 2009-03-17 2014-03-26 スパンション エルエルシー 電源装置,電源制御装置及び電源装置の制御方法
JP5278817B2 (ja) * 2009-04-28 2013-09-04 富士電機株式会社 スイッチング電源装置
US8575911B2 (en) * 2010-06-28 2013-11-05 Virginia Tech Intellectual Properties, Inc. Digital hybrid V2 control for buck converters
WO2012164788A1 (ja) * 2011-05-30 2012-12-06 パナソニック株式会社 電源装置
JP5641140B2 (ja) * 2011-07-12 2014-12-17 富士電機株式会社 スイッチング電源装置の制御回路およびスイッチング電源
US8686702B2 (en) * 2012-02-15 2014-04-01 Linear Technology Corporation Negative slope compensation for current mode switching power supply
US8786268B2 (en) * 2012-06-28 2014-07-22 Linear Technology Corporation Current mode voltage regulator with auto-compensation
KR101946386B1 (ko) * 2012-12-11 2019-02-11 삼성전자주식회사 전류 모드 펄스 폭 변조 부스트 변환기
US20140266110A1 (en) * 2013-03-15 2014-09-18 Henry H. Yuan Duty-Cycle Dependent Slope Compensation for a Current Mode Switching Regulator
US9601997B2 (en) * 2013-03-29 2017-03-21 Virginia Tech Intellectual Properties, Inc. V^2 power converter control with capacitor current ramp compensation
JP6160188B2 (ja) * 2013-04-11 2017-07-12 株式会社リコー スイッチングレギュレータ
US9244473B2 (en) * 2013-05-08 2016-01-26 Intersil Americas LLC Current ramping during multiphase current regulation
EP2953248A1 (en) * 2014-06-06 2015-12-09 Dialog Semiconductor GmbH Method for a current mode buck-boost converter
US9537400B2 (en) * 2014-08-29 2017-01-03 Infineon Technologies Austria Ag Switching converter with dead time between switching of switches
CN104319996B (zh) * 2014-10-30 2018-06-19 武汉大学 一种具有高精度电流检测的同步整流降压转换器芯片

Also Published As

Publication number Publication date
US9602002B2 (en) 2017-03-21
CN105680692A (zh) 2016-06-15
CN105680692B (zh) 2019-08-06
JP2016111845A (ja) 2016-06-20
US20160164415A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
JP6013846B2 (ja) スイッチングレギュレータ及び電子機器
JP5944113B2 (ja) スイッチングレギュレータの制御回路及び方法、並びにスイッチングレギュレータ
US10768678B2 (en) Method and system for reducing transients in DC-DC converters
JP4629648B2 (ja) コンパレータ方式dc−dcコンバータ
US8022680B2 (en) Switching DC-DC converter with adaptive-minimum-on-time control and method of adaptively controlling minimum-on-time of a switching DC-DC converter
JP5104145B2 (ja) スイッチング電源
US9502976B2 (en) Power supply circuit and control method for the same
JP5577829B2 (ja) 電源装置、制御回路及び電源装置の制御方法
US8710816B2 (en) Buck converter having reduced ripple under a light load
JP4630165B2 (ja) Dc−dcコンバータ
JP6889078B2 (ja) スイッチング電源装置
JP6023468B2 (ja) スイッチング電源装置
JP5402469B2 (ja) 電力変換装置及び制御回路
JP6015370B2 (ja) スイッチング電源装置
JP2011182533A (ja) 電源装置、制御回路及び電源装置の制御方法
JP6504429B2 (ja) スイッチング電源装置
JP2008295276A (ja) スイッチング電源とその制御回路及び制御方法
JP2014112988A (ja) スイッチング電源装置
JP5798328B2 (ja) スイッチングレギュレータ制御回路及びスイッチングレギュレータ
JP5493916B2 (ja) 昇降圧dc−dcコンバータおよびスイッチング制御回路
JP5398422B2 (ja) スイッチング電源装置
JP2007274750A (ja) コンデンサ充電装置
JP4764978B2 (ja) スイッチング電源
JP5881664B2 (ja) 電源装置、制御回路、電源装置の制御方法
JP2016025825A (ja) 電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190314

R150 Certificate of patent or registration of utility model

Ref document number: 6504429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250