JP6504429B2 - スイッチング電源装置 - Google Patents

Description

本発明は、カレントモード制御方式のスイッチング電源装置に関し、特にサブハーモニック発振を抑制するためのスロープ補償を行うスイッチング電源装置に関する。

周知のように、カレントモード制御方式のスイッチング電源装置では、スイッチング素子を５０％以上のオンデューティー（オン時比率）で動作させた場合に、スイッチング動作周波数より低周波数でスイッチング電流が変動するという現象（オンデューティーが安定せず、ゆらぐ現象）を発生する場合がある。この現象は、サブハーモニック発振と呼ばれている。
このサブハーモニック発振は、リップルの増大、騒音の発生等の不都合をもたらす。そこで、サブハーモニック発振を抑制するためのスロープ補償を行うスイッチング電源装置が例えば先行技術文献１、２によって提案されている。

特開２００４−０４０８５６号公報 特開２００６−１４９０６５号公報

スロープ補償には、フィードバック信号系の信号（出力電圧の誤差を示す信号）にダウンスロープ信号を加える第１の方式と、電流検出信号（スイッチング素子に流れる電流に対応する信号）にアップスロープ信号を加える第２の方式とがある。
スロープ補償の開始点（スロープ補償を開始するタイミングである。一般的に、スロープ補償はスイッチングのオンデューティー５０％以上の領域に適用される）は、一般的に内部発振器の信号を利用して設定され、その開始点からスロープ補償を加えることによってサブハーモニック発振が抑制された安定動作が可能になる。
このスロープ補償の開始領域の変動は、出力電流が過電流であるかどうかを判定する場合の判定精度に影響を与えることになる。以下、これについて説明する。

スロープ補償後の信号を使って過電流の判定を行う場合、この判定のための基準値は、真正の電流判定値（実際に検出される電流に対する判定値）とその判定時のスロープ補償値との和となる。この時のスロープ補償値の決め方（考え方）は以下の通りである。
１）スイッチング電源装置の設計が固まれば、負荷の重さ（出力電流値）に対するオン時比率（オンデューティー）の関係が定まる。
２）過電流になるときのオン時比率が決まる。
３）当該オン時比率のときのスロープ補償値が決まる。このスロープ補償値を、上記過電流の判定ための基準値（過電流判定基準値）を決めるときに適用される上記判定時のスロープ補償値とする。

ここで、スロープ補償の開始タイミングがずれると、３）で決定されるスロープ補償値と、実際のスロープ補償値とに相違が生じるので、上記過電流判定基準値を用いた過電流の判定精度が低下することになる。

引用文献１に記載のスイッチング電源装置におけるスロープ補償回路は、所定の電圧オフセットを持たせた増幅回路を備え、定電流源からの電流によって充電されるキャパシタの端子電圧をこの増幅回路に入力することによって、所定のタイミングで立ち上がるスロープ補償信号を得るように構成されている。すなわち、上記増幅回路は、上記キャパシタの端子電圧がそのオフセット電圧と一致した時点から所定の勾配で増加する三角波信号をスロープ補償信号として出力する。このスロープ補償信号は、スイッチング素子に流れる電流の大きさを示す電流検出信号に加えられて、該スイッチング素子のＰＷＭ制御に使用される。

上記引用文献１に係るスロープ補償回路は、上記キャパシタを充電する定電流源の電流値、該キャパシタの容量値、増幅回路のオフセット電圧を決定する基準電圧源の電圧値等のばらつきのため、スロープ補償の開始タイミングがばらつくおそれがある。このスロープ補償の開始タイミングのばらつきは、前記した過電流の判定精度の低下をもたらす。

一方、引用文献２には、複数のキャパシタを充放電し、各キャパシタの充電電圧の比較に基づいてスロープ補償信号の立ち上がりタイミング、つまり、スロープ補償の開始タイミングを決定するという回路が記載されている。
この回路も、各キャパシタの容量値、各キャパシタを充電する定電流源の電流値、各キャパシタの充電電圧を比較するコンパレータのオフセット等のばらつきのため、スロープ補償の開始タイミングがばらつくおそれがある。このスロープ補償の開始タイミングのばらつきは、前記した過電流判定の精度低下をもたらす。

そこで、本発明の目的は、スロープ補償の開始タイミングのばらつきを抑制することができるスイッチング電源装置を提供することにある。

本発明は、サブハーモニック発振を抑制するためのスロープ補償を行うスロープ補償回路を備えるカレントモード制御方式のスイッチング電源装置であって、前記スイッチング電源装置のスイッチング周期及び前記スロープ補償を開始するタイミングを定める発振回路を有する。上記目的を達成するために、前記発振回路は、複数の基準電圧を有するコンパレータを含み基本発振周波数の信号を発生する第１の回路と、前記基本発振周波数の信号を論理処理することによって前記スイッチング周期及び前記スロープ補償を開始するタイミングを定める第２の回路と、を備える。前記第２の回路の論理処理は、前記基本発振周波数を分周する処理を含む。前記第２の回路は、前記コンパレータが所定の前記基準電圧を検出するタイミングで前記スイッチング電源装置のスイッチング周期を開始する、前記基本発振周波数を分周した周波数の第１の信号を出力すると共に、前記コンパレータが前記基本発振周波数の次の周期の同じ電圧である前記所定の基準電圧を検出するタイミングで前記スロープ補償を開始する、該基本発振周波数を分周した周波数の第２の信号を前記スロープ補償回路に送信する。前記スロープ補償回路は、前記第２の信号を受けた時点からスロープ補償を行う信号を発生する。

一態様として、前記第２の回路の論理処理は前記基本周波数を１／２分周する処理を含み、該１／２分周した周波数をスイッチング周波数とする。

一態様として、前記スロープ補償回路は、スイッチング素子に流れる電流に対応する電流検出信号にアップスロープ信号を加えるように構成される。
他の態様として、前記スロープ補償回路は、出力電圧の誤差を示す信号及び過電流判定基準値にダウンスロープ信号を加えるように構成される。

一態様として、前記第２の回路によりスイッチング素子のオン時比率の最大値が定められる。
本発明に係るスイッチング電源装置は、降圧型、昇圧型、昇降圧型、フライバック式のいずれかである。

本発明によれば、基本発振周波数の信号を発生する第１の回路と、この基本周波数の信号を論理処理することによってスロープ補償のタイミング信号を形成する第２の回路とを備えるので、アナログ信号を基準電圧源の基準電圧や他のアナログ信号と比較することによりタイミング信号を形成する場合に比して、形成されるタイミング信号の誤差が少なくなる。したがって、スロープ補償後の信号を使って過電流の判定を行う場合の判定制度を向上することができるなどの利点が得られる。

本発明に係るスイッチング電源装置の一実施形態を示すブロック図である。 発振回路の構成例を示す回路図である。 発振回路の作用を説明するためのタイミングチャートである。 電流信号にスロープ補償信号を加えた合成信号と過電流判定基準値との関係を示す説明図である。 比較例に係る発振回路の構成を示す回路図である。 比較例に係る発振回路の作用を説明するためのタイミングチャートである。 Ｄ５０信号の開始ポイントのばらつきを説明するためのタイミングチャートである。 スロープ補償信号と電流信号の変動の形態と、電流信号にスロープ補償信号を加えた合成信号と過電流判定基準値との関係を示す説明図である。

図１は、本発明に係るカレントモード制御方式のスイッチング電源装置の一実施形態を示すブロック図である。
図１において、電圧Ｖｉｎが入力される入力端子１とグランドとの間には、ＰチャネルＭＯＳトランジスタＭｐとＮチャネルＭＯＳトランジスタＭｎが直列に接続されている。なお、以下ではトランジスタＭｐ，Ｍｎをスイッチング素子Ｍｐ，Ｍｎと称する。
２つのスイッチング素子Ｍｐ，Ｍｎは、交互にオン、オフしてそれらの接続点に入力電圧Ｖｉｎを断続した電圧を発生させる。この断続電圧は、インダクタＬとキャパシタＣ１からなる平滑フィルタによって平滑された後、出力端子３から電圧Ｖｏｕｔとして出力される。

出力電圧Ｖｏｕｔは、抵抗Ｒ１，Ｒ２により分圧されて誤差増幅器５に入力される。誤差増幅器５は、分圧された出力電圧Ｖｏｕｔと所定の基準電圧Ｖｒｅｆ１との差を増幅し、その差に対応した誤差信号Ｖｅを出力する。以下では、この誤差信号Ｖｅをフィードバック信号と呼ぶ。
発振回路７は後述のＤ５０信号及びＤｍａｘ信号を発生する。スロープ補償回路９は、Ｄ５０信号によってトリガーされて後述のスロープ補償信号Ｖｃを発生する。電流検出回路１１は、スイッチング素子Ｍｐに流れる電流、つまり、インダクタＬに流れる電流を検出し、その電流に対応する電流信号Ｖｉを出力する。加算回路１３は、スロープ補償回路９から出力されるスロープ補償信号Ｖｃと電流検出回路１１から出力される電流信号Ｖｉとを加算し、その演算結果である信号（Ｖｃ＋Ｖｉ）を出力する。

過電流検出回路１５は、加算回路１３の出力信号（Ｖｃ＋Ｖｉ）を所定の過電流判定基準値と比較し、前者が後者よりも大きくなった場合に出力電流が過電流になったと判定してその出力信号をＨ（ｈｉｇｈ）レベルに変化させる。また、ＰＷＭコンパレータ１７は、加算回路１３の出力信号（Ｖｃ＋Ｖｉ）と誤差増幅器５の出力信号Ｖｅとを比較し、前者が後者を超えたときに出力信号をＨレベルに変化させる。

過電流検出回路１５の出力端子はオア回路１９の一方の入力端子に接続され、また、ＰＷＭコンパレータ１７の出力端子はオア回路１９の他方の入力端子に接続されている。
ＲＳフリップフロップ２１は、セット端子Ｓが発振回路７のＤｍａｘ信号によってトリガーされるワンショット回路（単安定マルチバイブレータ）２０の出力端子に、リセット端子Ｒがオア回路１９の出力端子に、出力端子Ｑがアンド回路２２の一方の入力端子にそれぞれ接続されている。アンド回路２２の出力端子は駆動回路２３，２５を介してスイッチング素子Ｍｐ，Ｍｎのゲート電極に接続されている。
アンド回路２２の他方の入力端子にはＤｍａｘ信号が入力されている。Ｄｍａｘ信号はスイッチング素子Ｍｐの最大オン時比率（最大オンデューティー）を規定するものである。すなわち、アンド回路２２の出力がスイッチング素子Ｍｐのオン・オフを制御する信号であり、アンド回路２２の出力がＨレベルである期間、すなわちスイッチング素子Ｍｐがオンしている期間の最大値はＤｍａｘ信号がＨレベルである期間となり、これによって最大オン時比率が規定されるということである。最大オン時比率を超える期間においては、ＲＳフリップフロップ２１の出力がＨレベルであってもスイッチング素子Ｍｐはオフとなる。

図２に発振回路７の構成例を示す。
この発振回路７において、ＰチャネルＭＯＳトランジスタＭ１，Ｍ２相互、ＮチャネルＭＯＳトランジスタＭ３，Ｍ４相互、ＰチャネルＭＯＳトランジスタＭ５，Ｍ６相互、ＮチャネルＭＯＳトランジスタＭ３，Ｍ９相互は、それぞれカレントミラー回路を構成している。
トランジスタＭ２，Ｍ３は直列接続され、トランジスタＭ４，Ｍ５も直列接続されている。トランジスタＭ６，Ｍ９間には、直列接続されたＰチャネルＭＯＳトランジスタＭ７及びＮチャネルＭＯＳトランジスタＭ８が介在されている。
ＰチャネルＭＯＳトランジスタＭ１のドレイン端子は定電流Ｉ１を流す定電流源に接続されている。

キャパシタＣ２は、一端がトランジスタＭ７，Ｍ８の直列接続点に接続され、他端が接地されている。ヒステリシスコンパレータ２７は、非反転入力端子がキャパシタＣ２の一端に接続され、反転入力端子が基準電圧Ｖｒｅｆ２を発生する基準電圧源に接続されている。図では基準電圧Ｖｒｅｆ２が一つの基準電圧として示されているが、実際はＶｒｅｆ２（Ｈ）とＶｒｅｆ２（Ｌ）（Ｖｒｅｆ２（Ｈ）＞Ｖｒｅｆ２（Ｌ））の２つの基準電圧からなっている。
ヒステリシスコンパレータ２７の出力端子は、ネガティブエッジトリガ形Ｄフリップフロップ２９のクロック入力端子Ｃ及びアンド回路３１の一方の入力端子に接続されている。フリップフロップ２９は、データ端子Ｄが出力端子ＱＢに接続され、出力端子Ｑがアンド回路３１の他方の入力端子に接続されている。アンド回路３１の出力端子はインバータ３３の入力端子に接続されている。

この発振回路７において、トランジスタＭ２に流れる電流Ｉ２は、トランジスタＭ１に流れる定電流Ｉ１に等しいか、もしくは比例したものとなる。また、トランジスタＭ４に流れる電流Ｉ３及びトランジスタＭ９に流れる電流Ｉ５は電流Ｉ２に等しいか、もしくは比例したものになる。更に、トランジスタＭ６に流れる電流Ｉ４は電流Ｉ３に等しいか、もしくは比例したものになる。

ヒステリシスコンパレータ２７は、キャパシタＣ１の端子電圧が基準電圧Ｖｒｅｆ２以下であるときにＬ（ｌｏｗ）レベルの信号を出力して、トランジスタＭ７をオン、トランジスタＭ８をオフさせる。この結果、キャパシタＣ２がトランジスタＭ７を介して電流Ｉ４で充電される。この充電によってキャパシタＣ２の端子電圧が基準電圧Ｖｒｅｆ２（Ｈ）まで上昇すると、ヒステリシスコンパレータ２７の出力信号がＨレベルになる。これに伴い、トランジスタＭ７がオフするとともにトランジスタＭ８がオンするので、キャパシタＣ２が電流Ｉ５で放電される。この放電によってキャパシタＣ２の端子電圧が基準電圧Ｖｒｅｆ２（Ｌ）まで減少すると、ヒステリシスコンパレータ２７の出力信号がＬレベルになる。これに伴い、トランジスタＭ７がオンするとともにトランジスタＭ８がオフするので、キャパシタＣ２が電流Ｉ４で充電される。以後、以上のような充放電が繰り返される。その結果、キャパシタＣ２の端子電圧は図３に示すようにＶｒｅｆ２（Ｈ）とＶｒｅｆ２（Ｌ）の間で三角波状に変化する。
ここで、キャパシタＣ２における充放電電流の比（充電電流Ｉ４と放電電流Ｉ５の比）が１：４であるとすると、キャパシタＣ２における充放電の時間比率は４：１となる。

この発振回路７の基本発振周波数は、キャパシタＣ２の充放電電流値で決定される。つまり、発振回路７の基本発振周波数は、トランジスタＭ７，Ｍ８をオン、オフ制御するヒステリシスコンパレータ２７の出力信号の周波数である。
図３にヒステリシスコンパレータ２７の出力信号ＣＭｏｕｔを示す。この信号ＣＭｏｕｔは、キャパシタＣ２が充電されている期間にＬレベルとなり、放電されている期間にＨレベルとなる信号であって、Ｄフリップフロップ２９のクロック入力端子Ｃに入力される。Ｄフリップフロップ２９の出力端子Ｑからは、信号ＣＭｏｕｔの周波数を１／２分周した周波数を有する図３に示すＤ５０信号が出力される。このＤ５０信号は、デューティー（時比率）が５０％（本発明の実施の形態において、“信号のデューティー”とは、当該信号の周期に対する、周期中の当該信号がＨレベルである期間の割合を示す。）の矩形波信号である。信号ＣＭｏｕｔの周波数（基本発振周波数）は例えば１３０ｋＨｚに設定され、この場合、Ｄ５０信号の周波数は６５ｋＨｚとなる。

アンド回路３１は、Ｄ５０信号と信号ＣＭｏｕｔを論理合成するので、このアンド回路３１に接続されたインバータ３３からは図３に示すようなＤｍａｘ信号が出力される。このＤｍａｘ信号のデューティーは、信号ＣＭｏｕｔのデューティーの設定次第で任意に設定可能である。例えば、信号ＣＭｏｕｔのデューティーを２０％に設定した場合、デューティー９０％のＤｍａｘ信号を生成することができる。

すなわち、図３において、矩形波信号ＣＭｏｕｔの周期をＴ０、この周期Ｔ０での信号ＣＭｏｕｔのＨレベル時間をＴｈとすると、信号ＣＭｏｕｔのデューティーが２０％である場合、
Ｔｈ／Ｔ０＝０．２
ということになる。
一方、Ｄｍａｘ信号の周期は２×Ｔ０である。Ｄｍａｘ信号がＬレベルとなる時間は信号ＣＭｏｕｔのＴｈと同じになる。従って、Ｄｍａｘ信号のデューティーは、
（２×Ｔ０−Ｔｈ）／（２×Ｔ０)＝１−０．１＝０．９＝９０％
となる。

図１において、発振回路７から出力されるＤ５０信号はその立ち上がりでスロープ補償回路９をトリガーする。その結果、このスロープ補償回路９は、そのトリガー時点から所定の勾配で増加する三角波状のスロープ補償信号（アップスロープ信号）Ｖｃを発生する。
一方、発振回路７から出力されるＤｍａｘ信号はその立ち上がりでワンショット回路２０をトリガーし、ワンショット回路２０はトリガーされたタイミングで短バルスの信号をＲＳフリップフロップ２１に出力してＲＳフリップフロップ２１をセットする。これに伴い、スイッチング素子Ｍｐがオンして、電流検出回路１１から出力される電流信号Ｖｉがスイッチング素子Ｍｐのオン電流の大きさを示す。

加算回路１３から出力される合成信号（Ｖｃ＋Ｖｉ）の値が誤差増幅器５から出力されるフィードバック信号Ｖｅの値に達すると、ＰＷＭコンパレータ１７の出力信号がＨレベルとなる。従って、オア回路１９を介してＲＳフリップフロップ２１がリセットされる。
また、合成信号（Ｖｃ＋Ｖｉ）は過電流検出回路１５にも入力されて過電流判定基準値と比較され、過電流と判断されると過電流検出回路１５の出力レベルがＨレベルとなり、このＨレベルの信号がオア回路１９を介してＲＳフリップフロップ２１をリセットする。
ＲＳフリップフロップ２１がリセットされるとＰＷＭ信号がＬ（ｌｏｗ）レベルとなるので、スイッチング素子Ｍｐがオフし、その結果、電流信号Ｖｉの値がゼロとなる。電流信号がゼロとなると、合成信号（Ｖｃ＋Ｖｉ）がスロープ補償信号だけを反映した信号となるとともに、ＲＳフリップフロップ２１のリセット信号が解除される。
また、アンド回路２２によるＲＳフリップフロップ２１のＱ出力とＤｍａｘ信号との論理積信号を駆動回路２３，２５の入力とするため、重負荷などのためＲＳフリップフロップ２１にリセット信号が長期間入らない場合でも、Ｄｍａｘ信号がＬレベルになるとスイッチング素子Ｍｐがオフする。従い、上述のようにＤｍａｘ信号のデューティーがスイッチング素子の最大オン時比率となる。
以上の動作がＤｍａｘ信号の発生周期毎に繰り返されて、出力端子３から所定の出力電圧Ｖｏｕｔが出力される。

図４は、電流信号Ｖｉと、これに加算されたスロープ補償信号Ｖｃと、合成信号（Ｖｃ＋Ｖｉ）に対して設定された過電流判定基準値との関係を示す。合成信号（Ｖｃ＋Ｖｉ）が過電流判定基準値よりも大きくなると、過電流検出回路１５の出力信号がＨレベルになってＲＳフリップフロップ２１がリセットされるので、スイッチング素子Ｍｐがオフされる。

上記のように、本実施形態に係るスイッチング電源装置によれば、ヒステリシスコンパレータ２７の出力信号ＣＭｏｕｔの周波数（基本発振周波数）をＤフリップフロップ２９で１／２分周することによりＤ５０信号を得ている。
Ｄ５０信号の立ち下がりとＤｍａｘ信号の立ち上がりは同じタイミングであり、Ｄ５０信号とＤｍａｘ信号の周期はスイッチング周期に等しい。
前記したように、カレントモードのスイッチング電源装置では、スイッチング素子を５０％以上のオンデューティー（オン時比率）で動作させた場合に、サブハーモニック発振が発生する。上記Ｄ５０信号は、オンデューティー５０％となるタイミングでスロープ補償が開始されるようにスロープ補償回路９をトリガーするので、このスロープ補償回路９によるスロープ補償によってサブハーモニック発振が抑制されることになる。

しかも、Ｄ５０信号は、上記のように信号ＣＭｏｕｔの周波数（基本発振周波数）を１／２分周することによって形成されるので、以下に述べる比較例のＤ５０信号に比して、スイッチング周期の５０％のタイミングを正確に示すことができる。これに伴って、スロープ補償の開始タイミングのばらつきも少なくなるので、つまり、図４に示すスロープ補償信号Ｖｃの立ち上がりタイミングの精度が高くなるので、結果的に過電流検出の精度が向上することになる。

［比較例］
図５は、比較例に係る発振回路７´の構成を示す。この発振回路７´は、以下の点で図２に示す発振回路７と相違している。
すなわち、発振回路７´は、図２のキャパシタＣ２及び基準電圧Ｖｒｅｆ２をキャパシタＣ３及び基準電圧Ｖｒｅｆ３に置換した点、ヒステリシスコンパレータ２７の出力信号をインバータ３５で反転することによってＤｍａｘ信号を形成している点、キャパシタＣ３の端子電圧をヒステリシスコンパレータ３７で比較し、その比較結果を示す信号をＤ５０信号としている点において発振回路７と相違している。
基準電圧Ｖｒｅｆ３は、基準電圧Ｖｒｅｆ２と同様に、実際はＶｒｅｆ３（Ｈ）とＶｒｅｆ３（Ｌ）（Ｖｒｅｆ３（Ｈ）＞Ｖｒｅｆ３（Ｌ））の２つの基準電圧からなっている。基準電圧Ｖｒｅｆ４も、Ｖｒｅｆ４とＶｒｅｆ３（Ｌ）（Ｖｒｅｆ４＞Ｖｒｅｆ３（Ｌ））の２つの基準電圧からなっている。なお、基準電圧Ｖｒｅｆ３（Ｌ）を発生する基準電圧源はヒステリシスコンパレータ２７と３７に共通接続されている。

図６に三角波状に変化するキャパシタＣ３の端子電圧と、ヒステリシスコンパレータ２７の出力信号の反転信号であるＤｍａｘ信号とを示す。スイッチング周波数を同じとする場合、図２の発振回路７におけるヒステリシスコンパレータ２７の出力信号の周波数は、発振回路７´におけるそれの２倍となる。従って、発振回路７´におけるＤｍａｘ信号の周波数は、図２のヒステリシスコンパレータ２７の出力信号の周波数を１／２分周して形成される図３のＤｍａｘ信号の周波数と結果的に等しくなる。

発振回路７´におけるＤｍａｘ信号のデューティーは、トランジスタＭ６，Ｍ９の電流比で決定される。例えば、トランジスタＭ６，Ｍ９の電流比を１：１に設定すれば、Ｄｍａｘ信号は５０％のデューティーとなる。また、上記電流比を１：４とすると、Ｄｍａｘ信号のデューティーは概ね８０パーセントとなる。
上記電流比が１：１の場合には、Ｄｍａｘ信号を用いてスロープ補償回路９をトリガーすることによりオンデューティー５０％のタイミングでスロープ補償を開始することが可能である。しかし、電流比が１：１でない場合には、オンデューティー５０％のタイミングでスロープ補償を開始するためのＤ５０信号を形成する必要がある。ヒステリシスコンパレータ３７及び基準電圧Ｖｒｅｆ４はこのＤ５０信号を形成するために設けたものである。

Ｄ５０信号がＨレベルとなっているのは、キャパシタＣ３が電流Ｉ４で充電されているときにその充電電圧が基準電圧Ｖｒｅｆ４を超えてから、キャパシタＣ３が電流Ｉ５で放電されているときにその充電電圧が基準電圧Ｖｒｅｆ３（Ｌ）に達するまでの期間である。ここで、基準電圧Ｖｒｅｆ３（Ｌ）はヒステリシスコンパレータ２７に入力されてキャパシタＣ３の放電を停止させるタイミングを決める基準電圧でもある（これによりＤ５０信号の立下りのタイミングを、Ｄｍａｘ信号の立ち上がりすなわちスイッチング周期の開始タイミングと同じにすることができる。）ので、Ｄ５０信号がＨレベルとなっているのはキャパシタＣ３の充電期間のうち充電電圧がＶｒｅｆ４を超えた後の期間と、放電期間全ての和となる。
これより、トランジスタＭ６,Ｍ９の電流比を１：４、つまりキャパシタＣ３の充電期間と放電期間の比率を８０％：２０％とする。この場合、キャパシタＣ３の充電放電端子電圧の差分（＝Ｖｒｅｆ３（Ｈ）―Ｖｒｅｆ３（Ｌ））の５／８の電圧を基準電圧Ｖｒｅｆ３（Ｌ）に加算したものを基準電圧Ｖｒｅｆ４の電位とすることで、コンパレータ３７からデューティー５０％のＤ５０信号（矩形波信号）を出力させることができる、
しかし、このような構成の場合、基準電圧Ｖｒｅｆ４でＤ５０信号の５０％デューティーを決定しているため、この基準電圧Ｖｒｅｆ４のばらつきがＤ５０信号のデューティーのばらつきに大きく影響する。そして、このＤ５０信号のデューティーのばらつきは、上記したスロープ補償の開始タイミングのずれを生じさせる。

図７は、発振回路７´におけるＤ５０信号のばらつきのイメージを表す。同図に示すように、基準電圧Ｖｒｅｆ４のばらつきがＤ５０信号のオン時間の開始ポイントのばらつきを発生させる。したがって、このＤ５０信号を用いてスロープ補償の開始タイミングを規定する場合には、Ｄ５０信号の開始ポイントのばらつきがそのままスロープ補償の開始タイミング（開始ポイント）のばらつきとなる。

図８は、上記比較例に係る発振回路７´を用いた場合における電流信号Ｖｉと、この電流信号Ｖｉに加算されたスロープ補償信号Ｖｃと、合成信号（Ｖｃ＋Ｖｉ）に対して設定された過電流判定基準値との関係を示す。Ｄ５０信号の開始ポイントがばらつくと、図示のようにスロープ補償信号Ｖｃの開始ポイントがばらつく。このため、過電流検出回路１５が検出動作する合成信号（Ｖｃ＋Ｖｉ）値が変化して、過電流検出精度が低下することになる。

比較例に係る発振回路７´を用いたスイッチング電源装置においては、上記のような問題を生じる。これに対して、図２の発振回路７を用いる本実施形態のスイッチング電源装置においては、図５に示す基準電圧Ｖｒｅｆ４及びコンパレータ３７を用いることなく、つまり、ヒステリシスコンパレータ２７の出力信号ＣＭｏｕｔの周波数（基本発振周波数）を１／２分周することによってＤ５０信号を形成するので、スロープ補償の開始タイミングのばらつきが抑制されて過電流検出の精度が向上する。

本発明は、上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の他の形態も含まれる。
すなわち、上記実施形態は図２に示す発振回路７を降圧型のスイッチング電源装置に適用している。しかし、本発明はこの発振回路７を昇圧型のスイッチング電源装置、昇降圧型のスイッチング電源装置、フライバック式のスイッチング電源装置等に適用した形態も含まれる。

また、上記実施形態は電流検出信号にアップスロープ信号を加えるように構成されているが、本発明はフィードバック信号系の信号（出力電圧の誤差を示す信号）及び過電流判定基準値にダウンスロープ信号を加える構成に対しても適用可能である。

更に、上記実施形態の発振回路７では、オンデューティー５０％のタイミングで立ち上がるＤ５０信号をスロープ補償信号の発生タイミング信号として形成しているが、オンデューティーが５０％よりも大きい領域、あるいは５０％よりも小さい領域から立ち上がるタイミング信号が形成されるように発振回路７を構成することも可能である。
この場合、ヒステリシスコンパレータ２７の出力信号ＣＭｏｕｔの周波数（基本発振周波数）を目的に応じて選定するとともに、Ｄフリップフロップ２９の出力信号を処理して上記のようなタイミング信号を実現する論理回路を設けることになる。

１ 入力端子
３ 出力端子
５ 誤差増幅器
７ 発振回路
９ スロープ補償回路
１１ 電流検出回路
１３ 加算回路
１５ 過電流検出回路
１７ ＰＷＭコンパレータ
１９ オア回路
２０ ワンショット回路
２１ ＲＳフリップフロップ
２２ アンド回路
２３，２５ 駆動回路
２７，３７ ヒステリシスコンパレータ
２９ Ｄフリップフロップ
３１ アンド回路
３３，３５ インバータ
３７ コンパレータ
Ｍｐ，Ｍｎ スイッチング素子
Ｌ インダクタ
Ｃ１，Ｃ２，Ｃ３ キャパシタ
Ｒ１，Ｒ２ 抵抗
Ｍ１〜Ｍ９ ＭＯＳトランジスタ

Claims (6)

1. サブハーモニック発振を抑制するためのスロープ補償を行うスロープ補償回路を備えるカレントモード制御方式のスイッチング電源装置であって、
   前記スイッチング電源装置のスイッチング周期及び前記スロープ補償を開始するタイミングを定める発振回路を有し、
   前記発振回路は、複数の基準電圧を有するコンパレータを含み基本発振周波数の信号を発生する第１の回路と、前記基本発振周波数の信号を論理処理することによって前記スイッチング周期及び前記スロープ補償を開始するタイミングを定める第２の回路と、
   を備え、
   前記第２の回路の論理処理は、前記基本発振周波数を分周する処理を含み、
   前記第２の回路は、
   前記コンパレータが所定の前記基準電圧を検出するタイミングで前記スイッチング電源装置のスイッチング周期を開始する、前記基本発振周波数を分周した周波数の第１の信号を出力すると共に、
   前記コンパレータが前記基本発振周波数の次の周期の同じ電圧である前記所定の基準電圧を検出するタイミングで前記スロープ補償を開始する、該基本発振周波数を分周した周波数の第２の信号を前記スロープ補償回路に送信し、且つ、
   前記スロープ補償回路は、前記第２の信号を受けた時点からスロープ補償を行う信号を発生する
   ことを特徴とするスイッチング電源装置。
2. 前記第２の回路の論理処理は前記基本発振周波数を１／２分周する処理を含み、該１／２分周した周波数をスイッチング周波数とすることを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記スロープ補償回路は、スイッチング素子に流れる電流に対応する電流検出信号にアップスロープ信号を加えるように構成されていることを特徴とする請求項１又は２に記載のスイッチング電源装置。
4. 前記スロープ補償回路は、出力電圧の誤差を示す信号及び過電流判定基準値にダウンスロープ信号を加えるように構成されていることを特徴とする請求項１又は２に記載のスイッチング電源装置。
5. 前記第２の回路によりスイッチング素子のオン時比率の最大値を定めることを特徴とする請求項１又は２に記載のスイッチング電源装置。
6. 降圧型、昇圧型、昇降圧型、フライバック式のいずれかである請求項１〜５のいずれかに記載のスイッチング電源装置。

Images