JP5398422B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP5398422B2 JP5398422B2 JP2009193295A JP2009193295A JP5398422B2 JP 5398422 B2 JP5398422 B2 JP 5398422B2 JP 2009193295 A JP2009193295 A JP 2009193295A JP 2009193295 A JP2009193295 A JP 2009193295A JP 5398422 B2 JP5398422 B2 JP 5398422B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- soft start
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
以下、同図を参照しつつ、この従来のスイッチング電源装置について説明する。
この従来のスイッチング装置は、スイッチング制御ICと、メインスイッチ素子となるパワートランジスタM1と、インダクタ素子L1と、ショットキーバリアダイオードD1と、出力コンデンサC1と、帰還抵抗器R1,R2を主たる構成要素として構成されてなり、入力された電源電圧より高い電圧を出力する一般的な昇圧型スイッチング装置である。
発振回路51Aは、例えば、図7に示された構成を有してなるもので、同図を参照しつつ、この発振回路51Aについて説明すれば、まず、この発振回路51Aにおいては、内部基準電圧V3が抵抗器R3、R4、R5によって抵抗分割され、三角波信号の上限レベルと下限レベルが設定されるようになっている。
一方、誤差増幅器X2においては、抵抗器R1,R2で抵抗分割された出力電圧に応じた帰還信号FBと内部基準電圧V2との誤差を増幅した信号がFB信号として出力されるものとなっている(図6参照)。
PWMコンパレータX1は、反転入力端子に発振回路51Aからの三角波信号が入力される一方、非反転入力端子には、上述したFB信号、ソフトスタート信号1、及び、最大DUTYを設定する内部基準電圧V1が、それぞれ印加されるようになっており、比較結果として、パルス電圧がスイッチング制御ICの出力端子OUTから出力されるものとなっている。
なお、図9は、図6に示された従来回路の主要部のタイミング波形図で、図9(A)には、発振回路51Aから出力される三角波信号、FB信号、ソフトスタート信号1、及び、最大DUTY設定電圧の、それぞれのタイミング波形が示されており、図9(B)には、スイッチング制御ICの出力電圧VOUTのタイミング波形が示されている。
ソフトスタート信号1の電圧が上昇するにつれてスイッチング制御ICから出力されるパルス電圧のDUTYは広がり、ソフトスタート信号1が最大DUTY設定電圧V1を超えると、以後、パルス電圧のDUTYは、最大DUTYに保持されることとなる(図9(A)参照)。
一方、出力電圧VOUTが目標値に達すると、出力電圧帰還信号(FB信号)は基準電圧V2を上回り、FB信号の電位は低下してくる(図9(A)及び図9(B)参照)。その結果、FB信号が基準電圧V2よりも低くなると、スイッチング制御ICのパルス電圧出力のDUTYがFB信号により制御される定電圧制御が開始されることとなる。
図6に示された従来のスイッチング電源装置における出力電圧のオーバーシュートは、先に述べたように、FB信号が三角波電圧の振幅範囲まで下がるまでの時間に供給された余分な電力が問題であった。
すなわち、発振回路51A(図6及び図7参照)の基準電圧V3を、三角波信号の上限レベル、三角波信号の下限レベル、及び、誤差増幅器X2(図6参照)の出力信号の最大値を制御する電圧レベルの3つに抵抗分割することで、誤差増幅器X2の出力電圧が三角波信号の電圧範囲まで下がり、DUTYの制御が開始されるまでの時間を短縮し、オーバーシュートの低減を可能にしている。
また、図8に示された方法以外によって、誤差増復帰X2の最大出力電圧が三角波電圧の上限レベルの僅か上に設定されている場合や、スイッチング電源装置の動作周波数が低く設定されている場合、さらには、誤差増幅器X2のゲインが低くパルス電圧のDUTY制御速度が遅い場合などには、オーバーシュートの低減に対処できない。
入力電圧が印加されるインダクタ及びメインスイッチ素子の直列回路と、前記メインスイッチ素子のオン・オフをパルス幅制御するスイッチング制御ICとを有し、前記メインスイッチ素子のオン・オフにより前記直列回路に得られる電圧を整流平滑して出力可能に構成されてなるスイッチング電源装置であって、
前記スイッチング制御ICは、三角波信号を出力する発振回路と、前記整流平滑された出力電圧に対応した帰還信号と帰還用基準電圧との比較を行い、その比較結果に応じた信号を出力する誤差増幅器と、前記メインスイッチ素子を駆動するパルス信号の最大DUTY値を設定する基準電圧回路と、回路の起動時から時間の経過と共に電圧上昇する第1のソフトスタート信号と前記発振回路の出力動作の制御に供される第2のソフトスタート信号を出力するソフトスタート回路と、PWMコンパレータとを有し、前記PWMコンパレータは、前記発振回路の出力信号と前記第1のソフトスタート信号、前記誤差増幅器の出力信号及び前記最大DUTY値とに基づいてパルス幅が制御されたパルス信号を出力するよう構成されてなる一方、前記発振回路は、前記ソフトスタート回路からの第2のソフトスタート信号に基づいて、起動時における三角波信号の上限レベルと下限レベルと振幅を通常時に対して変化せしめるよう構成されてなるものである。
かかる構成において、発振回路は、電源とグランドの間に直列接続された発振充電用電流源及び発振充電用キャパシタと、
前記発振充電用キャパシタと並列接続された発振用スイッチ素子と、
電圧レベル設定用基準電圧を抵抗分割し、三角波信号の上限レベル設定用電圧と下限レベル設定用電圧を出力可能に構成された複数の直列抵抗器と、
前記発振充電用電流源と前記発振充電用キャパシタの相互の接続点に得られる三角波信号と、前記上限レベル設定用電圧及び前記下限レベル設定用電圧との比較結果に応じて前記発振用スイッチ素子をオン・オフする充放電制御回路と、
前記複数の直列抵抗器の一つと並列接続されて前記第2のソフトスタート信号によりオン・オフされる抵抗制御用スイッチ素子とを具備してなるものが好適である。
また、上記構成において、充放電制御回路は、前記上限レベル設定用電圧が反転入力端子に印加される一方、前記三角波信号が非反転入力端子に印加された第1の比較器と、
前記下限レベル設定用電圧が非反転入力端子に印加される一方、前記三角波信号が反転入力端子に印加された第2の比較器と、
前記第1及び第2の比較器の出力が入力段に印加されるフリップフロップ回路とを具備してなるものが好適である。
さらに、上記構成において、ソフトスタート回路は、電源とグランドとの間に直列接続されたソフトスタート充電用電流源及びソフトスタート充電用キャパシタと、前記ソフトスタート充電用電流源と前記ソフトスタート充電用キャパシタの相互の接続点が非反転入力端子に接続される一方、反転入力端子には、ソフトスタート用基準電圧が印加されたソフトスタート比較器とを具備してなり、前記ソフトスタート充電用電流源と前記ソフトスタート充電用キャパシタの相互の接続点の電圧変化が第1のソフトスタート信号1として、前記ソフトスタート比較器の出力が第2のソフトスタート信号として、それぞれ出力されるよう構成されてなるものが好適である。
また、三角波信号の振幅も小さくすることができるので、スイッチング制御の発振周波数も上げることができ、それによってスイッチング電源装置全体の動作速度も上がり、さらに、誤差増幅器の出力信号によるDUTYの制御速度が上がることとなるため、見かけ上、誤差増幅器のゲインを上げるだけなので、通常動作時の安定動作には何ら影響を与えることがなく、スイッチング電源装置の動作周波数の設定値やスイッチング制御ICにおける誤差増幅器のゲインに関わらずオーバーシュートの低減ができる。
さらに、最大DUTY設定を設定する回路の基準電圧を固定とすることで、三角波信号の上限レベル及び下限レベルが上昇する起動時にのみ最大DUTY値が実質的に下げられることとなり、出力電圧が目標値に達してパルス信号のDUTYが0%に絞られるまで供給される余分な電力量を減らすことができ、その結果としてオーバーシュートを低減することができるという効果を奏するものである。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるスイッチング電源装置の回路構成について、図1乃至図3を参照しつつ説明する。
本発明の実施の形態におけるスイッチング電源装置は、スイッチング制御IC(図1においては「SW−IC」と表記)50と、メインスイッチ素子となるパワートランジスタ(図1においては「M1」と表記)1と、インダクタ(図1においては「L1」と表記)2と、ショットキーバリアダイオード(図1においては「D1」と表記)3と、出力コンデンサ(図1においては「C1」と表記)4と、第1及び第2の帰還抵抗器(図1においては、それぞれ「R1」、「R2」と表記)5,6を主たる構成要素として構成されてなる、昇圧型のスイッチング電源装置である。
本発明の実施の形態におけるパワートランジスタ1には、NチャンネルMOSトランジスタ(以下「NMOS」と称する)が用いられており、ドレインは、インダクタ2を介して被昇圧電圧を供給する入力電圧供給用電源7の正極に接続される一方、ソースは、グランドに接続されたものとなっている。なお、入力電圧供給用電源7の正極は、スイッチング制御IC50の電源端子VINにも接続されたものとなっている。
また、ショットキーバリアダイオード3のカソードとグランドとの間には、出力コンデンサ4が接続されると共に、第1及び第2の帰還抵抗器5,6が直列接続されて設けられている。
そして、第1及び第2の帰還抵抗器5,6の相互の接続点は、次述するスイッチング制御IC50を構成する誤差増幅器53の反転入力端子に接続されており、出力電圧VOUTに対応したフィードバック信号(FB信号)がスイッチング制御IC50へ帰還されるようになっている。
発振回路51は、上限及び下限レベルが、ソフトスタート回路52から入力されるソフトスタート信号2に応じて可変可能な三角波信号を発生するよう構成されてなるものである(詳細は後述)。
誤差増幅器53は、FB信号が反転入力端子に印加されるようになっている一方、非反転入力端子には、帰還用基準電源56による帰還用基準電圧V2が印加されるようになっており、帰還用基準電圧V2とFB信号との比較結果を出力するものとなっている。
本発明の実施の形態における発振回路51は、電圧レベル設定用基準電圧V3を出力する電圧レベル設定用基準電源11と、発振回路分圧用第1乃至第4の抵抗器(図2においては、それぞれ「R3」、「R4」、「R5」、「R6」と表記)12〜15と、発振回路用第1及び第2の比較器(図2においては、それぞれ「X3」、「X4」と表記)16,17と、抵抗制御用スイッチ素子としてのNMOS(図2においては「M2」と表記)18と、フリップフロップ回路19と、放電用スイッチ素子としてのNMOS(図2においては「M3」と表記)20と、発振充電用電流源(図2においては「I1」と表記)21と、発振充電用キャパシタ(図2においては「C2」と表記)22とを有して構成されたものとなっている。
さらに、発振回路分圧用第4の抵抗器15には、NMOS18が並列接続されている。すなわち、NMOS18は、そのドレインが発振回路分圧用第3及び第4の抵抗器14,15の相互の接続点に接続される一方、ソースは、グランドに接続さたたものとなっている。そして、NMOS18のゲートには、ソフトスタート回路52からのソフトスタート信号2が印加されるようになっている(詳細は後述)。
そして、発振回路用第1の比較器16の出力端子は、フリップフロップ回路19の一方の入力段に、発振回路用第2の比較器17の出力端子は、フリップフロップ回路19の他方の入力段に、それぞれ接続されたものとなっている。
これら発振回路用第1及び第2の比較器16,17とフリップフリップ回路19は、放電用スイッチ素子としてのNMOSトランジスタ20のオン・オフを行う充放電制御回路して機能するものとなっている(詳細は後述)。
かかるフリップフロップ回路19の出力段は、NMOS20のゲートに接続されたものとなっている。
なお、発振充電用電流源21は、他端側に電源電圧が印加されるようになっており、発振充電用キャパシタ22の他端は、グランドに接続されたものとなっている。
ソフトスタート回路52は、従来同様にPWMコンパレータ54におけるDUTY制御のためのソフトスタート信号1に加えて、新たにソフトスタート信号2を出力するよう構成されたものとなっている。
本発明の実施の形態におけるソフトスタート回路52は、まず、図示されない回路動作用の電源とグランドとの間に、電源側からソフトスタート充電用電流源31とソフトスタート充電用キャッパシタ(図3においては「C3」と表記)32が直列接続されて設けられ、双方の相互の接続点は、ソフトスタート用比較器(図3においては「X5」と表記)33の非反転入力端子に接続される一方、この接続点の電圧は、ソフトスタート信号1として外部、すなわち、PWMコンパレータ54へ出力されるようになっている。
最初に、図4を参照しつつ、スイッチング制御IC50から出力されるパルス信号に対する最大DUTYの設定値の変化動作について説明する。
本発明の実施の形態におけるスイッチング電源装置においては、起動時にソフトスタート回路52のソフトスタート用比較器33の非反転入力端子の電圧は、ソフトスタート用基準電圧V4より低いため、ソフトスタート信号2は、論理値Lowに相当するレベルとなり、発振回路51のNMOS18のゲートに印加されることとなる。
ところが、発振回路51から出力されるパルス信号の最大DUTYを設定する基準電圧V1自体は、起動時、通常動作時の如何に関わらず一定値に固定されているため、上述のように三角波信号の上限レベルと下限レベルの上昇により、実質的に最大DUTYが引き下げられたと等価な状態となり、起動時における三角波信号の最大DUTYは、通常時よりも小さくなる(図4参照)。
電源電圧が供給されると、まず、ソフトスタート信号1が0Vから徐々に上昇し始める(図5(A)参照)。この起動時において、ソフトスタート信号1は、ソフトスタート用基準電圧V4よりも低いので、ソフトスタート信号2は、論地値Lowに相当するレベルとなり、そのため、発振回路51のNMOS18は、非導通状態となっている。
したがって、発振回路51から起動時に出力される三角波信号の上限レベルと下限レベルは、通常動作時よりも上昇し、その振幅も小さくなっている。そして、この場合の発振周波数fは、下記する式によって表されるものとなる。
そして、ソフトスタート信号1が三角波信号の下限レベルを超えると、その下限レベルを超えたレベルに応じたDUTYでPWMコンパレータ54からはパルス信号の出力が開始されることとなる(図5(A)参照)。
このパルス信号により、パワートランジスタ1がオン・オフ制御され、出力側に電力が供給され出力電圧VOUTが徐々に上昇し始めることとなる(図5(B)参照)。
そして、ソフトスタート信号1が最大DUTYに対応する基準電圧V1を超えると、出力電圧VOUTは、目標値に達するまでの間、最大DUTYに保持されて、出力への電力供給が継続されることとなる(図5(A)及び図5(B)参照)。
一方、出力電圧VOUTが目標値に達すると、FB信号が三角波信号のレベル範囲まで下降し始め、パルス信号のDUTYは、FB信号の変化に伴い変化するようPWMコンパレータ54において制御されることとなる(図5(A)参照)。
ところが、FB信号に応じたDUTY制御が始まるまでは、余分な電力が出力に供給されるため、オーバーシュートが発生する。また、オーバーシュートにより出力電圧VOUTが目標値よりも高くなっているため、DUTYを一旦、0%にして電力供給を止めなければ、出力電圧VOUTは上昇し続け、オーバーシュートはさらに大きくなる。
そして、出力電圧VOUTが目標値で安定し、ソフトスタート信号1がソフトスタート回路52におけるソフトスタート用基準電圧V4を超えると、ソフトスタート信号2が論理値Highに相当するレベルとなり、それによって発振回路51のNMOS18が導通状態となることで、三角波信号の上限レベルと下限レベルは、通常動作時の設定値となり、以後、通常動作に移行することとなる(図5(A)参照)。
2…インダクタ
50…スイッチ制御IC
51…発振回路
52…ソフトスタート回路
53…誤差増幅器
54…PWMコンパレータ
Claims (5)
- 入力電圧が印加されるインダクタ及びメインスイッチ素子の直列回路と、前記メインスイッチ素子のオン・オフをパルス幅制御するスイッチング制御ICとを有し、前記メインスイッチ素子のオン・オフにより前記直列回路に得られる電圧を整流平滑して出力可能に構成されてなるスイッチング電源装置であって、
前記スイッチング制御ICは、三角波信号を出力する発振回路と、前記整流平滑された出力電圧に対応した帰還信号と帰還用基準電圧との比較を行い、その比較結果に応じた信号を出力する誤差増幅器と、前記メインスイッチ素子を駆動するパルス信号の最大DUTY値を設定する基準電圧回路と、回路の起動時から時間の経過と共に電圧上昇する第1のソフトスタート信号と前記発振回路の出力動作の制御に供される第2のソフトスタート信号を出力するソフトスタート回路と、PWMコンパレータとを有し、前記PWMコンパレータは、前記発振回路の出力信号と前記第1のソフトスタート信号、前記誤差増幅器の出力信号及び前記最大DUTY値とに基づいて、パルス幅が制御されたパルス信号を出力するよう構成されてなる一方、前記発振回路は、前記ソフトスタート回路からの第2のソフトスタート信号に基づいて、起動時における三角波信号の上限レベルと下限レベルと振幅を通常時に対して変化せしめるよう構成されてなることを特徴とするスイッチング電源装置。 - 発振回路は、
電源とグランドの間に直列接続された発振充電用電流源及び発振充電用キャパシタと、
前記発振充電用キャパシタと並列接続された放電用スイッチ素子と、
電圧レベル設定用基準電圧を抵抗分割し、三角波信号の上限レベル設定用電圧と下限レベル設定用電圧を出力可能に構成された複数の直列抵抗器と、
前記発振充電用電流源と前記発振充電用キャパシタの相互の接続点に得られる三角波信号と、前記上限レベル設定用電圧及び前記下限レベル設定用電圧との比較結果に応じて前記放電用スイッチ素子をオン・オフする充放電制御回路と、
前記複数の直列抵抗器の一つと並列接続されて前記第2のソフトスタート信号によりオン・オフされる抵抗制御用スイッチ素子とを具備してなることを特徴とする請求項1記載のスイッチング電源装置。 - 前記充放電制御回路は、前記上限レベル設定用電圧が反転入力端子に印加される一方、前記三角波信号が非反転入力端子に印加された第1の比較器と、
前記下限レベル設定用電圧が非反転入力端子に印加される一方、前記三角波信号が反転入力端子に印加された第2の比較器と、
前記第1及び第2の比較器の出力が入力段に印加されるフリップフロップ回路とを具備してなることを特徴とする請求項2記載のスイッチング電源装置。 - 前記ソフトスタート回路は、電源とグランドとの間に直列接続されたソフトスタート充電用電流源及びソフトスタート充電用キャパシタと、前記ソフトスタート充電用電流源と前記ソフトスタート充電用キャパシタの相互の接続点が非反転入力端子に接続される一方、反転入力端子には、ソフトスタート用基準電圧が印加されたソフトスタート比較器とを具備してなり、前記ソフトスタート充電用電流源と前記ソフトスタート充電用キャパシタの相互の接続点の電圧変化が第1のソフトスタート信号1として、前記ソフトスタート比較器の出力が第2のソフトスタート信号として、それぞれ出力されるよう構成されてなることを特徴とする請求項3記載のスイッチング電源装置。
- 前記基準電圧回路は、一定の固定電圧を出力する電圧源を用いてなることを特徴とする請求項3記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009193295A JP5398422B2 (ja) | 2009-08-24 | 2009-08-24 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009193295A JP5398422B2 (ja) | 2009-08-24 | 2009-08-24 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011045216A JP2011045216A (ja) | 2011-03-03 |
JP5398422B2 true JP5398422B2 (ja) | 2014-01-29 |
Family
ID=43832205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009193295A Expired - Fee Related JP5398422B2 (ja) | 2009-08-24 | 2009-08-24 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5398422B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102159091B1 (ko) * | 2014-01-24 | 2020-09-23 | 엘지이노텍 주식회사 | 스위칭 모드 전원공급장치 및 이의 소프트 스타트 제어 방법 |
KR102506841B1 (ko) * | 2016-05-20 | 2023-03-08 | 현대자동차주식회사 | Pwm 듀티비 제어 장치 |
US11323023B2 (en) | 2018-05-23 | 2022-05-03 | Sony Corporation | Totem-pole single-phase PFC converter |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05161348A (ja) * | 1991-11-28 | 1993-06-25 | Nec Corp | スイッチング・レギュレータ |
JP3474095B2 (ja) * | 1998-02-18 | 2003-12-08 | セイコーインスツルメンツ株式会社 | スイッチング・レギュレータ |
JP3675339B2 (ja) * | 2001-01-18 | 2005-07-27 | 株式会社日立製作所 | スイッチング電源 |
JP4244283B2 (ja) * | 2002-06-28 | 2009-03-25 | 株式会社リコー | Dc/dcコンバータ |
JP2005204379A (ja) * | 2004-01-14 | 2005-07-28 | Fujitsu Ten Ltd | スイッチングレギュレータ |
JP2006115596A (ja) * | 2004-10-14 | 2006-04-27 | Fujitsu Ten Ltd | スイッチング電源 |
JP2006148987A (ja) * | 2004-11-16 | 2006-06-08 | Matsushita Electric Ind Co Ltd | スイッチング電源回路 |
JP4661221B2 (ja) * | 2005-01-05 | 2011-03-30 | 富士電機システムズ株式会社 | Dc−dcコンバータ |
JP4835064B2 (ja) * | 2005-08-04 | 2011-12-14 | 富士電機株式会社 | Dc−dcコンバータ |
JP4853003B2 (ja) * | 2005-12-07 | 2012-01-11 | 富士電機株式会社 | ソフトスタート回路及びこれを用いたスイッチング電源 |
JP2008131848A (ja) * | 2006-11-27 | 2008-06-05 | Toyota Industries Corp | スイッチングレギレータ |
-
2009
- 2009-08-24 JP JP2009193295A patent/JP5398422B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011045216A (ja) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7714546B2 (en) | Step-up regulator with multiple power sources for the controller | |
JP5577829B2 (ja) | 電源装置、制御回路及び電源装置の制御方法 | |
KR101131262B1 (ko) | 전류 모드 제어형 스위칭 레귤레이터 | |
JP2005045993A (ja) | Pwmスイッチングレギュレータ制御回路 | |
JP2006006004A (ja) | 昇降圧型dc−dcコンバータ | |
JP5405891B2 (ja) | 電源装置、制御回路、電源装置の制御方法 | |
JP2007124748A (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 | |
KR20110087234A (ko) | 스위칭 레귤레이터 | |
US20110080198A1 (en) | Charge pump circuit, and method of controlling charge pump circuit | |
JP2009153289A (ja) | Dc−dcコンバータ | |
KR101164348B1 (ko) | 전원 공급 회로 | |
JP2017011896A (ja) | スイッチング電源回路、液晶駆動装置、液晶表示装置 | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
US8174249B2 (en) | Voltage boosting/lowering circuit | |
JP4341698B2 (ja) | スイッチング電源とその制御回路及び制御方法 | |
JP2020065402A (ja) | スイッチングレギュレータ | |
JP2012244752A (ja) | スイッチングレギュレータ及び電圧変換方法 | |
JP2009055708A (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを使用したdc−dc変換装置 | |
TW201445858A (zh) | 用於電源轉換器的時間產生器及時間信號產生方法 | |
JP5398422B2 (ja) | スイッチング電源装置 | |
JP2010283999A (ja) | 電源装置、制御回路、電源装置の制御方法 | |
JP2013247745A (ja) | 充電制御回路および充電回路 | |
JP5966503B2 (ja) | 昇降圧型dc−dcコンバータおよび携帯機器 | |
TWI766061B (zh) | 開關調節器 | |
JP2010029009A (ja) | 電源回路及びその電源回路を使用したシステム電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5398422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |