KR101131262B1

KR101131262B1 - 전류 모드 제어형 스위칭 레귤레이터

Info

Publication number: KR101131262B1
Application number: KR1020097023089A
Authority: KR
Inventors: 잇페이 노다
Original assignee: 가부시키가이샤 리코
Priority date: 2008-03-07
Filing date: 2009-02-04
Publication date: 2012-04-12
Also published as: JP5169333B2; KR20090125287A; CN101682256B; US8154267B2; CN101682256A; WO2009110289A1; US20100066333A1; JP2009219179A

Abstract

입력 전압을 출력 전압으로 변환하는 스위칭 레귤레이터는 스위치; 그 스위치에 의하여 입력 전압에 의해 통전되는 인덕터; 인덕터를 방전시키는 정류기; 및 인덕터의 전류에 응답하여 경사진 슬로프 전압을 생성하는 슬로프 전압 생성기를 포함하며, 기준 전압과 분압된 출력 전압 사이의 차를 증폭하고 그 증폭된 전압과 슬로프 전압을 비교하여 스위치를 제어하기 위한 신호를 생성한다. 슬로프 전압 생성기는 스위치가 온되는 경우에 인덕터를 통하여 흐르는 전류를 전압으로 변환하는 검출기; 및 램프 전압을 생성하는 전압 생성기를 포함한다. 이들 전압은 슬로프 전압으로서 가산된다. 전압 생성기는 정전류; 저항; 저항을 통한 정전류에 의해 충전되는 램프 커패시터를 포함한다. 램프 커패시터의 단자 전압에 저항의 전압 강하가 가산되어 램프 전압을 출력한다.

전류 모드 제어형 스위칭 레귤레이터

Description

전류 모드 제어형 스위칭 레귤레이터{CURRENT MODE CONTROL TYPE SWITCHING REGULATOR}

본 발명은 전류 모드 제어형 스위칭 레귤레이터에 관한 것으로, 보다 상세하게는 입력 전압과 출력 전압 사이에 큰 차이가 존재하는 경우에도 안정한 동작을 가능하게 하는 스위칭 레귤레이터에 관한 것이다.

도 5는 종래의 전류 모드 제어형 스위칭 레귤레이터에서의 슬로프 전압 생성 회로의 일례를 도시하는 도면이다(예를 들어, 특허 문헌 1 참조). 전류 모드 제어형 스위칭 레귤레이터에서, 스위칭 트랜지스터가 온(on)되는 경우에 인덕터를 통하여 흐르는 인덕터 전류(iL)는 스위칭 트랜지스터의 드레인 전류와 동일하다. 상기 스위칭 트랜지스터의 온 저항을 알고 있는 경우, 인덕터 전류(iL)는 스위칭 트랜지스터에 의해 야기되는 전압 강하를 검출함으로써 검출될 수 있다.

이를 고려하여, 인덕터 전류 검출 회로(110a)는 스위칭 트랜지스터가 온되는 경우에 야기되는 전압 강하를 검출한다. 스위칭 트랜지스터가 온되는 경우, 상기 스위칭 트랜지스터에 공급되는 게이트 신호(S101)는 로우 레벨이 된다. 이 때, PMOS 트랜지스터(M112)가 오프(off)됨과 동시에 PMOS 트랜지스터(M113)는 온된다. 따라서, 스위칭 트랜지스터와 인덕터 사이의 노드(Lx)의 전압(VLx)은 연산 증폭기 회로(111)의 비반전 입력 단자에 입력된다.

연산 증폭기 회로(111)는 PMOS 트랜지스터(M111)의 소스 전압이 상기 전압(VLx)과 동일한 전압 레벨이 되도록 PMOS 트랜지스터(M111)의 게이트 전압을 제어한다. 따라서, PMOS 트랜지스터(M111)의 드레인 전류는 인덕터 전류(iL)에 비례한다. 드레인 전류는 저항(R112)에 의해 전압(VA)으로 변환된다. 이 전압(VA)은 저항(R113)을 통하여 출력된다. 저항들(R111 및 R112)이 동일한 저항값을 가지는 경우, PMOS 트랜지스터(M111)의 소스 전압(VA)은 아래의 식 (a)에 의해 표현된다.

VA = Vin - VLx ‥‥ (a)

또한, 스위칭 트랜지스터가 오프되는 경우에, 게이트 신호(S101)는 하이 레벨이 된다. 이 경우에, PMOS 트랜지스터(M112)가 온됨과 동시에 PMOS 트랜지스터(M113)는 오프된다. 따라서, 입력 전압(Vin)은 연산 증폭기 회로(111)의 비반전 입력 단자에 입력된다. 연산 증폭기 회로(111)가 PMOS 트랜지스터(M111)를 오프시키므로, PMOS 트랜지스터의 소스 전압(VA)은 0V가 된다. 램프 전압 생성 회로(110b)의 NMOS 트랜지스터(M114)는, 게이트 신호(S101)가 하이 레벨에 있는 기간 동안에 온되어 도전 상태(conductive)로 된다. 따라서, 정전류 회로(113)로부터 출력되는 전류(i113)는 NMOS 트랜지스터(M114)로 바이패스된다. 그 결과, 램프 커패시터(C111)의 단자 전압(VB)은 0V가 된다.

그 후에, 게이트 신호(S101)가 로우 레벨이 되는 경우, NMOS 트랜지스터(M114)가 오프되어 비도전 상태(nonconductive)로 된다. 따라서, 램프 커패시터(C111)는 정전류 회로(113)의 출력 전류(i113)에 의해 충전된다. 램프 커패시 터(C111)의 단자 전압(VB)은 직선적으로 증가하여 램프 전압을 생성한다. 램프 전압(VB)은 저항(R114)을 통하여 출력된다. 인덕터 전류 검출 회로(110a)와 램프 전압 생성 회로(110b)의 출력 전압들은 저항들(R113 및 R114)에 의해 가산되어 저항들(R113 및 R114) 사이의 노드로부터 출력된다. 저항들(R113 및 R114)은 동일한 저항값을 가진다. 저항들(R113 및 R114) 사이의 노드의 전압이 VC인 경우, 전압(VC)은 아래의 식 (b)에 의해 표현된다.

VC = (VA + VB)/2 = (Vin - VLx + VB)/2 ‥‥ (b)

상기 식 (b)에서의 전압(VC)은 오프셋 전압 생성 회로(110c)의 연산 증폭기 회로(114)의 비반전 입력 단자에 입력된다. 연산 증폭기 회로(114)는 NMOS 트랜지스터(M116)의 소스 전압이 상기 전압(VC)과 동일한 전압 레벨이 되도록 NMOS 트랜지스터(M116)의 게이트 전압을 제어한다. 그 결과, NMOS 트랜지스터(M116)의 드레인 전류는 상기 전압(VC)에 비례한다. 드레인 전류는 PMOS 트랜지스터들(M117 및 M118)로 이루어진 전류 미러 회로를 통하여 저항(R117)에 공급된다. 드레인 전류는 저항(R117)에 의해 전압으로 변환되어 슬로프 전압 생성 회로(110)의 출력 전압(Vslp)이 된다.

그러나, 저항(R117)은 또한 전류 미러 회로의 출력 전류 이외에 정전류 회로(115)로부터 전류 공급을 받는다. 따라서, 정전류 회로(115)의 출력 전류(i115)를 저항(R117)의 저항값(r117)과 승산함으로써 얻어진 전압에 대응하는 오프셋 전압[(r117 × i115)]이 슬로프 전압 생성 회로(110)의 출력 전압(Vslp)에 가산된다. 저항들(R116 및 R117)이 동일한 저항값을 가지며, 저항(R117)의 저항값이 r117인 경우에, 슬로프 전압 생성 회로(110)의 출력 전압(Vslp)은 아래의 식 (c)에 의해 표현된다.

Vslp = VC + (r117 × i115)

= (Vin - VLx + VB)/2 + (r117 × i115) ‥‥ (c)

상기 식 (c)에서의 (r117 × i115)는 오프셋 전압을 나타낸다는 점에 주목한다.

특허 문헌 1 : 일본 공개 특허 공보 제2006-246626호

그러나, 슬로프 전압(Vslp)의 상승 부분에서의 직선성이 나쁜 것은 도 5에 나타낸 슬로프 전압 생성 회로(110)에서의 문제점이 되고 있다. 도 6은 슬로프 전압 생성 회로(110)에 의해 생성되는 슬로프 전압(Vslp)의 파형예를 나타내는 도면이다. 도 6에 나타낸 바와 같이, 슬로프 전압(Vslp)은 게이트 신호(S101)가 로우 레벨이 된 직후에 서서히 상승하고, 경사는 시간이 경과함에 따라 서서히 적절한 경사에 도달한다. 게이트 신호(S101)가 로우 레벨이 된 이후에 시간(Tdel)이 경과되는 경우, 슬로프 전압(Vslp)은 적절한 경사로 상승한다.

슬로프 전압(Vslp)은, 전압(VC)이 연산 증폭기 회로(114)의 전압 전류 변환기 회로에 의해 전류로 변환되는 경우에 야기되는 지연 시간과 PMOS 트랜지스터들(M117 및 M118)로 이루어지는 전류 미러 회로에 의해 야기되는 지연 시간으로 인해 서서히 상승한다. 슬로프 전압(Vslp)이 서서히 상승하는 경우, 스위칭 레귤레이터의 동작은, 스위칭 트랜지스터의 온 시간이 상기 시간(Tdel)보다 더 짧아지게 되는 조건에서, 입력 전압(Vin)과 스위칭 레귤레이터의 출력 전압(Vo) 사이에 큰 차이가 존재하는 이러한 경우들에 있어서 불안정하게 된다. 그 결과, 출력 전압(Vo)이 불안정하게 되는 점 등에 있어서 결함이 야기될 수도 있다.

본 발명의 하나 이상의 실시형태의 목적은, 상술한 문제점들 중 하나 이상을 실질적으로 제거하는, 양호한 직선성을 가지는 슬로프 전압을 생성할 수 있고 안정된 동작이 가능한 전류 모드 제어형 스위칭 레귤레이터를 제공하는 것이다.

본 발명의 일 양태에 따르면, 입력 전압을 미리 결정된 정전압인 출력 전압으로 변환하는 전류 모드 제어형 스위칭 레귤레이터가 제공된다. 상기 전류 모드 제어형 스위칭 레귤레이터는, 스위칭 소자; 상기 스위치 소자의 스위칭에 응답하여 상기 입력 전압에 의해 통전되는 인덕터; 상기 인덕터를 방전하는 정류기 소자; 및 상기 인덕터를 통하여 흐르는 전류에 응답하는 경사를 가지는 슬로프 전압을 생성하여 출력하도록 구성되는 슬로프 전압 생성 회로부를 포함한다. 상기 전류 모드 제어형 스위칭 레귤레이터는 상기 출력 전압을 분압하여 얻어진 분압 전압과 미리 결정된 기준 전압 사이의 전압차를 증폭하고, 상기 증폭된 전압과 상기 슬로프 전압을 비교하여 상기 비교에 의해 결정된 듀티 사이클을 가지는 펄스 신호를 생성하고, 상기 펄스 신호에 응답하여 상기 스위칭 소자의 스위칭을 제어하도록 구성된다. 상기 슬로프 전압 생성 회로부는, 상기 스위칭 소자가 온되어 상기 인덕터를 통전하고 있을 때에 상기 인덕터를 통하여 흐르는 전류를 검출하여 그 검출된 전류를 전압으로 변환하는 인덕터 전류 검출 회로; 및 미리 결정된 경사를 가지는 램프 전압을 생성하여 출력하는 램프 전압 생성 회로를 포함한다. 상기 슬로프 전압 생성 회로부는, 상기 인덕터 전류 검출 회로에 의해 얻어진 전압과 상기 램프 전압을 가산하여 상기 슬로프 전압을 생성하도록 구성된다. 상기 램프 전압 생성 회로는, 미리 결정된 정전류를 생성하여 출력하는 정전류 회로; 상기 정전류 회로에 의해 출력되는 정전류가 흐르는 오프셋 전압 생성용 저항; 및 상기 오프셋 전압 생성용 저항을 통해 상기 정전류 회로에 의해 출력되는 상기 정전류에 의해 충전되는 램프 커패시터를 포함하며, 상기 램프 전압 생성 회로는 상기 램프 커패시터의 단자 전압에 상기 오프셋 전압 생성용 저항에 의해 야기된 전압 강하를 가산하여 상기 램프 전압을 생성 및 출력하도록 구성된다.

도 1은 본 발명의 제1 실시형태의 전류 모드 제어형 스위칭 레귤레이터의 회로예를 나타내는 도면이다.

도 2는 도 1에 나타낸 스위칭 레귤레이터(1)의 각 신호의 파형예를 나타내는 타이밍 차트이다.

도 3은 도 4의 슬로프 전압 생성 회로(4)의 회로예를 나타내는 도면이다.

도 4는 도 2의 슬로프 전압(Vslp)의 확대된 파형을 나타내는 도면이다.

도 5는 종래의 전류 모드 제어형 스위칭 레귤레이터의 슬로프 전압 생성 회로의 회로예를 나타내는 도면이다.

도 6은 도 5의 슬로프 전압 생성 회로(110)에서 생성된 슬로프 전압(Vslp)의 파형예를 나타내는 도면이다.

본 발명을 도면들을 참조하여 본 발명의 실시형태에 기초하여 상세히 설명한다.

제1 실시형태

도 1은 본 발명의 제1 실시형태의 전류 모드 제어형 스위칭 레귤레이터의 회로예를 나타내는 도면이다. 도 1에서, 전류 모드 제어형 스위칭 레귤레이터(이하, 스위칭 레귤레이터로 지칭됨)(1)는, 입력 단자(IN)로 입력되는 입력 전압(Vin)을 미리 결정된 정전압으로 강압하여 상기 정전압을 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(20)로 출력하는 동기 정류 방식의 강압형 스위칭 레귤레이터(synchronous rectification step-down switching regulator)로서 기능한다.

상기 스위칭 레귤레이터(1)는 입력 단자(IN)로부터 공급되는 전류의 출력을 제어하는 PMOS 트랜지스터로 이루어진 스위칭 트랜지스터(M1); NMOS 트랜지스터로 이루어진 동기 정류기 트랜지스터(M2); 인덕터(L1); 평활 커패시터(C1); 및 출력 전압(Vout)을 분압하여 분압 전압(Vfb)을 생성 및 출력하는 출력 전압 검출용 저항들(R1 및 R2)을 포함한다. 또한, 스위칭 레귤레이터(1)는 미리 결정된 기준 전압(Vref)을 생성 및 출력하는 기준 전압 생성 회로(2); 상기 분압 전압(Vfb)과 기준 전압(Vref)을 비교하고 전압차를 증폭하여 오차(error) 전압(Ve)을 생성 및 출력하는 오차 증폭기 회로(3); 및 슬로프 전압(Vslp)을 생성 및 출력하는 슬로프 전압 생성 회로(4)를 포함한다.

또한, 스위칭 레귤레이터(1)는 오차 증폭기 회로(3)에 의해 출력된 오차 전압(Ve)과 슬로프 전압(Vslp)을 비교하고 펄스 신호(Spw)를 생성 및 출력하여 PWM(펄스 폭 변조) 제어를 수행하는 PWM 비교기(5)를 포함한다. 상기 펄스 신호(Spw)는 오차 전압(Ve)에 대응하는 펄스폭을 가진다. 상기 스위칭 레귤레이터(1)는, 미리 결정된 클록 신호(CLK)를 생성 및 출력하는 발진 회로(6); 상기 발진 회로에 의해 출력된 클록 신호(CLK)를 수신하는 세트 입력 단자(S) 및 상기 PWM 비교기(5)에 의해 출력된 펄스 신호(Spw)를 수신하는 리셋 입력 단자(R)를 가지는 RS 플립 플롭 회로(7); 및 상기 RS 플립 플롭 회로(7)에 의해 출력되는 출력 신호(Sq)에 응답하여 상기 스위칭 트랜지스터(M1)와 동기 정류기 트랜지스터(M2)의 스위칭을 제어하는 제어 신호(S1)를 생성하여 상기 스위칭 트랜지스터(M1) 및 상기 동기 정류기 트랜지스터(M2)를 구동하는 인버터(8)를 더 포함한다.

스위칭 트랜지스터(M1)는 스위칭 소자로서 기능하며, 상기 동기 정류기 트랜지스터(M2)는 정류기 소자로서 기능하며, 상기 슬로프 전압 생성 회로(4)는 슬로프 전압 생성 회로부로서 기능한다는 점에 주목한다. 또한, 도 1에 나타낸 스위칭 레귤레이터(1)에서, 인덕터(L1) 및 평활 커패시터(C1) 이외의 회로들은 하나의 IC에 집적될 수도 있다.

스위칭 트랜지스터(M1)는 입력 전압(Vin)과 동기 정류기 트랜지스터(M2)의 드레인 사이에 접속된다. 상기 동기 정류기 트랜지스터(M2)의 소스는 접지 전압(GND)에 접속된다. 인덕터(L1)는 상기 스위칭 트랜지스터(M1)의 드레인과 출력 단자(OUT) 사이에 접속된다. 저항들(R1 및 R2)의 직렬 회로와 커패시터(C1)는 출력 단자(OUT)와 접지 전압(GND) 사이에 병렬로 접속된다. 저항들(R1 및 R2) 사이의 노드에서의 전압인 분압 전압(Vfb)은 오차 증폭기 회로(3)의 반전 입력 단자에 입력된다. 기준 전압(Vref)은 오차 증폭기 회로(3)의 비반전 입력 단자에 입력된다.

또한, PWM 비교기(5)는 오차 증폭기 회로(3)에 의해 출력되는 오차 전압(Ve)을 수신하는 반전 입력 단자 및 슬로프 전압(Vslp)을 수신하는 비반전 입력 단자를 가진다. RS 플립 플롭 회로(7)의 출력 신호(Sq)는 인버터(8)에 의해 레벨이 반전되고, 스위칭 트랜지스터(M1)와 동기 정류기 트랜지스터(M2)의 각 게이트에 입력되며, 또한 슬로프 전압 생성 회로(4)에도 입력된다. 스위칭 트랜지스터(M1)와 동기 정류기 트랜지스터(M2) 사이의 노드(Lx)의 전압(VLx)은 슬로프 전압 생성 회로(4)에 입력된다.

다음으로, 스위칭 레귤레이터(1)의 동작을 설명한다. 도 2는 도 1에 나타낸 스위칭 레귤레이터(1)의 각 신호의 파형예를 나타내는 타이밍 차트이다. iout는 출력 단자(OUT)로부터 부하(20)로 출력되는 출력 전류를 표시한다는 점에 주목한다. 미리 결정된 사이클로 하이 레벨이 되는 클록 신호(CLK)는 발진 회로(6)로부터 RS 플립 플롭 회로(7)의 세트 입력 단자(S)에 입력된다. 클록 신호(CLK)가 하이 레벨이 되는 경우, RS 플립 플롭 회로(7)의 출력 신호(Sq)는 하이 레벨이 된다. 따라서, 로우 레벨의 제어 신호(S1)가 스위칭 트랜지스터(M1) 및 동기 정류기 트랜지스터(M2)의 각 게이트에 입력된다. 그 결과, 스위칭 트랜지스터(M1)는 온(on)되어 도전되는 반면에 동기 정류기 트랜지스터(M2)는 오프(off)되어 비도전된다. 이 경우에, 입력 전압(Vin)은 인덕터(L1)와 평활 커패시터(C1)로 이루어진 직렬 회로에 인가된다. 상기 인덕터(L1)를 통하여 흐르는 인덕터 전류(iL)는 시간이 경과함 에 따라 직선적으로 증가한다. 인덕터 전류(iL)가 출력 전류(iout)보다 더 크게 되는 경우, 평활 커패시터(C1)가 충전되고 출력 전압(Vout)이 상승한다.

슬로프 전압 생성 회로(4)는 인덕터 전류(iL)를 검출하고 그 인덕터 전류(iL)를 전압으로 변환함과 동시에 저조파(subharmonic) 발진을 방지하기 위한 보상 전압을 생성한다. 또한, 슬로프 전압 생성 회로(4)는 인덕터 전류(iL)를 변환함으로써 얻어진 전압에 상기 보상 전압을 가산하여 슬로프 전압(Vslp)을 생성 및 출력한다. 상기 슬로프 전압(Vslp)은 스위칭 트랜지스터(M1)가 온되는 경우의 기간 동안에 직선적으로 상승한다. 한편, 오차 증폭기 회로(3)는 분압 전압(Vfb)과 기준 전압(Vref) 사이의 전압차를 증폭하여 오차 전압(Ve)을 생성 및 출력한다. 상기 PWM 비교기(5)는 오차 전압(Ve)과 슬로프 전압(Vslp)을 비교한다. 상기 PWM 비교기(5)는 슬로프 전압(Vslp)이 오차 전압(Ve)보다 더 높게 되는 경우에 하이 레벨의 신호(Spw)를 출력하여 RS 플립 플롭 회로(7)를 리셋시킨다. 그 결과, RS 플립 플롭 회로(7)의 출력 신호(Sq)는 로우 레벨이 되며, 제어 신호(S1)는 하이 레벨이 된다. 따라서, 스위칭 트랜지스터(M1)는 오프되어 비도전된다. 이와 동시에, 동기 정류기 트랜지스터(M2)는 온되어 도전된다.

스위칭 트랜지스터(M1)가 오프되고 동기 정류기 트랜지스터(M2)가 온되는 경우, 인덕터(L1)내의 전기 에너지가 방전된다. 인덕터가 통전되는 경우, 전기 에너지가 인덕터에 축적된다. 이 방전 동작에 응답하여, 인덕터 전류(iL)는 시간이 경과함에 따라 직선적으로 감소한다. 인덕터 전류(iL)가 출력 전류(iout)보다 더 작게 되는 경우, 평활 커패시터(C1)로부터 부하(20)로 전력이 공급되어, 출력 전 압(Vout)을 감소시킨다. 발진 회로(6)에 의해 출력되는 클록 신호(CLK)의 1 사이클 이후에, 클록 신호(CLK)는 다시 하이 레벨이 된다. 그 결과, 스위칭 트랜지스터(M1)는 온되고 동기 정류기 트랜지스터(M2)는 오프된다. 따라서, 인덕터 전류(iL)가 흐르고 출력 전압(Vout)이 상승한다.

여기서, 출력 전류(iout)가 시각 T0에서 증가되는 경우, 출력 전압(Vout)이 감소되고, 오차 증폭기 회로(3)에 의해 출력되는 오차 전압(Ve)이 상승한다. 따라서, 슬로프 전압(Vslp)이 오차 전압(Ve)의 전압 레벨보다 더 높게 되는 데에는 더 긴 시간이 소요된다. 그 결과, 스위칭 트랜지스터(M1)의 온 시간이 더 길어지게 되어, 인덕터(L1)에 전력을 공급하는 시간이 더 길어지게 된다. 따라서, 출력 전압(Vout)이 상승한다. 한편, 출력 전압(Vout)이 상승하는 경우, 스위칭 트랜지스터(M1)의 온 시간이 더 짧아지게 되어 출력 전압(Vout)을 감소시킨다. 이러한 방식으로, 출력 전압(Vout)의 변동에 응답하여, 스위칭 트랜지스터(M1)와 동기 정류기 트랜지스터(M2)를 상보적 방식으로 온/오프시키는 시간을 제어함으로써, 출력 전압(Vout)을 안정화시킨다.

다음으로, 도 3은 도 1에 나타낸 슬로프 전압 생성 회로(4)의 회로예를 나타내는 도면이다. 도 3에서, 슬로프 전압 생성 회로(4)는 인덕터 전류 검출 회로(11)와 램프 전압 생성 회로(12)로 이루어져 있다. 상기 인덕터 전류 검출 회로(11)는 연산 증폭기 회로(21), PMOS 트랜지스터들(M21 내지 M23), 인버터(22) 및 저항들(R21 내지 R23)로 이루어져 있다. 램프 전압 생성 회로(12)는 연산 증폭기 회로(23), NMOS 트랜지스터들(M24 및 M25), 정전류 회로(24), 램프 커패시터(C21) 및 저항들(R24 및 R25)로 이루어져 있다. 저항(R25)은 오프셋 전압 생성용 저항으로서 기능한다는 점에 주목한다. 연산 증폭기 회로(23), NMOS 트랜지스터(M25) 및 저항(R24)은 임피던스 변환기 회로로서 기능한다.

인덕터 전류 검출 회로(11)에 있어서, PMOS 트랜지스터(M22)는 입력 전압(Vin)에 접속되는 소스 및 연산 증폭기 회로(21)의 비반전 입력 단자에 접속되는 드레인을 가진다. 또한, PMOS 트랜지스터(M22)는 인버터(22)의 출력 단자에 접속되는 게이트를 가진다. 인버터(22)의 입력 단자는 제어 신호(S1)를 수신한다. PMOS 트랜지스터(M23)는 연산 증폭기 회로(21)의 비반전 입력 단자에 접속되는 소스, 노드(Lx)에 접속되는 드레인 및 제어 신호(S1)를 수신하는 게이트를 갖는다.

저항(R21)은 입력 전압(Vin)과 PMOS 트랜지스터(M21)의 소스 사이에 접속된다. 연산 증폭기 회로(21)의 반전 입력 단자는 PMOS 트랜지스터(M21)의 소스에 접속된다. 또한, 연산 증폭기 회로(21)의 출력 단자는 PMOS 트랜지스터(M21)의 게이트에 접속된다. 저항(R22)은 PMOS 트랜지스터(M21)의 드레인과 접지 전압(GND) 사이에 접속된다. 저항(R23)의 일 단자는 PMOS 트랜지스터(M21)와 저항(R22) 사이의 노드에 접속된다. 저항(R23)의 다른 한쪽 단자는 인덕터 전류 검출 회로(11)의 출력 단자로서 기능한다.

램프 전압 생성 회로(12)에서, 정전류 회로(24)는 입력 전압(Vin)과 연산 증폭기 회로(23)의 비반전 입력 단자 사이에 접속된다. 저항(R25)과 램프 커패시터(C21)는 연산 증폭기 회로(23)의 비반전 입력 단자와 접지 전압(GND) 사이에 직렬로 접속된다. NMOS 트랜지스터(M24)는 램프 커패시터(C21)에 병렬로 접속된다. NMOS 트랜지스터(M24)의 게이트는 제어 신호(S1)를 수신한다. 또한, NMOS 트랜지스터(M25)는 입력 전압(Vin)과 연산 증폭기 회로(23)의 반전 입력 단자 사이에 접속된다. NMOS 트랜지스터(M25)의 게이트는 연산 증폭기 회로(23)의 출력 단자에 접속된다. 저항(R24)의 일 단자는 연산 증폭기 회로(23)의 반전 입력 단자에 접속된다. 저항(R24)의 다른 한쪽 단자는 램프 전압 생성 회로(12)의 출력 단자로서 기능한다. 인덕터 전류 검출 회로(11)의 출력 단자로서 기능하는, 저항(R23)의 다른 한쪽 단자 및 램프 전압 생성 회로(12)의 출력 단자로서 기능하는, 저항(R24)의 다른 한쪽 단자는 서로 접속된다. 저항들(R23 및 R24) 사이의 노드는 슬로프 전압 생성 회로(4)의 출력 단자로서 기능하며, 슬로프 전압(Vslp)을 출력한다.

여기서, 스위칭 트랜지스터(M1)가 온되는 경우에 인덕터(L1)를 통하여 흐르는 인덕터 전류(iL)는, 스위칭 트랜지스터(M1)의 드레인 전류와 동일하게 된다. 따라서, 스위칭 트랜지스터(M1)의 온 저항을 알고 있는 경우, 인덕터 전류(iL)는 스위칭 트랜지스터(M1)에 의해 야기되는 전압 강하를 검출함으로써 검출될 수 있다. 인덕터 전류 검출 회로(11)는 스위칭 트랜지스터(M1)가 온되는 경우에 스위칭 트랜지스터(M1)에 의해 야기되는 전압 강하를 검출한다. 스위칭 트랜지스터(M1)가 온되는 경우에, 제어 신호(S1)는 로우 레벨이 된다. 이 경우에, PMOS 트랜지스터(M22)가 오프되어 비도전되는 반면에 PMOS 트랜지스터(M23)는 온되어 도전된다. 따라서, 노드(Lx)의 전압(VLx)은 연산 증폭기 회로(21)의 비반전 입력 단자에 입력된다.

상기 연산 증폭기 회로(21)는, PMOS 트랜지스터(M21)의 소스 전압이 상기 전 압(VLx)과 동일한 전압 레벨이 되도록 PMOS 트랜지스터(M21)의 게이트 전압을 제어한다. 따라서, PMOS 트랜지스터(M21)의 드레인 전류는 인덕터 전류(iL)에 비례하게 된다. PMOS 트랜지스터(M21)의 드레인 전류는 저항(R22)에 공급되며, 그 저항(R22)에 의해 전압으로 변환된다. 그 변환된 전압은 저항(R23)을 통하여 출력된다. 저항들(R21 및 R22)이 동일한 저항값을 가지면, PMOS 트랜지스터(M21)의 드레인 전압(Va)은 아래의 식 (1)에 의해 표현된다.

Va = Vin - VLx ‥‥ (1)

스위칭 트랜지스터(M1)가 오프되는 경우, 제어 신호(S1)는 하이 레벨이 된다. 이 때, PMOS 트랜지스터(M22)는 온되는 반면에 PMOS 트랜지스터(M23)는 오프된다. 그 결과, 입력 전압(Vin)과 동일한 전압은 연산 증폭기 회로(21)의 비반전 입력 단자에 입력된다. 연산 증폭기 회로(21)가 PMOS 트랜지스터(M21)를 오프시키도록 제어하므로, PMOS 트랜지스터(M21)의 드레인 전압으로서의 전압(Va)은 OV가 된다.

다음으로, 슬로프 전압 생성 회로(12)의 동작을 설명한다. 슬로프 전압 생성 회로(12)에서, NMOS 트랜지스터(M24)는 제어 신호(S1)가 하이 레벨에 있는 기간 동안에 온된다. 따라서, 정전류 회로(24)에 의해 출력되는 정전류(i24)는 NMOS 트랜지스터(M24)에 의해 바이패스된다. 램프 커패시터(C21)의 단자 전압(Vb)은 0V가 된다. 그러나, 저항(R25)이 전압 강하를 야기하므로, 이때의 연산 증폭기 회로(23)의 비반전 입력 단자의 전압(Vd)은, 저항(R25)이 r25의 저항값을 갖는 경우에 아래의 식 (2)에 의해 표현된다.

Vd = r25 × i24 ‥‥ (2)

제어 신호(S1)가 로우 레벨이 되는 경우, NMOS 트랜지스터(M24)는 오프되어 비도전된다. 램프 커패시터(C21)는 정전류 회로(24)의 출력 전류(i24)에 의해 충전된다. 그 결과, 램프 커패시터(C21)의 단자 전압(Vb)은 직선적으로 상승하여 램프 전압을 생성한다. 이 경우, 상기 연산 증폭기 회로(23)의 비반전 입력 단자의 전압(Vd)은 아래의 식 (3)에 의해 표현된다.

Vd = Vb + (r25 × i24) ‥‥ (3)

NMOS 트랜지스터(M25)의 소스 전압은 상기 전압(Vd)과 동일하게 되므로, 저항들(R23 및 R24)이 동일한 저항값들을 가지며 그 저항값이 전압들(Va 및 Vd)의 출력 임피던스보다 충분히 더 큰 경우, 슬로프 전압(Vslp)은, 아래의 식 (4)에 의해 표현될 수 있다.

Vslp = (Va + Vd)/2 ‥‥ (4)

상기 전압(Va)은 식 (1)에서와 같이 (Vin - VLx)이다. 전압(Vd)은 식 (3)에서와 같이 {Vb + (r25 × i24)}이다. 따라서, 상기 식 (4)는 아래의 식 (5)로 표현된다.

Vslp = {(Vin - VLx) + Vb + (r25 × i24)}/2

= (Vin - VLx + Vb)/2 + (r25 × i24)/2 ‥‥ (5)

(r25 × i24)/2 인, 식 (5)의 우측의 제2 항은, 오프셋 전압(Vof)을 나타낸다. 즉, 식 (5)와 식 (c)의 우측의 제2 항이 서로 동일하게 되도록 저항(R25)의 저항값을 설정함으로써, 슬로프 전압(Vslp)을 도 5에 나타낸 종래 회로에서의 슬로 프 전압(Vslp)과 동일하게 설정할 수 있다.

이러한 방식으로, 제1 실시형태의 전류 모드 제어형 스위칭 레귤레이터에서는, 슬로프 전압(Vslp)이 상승하는 것을 지연시키는 전압 전류 변환기 회로 및 전류 미러 회로가 필요하지 않게 된다. 회로 구성을 간이화할 수 있으므로, 비용을 감소시킬 수 있다. 또한, 도 4에 나타낸 바와 같이, 제어 신호(S1)가 로우 레벨이 된 직후에 양호한 직선성을 가진 슬로프 전압(Vslp)을 생성할 수 있다. 따라서, 스위칭 트랜지스터(M1)의 온 시간이 짧은 경우에도 안정한 동작을 수행할 수 있다.

제1 실시형태에서는 동기 정류 방식의 강압형 스위칭 레귤레이터를 일례로서 설명하였지만, 본 발명은 이것으로 한정되지 않음을 주목해야 한다. 본 발명은 비동기 정류 방식의 강압형 스위칭 레귤레이터, 그리고 동기 정류 방식 또는 비동기 정류 방식의 승압형 스위칭 레귤레이터에도 적용될 수 있다. 본 발명은 슬로프 전압 생성 회로를 가진 전류 모드 제어형 스위칭 레귤레이터에 적용된다.

일 실시형태에 따르면, 램프 전압에 대하여 임피던스 변환을 수행하고 그 램프 전압을 출력하도록 구성되는 임피던스 변환기 회로가 램프 전압 생성 회로에 제공된다.

본 발명의 일 실시형태의 전류 모드 제어형 스위칭 레귤레이터에 따르면, 슬로프 전압이 상승하는 것을 지연시키는 전압 전류 변환기 회로 및 전류 미러 회로를 생략할 수 있고, 스위칭 소자를 온시킨 직후에 인덕터를 통전시키는 것을 개시하도록 양호한 직선성을 가진 슬로프 전압을 생성할 수 있다. 그 결과, 스위칭 소자의 온 시간이 짧은 경우에도 안정한 동작을 수행할 수 있다.

본 출원은 일본 특허청에 대하여 2008년 3월 7일자로 출원된 일본 우선권주장 출원 제2008-057414호에 기초하며, 이것의 전체 내용은 참고로 여기에 통합된다.

Claims

입력 전압을 미리 결정된 정전압인 출력 전압으로 변환하는 전류 모드 제어형 스위칭 레귤레이터로서,

스위칭 소자;

상기 스위칭 소자의 스위칭에 응답하여 상기 입력 전압에 의해 통전되는 인덕터;

상기 인덕터를 방전하는 정류기 소자;

상기 인덕터를 통하여 흐르는 전류에 응답하는 경사를 가지는 슬로프 전압을 생성하여 출력하도록 구성되는 슬로프 전압 생성 회로부를 구비하며,

상기 전류 모드 제어형 스위칭 레귤레이터는 상기 출력 전압을 분압하여 얻어진 분압 전압과 미리 결정된 기준 전압 사이의 전압차를 증폭하고, 상기 증폭된 전압과 상기 슬로프 전압을 비교하여 상기 비교에 의해 결정된 듀티 사이클을 가지는 펄스 신호를 생성하고, 상기 펄스 신호에 응답하여 상기 스위칭 소자의 스위칭을 제어하도록 구성되며,

상기 슬로프 전압 생성 회로부는, 상기 스위칭 소자가 온되어 상기 인덕터를 통전시키고 있을 때에 상기 인덕터를 통하여 흐르는 전류를 검출하여 그 검출된 전류를 전압으로 변환하는 인덕터 전류 검출 회로; 및 미리 결정된 경사를 가지는 램프 전압을 생성하여 출력하는 램프 전압 생성 회로를 포함하며, 상기 인덕터 전류 검출 회로에 의해 얻어진 전압과 상기 램프 전압을 가산하여 상기 슬로프 전압을 생성하도록 구성되며,

상기 램프 전압 생성 회로는, 미리 결정된 정전류를 생성하여 출력하는 정전류 회로; 상기 정전류 회로에 의해 출력되는 정전류가 흐르는 오프셋 전압 생성용 저항; 및 상기 오프셋 전압 생성용 저항을 통해, 상기 정전류 회로에 의해 출력되는 상기 정전류에 의해 충전되는 램프 커패시터를 포함하며, 상기 램프 커패시터의 단자 전압에 상기 오프셋 전압 생성용 저항에 의해 야기된 전압 강하를 가산하여 상기 램프 전압을 생성 및 출력하도록 구성되고,

상기 램프 전압 생성 회로는, 임피던스 변환기 회로를 더 포함하고,

상기 임피던스 변환기 회로는 연산 증폭기 회로, 트랜지스터 및 저항을 포함하며,

상기 연산 증폭기 회로와 상기 트랜지스터는 음성 피드백(negative feedback) 회로를 구성하고,

상기 임피던스 변환기 회로는, 상기 램프 전압에 대하여 임피던스 변환을 수행하여 상기 램프 전압을 출력하도록 구성되는 것인, 전류 모드 제어형 스위칭 레귤레이터.
삭제