JP5169333B2 - 電流モード制御型スイッチングレギュレータ - Google Patents

Description

本発明は、電流モード制御型のスイッチングレギュレータに関し、特に入力電圧と出力電圧との電圧差が大きい場合にも安定した動作が可能なスイッチングレギュレータに関する。

図５は、従来の電流モード制御型スイッチングレギュレータにおけるスロープ電圧生成回路の回路例を示した図である（例えば、特許文献１参照。）。
電流モード制御型スイッチングレギュレータにおいて、スイッチングトランジスタがオンしているときにインダクタに流れるインダクタ電流ｉＬは、該スイッチングトランジスタのドレイン電流と等しいため、該スイッチングトランジスタのオン抵抗が分かっていれば、該スイッチングトランジスタでの電圧降下を検出することによってインダクタ電流ｉＬを検出することができる。

このようなことから、インダクタ電流検出回路１１０ａは、前記スイッチングトランジスタがオンしているときの電圧降下を検出している。前記スイッチングトランジスタがオンしている場合、該スイッチングトランジスタのゲート信号Ｓ１０１はローレベルである。このとき、ＰＭＯＳトランジスタＭ１１２がオフすると共にＰＭＯＳトランジスタＭ１１３がオンするため、演算増幅回路１１１の非反転入力端には、前記スイッチングトランジスタと前記インダクタとの接続部Ｌｘの電圧ＶＬｘが入力される。

演算増幅回路１１１は、ＰＭＯＳトランジスタＭ１１１のソース電圧が電圧ＶＬｘと同じ電圧になるようにＰＭＯＳトランジスタＭ１１１のゲート電圧を制御することから、ＰＭＯＳトランジスタＭ１１１のドレイン電流はインダクタ電流ｉＬに比例した電流になる。該ドレイン電流は抵抗Ｒ１１２によって電圧ＶＡに変換され、該変換された電圧ＶＡが抵抗Ｒ１１３を介して出力されている。
抵抗Ｒ１１１とＲ１１２の各抵抗値が同じである場合、ＰＭＯＳトランジスタＭ１１１のソース電圧ＶＡは、下記（ａ）式のようになる。
ＶＡ＝Ｖｉｎ−ＶＬｘ………………（ａ）

また、前記スイッチングトランジスタがオフしているときは、ゲート信号Ｓ１０１はハイレベルである。この場合は、ＰＭＯＳトランジスタＭ１１２がオンすると共にＰＭＯＳトランジスタＭ１１３がオフするため、演算増幅回路１１１の非反転入力端の電圧は入力電圧Ｖｉｎになり、演算増幅回路１１１がＰＭＯＳトランジスタＭ１１１をオフさせるため、ＰＭＯＳトランジスタＭ１１１のソース電圧ＶＡは０Ｖになる。
ランプ電圧生成回路１１０ｂのＮＭＯＳトランジスタＭ１１４は、ゲート信号Ｓ１０１がハイレベルである間、オンして導通状態にあるため、定電流回路１１３から出力される電流ｉ１１３はＮＭＯＳトランジスタＭ１１４にバイパスされ、ランプコンデンサＣ１１１の端子電圧ＶＢは０Ｖになっている。

次に、ゲート信号Ｓ１０１がローレベルになると、ＮＭＯＳトランジスタＭ１１４はオフして遮断状態になるため、ランプコンデンサＣ１１１は定電流回路１１３の出力電流ｉ１１３によって充電され、ランプコンデンサＣ１１１の端子電圧ＶＢは直線的に上昇してランプ電圧を発生させる。ランプ電圧ＶＢは、抵抗Ｒ１１４を介して出力される。
インダクタ電流検出回路１１０ａとランプ電圧生成回路１１０ｂの各出力電圧は、抵抗Ｒ１１３と抵抗Ｒ１１４で加算されて抵抗Ｒ１１３と抵抗Ｒ１１４の接続部から出力される。抵抗Ｒ１１３と抵抗Ｒ１１４の各抵抗値は同じであるとし、抵抗Ｒ１１３と抵抗Ｒ１１４との接続部の電圧をＶＣとすると電圧ＶＣは、下記（ｂ）式のようになる。
ＶＣ＝（ＶＡ＋ＶＢ）／２＝（Ｖｉｎ−ＶＬｘ＋ＶＢ）／２…………（ｂ）

前記（ｂ）式の電圧ＶＣが、オフセット電圧生成回路１１０ｃの演算増幅回路１１４の非反転入力端に入力され、演算増幅回路１１４は、ＮＭＯＳトランジスタＭ１１６のソース電圧が電圧ＶＣと等しくなるようにＮＭＯＳトランジスタＭ１１６のゲート電圧を制御する。このことから、ＮＭＯＳトランジスタＭ１１６のドレイン電流は、電圧ＶＣに比例した電流になる。該電流は、ＰＭＯＳトランジスタＭ１１７とＭ１１８で形成されたカレントミラー回路を介して抵抗Ｒ１１７に供給され、抵抗Ｒ１１７で電圧に変換されて、スロープ電圧生成回路１１０の出力電圧Ｖｓｌｐとなる。

しかし、抵抗Ｒ１１７は、前記カレントミラー回路からの出力電流以外に、定電流回路１１５からも電流供給を受けているため、スロープ電圧生成回路１１０の出力電圧Ｖｓｌｐには、定電流回路１１５の出力電流ｉ１１５に抵抗Ｒ１１７の抵抗値ｒ１１７を乗じた電圧であるオフセット電圧（ｒ１１７×ｉ１１５）が加算されている。
抵抗Ｒ１１６と抵抗Ｒ１１７の各抵抗値が同じであるとした場合のスロープ電圧生成回路１１０の出力電圧Ｖｓｌｐは、抵抗Ｒ１１７の抵抗値をｒ１１７とすると、下記（ｃ）式のようになる。
Ｖｓｌｐ＝ＶＣ＋（ｒ１１７×ｉ１１５）
＝（Ｖｉｎ−ＶＬｘ＋ＶＢ）／２＋（ｒ１１７×ｉ１１５）………………（ｃ）
なお、前記（ｃ）式において、（ｒ１１７×ｉ１１５）はオフセット電圧を示している。
特開２００６−２４６６２６号公報

しかし、図５のスロープ電圧生成回路１１０では、スロープ電圧Ｖｓｌｐの立ち上がり部分における直線性が悪いという問題があった。
図６は、スロープ電圧生成回路１１０で生成したスロープ電圧Ｖｓｌｐの波形例を示した図である。
図６から分かるように、スロープ電圧Ｖｓｌｐは、ゲート信号Ｓ１０１がローレベルになった直後は緩やかに立ち上がり、時間の経過と共に本来の傾斜に近づき、ゲート信号Ｓ１０１がローレベルになってから時間Ｔｄｅｌ経過後に本来の傾斜になっている。

スロープ電圧Ｖｓｌｐの立ち上がりが緩やかになる原因は、電圧ＶＣを演算増幅回路１１４による電圧‐電流変換回路で電流に変換する際の遅延時間と、ＰＭＯＳトランジスタＭ１１７及びＭ１１８で構成されたカレントミラー回路を経由するときの遅延時間によるものである。スロープ電圧Ｖｓｌｐの立ち上がりが緩やかになると、前記スイッチングトランジスタのオン時間が、時間Ｔｄｅｌよりも短くなる条件、例えば入力電圧Ｖｉｎとスイッチングレギュレータの出力電圧Ｖｏとの電圧差が大きい場合等において、スイッチングレギュレータの動作が不安定になり、出力電圧Ｖｏが安定しない等の不具合が発生する可能性があった。

本発明は、このような問題を解決するためになされたものであり、直線性のよいスロープ電圧を生成することができ、安定した動作が可能な電流モード制御型スイッチングレギュレータを得ることを目的とする。

この発明に係る電流モード制御型スイッチングレギュレータは、スイッチング素子と、該スイッチング素子のスイッチングによって入力電圧による充電が行われるインダクタと、該インダクタの放電を行う整流素子と、前記インダクタに流れる電流に応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部とを備え、出力電圧を分圧した分圧電圧と所定の基準電圧との電圧差を増幅し該増幅した電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号に応じて前記スイッチング素子のスイッチング制御を行って、前記入力電圧を所定の定電圧に変換して出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
前記スロープ電圧生成回路部は、
前記スイッチング素子がオンして前記インダクタを充電しているときに該インダクタに流れる電流を検出して電圧に変換し出力するインダクタ電流検出回路と、所定の傾斜のランプ電圧を生成して出力するランプ電圧生成回路とを有し、前記インダクタ電流検出回路及び該ランプ電圧生成回路の各出力電圧を加算して前記スロープ電圧を生成し、
前記ランプ電圧生成回路は、
所定の定電流を生成して出力する定電流回路と、
該定電流回路からの定電流が流れるオフセット電圧生成用抵抗と、
該オフセット電圧生成用抵抗を介して入力される前記定電流回路からの定電流で充電されるランプコンデンサと、
を備え、
前記スロープ電圧の直線性の改善を図るために、前記ランプコンデンサの端子電圧に前記オフセット電圧生成用抵抗による電圧降下を加算して前記ランプ電圧を生成し、該生成したランプ電圧に対してインピーダンス変換を行って出力するものである。

また、前記ランプ電圧生成回路は、前記生成したランプ電圧に対してインピーダンス変換を行って出力するインピーダンス変換回路を備えるようにした。

本発明の電流モード制御型スイッチングレギュレータによれば、スロープ電圧の立ち上がりを遅らせるための電圧‐電流変換回路とカレントミラー回路を不要にすることができ、インダクタへの充電を開始するためにスイッチング素子がオンした直後から、直線性のよいスロープ電圧を生成することができ、スイッチング素子のオン時間が短い場合においても安定した動作を行うことができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。
図１において、図１の電流モード制御型スイッチングレギュレータ（以下、スイッチングレギュレータと呼ぶ）１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷２０に出力する同期整流方式の降圧型スイッチングレギュレータをなしている。

スイッチングレギュレータ１は、入力端子ＩＮからの電流の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。更に、スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、前記分圧電圧Ｖｆｂと該基準電圧Ｖｒｅｆとの電圧比較を行い、該電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路３と、スロープ電圧Ｖｓｌｐを生成して出力するスロープ電圧生成回路４とを備えている。

また、スイッチングレギュレータ１は、誤差増幅回路３からの誤差電圧Ｖｅとスロープ電圧Ｖｓｌｐとの電圧比較を行い、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭコンパレータ５と、所定のクロック信号ＣＬＫを生成して出力する発振回路６と、セット入力端Ｓに発振回路６からのクロック信号ＣＬＫが、リセット入力端ＲにＰＷＭコンパレータ５からのパルス信号Ｓｐｗがそれぞれ入力されたＲＳフリップフロップ回路７と、該ＲＳフリップフロップ回路７からの出力信号Ｓｑに応じて、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号Ｓ１を生成してスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を駆動するインバータ８とを備えている。

なお、スイッチングトランジスタＭ１はスイッチング素子を、同期整流用トランジスタＭ２は整流素子を、スロープ電圧生成回路４はスロープ電圧生成回路部をそれぞれなす。また、図１のスイッチングレギュレータ１では、インダクタＬ１及び平滑コンデンサＣ１を除く各回路は、１つのＩＣに集積されるようにしてもよい。

入力電圧Ｖｉｎと同期整流用トランジスタＭ２のドレインとの間にはスイッチングトランジスタＭ１が接続され、同期整流用トランジスタＭ２のソースは接地電圧ＧＮＤに接続されている。スイッチングトランジスタＭ１のドレインと出力端子ＯＵＴとの間にインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間に抵抗Ｒ１と抵抗Ｒ２との直列回路及びコンデンサＣ１が並列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部の電圧である分圧電圧Ｖｆｂは誤差増幅回路３の反転入力端に入力され、誤差増幅回路３の非反転入力端には基準電圧Ｖｒｅｆが入力されている。

また、ＰＷＭコンパレータ５の反転入力端には、誤差増幅回路３からの誤差電圧Ｖｅが入力され、ＰＷＭコンパレータ５の非反転入力端にはスロープ電圧Ｖｓｌｐが入力されている。ＲＳフリップフロップ回路７の出力信号Ｓｑは、インバータ８で信号レベルが反転されてスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートにそれぞれ入力されると共に、スロープ電圧生成回路４にも入力されている。スロープ電圧生成回路４には、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部Ｌｘの電圧ＶＬｘが入力されている。

次に、スイッチングレギュレータ１の動作について説明する。
図２は、図１に示したスイッチングレギュレータ１の各信号の波形例を示したタイミングチャートであり、なお、ｉｏｕｔは出力端子ＯＵＴから負荷２０に出力される出力電流を示している。
発振回路６からＲＳフリップフロップ回路７のセット入力端Ｓには、所定の周期でハイレベルになるクロック信号ＣＬＫが入力されており、クロック信号ＣＬＫがハイレベルになるとＲＳフリップフロップ回路７の出力信号Ｓｑはハイレベルになる。

このため、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートにはローレベルの制御信号Ｓ１がそれぞれ入力され、スイッチングトランジスタＭ１がオンして導通状態になると共に同期整流用トランジスタＭ２がオフして遮断状態になる。この場合、インダクタＬ１と平滑コンデンサＣ１との直列回路に入力電圧Ｖｉｎが印加され、インダクタＬ１に流れる電流であるインダクタ電流ｉＬは時間の経過に連れて直線的に増加する。インダクタ電流ｉＬが出力電流ｉｏｕｔよりも大きくなると、平滑コンデンサＣ１に電荷が蓄積され、出力電圧Ｖｏｕｔが上昇する。

スロープ電圧生成回路４は、インダクタ電流ｉＬを検出し、該検出したインダクタ電流ｉＬを電圧に変換すると共に、サブハーモニック発振を防止するための補償電圧を生成する。更に、スロープ電圧生成回路４は、インダクタ電流ｉＬを変換した電圧に該補償電圧を加算してスロープ電圧Ｖｓｌｐを生成し出力する。スロープ電圧Ｖｓｌｐは、スイッチングトランジスタＭ１がオンしている間、直線的に電圧が上昇する。一方、誤差増幅回路３は、分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する。ＰＷＭコンパレータ５は、誤差電圧Ｖｅとスロープ電圧Ｖｓｌｐとの電圧比較を行い、スロープ電圧Ｖｓｌｐが誤差電圧Ｖｅよりも大きくなるとハイレベルの信号Ｓｐｗを出力し、ＲＳフリップフロップ回路７をリセットする。このため、ＲＳフリップフロップ回路７の出力信号Ｓｑはローレベルに戻り、制御信号Ｓ１はハイレベルになることから、スイッチングトランジスタＭ１はオフして遮断状態になると共に同期整流トランジスタＭ２はオンして導通状態になる。

スイッチングトランジスタＭ１がオフして同期整流トランジスタＭ２がオンすると、インダクタＬ１に蓄えられていたエネルギーが放出され、これに伴って、インダクタ電流ｉＬは時間と共に直線的に減少する。インダクタ電流ｉＬが出力電流ｉｏｕｔよりも小さくなると、平滑コンデンサＣ１から負荷２０へ電力が供給され、出力電圧Ｖｏｕｔが低下する。発振回路６からのクロック信号ＣＬＫの１周期後にクロック信号ＣＬＫは再びハイレベルになり、スイッチングトランジスタＭ１がオンすると共に同期整流トランジスタＭ２がオフしてインダクタ電流ｉＬが流れ、出力電圧Ｖｏｕｔが上昇する。

ここで、時刻Ｔ０で出力電流ｉｏｕｔが増加すると出力電圧Ｖｏｕｔが低下し、誤差増幅回路３からの誤差電圧Ｖｅが上昇するため、スロープ電圧Ｖｓｌｐが誤差電圧Ｖｅの電圧値を超えるまでの時間が長くなる。この結果、スイッチングトランジスタＭ１のオン時間が長くなり、インダクタＬ１に電力を供給している時間が長くなることから出力電圧Ｖｏｕｔは上昇する。逆に、出力電圧Ｖｏｕｔが上昇すると、スイッチングトランジスタＭ１のオン時間が短くなって出力電圧Ｖｏｕｔは低下する。このように、出力電圧Ｖｏｕｔの変動に応じてスイッチングトランジスタＭ１と同期整流用トランジスタＭ２を相補的にオン／オフさせる時間を制御することにより、出力電圧Ｖｏｕｔの電圧を安定化させている。

次に、図３は、図１のスロープ電圧生成回路４の回路例を示した図である。
図３において、スロープ電圧生成回路４は、インダクタ電流検出回路１１とランプ電圧生成回路１２で構成されている。インダクタ電流検出回路１１は、演算増幅回路２１、ＰＭＯＳトランジスタＭ２１〜Ｍ２３、インバータ２２及び抵抗Ｒ２１〜Ｒ２３で構成され、ランプ電圧生成回路１２は、演算増幅回路２３、ＮＭＯＳトランジスタＭ２４，Ｍ２５、定電流回路２４、ランプコンデンサＣ２１及び抵抗Ｒ２４，Ｒ２５で構成されている。なお、抵抗Ｒ２５はオフセット電圧生成用抵抗をなし、演算増幅回路２３，ＮＭＯＳトランジスタＭ２５及び抵抗Ｒ２４はインピーダンス変換回路をなす。

インダクタ電流検出回路１１において、ＰＭＯＳトランジスタＭ２２のソースは入力電圧Ｖｉｎに接続され、ＰＭＯＳトランジスタＭ２２のドレインは演算増幅回路２１の非反転入力端に接続されている。また、ＰＭＯＳトランジスタＭ２２のゲートはインバータ２２の出力端に接続され、インバータ２２の入力端には制御信号Ｓ１が入力されている。ＰＭＯＳトランジスタＭ２３において、ソースは演算増幅回路２１の非反転入力端に接続され、ドレインは接続部Ｌｘに接続され、ゲートには制御信号Ｓ１が入力されている。

入力電圧ＶｉｎとＰＭＯＳトランジスタＭ２１のソースとの間には抵抗Ｒ２１が接続され、演算増幅回路２１の反転入力端はＰＭＯＳトランジスタＭ２１のソースに接続されている。また、演算増幅回路２１の出力端は、ＰＭＯＳトランジスタＭ２１のゲートに接続され、ＰＭＯＳトランジスタＭ２１のドレインと接地電圧ＧＮＤとの間に抵抗Ｒ２２が接続されている。ＰＭＯＳトランジスタＭ２１と抵抗Ｒ２２との接続部に抵抗Ｒ２３の一端が接続され、抵抗Ｒ２３の他端がインダクタ電流検出回路１１の出力端をなしている。

ランプ電圧生成回路１２において、入力電圧Ｖｉｎと演算増幅回路２３の非反転入力端との間には定電流回路２４が接続されている。演算増幅回路２３の非反転入力端と接地電圧ＧＮＤとの間には、抵抗Ｒ２５とランプコンデンサＣ２１が直列に接続され、ランプコンデンサＣ２１に並列にＮＭＯＳトランジスタＭ２４が接続されており、ＮＭＯＳトランジスタＭ２４のゲートには制御信号Ｓ１が入力されている。また、入力電圧Ｖｉｎと演算増幅回路２３の反転入力端との間にはＮＭＯＳトランジスタＭ２５が接続され、ＮＭＯＳトランジスタＭ２５のゲートは演算増幅回路２３の出力端に接続されている。抵抗Ｒ２４の一端は演算増幅回路２３の反転入力端に接続され、抵抗Ｒ２４の他端はランプ電圧生成回路１２の出力端をなしている。インダクタ電流検出回路１１の出力端をなす抵抗Ｒ２３の他端と、ランプ電圧生成回路１２の出力端をなす抵抗Ｒ２４の他端は接続され、該接続部がスロープ電圧生成回路４の出力端をなし、スロープ電圧Ｖｓｌｐが出力される。

ここで、スイッチングトランジスタＭ１がオンしているときにインダクタＬ１に流れるインダクタ電流ｉＬは、スイッチングトランジスタＭ１のドレイン電流に等しいため、スイッチングトランジスタＭ１のオン抵抗が分かっていれば、スイッチングトランジスタＭ１の電圧降下を検出することにより、インダクタ電流ｉＬを検出することができる。
インダクタ電流検出回路１１は、スイッチングトランジスタＭ１がオンしているときのスイッチングトランジスタＭ１による電圧降下の検出を行う。スイッチングトランジスタＭ１がオンしているときは、制御信号Ｓ１はローレベルであり、このとき、ＰＭＯＳトランジスタＭ２２はオフして遮断状態であると共にＰＭＯＳトランジスタＭ２３はオンして導通状態になっている。このため、演算増幅回路２１の非反転入力端には接続部Ｌｘの電圧ＶＬｘが入力されている。

演算増幅回路２１は、ＰＭＯＳトランジスタＭ２１のソース電圧が電圧ＶＬｘと同じ電圧になるようにＰＭＯＳトランジスタＭ２１のゲート電圧を制御することから、ＰＭＯＳトランジスタＭ２１のドレイン電流はインダクタ電流ｉＬに比例した電流になる。ＰＭＯＳトランジスタＭ２１のドレイン電流は抵抗Ｒ２２に供給され、抵抗Ｒ２２によって電圧に変換され、該変換された電圧が抵抗Ｒ２３を介して出力される。
今、抵抗Ｒ２１とＲ２２の各抵抗値が同じであるとすると、ＰＭＯＳトランジスタＭ２１のドレイン電圧Ｖａは、下記（１）式のようになる。
Ｖａ＝Ｖｉｎ−ＶＬｘ………………（１）

なお、スイッチングトランジスタＭ１がオフしているときは、制御信号Ｓ１はハイレベルである。このとき、ＰＭＯＳトランジスタＭ２２がオンすると共に、ＰＭＯＳトランジスタＭ２３がオフする。このことから、演算増幅回路２１の非反転入力端の電圧は入力電圧Ｖｉｎと同じ電圧になり、演算増幅回路２１は、ＰＭＯＳトランジスタＭ２１をオフさせるように制御するため、ＰＭＯＳトランジスタＭ２１のドレイン電圧である電圧Ｖａは０Ｖになる。

次に、スロープ電圧生成回路１２の動作について説明する。
スロープ電圧生成回路１２において、ＮＭＯＳトランジスタＭ２４は、制御信号Ｓ１がハイレベルの間はオンしているため、定電流回路２４から出力される定電流ｉ２４はＮＭＯＳトランジスタＭ２４によってバイパスされ、ランプコンデンサＣ２１の端子電圧Ｖｂは０Ｖになっている。しかし、抵抗Ｒ２５には電圧降下が発生するため、このときの演算増幅回路２３の非反転入力端の電圧Ｖｄは、抵抗Ｒ２５の抵抗値をｒ２５とすると、下記（２）式のようになる。
Ｖｄ＝ｒ２５×ｉ２４………………（２）

制御信号Ｓ１がローレベルになると、ＮＭＯＳトランジスタＭ２４はオフして遮断状態になるため、ランプコンデンサＣ２１は定電流回路２４の出力電流ｉ２４によって充電され、ランプコンデンサＣ２１の端子電圧Ｖｂが直線的に上昇してランプ電圧を発生する。この場合、演算増幅回路２３の非反転入力端の電圧Ｖｄは、下記（３）式のようになる。
Ｖｄ＝Ｖｂ＋（ｒ２５×ｉ２４）………………（３）

ＮＭＯＳトランジスタＭ２５のソース電圧は電圧Ｖｄと等しくなることから、抵抗Ｒ２３とＲ２４の各抵抗値が等しく、かつ該各抵抗値が電圧Ｖａ及びＶｄの出力インピーダンスと比較して十分に大きいとすると、スロープ電圧Ｖｓｌｐは、下記（４）式のように示すことができる。
Ｖｓｌｐ＝（Ｖａ＋Ｖｄ）／２………………（４）

電圧Ｖａは、前記（１）式より（Ｖｉｎ−ＶＬｘ）であり、電圧Ｖｄは、前記（３）式より｛Ｖｂ＋（ｒ２５×ｉ２４）｝であることから、前記（４）式は下記（５）式のようになる。
Ｖｓｌｐ＝｛（Ｖｉｎ−ＶＬｘ）＋Ｖｂ＋（ｒ２５×ｉ２４）｝／２
＝（Ｖｉｎ−ＶＬｘ＋Ｖｂ）／２＋（ｒ２５×ｉ２４）／２………………（５）

前記（５）式の右辺の第２項（ｒ２５×ｉ２４）／２はオフセット電圧Ｖｏｆを表している。すなわち、前記（５）式と前記（ｃ）式の右辺の第２項が等しくなるように抵抗Ｒ２５の抵抗値を設定すれば、スロープ電圧Ｖｓｌｐを従来の図５の場合と同じ電圧にすることができる。
このように、本第１の実施の形態における電流モード制御型スイッチングレギュレータは、スロープ電圧Ｖｓｌｐの立ち上がりを遅らせための電圧‐電流変換回路とカレントミラー回路が不要になり、回路構成を簡単にしてコストの削減を図ることができ、更に図４に示すように、制御信号Ｓ１がローレベルに変化した直後から、直線性のよいスロープ電圧Ｖｓｌｐを生成することができ、スイッチングトランジスタＭ１のオン時間が短い場合においても安定した動作を行うことができる。

なお、前記第１の実施の形態では、同期整流方式の降圧型スイッチングレギュレータの場合を例にして説明したが、本発明はこれに限定するものではなく、非同期整流方式の降圧型スイッチングレギュレータ、並びに同期整流方式又は非同期整流方式の昇圧型スイッチングレギュレータにも適用することができ、スロープ電圧生成回路を有する電流モード制御型スイッチングレギュレータに適用するものである。

本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。 図１に示したスイッチングレギュレータ１の各信号の波形例を示したタイミングチャートである。 図１のスロープ電圧生成回路４の回路例を示した図である。 図２のスロープ電圧Ｖｓｌｐの波形を拡大した図である。 従来の電流モード制御型スイッチングレギュレータにおけるスロープ電圧生成回路の回路例を示した図である。 図５のスロープ電圧生成回路１１０で生成したスロープ電圧Ｖｓｌｐの波形例を示した図である。

符号の説明

１ スイッチングレギュレータ
２ 基準電圧発生回路
３ 誤差増幅回路
４ スロープ電圧生成回路
５ ＰＷＭコンパレータ
６ 発振回路
７ ＲＳフリップフロップ回路
８，２２ インバータ
１１ インダクタ電流検出回路
１２ ランプ電圧生成回路
２０ 負荷
２１，２３ 演算増幅回路
２４ 定電流回路
Ｍ１ スイッチングトランジスタ
Ｍ２ 同期整流用トランジスタ
Ｌ１ インダクタ
Ｃ１ 平滑用のコンデンサ
Ｃ２１ ランプコンデンサ
Ｒ１，Ｒ２，Ｒ２１〜Ｒ２５ 抵抗
Ｍ２１〜Ｍ２３ ＰＭＯＳトランジスタ
Ｍ２４，Ｍ２５ ＮＭＯＳトランジスタ

Claims (2)

1. スイッチング素子と、該スイッチング素子のスイッチングによって入力電圧による充電が行われるインダクタと、該インダクタの放電を行う整流素子と、前記インダクタに流れる電流に応じた傾斜のスロープ電圧を生成し出力するスロープ電圧生成回路部とを備え、出力電圧を分圧した分圧電圧と所定の基準電圧との電圧差を増幅し該増幅した電圧と前記スロープ電圧との電圧比較を行い、該比較結果に応じたデューティサイクルのパルス信号に応じて前記スイッチング素子のスイッチング制御を行って、前記入力電圧を所定の定電圧に変換して出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
   前記スロープ電圧生成回路部は、
   前記スイッチング素子がオンして前記インダクタを充電しているときに該インダクタに流れる電流を検出して電圧に変換し出力するインダクタ電流検出回路と、所定の傾斜のランプ電圧を生成して出力するランプ電圧生成回路とを有し、前記インダクタ電流検出回路及び該ランプ電圧生成回路の各出力電圧を加算して前記スロープ電圧を生成し、
   前記ランプ電圧生成回路は、
   所定の定電流を生成して出力する定電流回路と、
   該定電流回路からの定電流が流れるオフセット電圧生成用抵抗と、
   該オフセット電圧生成用抵抗を介して入力される前記定電流回路からの定電流で充電されるランプコンデンサと、
   を備え、
   前記スロープ電圧の直線性の改善を図るために、前記ランプコンデンサの端子電圧に前記オフセット電圧生成用抵抗による電圧降下を加算して前記ランプ電圧を生成し、該生成したランプ電圧に対してインピーダンス変換を行って出力することを特徴とする電流モード制御型スイッチングレギュレータ。
2. 前記ランプ電圧生成回路は、前記生成したランプ電圧に対してインピーダンス変換を行って出力するインピーダンス変換回路を備えることを特徴とする請求項１記載の電流モード制御型スイッチングレギュレータ。

Images