JP5852380B2 - Dc/dcコンバータ - Google Patents
Dc/dcコンバータ Download PDFInfo
- Publication number
- JP5852380B2 JP5852380B2 JP2011205708A JP2011205708A JP5852380B2 JP 5852380 B2 JP5852380 B2 JP 5852380B2 JP 2011205708 A JP2011205708 A JP 2011205708A JP 2011205708 A JP2011205708 A JP 2011205708A JP 5852380 B2 JP5852380 B2 JP 5852380B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- inductor
- input
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Description
[システムの全体構成]
図1は、この発明のDC/DCコンバータ1が適用されるシステムの全体構成を示すブロック図である。
図2は、この発明の実施の形態1によるDC/DCコンバータ1の構成を示す回路図である。DC/DCコンバータ1は、入力ノード15に入力された直流電圧Vin(たとえば1V〜2V)を昇圧し、昇圧された電圧Vout(たとえば3V)を出力ノード16から出力する昇圧コンバータである。
変換回路10は、インダクタ11と、ダイオード12と、スイッチング素子としてのNMOS(Negative-channel Metal Oxide Semiconductor)トランジスタn_drと、コンデンサ13とを含む。インダクタ11およびダイオード12は、入力ノード15と出力ノード16との間にこの順で直列に接続される。NMOSトランジスタn_drは、インダクタ11およびダイオード12の接続ノード14と、接地ノードGNDとの間に設けられる。NMOSトランジスタn_drのゲートには、制御回路20からクロック信号(制御信号とも称する)clkが入力される。NMOSトランジスタn_drは、クロック信号clkの論理レベルに応じてオン状態およびオフ状態に切替わる。コンデンサ13は、出力ノード16と接地ノードGNDとの間に接続される。
ΔIon=Vin・Ton/L …(1)
と表わされる。NMOSトランジスタn_drがオフの期間にインダクタ11に流れる電流の減少分ΔIoffは、
ΔIoff=(Vout−Vin)・Toff/L …(2)
と表わされる。ただし、上記の式(1)、(2)において、同期素子(ダイオード12またはPMOSトランジスタp_sw)の順方向電圧降下および寄生抵抗による電圧降下を無視した。定常状態では、オン期間に増加したインダクタ電流△Ionはオフ期間の減少分△Ioffと相殺する。すなわち、△Ion=△Ioffとなるので、オン時間とオフ時間の比(以下、「Ton/Toff比」と称する)は、
Ton/Toff=Vout/Vin −1 …(3)
の比率で安定する。インダクタ電流ILの平均値Iavは、平均出力電流Ioutを用いて、
Iav=(Ton/Toff +1)・Iout …(4)
で与えられる。
次に、この発明の特徴であるインダクタ電流ILの上限値ILmaxの決定方法について説明する。
(Ton/Toff)eff=VM/VL −1 …(5)
で定義される。
VL=Vin−ILmax・(Ri+Rn+Rnm) …(6)
で与えられ、出力電圧VMは、
VM=Vout+Vd+ILmax・(Rdm+Rp) …(7)
で与えられる。電力変換効率ηは、
η=(Vout/Vin)/(VM/VL)
=(Vout/Vin)/[(Ton/Toff)eff+1] …(8)
と表わされる。
ILmax・Vin=Iload・Vout …(9)
の関係を満足するときである。この場合、η=1となるので、上式(8)、(9)から、ILmaxは、
ILmax=Iload・(Vout/Vin)
=Iload・[(Ton/Toff)eff+1]=Iload・VM/VL …(10)
と表わされる。式(6)および(7)を式(10)に代入することによって、近似的に、
ILmax=Iload・(Vout+Vd)/Vin ∝Ioad/Vin …(11)
が得られる。
上述のように、図2の制御回路20は、負荷電流検出部70によって検出された負荷電流Iloadと入力直流電圧Vinとに基づいて、Iload/Vinの値に比例するようにインダクタ電流のILの上限値を決定する。そして、制御回路20は、インダクタ電流検出部60によって検出されたインダクタ電流ILが上記の上限値を超えないように、NMOSトランジスタn_drのオン時間およびオフ時間の少なくとも一方を変化させる。これによって、電力変換効率ηを従来よりも向上させることができる。
まず、図2を参照して、制御回路20の概略的な構成について説明する。制御回路20は、第1および第2のモニタ電圧生成部40,50と、比較器CMP1,CMP2と、パルス発生器(制御信号生成部)30とを含む。
Vout2=Vout×R1/(R1+R2) …(12)
で与えられる。比較器CMP1は、分圧電圧Vout2が参照電圧Vrefを超えているときにLレベルとなる信号を出力する。
図6は、図2の第1、第2のモニタ電圧生成部40,50の具体的構成を示す回路図である。
Ron(n1)=1/[β・(VG−Vth)]=Vin/[k・Iload] …(13)
で与えられる。上式(13)において、βはトランスコンダクタンスであり、kは、k1/k2に等しい。式(13)からゲート電圧VGは、
VG=k・Iload/(β・Vin) +Vth …(14)
と表わされる。上式(14)で与えられるゲート電圧VGがモニタ電圧Vm1に相当し、比較器CMP2の非反転入力端子に入力される。
Vm2=(k3・IL+Ics)・Rmax …(15)
で表わされる。接続ノード54の電圧は、比較器CMP2の反転入力端子にモニタ電圧Vm2として入力される。
Ics・Rmax=Vth …(16)
となるようIcsを設定すれば、インダクタ電流ILの上限値ILmaxについて、
ILmax∝Iload/Vin …(17)
とすることができる。
図7は、図2のインダクタ電流検出部60および負荷電流検出部70の構成を示す回路図である。まず、インダクタ電流検出部60の構成および動作について説明する。
図8は、図2のパルス発生器30の構成の一例を示すブロック図である。図8を参照して、パルス発生器30は、遅延回路31,32と、ワンショットパルス発生器33,34と、RSラッチ回路35,38と、ANDゲート36と、インバータ37,39とを含む。ワンショットパルス発生器33,34の構成例については、図9〜図11を参照して後述する。
図10は、図8のワンショットパルス発生器33,34の構成の一例を示す回路図である。図10を参照して、ワンショットパルス発生器33,34の各々は、遅延回路81と、インバータ82と、ANDゲート83とを含む。入力ノードIN1からの信号は、ANDゲート83の第1の入力端子に入力されるとともに、遅延回路81およびインバータ82を順に通過してANDゲート83の第2の入力端子に入力される。
上記のとおり、実施の形態1によるDC/DCコンバータ1,2によれば、入力直流電圧Vinと負荷電流Iloadの変化に応じてリアルタイムでインダクタ電流の上限値ILmaxを決めることができる。このため、常に最大の電力変換効率でDC/DCコンバータを動作させることができる。以下、比較例のDC/DCコンバータ901と対比することによって、DC/DCコンバータ1,2の効果について補足する。
図15は、図8のパルス発生器30の変形例としてのパルス発生器30Aの構成を示す回路図である。
実施の形態2では、負荷電流Iloadと入力直流電圧Vinとの比(Iload/Vin)に比例してインダクタ電流の上限値ILmaxを決定する第2の回路例が示される。実施の形態2によるDC/DCコンバータでは、図2および図3の第1のモニタ電圧生成部40に代えて、図17に示すモニタ電圧生成部100が設けられ、図2および図3の第2のモニタ電圧生成部50に代えて、図19に示すモニタ電圧生成部50Aが設けられる。その他の構成は、図2、図3に示したDC/DCコンバータ1,2と同じであるので説明を繰返さない。
図17は、この発明の実施の形態2によるDC/DCコンバータに適用されるモニタ電圧生成部100の構成を示す回路図である。図17を参照して、モニタ電圧生成部100は、電圧・電流変換部101と、ワンショットパルス発生器110と、第1の充電部111と、比較部116と、第2の充電部140と、サンプルホールド回路150と、電圧フォロアとして用いられる演算増幅器153とを含む。以下、各構成要素について詳しく説明する。
電圧・電流変換部101は、入力直流電圧Vinに比例した電流値を有する変換電流I1を生成する。
I1=Vin/R3 …(18)
と表わされる。
ワンショットパルス発生器110は、クロック信号clkがLレベルからHレベルに切替わったとき、所定時間(たとえば、10ns)Hレベルとなるワンショットパルスを発生する。ワンショットパルス発生器110は、たとえば、図10で説明した構成を有する。
第1の充電部111は、クロック信号clkがLレベルからHレベルに切替わったときに初期化され、この初期化以降、変換電流I1によって充電される。
比較部116は、第1の充電部111の充電電圧と所定の参照電圧Vrefとを比較し、第1の充電部111の充電電圧が参照電圧Vrefを超えるまでの間、活性状態(Lレベル)となる信号を出力する。
第2の充電部140は、クロック信号clkがLレベルからHレベルに切替わったときに初期化され、この初期化以降、比較部116の出力信号が活性状態(Lレベル)の間、すなわち、第1の充電部111の充電電圧が参照電圧Vfefを超えるまでの間、負荷電流Iloadに比例した大きさの電流k1・Iloadによって充電される。
サンプルホールド回路150は、クロック信号clkがHレベルからLレベルに切替わったときに第2の充電部140(すなわち、コンデンサ142)の充電電圧を保持し、保持した充電電圧を第1のモニタ電圧Vm1として出力する。サンプルホールド回路150と、図2の比較器CMP2の非反転入力端子との間には、インピーダンス変換のために電圧フォロア(演算増幅器153)が設けられる。
図18は、図17のモニタ電圧生成部100の各部の電圧波形を示す図である。図18の波形図は、上から順に、クロック信号clk、ワンショットパルス発生器110の出力信号、コンデンサ113の充電電圧(ノード107の電圧)V1、PMOSトランジスタps1のゲート電圧VG(ps1)、およびコンデンサ142の充電電圧(ノード145の電圧)V2を示す。以下、図17、図18を参照して、モニタ電圧生成部100の動作について説明する。
Δt=Vref・C1/I1=Vref・C1・R3/Vin …(19)
で表わされる。コンデンサ142の容量をC2とすると、コンデンサ142はこの充電時間Δtの間、電流k1・Iloadで充電されるので、モニタ電圧Vm1は、
Vm1=Δt・k1・Iload/C2=(Vref・k1・C1・R3/C2)・(Iload/Vin)
∝Iload/Vin …(20)
で与えられる。すなわち、モニタ電圧Vm1は、負荷電流Iloadと入力直流電圧Vinとの比(Iload/Vin)に比例する。
図19は、この発明の実施の形態2によるDC/DCコンバータに適用されるモニタ電圧生成部50Aの構成を示す回路図である。図19のモニタ電圧生成部50Aは、定電流源52を含まない点で図6のモニタ電圧生成部50と異なる。したがって、抵抗素子53には、インダクタ電流ILに比例した電流k3・ILmaxが流れる。接続ノード54の電圧(抵抗素子53の両端の電位差)Vm2は、
Vm2=k3・IL・Rmax …(21)
で与えられ、インダクタ電流ILに比例する。この電圧Vm2がモニタ電圧Vm2として比較器CMP2の反転入力端子に入力される。
ILmax∝Iload/Vin …(22)
とすることができる。
上記のとおり、実施の形態2によるDC/DCコンバータによれば、入力直流電圧Vinと負荷電流Iloadの変化に応じてリアルタイムでインダクタ電流の上限値ILmaxを決めることができる。このため、常に最大の電力変換効率でDC/DCコンバータを動作させることができる。
実施の形態1,2では、インダクタ電流ILの上限値ILmaxは、負荷電流Iloadを供給できる必要最低値に設定される。このため、昇圧開始時や一時的に出力電圧Voutが降下した場合には大きな負荷電流Iloadが得られず、出力電圧Voutが設定電圧に到達するまでに時間がかかる。実施の形態3のDC/DCコンバータは、上記の問題を解決することを目的とし、出力電圧Voutの期待値からのずれに応じてインダクタ電流ILの上限値ILamxを増加させ、出力電圧Voutの安定性を向上させる。
Vm2=(k3・IL+Ics+Imd)・Rmax …(23)
で表わされ、この加算電流に比例する。
Claims (6)
- インダクタおよび前記インダクタと接続されたスイッチング素子を含み、前記スイッチング素子のオン・オフに応じて前記インダクタを流れるインダクタ電流を変化させることによって、入力直流電圧を前記スイッチング素子のオン時間およびオフ時間に応じた大きさの出力直流電圧に変換して負荷に供給する変換回路と、
前記スイッチング素子がオン状態のときに、前記インダクタ電流を検出するインダクタ電流検出部と、
前記変換回路から前記負荷に流れる負荷電流を検出する負荷電流検出部と、
前記負荷電流と前記入力直流電圧との比に基づいて前記インダクタ電流の上限値を決定し、検出した前記インダクタ電流が前記上限値を超えないように前記スイッチング素子のオン時間およびオフ時間の少なくとも一方を変化させる制御回路とを備え、
前記スイッチング素子は、制御信号が入力される制御端子を有し、前記制御信号の論理レベルに応じてオン状態またはオフ状態に切替わり、
前記制御回路は、
前記負荷電流と前記入力直流電圧との比に基づいて前記上限値に対応する第1のモニタ電圧を生成する第1のモニタ電圧生成部と、
前記インダクタ電流に基づいて第2のモニタ電圧を生成する第2のモニタ電圧生成部と、
前記第1のモニタ電圧と前記第2のモニタ電圧との大小を比較する第1の比較部と、
前記制御信号を生成して、前記スイッチング素子の前記制御端子に出力する制御信号生成部とを含み、
前記第1のモニタ電圧生成部は、
前記負荷電流に比例した電流が流れるMOSトランジスタと、
前記入力直流電圧に比例した電圧と前記MOSトランジスタのドレイン・ソース間にかかる電圧との差を増幅する差動増幅器とを含み、
前記差動増幅器の出力は、前記MOSトランジスタのゲートに入力されるととともに、前記第1のモニタ電圧として前記第1の比較部に入力され、
前記第2のモニタ電圧生成部は、前記インダクタ電流に比例した大きさの電流に所定の大きさの定電流を加算した加算電流を生成し、生成した加算電流が抵抗素子を介して接地電位ノードに流れることにより生成した電圧を、前記第2のモニタ電圧として前記第1の比較部に出力し、
前記所定の大きさの定電流の値は、前記MOSトランジスタの閾値電圧と前記抵抗素子の抵抗値との比に基づいて設定される、DC/DCコンバータ。 - 前記制御信号生成部は、前記第1のモニタ電圧が前記第2のモニタ電圧を超えているとき、前記スイッチング素子がオフ状態になるように前記制御信号の論理レベルを固定する、請求項1に記載のDC/DCコンバータ。
- 前記制御回路は、前記出力直流電圧に比例した電圧と所定の参照電圧との差電圧に比例した大きさの補正電流を生成する演算トランスコンダクタンス増幅器をさらに含み、
前記第2のモニタ電圧生成部は、前記インダクタ電流と前記所定の大きさの定電流と前記補正電流とを加算することによってと前記加算電流を生成する、請求項1に記載のDC/DCコンバータ。 - インダクタおよび前記インダクタと接続されたスイッチング素子を含み、前記スイッチング素子のオン・オフに応じて前記インダクタを流れるインダクタ電流を変化させることによって、入力直流電圧を前記スイッチング素子のオン時間およびオフ時間に応じた大きさの出力直流電圧に変換して負荷に供給する変換回路と、
前記スイッチング素子がオン状態のときに、前記インダクタ電流を検出するインダクタ電流検出部と、
前記変換回路から前記負荷に流れる負荷電流を検出する負荷電流検出部と、
前記負荷電流と前記入力直流電圧との比に基づいて前記インダクタ電流の上限値を決定し、検出した前記インダクタ電流が前記上限値を超えないように前記スイッチング素子のオン時間およびオフ時間の少なくとも一方を変化させる制御回路とを備え、
前記スイッチング素子は、制御信号が入力される制御端子を有し、前記制御信号の論理レベルに応じてオン状態またはオフ状態に切替わり、
前記制御回路は、
前記負荷電流と前記入力直流電圧との比に基づいて前記上限値に対応する第1のモニタ電圧を生成する第1のモニタ電圧生成部と、
前記インダクタ電流に基づいて第2のモニタ電圧を生成する第2のモニタ電圧生成部と、
前記第1のモニタ電圧と前記第2のモニタ電圧との大小を比較する第1の比較部と、
前記制御信号を生成して、前記スイッチング素子の前記制御端子に出力する制御信号生成部とを含み、
前記制御信号生成部は、前記第1のモニタ電圧が前記第2のモニタ電圧を超えているとき、前記スイッチング素子がオフ状態になるように前記制御信号の論理レベルを固定し、
前記スイッチング素子は、前記制御信号が第1の論理レベルのときオン状態になり、前記制御信号が第2の論理レベルのときオフ状態になり、
前記第1のモニタ電圧生成部は、
前記入力直流電圧に比例した電流値を有する変換電流を生成する電圧・電流変換部と、
前記制御信号が前記第2の論理レベルから前記第1の論理レベルに切替わったときに初期化され、この初期化以降、前記変換電流によって充電される第1の充電部と、
前記第1の充電部の充電電圧と所定の第1の参照電圧とを比較する第2の比較部と、
前記制御信号が前記第2の論理レベルから前記第1の論理レベルに切替わったときに初期化され、この初期化以降、前記第1の充電部の充電電圧が前記第1の参照電圧を超えるまでの間、前記負荷電流に比例した大きさの電流によって充電される第2の充電部と、
前記制御信号が前記第1の論理レベルから前記第2の論理レベルに切替わったときに前記第2の充電部の充電電圧を保持し、保持した充電電圧を前記第1のモニタ電圧として前記第2の比較部に出力するサンプルホールド回路とを含む、DC/DCコンバータ。 - 前記第2のモニタ電圧生成部は、前記インダクタ電流に比例した大きさの電圧を前記第2のモニタ電圧として前記第1の比較部に出力する、請求項4に記載のDC/DCコンバータ。
- 前記制御回路は、前記出力直流電圧に比例した電圧と所定の第2の参照電圧との差電圧に比例した大きさの補正電流を生成する演算トランスコンダクタンス増幅器をさらに含み、
前記第2のモニタ電圧生成部は、前記インダクタ電流に比例した大きさの電流に前記補正電流を加算した加算電流を生成し、生成した加算電流に比例した大きさの電圧を前記第2のモニタ電圧として前記第1の比較部に出力する、請求項4に記載のDC/DCコンバータ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011205708A JP5852380B2 (ja) | 2011-09-21 | 2011-09-21 | Dc/dcコンバータ |
US13/615,069 US8810229B2 (en) | 2011-09-21 | 2012-09-13 | DC/DC converter |
CN201210356792.7A CN103023317B (zh) | 2011-09-21 | 2012-09-21 | Dc/dc转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011205708A JP5852380B2 (ja) | 2011-09-21 | 2011-09-21 | Dc/dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013070470A JP2013070470A (ja) | 2013-04-18 |
JP5852380B2 true JP5852380B2 (ja) | 2016-02-03 |
Family
ID=47880070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011205708A Expired - Fee Related JP5852380B2 (ja) | 2011-09-21 | 2011-09-21 | Dc/dcコンバータ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8810229B2 (ja) |
JP (1) | JP5852380B2 (ja) |
CN (1) | CN103023317B (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011106578A1 (de) * | 2011-06-16 | 2012-12-20 | Andreas Stihl Ag & Co. Kg | Akkubetriebener Elektromotor in einem Arbeitsgerät |
JP2013077647A (ja) * | 2011-09-29 | 2013-04-25 | Toshiba Lighting & Technology Corp | 集積化スイッチング電源装置および電気機器 |
JP5861773B2 (ja) * | 2012-04-04 | 2016-02-16 | 富士電機株式会社 | アラーム信号生成回路、アラーム信号生成方法 |
US9740218B2 (en) * | 2012-11-02 | 2017-08-22 | Intersil Americas LLC | Limiting a current |
US9912312B2 (en) | 2013-07-26 | 2018-03-06 | Cirrus Logic, Inc. | Boost converter controller with inductance value determination |
US9229066B2 (en) | 2013-08-15 | 2016-01-05 | Texas Instruments Incorporated | Integrated fluxgate magnetic sensor and excitation circuitry |
US9577517B2 (en) * | 2013-11-07 | 2017-02-21 | Texas Instruments Deutschland Gmbh | Startup clamp circuit for non-complimentary differential pair in DCDC converter system |
CN103604974B (zh) * | 2013-11-11 | 2016-03-09 | 浙江工业大学 | 电流模式dc/dc转换器用低功耗电流检测电路 |
US9696738B2 (en) * | 2014-12-24 | 2017-07-04 | Texas Instruments Incorporated | Low power ideal diode control circuit |
US11092656B2 (en) | 2015-05-12 | 2021-08-17 | Texas Instruments Incorporated | Fluxgate magnetic field detection method and circuit |
US9917506B2 (en) * | 2015-12-18 | 2018-03-13 | STMicroelectronics (Alps) SAS | Boost converter maximal output power detector allowing optimal dynamic duty-cycle limitation |
JP2020042478A (ja) * | 2018-09-10 | 2020-03-19 | キオクシア株式会社 | 半導体集積回路 |
CN109802563A (zh) * | 2019-03-22 | 2019-05-24 | 北京集创北方科技股份有限公司 | 电压调节系统 |
TWI690143B (zh) * | 2019-04-02 | 2020-04-01 | 瑞昱半導體股份有限公司 | 電壓轉換器 |
FR3096152A1 (fr) * | 2019-05-17 | 2020-11-20 | STMicroelectronics (Grand Ouest) SAS | DC-DC Converter with Steady State Current Limitation |
US11703897B2 (en) * | 2020-03-05 | 2023-07-18 | Stmicroelectronics S.R.L. | LDO overshoot protection in a cascaded architecture |
US11489441B2 (en) * | 2020-06-02 | 2022-11-01 | Texas Instruments Incorporated | Reference voltage generation circuits and related methods |
CN113815428A (zh) * | 2021-09-14 | 2021-12-21 | 江苏聚磁电驱动科技有限公司 | 一种用于电动车驱动的集成中控系统及其电动车 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09215319A (ja) * | 1996-02-01 | 1997-08-15 | Toyota Autom Loom Works Ltd | Dc/dcコンバータ |
US5923154A (en) * | 1997-04-28 | 1999-07-13 | Delco Electronics Corp. | Voltage boost circuit |
JP2003219635A (ja) * | 2002-01-21 | 2003-07-31 | Hitachi Ltd | 電源制御用半導体集積回路および電源装置 |
JP4386746B2 (ja) * | 2004-01-27 | 2009-12-16 | 新日本無線株式会社 | 昇圧型スイッチングレギュレータ |
JP2005218167A (ja) * | 2004-01-27 | 2005-08-11 | New Japan Radio Co Ltd | 昇圧型スイッチングレギュレータ |
EP2269291A1 (en) * | 2008-04-16 | 2011-01-05 | Nxp B.V. | Self-oscillating switched mode converter with valley detection |
US8541991B2 (en) * | 2008-04-16 | 2013-09-24 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
JP2009278797A (ja) * | 2008-05-15 | 2009-11-26 | Panasonic Corp | 昇圧コンバータ |
US8008902B2 (en) * | 2008-06-25 | 2011-08-30 | Cirrus Logic, Inc. | Hysteretic buck converter having dynamic thresholds |
JP2010136510A (ja) * | 2008-12-03 | 2010-06-17 | Panasonic Corp | 降圧型スイッチングレギュレータ |
CN101510729B (zh) * | 2009-03-30 | 2011-01-12 | 浙江大学 | 一种双模式的直流开关电源变换器 |
-
2011
- 2011-09-21 JP JP2011205708A patent/JP5852380B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-13 US US13/615,069 patent/US8810229B2/en active Active
- 2012-09-21 CN CN201210356792.7A patent/CN103023317B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103023317A (zh) | 2013-04-03 |
JP2013070470A (ja) | 2013-04-18 |
US20130069613A1 (en) | 2013-03-21 |
CN103023317B (zh) | 2016-08-10 |
US8810229B2 (en) | 2014-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5852380B2 (ja) | Dc/dcコンバータ | |
JP5169333B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
US7876073B2 (en) | Switching regulator with slope compensation and control method therefor | |
US8319487B2 (en) | Non-isolated current-mode-controlled switching voltage regulator | |
CN107112895B (zh) | 开关稳压器及其操控方法 | |
US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
US8207721B2 (en) | Switching regulator capable of stable operation and improved frequency characteristics in a broad input and output voltage range and method for controlling operation thereof | |
US8878504B2 (en) | Switching regulator | |
JP4347249B2 (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路、及びdc−dcコンバータの制御方法 | |
JP5151830B2 (ja) | 電流モード制御型dc−dcコンバータ | |
JP5315988B2 (ja) | Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 | |
JP2015097460A (ja) | Dc−dcコンバータ | |
KR20090132497A (ko) | Dc-dc 컨버터 | |
JP2012100376A (ja) | スイッチング電源装置 | |
JP2011155777A (ja) | 昇降圧dc−dcコンバータおよびスイッチング制御回路 | |
US20120306466A1 (en) | Step-up dc-dc converter | |
JP2010154706A (ja) | スイッチングレギュレータの制御回路、方法、およびそれらを用いたスイッチングレギュレータ | |
JP2020065402A (ja) | スイッチングレギュレータ | |
Lee et al. | An integrated step-down DC-DC converter with low output voltage ripple | |
JP5493916B2 (ja) | 昇降圧dc−dcコンバータおよびスイッチング制御回路 | |
JP5604596B2 (ja) | Dc/dcコンバータ | |
JP5071145B2 (ja) | 制御回路および電源制御用半導体集積回路並びにdc−dcコンバータ | |
ITVA20080039A1 (it) | Generatore di una rampa di tensione a gradini | |
JP2014050191A (ja) | Dc/dcコンバータおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5852380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |