JP2005218167A

JP2005218167A - 昇圧型スイッチングレギュレータ

Info

Publication number: JP2005218167A
Application number: JP2004018836A
Authority: JP
Inventors: Takahiro Arai; 隆広新井; Kenichi Ogasawara; 健一小笠原; Shoji Shimizu; 尚司清水
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2004-01-27
Filing date: 2004-01-27
Publication date: 2005-08-11

Abstract

【課題】負荷電流が小さい場合であっても、出力電圧のリプルを小さくする。
【解決手段】スイッチング素子５のターンオンによりインダクタ３にエネルギーを蓄積し、前記スイッチング素子５に流れる電流が増大して予め設定したカレントリミット値に達することにより前記スイッチング素子５をターンオフさせて前記エネルギーを放出整流し出力側に供給する昇圧型スイッチングレギュレータである。複数系統の負荷の内の１又は２以上を選択する出力選択回路１５と、該出力選択回路１５で選択した負荷系統の数が増大するとき前記カレントリミット値を高くさせ、減少するとき低くさせる基準電圧源回路（カレントリミット値制御回路）１０とを設ける。
【選択図】図１

Description

本発明はＰＦＭ（Pulse Frequency Modulation）方式を用いた昇圧型スイッチングレギュレータにかかり、特に軽負荷時の電源電圧リプルを抑える技術に関するものである。

一般的なスイッチングレギュレータは、その電力効率が軽負荷時に低下する。これは負荷状態に関係なく駆動回路や発振回路等で固定量の電力が空費されるからである。そこで、このような電力効率低下を回避する１つの手法として、スイッチングサイクルのオフ期間を制御するスイッチングレギュレータが提案されている。

図４はこの種の従来のスイッチングレギュレータの構成を示す回路図である。１はＶinの電源端子と接地との間に接続された入力コンデンサ、２はVoutの出力端子と接地との間に接続された出力コンデンサ、３はインダクタ、４は整流ダイオード、５はＦＥＴからなるスイッチング素子、６はそのスイッチング素子５の駆動回路、７はアンドゲート、８はスイッチング素子５に流れる電流を検出する検出抵抗、９はコンパレータ、１０Ａはそのコンパレータ９に基準電圧Ｖref3を与えるための基準電圧源回路、１１は基準クロックＣＫでセットされコンパレータ９の出力でリセットされるＲＳラッチ回路、１２はインバータ、１３はコンパレータ、１４は基準電圧Ｖref2の基準電圧源、１５は信号ＳＥＬで制御される出力選択回路、１６〜１８はその出力選択回路１５によりオン／オフが制御されるトランジスタ、１９〜２１はその出力選択回路１５によりオン／オフが制御されるアナログスイッチ、２２〜２４は同一内容の負荷（例えば、ＬＥＤ）、２５〜２７は負荷２２〜２４に流れる電流を検出する検出抵抗である。負荷２２〜２４は同じ内部抵抗、検出抵抗２５〜２７は同値の抵抗である。基準電圧源１０Ａはボルテージホロワ３１と電圧源３２とから成る。

このスイッチングレギュレータでは、出力電圧Ｖoutが低いときはコンパレータ１３への帰還電圧Ｖｆｂが基準電圧Ｖref2よりも低くなり、その出力が「Ｈ」になる。また、基準クロックＣＫが入力する毎に、ＲＳラッチ回路１１はセットされてその出力が「Ｈ」に保持され、インバータ１２の出力は「Ｌ」になる。さらに、検出抵抗８に流れる電流によって発生する電圧が基準電圧Ｖref3を超えるとコンパレータ９の出力が「Ｈ」になるので、ＲＳラッチ回路１１はリセットされてその出力が「Ｌ」になる。

よって、スイッチング素子５は、帰還電圧Ｖfbが低いときに、ＲＳラッチ回路１１の出力が「Ｈ」になってから基準クロックＣＫが「Ｌ」になるとターンオンされ、検出抵抗８に流れる電流がカレントリミット値（基準電圧Ｖref3に相当）に達すると、コンパレータ９の出力が「Ｈ」なってＲＳラッチ回路１１がリセットされターンオフする。また、基準クロックＣＫによって定期的にターンオフする。

ここで、出力選択回路１５への入力信号ＳＥＬが「００１」のときはＮ１，Ｎ４が「Ｈ」になって負荷２２が選択され、「０１１」のときはＮ１，Ｎ２，Ｎ４、Ｎ５が「Ｈ」になって負荷２２と２３が選択され、「１１１」のときはＮ１〜Ｎ６が「Ｈ」になって負荷２２〜２４が選択され、・・・・・、「１００」のときはＮ３，Ｎ６が「Ｈ」になって負荷２４が選択される。図５にこのときの波形図を示した。Ｉswはスイッチング素子５を流れる電流である。なお、負荷電流Ｉoutは、負荷２２〜２４の駆動される数が多いほど大きくなる。

ところで、出力電圧Ｖoutは、一般的に次のように表すことができる。

Ｔonはスイッチング素子５のオン時間、Ｔoffはオフ時間、ILpeakはインダクタ３に流れる電流のピーク値、Ｌはインダクタ３のリアクタンスである。式(5)から、出力電圧Ｖoutは、負荷電流Ｉoutが減少すると高くなり、ピーク電流ILpeakが大きくなると高くなり、入力電圧Ｖinが高くなると高くなる。

図６にスイッチング素子５に流れる電流Ｉswと出力電圧Ｖoutの関係の波形を示す。出力選択回路１５で選択した負荷が重い場合（多数の負荷系統を駆動する場合）には、スイッチング素子５がターンオフすると出力電圧Ｖoutは電圧ＶａからＶｂにΔＶだけ上昇し、再び電圧Ｖａにまで下降する動作を繰り返すので、そのリプル成分は小さい。ところが、負荷が軽い場合は、１回のターンオフで出力電圧ＶoutがＶａからＶｃまでΔＶ’だけ上昇し再びＶａにまで下降するが、その下降する時間が長くなり（帰還電圧Ｖfbが基準電圧Ｖref2以下になるまでの時間が長くなり）、この間のスイッチングが停止する。よって、負荷が軽い場合に、出力電圧Ｖoutに大きなリプル成分が現れるという問題があった。

このように、負荷が軽い場合に、出力電圧Ｖoutのリプル成分が大きくなり、またリプル周波数が低くなる。このため、出力電圧Ｖoutの安定化のためには出力コンデンサ２の容量を大きくする必要がある。

本発明の目的は、負荷が軽い場合であっても、出力電圧のリプル成分を小さくし、且つリプル周波数が低くならないようにし、出力コンデンサの容量値を特別大きくする必要がないようにした昇圧型スイッチングレギュレータを提供することである。

請求項１にかかる発明の昇圧型スイッチングレギュレータは、スイッチング素子のターンオンによりインダクタにエネルギーを蓄積し、前記スイッチング素子に流れる電流が増大して予め設定したカレントリミット値に達することにより前記スイッチング素子をターンオフさせて前記エネルギーを放出整流し出力側に供給する昇圧型スイッチングレギュレータにおいて、負荷の軽重に比例して前記カレントリミット値を変化させることを特徴とする。

請求項２にかかる発明は、請求項１に記載の昇圧型スイッチングレギュレータにおいて、複数系統の負荷の内の１又は２以上を選択する出力選択回路と、該出力選択回路で選択した負荷系統の数が増大するとき前記カレントリミット値を高くさせ、減少するとき低くさせるカレントリミット値制御回路と、を具備することを特徴とする。

本発明によれば、スイッチング素子をターンオフさせるカレントリミット値が負荷の軽重に比例して制御されるので、負荷が軽いときはカレントリミット値が低くなり、負荷側に供給するエネルギーが減少し、重負荷の場合と同程度の頻度のスイッチングを行うことができ、出力電圧のリプル成分を下げることができ、リプル周波数が低くならないようにすることができ、出力コンデンサの容量値を特別大きくする必要はない。

本発明ではスイッチング素子５がターンオンして検出抵抗８に流れる電流のピーク値（カレントリミット値）を決めるコンパレータ９の基準電圧Vref1を、負荷の状態に応じて変化させて、軽負荷の場合にはその基準電圧Vref1を重負荷の場合よりも低くなるようにして、出力電圧Ｖoutに現れるリプル成分を低減させる。以下、詳しく説明する。

図１は本発明の実施例１のスイッチングレギュレータの構成を示す回路図である。１はＶinの電源端子と接地との間に接続された入力コンデンサ、２はVoutの出力端子と接地との間に接続された出力コンデンサ、３はインダクタ、４は整流ダイオード、５はＦＥＴからなるスイッチング素子、６はそのスイッチング素子５の駆動回路、７はアンドゲート、８はスイッチング素子５に流れる電流を検出する検出抵抗、９はコンパレータ、１０はそのコンパレータ９に基準電圧Ｖref1を与えるための基準電圧源回路（カレントリミット値制御回路）、１１は基準クロックＣＫでセットされコンパレータ９の出力でリセットされるＲＳラッチ回路、１２はインバータ、１３はコンパレータ、１４は基準電圧Ｖref2の基準電圧源、１５は信号ＳＥＬで制御される出力選択回路、１６〜１８はその出力選択回路１５によりオン／オフが制御されるトランジスタ、１９〜２１はその出力選択回路１５によりオン／オフが制御されるアナログスイッチ、２２〜２４は同一内容の負荷（例えば、ＬＥＤ）、２５〜２７は負荷２２〜２４に流れる電流を検出する検出抵抗である。負荷２２〜２４は同じ内部抵抗、検出抵抗２５〜２７は同値の抵抗である。

本実施例１では、検出抵抗８に流れる電流の最大値を設定するカレントリミット値制御回路としての基準電圧源回路１０を、ボルテージホロワ３１、電源３２、電源３２の電圧を分圧するための同一抵抗値の抵抗３３〜３５、出力選択回路１５によりオン／オフが制御されるアナログスイッチ３６〜３８から構成している。

このスイッチングレギュレータでは、出力電圧Ｖoutが低いときはコンパレータ１３への帰還電圧Ｖｆｂが基準電圧Ｖref2よりも低くなり、その出力が「Ｈ」になる。また、基準クロックＣＫが入力する毎に、ＲＳラッチ回路１１はセットされてその出力が「Ｈ」に保持され、インバータ１２の出力は「Ｌ」になる。さらに、検出抵抗８に流れる電流によって発生する電圧が基準電圧Ｖref1を超えるとコンパレータ９の出力が「Ｈ」になるので、ＲＳラッチ回路１１はリセットされてその出力が「Ｌ」になる。

よって、スイッチング素子５は、帰還電圧Ｖfbが低いときに、ＲＳラッチ回路１１の出力が「Ｈ」になってから基準クロックＣＫが「Ｌ」になるとターンオンされ、検出抵抗８に流れる電流がカレントリミット値（基準電圧Ｖref1に相当）に達すると、コンパレータ９の出力が「Ｈ」なってＲＳラッチ回路１１がリセットされターンオフする。また、基準クロックＣＫによって定期的にターンオフする。

ここで、出力選択回路１５への入力信号ＳＥＬが「００１」のときはＮ１，Ｎ４が「Ｈ」になって負荷２２が選択され、「０１１」のときはＮ１，Ｎ２，Ｎ４、Ｎ５が「Ｈ」になって負荷２２と２３が選択され、「１１１」のときはＮ１〜Ｎ６が「Ｈ」になって負荷２２〜２４が選択され、・・・・・、「１００」のときはＮ３，Ｎ６が「Ｈ」になって負荷２４が選択される。図２にその波形図を示した。

また、負荷２２〜２４の内の全部の負荷が選択されるときは出力選択回路１５により基準電圧源回路１０のアナログスイッチ３６〜３８の内のアナログスイッチ３８のみをオンさせ、２つの負荷が選択されるときはアナログスイッチ３７のみをオンさせ、１つの負荷が選択されるときはアナログスイッチ３８のみをオンさせる。

したがって、基準電圧源回路１０の電源３２の電圧を例えば１．５Ｖとすると、図２，図３に示すように、負荷が１系統のときの基準電圧Ｖref1は０．５Ｖ、２系統のときは１．０Ｖ、３系統のときは１．５Ｖとなる。このような基準電圧になったときの検出抵抗８に流れる電流の最大値、つまりカレントリミット値はそれぞれ異なり、例えば、それぞれ１００ｍＡ，２００ｍＡ，３００ｍＡとなる。

このように、負荷が小さいときカレントリミット値が低くなるので、負荷側に供給されるエネルギーが低減しコンパレータ１３への帰還電圧Ｖfbが基準電圧Ｖref2以下になるタイミングが重負荷の場合と同程度に早くなるため、スイッチング素子５のスイッチング停止が回避されるので、出力電圧Ｖoutに含まれるリプル成分が低減する。

図７(a)は図４の従来のスイッチレギュレータにおいて３系統の負荷全部を使用したときの入力電圧Ｖin、出力電圧Ｖout、インダクタ３の電流Ｉsw、基準クロックＣＫの波形図、図７(b)は従来のスイッチレギュレータにおいて１系統の負荷全部を使用したときの同様の波形図、図７(c)は実施例１のスイッチレギュレータにおいて１系統の負荷全部を使用したときの同様の波形図である。同じ１系統の負荷の場合の図７の(b)と(c)を比較してみると、出力電圧Ｖoutのリプル成分が遙かに低減していることが判る。

本発明の実施例１の昇圧型スイッチングレギュレータの回路図である。実施例１の昇圧型スイッチングレギュレータの動作の波形図である。負荷が異なるときの基準電圧Ｖref1とカレントリミット値との関係の説明図である。従来の昇圧型スイッチングレギュレータの回路図である。従来の昇圧型スイッチングレギュレータの動作の波形図である。従来の昇圧型スイッチングレギュレータのスイッチング素子の電流Ｉswと出力電圧Ｖoutの波形図である。 (a)は３系統の負荷全部を使用したときの従来の動作の波形図、(b)は３系統の負荷の内の１系統を使用したときの従来の動作の波形図、(c)は３系統の負荷の内の１系統を使用したときの実施例１の動作の波形図である。

Claims

スイッチング素子のターンオンによりインダクタにエネルギーを蓄積し、前記スイッチング素子に流れる電流が増大して予め設定したカレントリミット値に達することにより前記スイッチング素子をターンオフさせて前記エネルギーを放出整流し出力側に供給する昇圧型スイッチングレギュレータにおいて、
負荷の軽重に比例して前記カレントリミット値を変化させることを特徴とする昇圧型スイッチングレギュレータ。
請求項１に記載の昇圧型スイッチングレギュレータにおいて、
複数系統の負荷の内の１又は２以上を選択する出力選択回路と、該出力選択回路で選択した負荷系統の数が増大するとき前記カレントリミット値を高くさせ、減少するとき低くさせるカレントリミット値制御回路と、を具備することを特徴とする昇圧型スイッチングレギュレータ。