JP5381014B2

JP5381014B2 - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP5381014B2
Application number: JP2008277644A
Authority: JP
Inventors: 正紀黒籔; 敬三熊谷; 隆廣島
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2008-10-29
Filing date: 2008-10-29
Publication date: 2014-01-08
Anticipated expiration: 2028-10-29
Also published as: CN101728947B; EP2182624A2; US8310219B2; US20100102788A1; CN101728947A; JP2010110070A

Description

本発明は、直流電圧を変換するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータに関し、特に入力電圧が高い場合にはＰＷＭ（パルス幅変調）制御モードでスイッチング駆動を行ない入力電圧が低くなった場合には駆動方式を切り替えるＤＣ−ＤＣコンバータに適用して有効な技術に関する。

直流入力電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、電池などの直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流素子と、上記駆動用スイッチング素子をオン、オフ制御する制御回路を備えたＤＣ−ＤＣコンバータがある。

かかるスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータにおいては、出力電圧の大きさを誤差アンプで検出してＰＷＭ（パルス幅変調）コンパレータまたはＰＦＭ（パルス周波数変調）コンパレータにフィードバックして、出力電圧が下がるとスイッチング素子のオン時間を長くし、出力電圧が上がるとスイッチング素子のオン時間を短くする制御が行われている。

さらに、ＰＷＭ制御では、駆動パルスの周期（周波数）を一定にして負荷に応じてパルス幅を変化させるが、負荷が非常に軽くなった場合にも回路の特性から決まる最小パルス幅のパルスが出力される。また、負荷の変動幅が非常に大きい場合には、最小パルス幅のパルスで駆動しても出力電流が多すぎる場合が生じることがある。そこで、図４に示すように、ＰＷＭコンパレータとＰＦＭコンパレータの両方を設け、通常はＰＷＭ制御を行い、負荷に流れる電流が少なくなった場合すなわち軽負荷時にはパルス幅が一定の固定パルスで駆動し周期を負荷に応じて変化させるＰＦＭ制御へ移行するようにしたＤＣ−ＤＣコンバータもある。このようなＤＣ／ＤＣコンバータに関する発明としては、例えば特許文献１や特許文献２に記載されているものがある。
特開２００６−１４９０６７号公報特開２００３−２１９６３７号公報

図４に示されているようなＰＷＭ制御とＰＦＭ制御を切り替えてスイッチング素子の駆動を行うＤＣ−ＤＣコンバータにおける軽負荷時のＰＦＭ制御モードでは、図５に示すように、誤差アンプ２１の出力が参照電圧Ｖref2を超えるとＰＦＭコンパレータ２４の出力がロウレベルに変化する。そして、インバータ２５の出力がハイレベルに変化してＡＮＤゲートＧ１を開き、パルス幅固定のパルスを生成するパルス生成回路２９からのパルスを、セレクタ２７を介してスイッチング素子ＳＷ１，ＳＷ２に供給してスイッチング駆動するようになっている。

図４のＰＷＭ／ＰＦＭ切替え方式のＤＣ−ＤＣコンバータにあっては、ＰＷＭ制御のみのＤＣ−ＤＣコンバータに比べて軽負荷時の電力効率を向上させることができるという利点がある。しかしながら、ＰＦＭ制御パルスによる駆動では、入力電圧が比較的高い間はＰＷＭ制御の場合よりもパルスの周期が長くスイッチング回数も少ないが、電池を入力電源とするようなシステムにおいて、電池の消耗で入力電圧が低くなり目標出力電圧との電位が小さくなると、図５の（Ｅ）のようにパルスの周期が短くなってスイッチング回数が増加する。そして、スイッチング回数が多いとスイッチング素子ＳＷ１，ＳＷ２に流れる貫通電流が多くなるため、電力効率が低下してしまうという不具合がある。

また、パルス生成回路により生成されるパルスは、一般にパルス幅が固定でデューティは最大で５０％、つまりオン時間とオフ時間が同一となるように設計されるので、入力電圧範囲がデューティに制限される、つまり入力電圧があるレベル以下になるとそれ以上パルスのデューティが大きくならないため、コイルに流す電流が不足して所望の出力電圧が得られなくなるという課題があることが分かった。

本発明は上記のような課題に着目してなされたもので、その目的とするところは、ＰＷＭ制御モードを有するＤＣ−ＤＣコンバータにおいて、入力電圧が低下した場合の電力効率を向上させるとともに所望の出力電圧が得られる入力電圧範囲を広くすることができる制御技術を提供することにある。

本発明は、上記目的を達成するため、インダクタに電流を流す駆動用スイッチング素子をＰＷＭ制御パルスで駆動して、直流電源から供給される直流入力電圧を変換して異なる電位の直流電圧を出力可能なＤＣ−ＤＣコンバータにおいて、前記直流入力電圧が所定のレベルよりも高い場合のような第１の条件の下ではＰＷＭ制御で前記駆動用スイッチング素子を駆動し、前記直流入力電圧が所定のレベルよりも低い場合のような第２の条件の下では出力電圧が所望のレベルよりも低い間、前記駆動用スイッチング素子を連続してオン状態にするようにした。

より具体的には、電圧変換用のインダクタと、直流電源から供給される直流入力電圧を前記インダクタに印加して電流を流しインダクタにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にインダクタの電流を整流する整流素子と、出力電圧に応じた電圧を出力する誤差アンプと、該誤差アンプの出力と所定の周波数の波形信号とを比較する第１のコンパレータと、前記誤差アンプの出力と所定の参照電圧とを比較する第２のコンパレータとを有し、前記第１のコンパレータまたは第２のコンパレータの出力に基づいて前記駆動用スイッチング素子のオン時間制御を行なうスイッチング制御回路と、を備え、前記直流入力電圧が所定のレベルよりも高い場合には前記第１のコンパレータの出力に基づいて前記駆動用スイッチング素子をＰＷＭ制御で駆動し、前記直流入力電圧が所定のレベルよりも低い場合には前記第２のコンパレータの出力に基づいて出力電圧が所望のレベルよりも低い間、前記駆動用スイッチング素子を連続してオン状態にするようにした。

上記のような構成を有するＤＣ−ＤＣコンバータによれば、入力電圧が低下した場合には駆動用スイッチング素子が繰り返しスイッチングされるのではなく連続してオン状態にされて貫通電流が防止されるため、入力電圧が低下した場合の電力効率を向上させる。これとともに、入力電圧が出力電圧にかなり近づくまで低下しても出力電流を連続して流すことで出力電圧を保証できるため、所望の出力電圧が得られる入力電圧範囲を広くすることができるようになる。

また、電圧変換用のインダクタと、直流電源から供給される直流入力電圧を前記インダクタに印加して電流を流しインダクタにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にインダクタの電流を整流する整流素子と、出力電圧に応じた電圧を出力する誤差アンプと、該誤差アンプの出力と所定の周波数の波形信号とを比較する第１のコンパレータと、前記誤差アンプの出力と所定の参照電圧とを比較する第２のコンパレータと、前記第１のコンパレータの出力または前記第２のコンパレータの出力の一方を選択する選択手段とを有し、前記第１のコンパレータまたは第２のコンパレータの出力に基づいて前記駆動用スイッチング素子のオン時間制御を行なうスイッチング制御回路と、を備え、前記選択手段が前記第１のコンパレータの出力を選択している場合には、該第１のコンパレータの出力に基づいて前記駆動用スイッチング素子をＰＷＭ制御で駆動し、前記選択手段が前記第２のコンパレータの出力を選択している場合には、該第２のコンパレータの出力に基づいて出力電圧が所望のレベルよりも低い間、前記駆動用スイッチング素子を連続してオン状態にするように構成しても良い。そして、前記選択手段を切り替える制御信号が外部から入力されるように構成する。これにより、上記のような制御を行なうスイッチング制御回路の構成を簡略化することができる。

あるいは、前記直流入力電圧が所定のレベルよりも高いか低いかを検出可能な入力電圧検出回路を設け、該検出回路の出力に応じて前記選択手段を切り替えるように構成してもよい。これにより、外部から切替え制御信号を入力することなく制御モードの切替えを行なうことができる。

さらに、望ましくは、パルス幅が固定であるパルスを生成するパルス生成回路と、該パルス生成回路により生成されたパルスと前記第２のコンパレータの出力とに基づいてＰＦＭ制御パルスを形成する論理回路とをさらに設け、前記直流入力電圧が所定のレベルよりも高く負荷が所定値よりも重い場合には前記第１のコンパレータの出力に基づいて前記駆動用スイッチング素子をＰＷＭ制御で駆動し、前記直流入力電圧が所定のレベルよりも高く負荷が所定値よりも軽い場合には前記ＰＦＭ制御パルスに基づいて前記駆動用スイッチング素子をＰＦＭ駆動し、前記直流入力電圧が所定のレベルよりも低い場合には前記第２のコンパレータの出力に基づいて出力電圧が所望のレベルよりも低い間、前記駆動用スイッチング素子を連続してオン状態にするように構成する。これにより、負荷の大きさに応じてＰＦＭ制御とＰＦＭ制御とを自動的に切り替えて電力効率を向上させることができるとともに、入力電圧に応じて駆動方式を切り替えて入力電圧が低下した場合の電力効率をさらに向上させることができる。

本発明に従うと、ＰＷＭ制御モードを有するＤＣ−ＤＣコンバータにおいて、入力電圧が低下した場合の電力効率を向上させるとともに所望の出力電圧が得られる入力電圧範囲を広くすることができるという効果がある。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は、本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す。

この実施形態のＤＣ−ＤＣコンバータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に電流を流すＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなるスイッチング素子としての駆動用トランジスタＳＷ１、電圧入力端子ＩＮと接地点との間にＳＷ１と直列に接続されたＮチャネルＭＯＳＦＥＴからなる整流用トランジスタＳＷ２、これらのスイッチングトランジスタＳＷ１，ＳＷ２をオン、オフ制御するスイッチング制御回路２０、上記コイルＬ１の他方の端子と接地点との間に接続された平滑用コンデンサＣ１を備える。

特に限定されるものではないが、ＤＣ−ＤＣコンバータを構成する素子のうち、コイルＬ１および平滑用コンデンサＣ１以外の素子は半導体チップ上に形成され、制御回路２０およびスイッチングトランジスタＳＷ１，ＳＷ２は半導体集積回路（ＩＣ）として構成され、コイルＬ１およびコンデンサＣ１はこのＩＣに設けられている外部端子に外付け素子として接続されるようになっている。

この実施形態のＤＣ−ＤＣコンバータにおいては、トランジスタＳＷ１とＳＷ２を相補的にオン、オフさせるような駆動パルスがスイッチング制御回路２０により生成されるようになっており、定常状態では、駆動用トランジスタＳＷ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子へ向かう電流が流されて平滑用コンデンサＣ１が充電され、駆動用トランジスタＳＷ１がオフされると代わって整流用トランジスタＳＷ２がオンされ、このオンされたトランジスタＳＷ２を通してコイルＬ１に電流が流される。そして、ＳＷ１の制御端子（ゲート端子）に入力される駆動パルスのパルス幅が出力電圧に応じて制御されることで、直流入力電圧Ｖｉｎを降圧した直流出力電圧Ｖoutが発生される。

スイッチング制御回路２０は、電圧フィードバック端子ＦＢと接地点との間に直列に接続され抵抗比で出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２と、このブリーダ抵抗Ｒ１，Ｒ２で分圧された電圧と参照電圧Ｖref1とを比較して電位差に応じた電圧を出力する誤差アンプ２１と、該誤差アンプ２１の出力が非反転入力端子に入力されるＰＷＭコンパレータ２２と、該コンパレータ２２の反転入力端子に入力される鋸歯状の波形信号ＲＡＭＰを生成する波形生成回路２３とを有する。

また、スイッチング制御回路２０は、誤差アンプ２１の出力が反転入力端子に入力され非反転入力端子に参照電圧Ｖref2が入力されるコンパレータ２４と、その出力を反転するインバータ２５と、発振回路を備え１ＭＨｚのような周波数のクロックパルスφｃを生成し出力するクロック生成回路２６と、該クロックパルスφｃによって上記ＰＷＭコンパレータ２２の出力によってセット動作されるＲＳフリップフロップＦＦ１と、該フリップフロップＦＦ１の出力または上記インバータ２５の出力を選択するセレクタ２７と、該セレクタ２７によって選択された信号に応じて上記スイッチングトランジスタＳＷ１，ＳＷ２をオン、オフ駆動する信号を生成するドライバ２８と、を有する。セレクタ２７の代わりに切替えスイッチを使用しても良い。

上記ＰＷＭコンパレータ２２は、誤差アンプ２１の出力が非反転入力端子に入力され、反転入力端子に波形生成回路２３で生成された鋸歯状の波形信号ＲＡＭＰが入力されているため、誤差アンプ２１の出力レベルに応じたパルス幅を有するＰＷＭパルスＰpwmを出力する。それによって、出力電圧が高いときはパルス幅の狭いＰＷＭパルスＰpwmが出力されてスイッチング素子ＳＷ１のオン時間が小さくされ、また、出力電圧が低いときはパルス幅の広いＰＷＭパルスＰpwmが出力されてスイッチング素子ＳＷ１のオン時間が長くされることで、出力電圧Ｖｏｕｔが一定に制御される。

この実施形態では、上記セレクタ２７は外部から入力される切替え制御信号ＣＮＴによって切り替えられ、ＰＷＭ制御モードではＰＷＭコンパレータ２２の出力Ｐpwmによってリセット動作するＲＳフリップフロップＦＦ１の出力を選択し、ＰＷＭ制御モード以外のモードではコンパレータ２４の出力を反転するインバータ２５の出力を選択するように制御される。

上記切替え制御信号ＣＮＴによってセレクタ２７がインバータ２５の出力を選択するように切り替えられると、図２に示すように、誤差アンプ２１の出力が参照電圧Ｖref2を超えるとコンパレータ２４の出力がロウレベルに変化して、インバータ２５の出力がハイレベルに変化する（タイミングｔ１）。そして、この出力がセレクタ２７およびドライバ２８を介してスイッチング素子ＳＷ１，ＳＷ２に供給されることで、ＳＷ１がオン、ＳＷ２がオフされてコイルＬ１に連続して電流が流される。すると、出力電圧が上昇して誤差アンプ２１の出力がコンパレータ２４の参照電圧Ｖref2よりも低くなると、出力がロウレベルに変化して、インバータ２５の出力がロウレベルに変化してＳＷ１がオフ、ＳＷ２がオンされる（タイミングｔ２）。

ＰＦＭコンパレータを有する図４のようなＤＣ−ＤＣコンバータでは、ＰＦＭ制御モードのときにスイッチング素子ＳＷ１，ＳＷ２が繰り返しスイッチングされ、特に入力電圧が低くなり出力電圧に近づいて来たような場合には、頻繁にスイッチングされて貫通電流が増加し電力効率が低下する。これに対し、本実施形態のＤＣ−ＤＣコンバータでは、ＰＷＭ制御モードからコンパレータ２４の出力を使用するモードに切り替わると、スイッチング素子ＳＷ１が連続してオン状態になるように駆動されるため、スイッチングによる貫通電流を減らし、電力効率を向上させることができるようになる。

従って、例えばシステム全体を制御するＣＰＵが、入力電圧が低下したことを検出して切替え制御信号ＣＮＴを変化させ、ＰＷＭ制御モードからコンパレータ２４の出力を使用するモードに切り替えることで、本実施形態のＤＣ−ＤＣコンバータを有効に機能させることができる。あるいは、ＣＰＵに軽負荷状態を検出する機能を持たせ、負荷状態に応じて切替え制御信号ＣＮＴを変化させ、制御信号ＣＮＴがＰＷＭ制御モードを指示しているときはＰＷＭコンパレータ２２の出力を使用し、それ以外のときはＰＷＭコンパレータ２２の出力を使用するかコンパレータ２４の出力を使用するかをスイッチング回路２０が自動的に判断して切替えを行う機能を有するように構成しても良い。

また、上記実施形態では、セレクタ２７を外部から入力される切替え制御信号ＣＮＴによって切り替えるようにしているが、入力電圧Ｖｉｎが所定のレベル以下になったか否かを検出する入力電圧検出回路を設け、入力電圧Ｖｉｎが所定のレベル以上の場合はＰＷＭコンパレータ２２の出力を選択し、入力電圧Ｖｉｎが所定のレベル以下になった場合にはコンパレータ２４の出力を選択するように構成しても良い。

図３は、本発明を適用したスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの他の実施形態を示す。

この実施形態は、前記実施形態のＤＣ−ＤＣコンバータを構成する回路の他に、パルス幅固定のパルスＰpfmを生成するパルス生成回路２９と、コンパレータ２４の出力とパルスＰpfmとを入力とするＡＮＤゲートＧ１とを設けて、コンパレータ２４をＰＦＭコンパレータとして動作させる。また、コンパレータ２４の出力を反転するインバータ２５の後段にオン、オフスイッチＳＷ０を設けるとともに、入力電圧Ｖｉｎが所定のレベル以下になったか否かを検出する入力電圧検出回路３０を設ける。そして、入力電圧Ｖｉｎが所定のレベル以下になった場合に、パルス生成回路２９の動作を停止（出力をロウに固定）させるとともに、スイッチＳＷ０をオンさせてコンパレータ２４の出力を反転するインバータ２５の出力をセレクタ２７に供給してスイッチング素子ＳＷ１，ＳＷ２を駆動するように構成したものである。

本実施形態のＤＣ−ＤＣコンバータにおいても、セレクタ２７は外部から入力されるＰＷＭ／ＰＦＭ切替え制御信号ＣＮＴによって切り替えられ、ＰＷＭ制御モードではＰＷＭコンパレータ２２の出力Ｐpwmによってリセット動作するＲＳフリップフロップＦＦ１の出力を選択し、ＰＦＭ制御モードではＡＮＤゲートＧ１またはインバータ２５の出力を選択するように動作される。従って、ＰＦＭ制御モードであって入力電圧Ｖｉｎが所定のレベルよりも高い場合には、ＡＮＤゲートＧ１の出力に基づいてスイッチング素子ＳＷ１，ＳＷ２が駆動されてＰＦＭ制御され、ＰＦＭ制御モードであって入力電圧Ｖｉｎが所定のレベルよりも低くなった場合には、インバータ２５の出力に基づいてスイッチング素子ＳＷ１，ＳＷ２が駆動されて、図２（Ｂ），（Ｄ）のようにコンパレータ２４の出力がロウレベルの間、スイッチング素子ＳＷ１が連続してオン状態にされる。そのため、入力電圧Ｖｉｎが所定のレベルよりも低くなると、第１の実施形態と同様に、スイッチングによる貫通電流を減らし、電力効率を向上させることができるようになる。

なお、この実施形態においては、スイッチング制御回路２０内に負荷状態（大きさ）を検出する機能を設け、切替え制御信号ＣＮＴがＰＷＭ制御モードを指示しているときはＰＷＭコンパレータ２２の出力を使用し、ＰＷＭ制御モードを指示していないときは、入力電圧および負荷の状態に応じてＰＷＭコンパレータ２２の出力を使用するかコンパレータ２４の出力（ＡＮＤゲートＧ１またはインバータ２５の出力）を使用するか自動的に判断して切替えを行うように構成しても良い。

具体的には、入力電圧が所定のレベルよりも高く負荷が所定値よりも重い場合にはＰＷＭコンパレータ２２の出力に基づいて前記駆動用スイッチング素子をＰＷＭ制御で駆動し、入力電圧が所定のレベルよりも高く負荷が所定値よりも軽い場合にはＰＦＭ制御パルスＰpfmに基づいて前記駆動用スイッチング素子をＰＦＭ駆動し、入力電圧が所定のレベルよりも低い場合にはコンパレータ２４の出力に基づいて出力電圧が所望のレベルよりも低い間、前記駆動用スイッチング素子を連続してオン状態にするように制御してもよい。

なお、負荷の状態（大きさ）を検出する機能は、例えばコイルＬ１またはトランジスタＳＷ１と直列に電流検出用の抵抗を接続してその端子間電圧もしくはトランジスタＳＷ１のドレイン−ソース間電圧を差動アンプで増幅して出力電流の大きさを検出するように構成することによって実現することができる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態では、ＰＷＭコンパレータ２２とセレクタ２７との間にクロック生成回路２６とフリップフロップＦＦ１とを設けたものを示したが、これらの回路を省略しても良い。

また、ＰＷＭコンパレータ２２に入力される波形信号（三角波）を生成する回路２３やクロック生成回路２６をチップに内蔵したスイッチング制御回路を示したが、波形信号とクロックの元になる発振信号はチップ外部から与えるように構成することができる。また、前記実施形態では、前記実施形態では、スイッチング素子ＳＷ１，ＳＷ２としてオンチップの素子を使用するとしたが、制御回路と別個に形成された外付け素子を使用するようにしても良い。

さらに、前記実施形態では、駆動用トランジスタＳＷ１と直列に整流用トランジスタＳＷ２を接続してＳＷ１と相補的にオン、オフさせる同期整流型のＤＣ−ＤＣコンバータを示したが、整流用トランジスタＳＷ２の代わりにダイオードを使用したダイオード整流型のＤＣ−ＤＣコンバータに適用することも可能である。

以上の説明では、本発明を降圧型のＤＣ−ＤＣコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、昇圧型のＤＣ−ＤＣコンバータや負電圧を発生する反転型のＤＣ−ＤＣコンバータにも適用することができる。

本発明を適用したＤＣ−ＤＣコンバータの第１の実施形態を示す回路構成図である。第１の実施形態のＤＣ−ＤＣコンバータにおける各部の信号や電位の変化の様子を示すタイミングチャートである。本発明を適用したＤＣ−ＤＣコンバータの他の実施形態を示す回路構成図である。従来のＰＷＭ／ＰＦＭ切替え方式のＤＣ−ＤＣコンバータの構成を示す回路構成図である。従来のＰＷＭ／ＰＦＭ切替え方式のＤＣ−ＤＣコンバータにおける各部の信号や電位の変化の様子を示すタイミングチャートである。

符号の説明

２０スイッチング制御回路
２１誤差アンプ
２２ＰＷＭコンパレータ
２３波形生成回路
２４コンパレータ
２５インバータ
２６クロック生成回路
２７セレクタ
２８ドライバ
２９パルス生成回路（パルス幅固定）
３０入力電圧検出回路
ＦＦ１フリップフロップ
Ｌ１コイル（インダクタ）
Ｃ１平滑容量
ＳＷ１コイル駆動用トランジスタ（駆動用スイッチング素子）
ＳＷ２同期整流用トランジスタ（整流用スイッチング素子）

Claims

電圧変換用のインダクタと、
直流電源から供給される直流入力電圧を前記インダクタに印加して電流を流しインダクタにエネルギーを蓄積させる駆動用スイッチング素子と、
該駆動用スイッチング素子がオフされているエネルギー放出期間にインダクタの電流を整流する整流素子と、
出力電圧に応じた電圧を出力する誤差アンプと、該誤差アンプの出力と所定の周波数の波形信号とを比較するＰＷＭコンパレータと、前記誤差アンプの出力と所定の参照電圧とを比較するコンパレータと、パルス幅固定のパルスを生成するパルス生成回路と、前記ＰＷＭコンパレータの出力または前記コンパレータの出力または前記パルス幅固定のパルスのいずれかを選択する選択手段とを有し、前記ＰＷＭコンパレータの出力または前記コンパレータの出力もしくは前記パルス生成回路からのパルスに基づいて前記駆動用スイッチング素子のオン、オフ制御を行なうスイッチング制御回路と、
を備え、
前記直流入力電圧が所定のレベルよりも高くかつ負荷に流れる電流値が所定値以上の場合には、前記ＰＷＭコンパレータの出力に基づいて前記駆動用スイッチング素子をＰＷＭ制御で駆動し、
前記直流入力電圧が所定のレベルよりも高くかつ負荷に流れる電流値が所定値以下の場合には、前記パルス生成回路からのパルスに基づいて、前記駆動用スイッチング素子をＰＦＭ制御で駆動し、
前記直流入力電圧が所定のレベルよりも低くかつ負荷に流れる電流値が所定値以下の場合には、前記コンパレータの出力に基づいて出力電圧が所望のレベルよりも低い間、前記駆動用スイッチング素子を連続してオン状態にすることを特徴とするＤＣ−ＤＣコンバータ。
前記選択手段を切り替える制御信号が外部から入力されるように構成されていることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
前記直流入力電圧が所定のレベルよりも高いか低いかを検出可能な入力電圧検出回路を備え、
前記選択手段は、前記制御信号および前記入力電圧検出回路の出力に応じて、
前記直流入力電圧が所定のレベルよりも高くかつ負荷に流れる電流値が所定値以下の場合には、前記パルス生成回路からのパルスを選択して前記スイッチング制御回路に供給し、
前記直流入力電圧が所定のレベルよりも低くかつ負荷に流れる電流値が所定値以下の場合には、前記コンパレータの出力を選択して前記スイッチング制御回路に供給するように構成されていることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
前記選択手段が前記コンパレータの出力を選択している間は前記パルス生成回路の動作が停止されるように構成されていることを特徴とする請求項２または３に記載のＤＣ−ＤＣコンバータ。