JP5581971B2 - スイッチングレギュレータ - Google Patents

Description

入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から負荷に出力するスイッチングレギュレータに関する。

近年では、小型の電子機器に使用される高効率の電源回路として、インダクタを用いた非絶縁型のスイッチングレギュレータが用いられている。

スイッチングレギュレータの制御方法として、２つの方式が知られている。１つは、一定周期数のクロックパルスのデューティサイクルを変化させて出力電圧を一定に制御するＰＷＭ（Pulse Width Modulation）制御である。もう１つは、パルス幅が一定でクロックの周期を変化させて出力電圧を一定に制御するＰＦＭ（Pulse Frequency Modulation）制御である。

ＰＷＭ制御は、軽負荷でも一定周期でスイッチングトランジスタのオン／オフ制御を行うため、負荷へ出力する電流が小さい軽負荷での効率が悪化する。これに対し、ＰＦＭ制御は、接続された負荷に応じてスイッチングトランジスタをスイッチングさせる信号の周波数が変動するため、軽負荷に対してはＰＷＭ制御よりも効率が良い。

このため従来では、負荷条件に応じてＰＷＭ制御とＰＦＭ制御とを切り換えるものがある。

図３は、従来のスイッチングレギュレータを説明する図である。スイッチングレギュレータ１０は、入力端子ＶＩＮから入力された入力電圧を所定の定電圧に変換し出力電圧として出力端子ＶＯＵＴから出力する。スイッチングレギュレータ１０は、ＰＷＭ制御用アンプ１１、ＰＦＭ制御用アンプ１２、ＰＷＭ／ＰＦＭモード制御回路１３、ＰＦＭ制御回路１４、位相補償回路１５、切換スイッチ１６を有する。

スイッチングレギュレータ１０では、ＰＷＭ／ＰＦＭモード制御回路１３が切換スイッチ１６を切り換えることで、ＰＷＭ制御用アンプ１１とＰＦＭ制御用アンプ１２とを切り換えてＰＷＭ制御モードとＰＦＭ制御モードとを切り換える。

このようにＰＷＭ制御とＰＦＭ制御とを切り換えて制御するスイッチングレギュレータは、例えば特許文献１に記載されている。

特開２００９−２７８７１３号公報

上記従来のスイッチングレギュレータ１０では、ＰＷＭ制御モードにおいては、エラーアンプで出力電圧の制御を行い、ＰＦＭ制御モードにおいてはコンパレータで出力電圧の制御を行っている。したがってエラーアンプとコンパレータのオフセット電圧の差によって、制御モード間で出力電圧にばらつきが生じる問題がある。またエラーアンプには、発振防止用の位相補償回路１５が必要であるため、応答速度が低下しコンパレータとして共用することができず、回路規模が大きくなってしまう。

本発明は、上記事情を鑑みてこれを解決すべくなされたものであり、簡易な構成で出力電圧のばらつきを抑えることが可能なスイッチングレギュレータを提供することを目的としている。

本発明は、上記目的を達成すべく、以下の如き構成を採用した。

本発明は、入力端子（ＶＩＮ）に入力された入力電圧を所定の定電圧に変換して出力端子（ＶＯＵＴ）から負荷に出力するＰＷＭ制御モードとＰＦＭ制御モードとを備えたスイッチングレギュレータ（１００）において、
制御信号に応じてスイッチングを行う第一及び第二のスイッチングトランジスタ（Ｍ１０、Ｍ２０）と、
前記第一又は第二のスイッチングトランジスタ（Ｍ１０、Ｍ２０）のスイッチングによって前記入力電圧による充電が行われるインダクタ（ＬＸ）と、
前記インダクタ（ＬＸ）に流れる電流の向きに基づき、前記ＰＷＭ制御モードと前記ＰＦＭ制御モードを切り換える制御モード切換手段（１２０）と、
エラーアンプ又はコンパレータとして動作するアンプ（１８０）と、
スイッチ手段（ＳＷ１０、ＳＷ２０）により前記アンプ（１８０）と接続される位相補償手段（１９０）と、を有し、
前記制御モード切換手段（１２０）は、
前記ＰＷＭ制御モードにおいて前記スイッチ手段（ＳＷ１０、ＳＷ２０）をオンさせて前記アンプ（１８０）と前記位相補償手段（１９０）とを接続し、前記アンプ（１８０）を前記エラーアンプとして動作させ、
前記ＰＦＭ制御モードにおいて前記スイッチ手段（ＳＷ１０、ＳＷ２０）をオフさせて前記アンプ（１８０）を前記コンパレータとして動作させる。

また本発明のスイッチングレギュレータにおいて、前記アンプをコンパレータとして用いる制御として、ヒステリシス制御またはリップル制御を行う。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。

本発明によれば、簡易な構成で出力電圧のばらつきを抑えることができる。

本発明のスイッチングレギュレータを説明する図である。 制御モード間の出力電圧のばらつきを説明する図である。 従来のスイッチングレギュレータを説明する図である。

本発明のスイッチングレギュレータでは、２つの制御モードにおいてアンプを共用する。本実施形態の２つの制御モードとは、ＰＷＭ制御モードとＰＦＭ制御モードであり、ＰＷＭ制御モードの際にはアンプに位相補償回路を接続してエラーアンプとして動作させ、ＰＦＭ制御モードの際にはアンプをコンパレータとして動作させる。

以下に図面を参照して本発明のスイッチングレギュレータについて説明する。図１は、本発明のスイッチングレギュレータを説明する図である。

本発明のスイッチングレギュレータ１００は、入力端子ＶＩＮに入力された入力電圧を所定電圧に変換し、出力電圧として負荷に出力するインダクタＬＸを有する。負荷は出力端子ＶＯＵＴと接続されており、出力電圧は出力端子ＶＯＵＴから出力される。

本実施形態のスイッチングレギュレータ１００は、スイッチングトランジスタＭ１０、Ｍ２０、Ｍ３０、コンパレータ１１０、ＰＷＭ／ＰＦＭモード制御回路１２０、ＰＦＭ制御回路１３０、ドライバ回路１４０、ノコギリ波生成回路１５０、発振器１６０、ＰＷＭコンパレータ１７０、アンプ１８０、位相補償回路１９０、電流制限回路１９５、スイッチＳＷ１０、２０、３０、４０、５０、６０を有する。

スイッチングトランジスタＭ１０、Ｍ２０は、入力電圧の出力制御を行うためのスイッチング動作を行うためのトランジスタである。スイッチングトランジスタＭ１０はＰＭＯＳトランジスタであり、スイッチングトランジスタＭ２０はＮＭＯＳトランジスタである。

コンパレータ１１０は、インダクタＬＸとスイッチングトランジスタＭ１０、Ｍ２０の接続点の電位に基づき、インダクタＬＸに流れる電流の逆流を検出する。尚電流の逆流は、出力端子ＶＯＵＴに接続された負荷が所定値よりも軽くなった場合に発生する。

ＰＷＭ／ＰＦＭモード制御回路１２０は、コンパレータ１１０の出力に基づきＰＷＭ制御モードとＰＦＭ制御モードとを切り換える制御を行う。具体的にはＰＷＭ／ＰＦＭモード制御回路１２０は、スイッチＳＷ１０〜６０の切り換えを行う。またＰＷＭ／ＰＦＭモード制御回路１２０は、ＰＦＭ制御回路１３０へモード切換信号を出力する。

ＰＦＭ制御回路１３０は、ＰＷＭ／ＰＦＭモード制御回路１２０からモード切換信号が供給されると、スイッチングトランジスタＭ１０、Ｍ２０のスイッチングを制御する制御信号をドライバ回路１４０へ出力し、ＰＦＭ制御を行う。

ノコギリ波生成回路１５０は、発振器１６０から供給される信号を用いて所定周波数のノコギリ波を生成する。このノコギリ波は、ＰＷＭコンパレータ１７０の非反転入力端子へ供給される。ＰＷＭコンパレータ１７０の反転入力端子には、アンプ１８０の出力が供給される。ＰＷＭコンパレータ１７０の出力は、スイッチＳＷ５０の一端と接続されている。

アンプ１８０の出力は、ＰＦＭ制御回路１３０へも供給される。またアンプ１８０の非反転入力端子は基準電圧が供給されている。アンプ１８０の反転入力端子は、スイッチＳＷ３０、４０を介して接続点Ａ又はＢへ接続される。接続点Ａの電圧は出力電圧を分圧した第一の電圧であり、接続点Ｂは出力電圧を分圧した第二の電圧である。

スイッチングトランジスタＭ３０は、スイッチングレギュレータ１００全体のオン／オフを制御するスイッチ素子であり、端子Ｐからの信号によりオン／オフが制御される。本実施形態では、例えば端子ＰにスイッチングトランジスタＭ３０をオフする信号が入力されると、スイッチングトランジスタＭ３０がオフとなりスイッチングレギュレータ１００全体がオフされる。

電流制限回路１９５は、負荷へ流れる電流を制限する。電流制限回路１９５は、２つの基準電圧を有し、スイッチＳＷ６０によりＰＷＭ制御モード時とＰＦＭ制御モード時で使用する基準電圧を切り換える。

本実施形態のスイッチＳＷ１０とスイッチＳＷ２０は、一端が位相補償回路１９０と接続されている。スイッチＳＷ１０の他端は、アンプ１８０の反転入力端子と接続されている。スイッチＳＷ２０の他端は、アンプ１８０の出力と接続されている。

また本実施形態のスイッチＳＷ３０の一端はアンプ１８０の反転入力端子と接続されており、他端はスイッチＳＷ４０の一端又は接続点Ｂの何れかに接続される。スイッチＳＷ４０の他端は、接続点Ａ又は接続点Ｂの何れかに接続される。スイッチＳＷ５０は、一端がＯＲ回路１０１の一方の入力に接続されており、他端はＰＦＭ制御回路１３０の出力か又はＰＷＭコンパレータ１７０の出力かの何れか一方に接続される。

ＯＲ回路１０１の他方の入力は端子Ｐと接続されている。ＯＲ回路１０１の出力はＯＲ回路１０２の一方の入力に接続されており、ＯＲ回路１０２の他方の入力には電流制限回路１９５の有するコンパレータ１９６の出力が接続されている。ＯＲ回路１０２の出力は、フリップフロップ１０３のリセットへ供給される。フリップフロップ１０３の出力はドライバ回路１４０へ出力される。またフリップフロップ１０３のセットへ発振器１６０からのクロック信号が供給される。スイッチＳＷ６０は、一端がコンパレータ１９６の反転入力端子に接続されている。ステップＳ６０の他端は、基準電圧１９７又は基準電圧１９８の何れか一方に接続される。

本実施形態では、コンパレータ１１０によりインダクタＬＸを流れる電流の向きが変化すると、ＰＷＭ／ＰＦＭモード制御回路１２０がスイッチＳＷ１０〜６０へ切換信号を出力する。

以下に、ＰＷＭ制御モード時の各スイッチの接続について説明する。ＰＷＭ制御モード時において、スイッチＳＷ１０とスイッチＳＷ２０はオンされてアンプ１８０に位相補償回路１９０が接続される。スイッチＳＷ３０の他端は接続点Ｂへ接続される。スイッチＳＷ４０の他端は、接続点Ａに接続される。スイッチＳＷ５０の他端は、ＰＷＭコンパレータ１７０の出力と接続される。スイッチＳＷ６０の他端は基準電圧１９７と接続される。

次に、ＰＦＭ制御モード時の各スイッチの接続について説明する。ＰＦＭ制御モード時において、スイッチＳＷ１０とスイッチＳＷ２０はオフされる。スイッチＳＷ３０の他端はスイッチＳＷ４０の一端と接続され、スイッチＳＷ４０の他端は接続点Ａと接続される。スイッチＳＷ５０の他端は、ＰＦＭ制御回路１３０の出力と接続される。スイッチＳＷ６０の他端は基準電圧１９８と接続される。

すなわち本実施形態では、ＰＷＭ制御モード時には、アンプ１８０に位相補償回路１９０を接続してエラーアンプとして機能させ、ＰＦＭ制御モード時にはアンプ１８０と位相補償回路１９０の接続を断ち、コンパレータとして機能させることができる。このため本実施形態によれば一つのアンプをエラーアンプとコンパレータとして共有することができる。

よって本実施形態では、エラーアンプとコンパレータのオフセット電圧の差が存在しなくなり、制御モード間の出力電圧のばらつきをなくすことができる。

図２は、制御モード間の出力電圧のばらつきを説明する図である。図２（Ａ）は従来における出力電圧のばらつきを説明する図であり、図２（Ｂ）は本実施形態における出力電圧のばらつきを説明する図である。

図２（Ａ）に示すように、従来の構成のようにエラーアンプとコンパレータとを両方設けた場合、エラーアンプを用いるＰＷＭ制御モード時の出力電圧と、コンパレータを用いるＰＦＭ制御モード時の出力電圧では、エラーアンプとコンパレータのオフセット電圧分のばらつきが生じる。本実施形態では、エラーアンプとコンパレータを一つのアンプで共用するため、図２（Ｂ）に示すように制御モード間の出力電圧にばらつきは生じない。

よって本実施形態によれば、簡易な構成で出力電圧のばらつきを抑えることができる。

尚本実施形態は、アンプ１８０をコンパレータとして用いる制御をＰＦＭ制御モードとしたが、アンプ１８０をコンパレータとして用いる制御として、ヒステリシス制御やリップル制御に適用することができる。

以上、実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

１００ スイッチングレギュレータ
１１０ コンパレータ
１２０ ＰＷＭ／ＰＦＭモード制御回路
１３０ ＰＦＭ制御回路
１４０ ドライバ回路
１７０ ＰＷＭコンパレータ
１８０ アンプ

Claims (2)

1. 入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から負荷に出力するＰＷＭ制御モードとＰＦＭ制御モードとを備えたスイッチングレギュレータにおいて、
   制御信号に応じてスイッチングを行う第一及び第二のスイッチングトランジスタと、
   前記第一又は第二のスイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
   前記インダクタに流れる電流の向きに基づき、前記ＰＷＭ制御モードと前記ＰＦＭ制御モードを切り換える制御モード切換手段と、
   エラーアンプ又はコンパレータとして動作するアンプと、
   スイッチ手段により前記アンプと接続される位相補償手段と、を有し、
   前記制御モード切換手段は、
   前記ＰＷＭ制御モードにおいて前記スイッチ手段をオンさせて前記アンプと前記位相補償手段とを接続し、前記アンプをエラーアンプとして動作させ、
   前記ＰＦＭ制御モードにおいて前記スイッチ手段をオフさせて前記アンプを前記コンパレータとして動作させるスイッチングレギュレータ。
2. 前記アンプをコンパレータとして用いる制御として、ヒステリシス制御またはリップル制御を行う請求項１記載のスイッチングレギュレータ。

Images