JP2005168229A - 電源供給装置 - Google Patents

Abstract

【目的】回路規模の増大を抑えてＬＤＯ（低ドロップアウトレギュレータ）などのシリーズレギュレータおよびスイッチングレギュレータを備えることができ、２つのレギュレータを負荷により選択して切り換える電源供給装置を提供する。
【構成】シリーズレギュレータおよびスイッチングレギュレータを備えて負荷電流の大きさにより両者を選択して切り換えるものであり、２種類のレギュレータが負荷に電流を供給するＰチャネルＭＯＳＦＥＴと少なくとも位相補償回路を除く誤差増幅器等を共有することにより、回路規模の増大を抑制することができる。
【選択図】 図２

Description

本発明は、ＬＤＯ（低ドロップアウトレギュレータ）などのシリーズレギュレータおよびスイッチングレギュレータを備え、負荷電流の大きさによりこれらを切り換えて適用する電源供給装置に関する。

携帯端末などバッテリーを電源として用いるシステムにおいては、他のシステム以上に電源供給装置の効率が重要視される。高効率のレギュレータとしてはＰＷＭ（パルス幅変調）方式のスイッチングレギュレータがあるものの、負荷電流が小さくなると相対的にスイッチングロスが大きくなり効率が低下するという問題がある。特に、携帯端末ではスリープモードや待ち受けモードなど消費電流を絞る場合があり、これらのモードにおいてはスイッチングロスが大きな問題となる。これに対し、負荷電流の小さい領域ではＰＦＭ（パルス周波数変調）方式のスイッチングレギュレータやシリーズレギュレータ、特にＬＤＯ、の方が効率が高いため、負荷電流の大きい範囲ではＰＷＭ方式のスイッチングレギュレータを適用し、負荷電流の小さい範囲ではＰＦＭ方式のスイッチングレギュレータもしくはシリーズレギュレータを適用するといった、負荷電流によりレギュレータの方式を切り換える電源供給装置が提案されている（例えば特許文献１）。

図５にＰＷＭ方式とＰＦＭ方式を切り換えるものの従来例として、非同期方式のＤＣ／ＤＣコンバータを示す。５０はＰチャネルＭＯＳＦＥＴであり、５１は制御信号”ＤＣＤＣ ＣＴＬ”によりＰＷＭ方式とＰＦＭ方式を切り換えてＰチャネルＭＯＳＦＥＴ５０を駆動するパルスを発生するＰＷＭ／ＰＦＭパルス発生回路、５２はショットキーダイオード、５３はインダクタ、５４はコンデンサ、５５，５６は電圧設定用のフィードバック手段となる抵抗、５７は電源出力Ｖ_０用端子、５８は電源であるバッテリーＢＡＴからの電圧供給ライン、５９は出力電圧（Ｖ_０）設定用の基準電圧Ｖｒｅｆを入力する基準電圧端子、６０は誤差増幅器である。
図６に制御信号”ＤＣＤＣ ＣＴＬ”によりＰＷＭ／ＰＦＭパルス発生回路５１が切り換わるときの各部電圧波形を示す。図６において（ａ）は制御信号”ＤＣＤＣ ＣＴＬ”を、（ｂ）はＰＷＭ／ＰＦＭパルス発生回路５１の出力であるＰチャネルＭＯＳＦＥＴ５０の駆動パルスを、（ｃ）は（ｂ）の駆動パルスに対応した電源出力Ｖ_Ｏのリップルをそれぞれ示す図である。制御信号”ＤＣＤＣ ＣＴＬ”がＨ（ハイレベル）である前半はＰＷＭ方式の動作を示し、制御信号”ＤＣＤＣ ＣＴＬ”がＬ（ローレベル）である後半はＰＦＭ方式の動作を示している。上述のスリープモードや待ち受けモードなど消費電流を絞るときは、制御信号”ＤＣＤＣ ＣＴＬ”をＬにしてＰＦＭ方式を選択することになるが、図６に示すようにＰＦＭ方式では低負荷時の効率を上げることはできても出力電圧の変動（リップル）を小さくすることができず、ＰチャネルＭＯＳＦＥＴ５０のスイッチング周波数が低くなるため却ってＰＷＭ方式よりリップルが大きくなってしまうことがあるという問題がある。すなわち、ＰＦＭ方式では、スリープモードや待ち受けモードのときに高い効率とリップルの少ない安定した出力を両立させることができない。

これに対して、低負荷時のリップルの問題を解決するため、ＰＷＭ方式のスイッチングレギュレータとシリーズレギュレータを切り換える方式の電源システムが特許文献１に開示されている。図７にその構成を示す。図７に示されるように、この電源システムはシリーズレギュレータとしてのＬＤＯ（低ドロップアウトレギュレータ）６１，スイッチングレギュレータとしてのＤＣ／ＤＣコンバータ６２，抵抗６３，６４，電源出力Ｖ_０用端子６５および出力電圧（Ｖ_０）設定用の基準電圧Ｖｒｅｆを入力する基準電圧端子６６から構成されている。抵抗６３，６４は電源出力および接地電位（ＧＮＤ）間に直列に接続され、その接続点において出力電圧を抵抗分割したフィードバック信号Ｖｓを生成する。フィードバック信号ＶｓはＬＤＯ６１とＤＣ／ＤＣコンバータ６２に対し共通にフィードバックされる。ＬＤＯ６１とＤＣ／ＤＣコンバータ６２は共通の基準電圧Ｖｒｅｆを入力とし、フィードバック信号Ｖｓが基準電圧Ｖｒｅｆに追随するように動作して、負荷電流の大きさにかかわらず出力電圧Ｖ_Ｏを一定にするものであり、それぞれの出力が電源出力端子６５に共通に接続されている。

ＬＤＯ６１は制御信号”ＬＤＯ ＣＴＬ”が入力される差動増幅器６７およびＰチャネルＭＯＳＦＥＴ６８からなる。ＰチャネルＭＯＳＦＥＴ６８はそのソースが電源であるバッテリーＢＡＴに接続され、そのドレインがＬＤＯ６１の出力となっている。差動増幅器６７は基準電圧Ｖｒｅｆとフィードバック信号Ｖｓの比較結果に基づきＰチャネルＭＯＳＦＥＴ６８のゲート電圧を制御することにより、ＰチャネルＭＯＳＦＥＴ６８のドレインより出力される出力電圧Ｖ_Ｏを一定に保つ。制御信号”ＬＤＯ ＣＴＬ”は差動増幅器６７の出力を制御するもので、”ＬＤＯ ＣＴＬ”がＨであれば差動増幅器６７は上記の動作を行い、Ｌであれば差動増幅器６７の出力は強制的にＨとされ、その結果ＰチャネルＭＯＳＦＥＴ６８はオフ（遮断）される。
ＤＣ／ＤＣコンバータ６２は誤差増幅器６９，２つの制御信号”ＤＣＤＣ ＣＴＬ”と”ＳＹＮＣ／ＡＳＹＮＣ ＣＴＬ”が接続されたパルス幅変調回路７０，スイッチング素子であるＰチャネルＭＯＳＦＥＴ７１，同期整流方式用のＮチャネルＭＯＳＦＥＴ７２，ショットキーダイオード７３，インダクタ７４およびコンデンサ７５からなる。誤差増幅器６９は基準電圧Ｖｒｅｆとフィードバック信号Ｖｓの差を増幅してパルス幅変調回路７０に入力する。パルス幅変調回路７０は、周期は一定であるが１周期内のＨとＬの割合（デューティ）が誤差増幅器７０の出力により変化する方形波パルスをＰチャネルＭＯＳＦＥＴ７１のゲートに出力する。すなわち、（Ｖｒｅｆ−Ｖｓ）が大きい（小さい）ほど１周期内のＰチャネルＭＯＳＦＥＴ７１がオン（導通）する期間が長く（短く）なるような方形波パルスを発生し、インダクタ７４に蓄積するエネルギを大きく（小さく）することにより出力電圧Ｖ_Ｏを一定に保つ。ＮチャネルＭＯＳＦＥＴ７２のゲートにもパルス幅変調回路７０から方形波パルスが出力される。基本的にはＰチャネルＭＯＳＦＥＴ７１とＮチャネルＭＯＳＦＥＴ７２のゲートに出力される方形波パルスは同相であるが、ＰチャネルＭＯＳＦＥＴ７１とＮチャネルＭＯＳＦＥＴ７２が同時にオンして貫通電流が流れることがないように、両方オフの期間であるデッドタイムを設ける。制御信号”ＤＣＤＣ ＣＴＬ”はパルス幅変調回路７０の出力を制御するもので、”ＤＣＤＣ ＣＴＬ”がＨであればパルス幅変調回路７０は上記のとおりの出力を行い、ＬであればＰチャネルＭＯＳＦＥＴ７１とＮチャネルＭＯＳＦＥＴ７２のゲートにそれぞれＨおよびＬを出力して２つのＭＯＳＦＥＴ７１８２をオフさせる。制御信号”ＳＹＮＣ／ＡＳＹＮＣ ＣＴＬ”はパルス幅変調回路７０のＮチャネルＭＯＳＦＥＴ７２のゲートに対する出力を制御するもので、”ＳＹＮＣ／ＡＳＹＮＣ ＣＴＬ”がＬであればパルス幅変調回路７０は上記のとおりの出力を行い、ＨであればＮチャネルＭＯＳＦＥＴ７２のゲートにＬを出力してＮチャネルＭＯＳＦＥＴ７２をオフさせる。ショットキーダイオード７３は制御信号”ＳＹＮＣ／ＡＳＹＮＣ ＣＴＬ”によりＮチャネルＭＯＳＦＥＴ７２がオフされている場合に、ＰチャネルＭＯＳＦＥＴ７１がオフしたときにインダクタ７４に流れる電流を転流させるためのものである。インダクタ７４およびコンデンサ７５は、ＰチャネルＭＯＳＦＥＴ７１とＮチャネルＭＯＳＦＥＴ７２の各ドレインおよびショットキーダイオード７３のカソードとの共通接続点の電位を平滑してＤＣ／ＤＣコンバータ６２としての出力を生成するためのフィルタである。図７に示される電源システムは、図示しない負荷への電流の大きさに基づき、これも図示しない制御回路が制御信号”ＬＤＯ ＣＴＬ”と”ＤＣＤＣ ＣＴＬ”によりＬＤＯ６１とＤＣ／ＤＣコンバータ６２の切り換えを行なう。すなわち、負荷電流が小さいときは”ＬＤＯ ＣＴＬ”をＨ、”ＤＣＤＣ ＣＴＬ”をＬとしてＰチャネルＭＯＳＦＥＴ６８を動作状態、ＰチャネルＭＯＳＦＥＴ７１とＮチャネルＭＯＳＦＥＴ７２をオフとする。また、負荷電流が大きいときは”ＬＤＯ ＣＴＬ”をＬ、”ＤＣＤＣ ＣＴＬ”をＨとしてＰチャネルＭＯＳＦＥＴ６８をオフ、ＰチャネルＭＯＳＦＥＴ７１とＮチャネルＭＯＳＦＥＴ７２を動作状態とする。
特開２１０３−００９５１６号公報

上記のようにシリーズレギュレータとスイッチングレギュレータを単純に併用すると、
共有となっている抵抗６３，６４を除き、シリーズレギュレータとスイッチングレギュレータという２つの異なる回路をそのまま準備する必要があり、回路規模が増大してしまうという問題がある。特に大容量のＰチャネルＭＯＳＦＥＴを６８と７１の２つ必要とするのはコストアップの大きな要因となる。
本発明は上記の点に鑑みてなされたものであり、その目的は、上記の課題を解決し、回路規模の増大を抑えてＬＤＯ（低ドロップアウトレギュレータ）などのシリーズレギュレータおよびスイッチングレギュレータを備えることができ、２つのレギュレータを負荷電流の大きさにより選択して切り換える電源供給装置を提供することにある。

そこで、上記課題を解決するために、請求項１に係る発明は、出力端子、直流電源の第１の電極と第２の電極間に直列接続されたＰチャネルＭＯＳＦＥＴおよびアノードが前記第２の電極側に接続されたダイオード、前記ＰチャネルＭＯＳＦＥＴおよび前記ダイオードとの接続点と出力端子間に接続されたインダクタ、出力端子と前記第２の電極間に接続されたコンデンサ、出力端子と前記第２の電極間に直列接続されて互いの接続点の電位をフィードバック信号とする第１および第２の抵抗、基準電圧と前記フィードバック信号とから誤差信号を生成する誤差増幅器、前記誤差信号の大きさにより時比率が変化する方形波を生成するパルス幅変調回路、前記方形波が入力されてそのトライステート出力が前記ＰチャネルＭＯＳＦＥＴのゲートに接続されるトライステートバッファ回路、前記第１の電極と第２の電極間に直列接続された第３の抵抗，第４の抵抗，第１のＮチャネルＭＯＳＦＥＴおよび第２のＮチャネルＭＯＳＦＥＴを有する電源供給装置であって、前記第３の抵抗と第４の抵抗の接続点から前記ＰチャネルＭＯＳＦＥＴのゲートに結線がなされ、前記第２のＮチャネルＭＯＳＦＥＴのゲートには前記誤差信号が印加され、前記トライステートバッファ回路の制御端子および前記第１のＮチャネルＭＯＳＦＥＴのゲートにはスタンバイ信号が入力され、スタンバイ信号により前記トライステートバッファ回路の出力が高インピーダンスでかつ前記第１のＮチャネルＭＯＳＦＥＴが導通している状態および前記トライステートバッファ回路の出力が高インピーダンスではなくかつ前記第１のＮチャネルＭＯＳＦＥＴが遮断している状態とを切り換えることを特徴とする。

請求項２に係る発明は、請求項１に係る発明の電源供給装置において、前記第１のＮチャネルＭＯＳＦＥＴおよび前記第２のＮチャネルＭＯＳＦＥＴの接続順序が入れ替わっていることを特徴とする。
請求項３に係る発明は、出力端子、直流電源の第１の電極と第２の電極間に直列接続されたＰチャネルＭＯＳＦＥＴおよび第１のＮチャネルＭＯＳＦＥＴ、該ＰチャネルＭＯＳＦＥＴおよび第１のＮチャネルＭＯＳＦＥＴの接続点と出力端子間に接続されたインダクタ、出力端子と前記第２の電極間に接続されたコンデンサ、出力端子と前記第２の電極間に直列接続されて互いの接続点の電位をフィードバック信号とする第１および第２の抵抗、基準電圧と前記フィードバック信号とから誤差信号を生成する誤差増幅器、前記誤差信号の大きさにより時比率が変化する第１および第２の方形波を生成するパルス幅変調回路、それぞれ前記第１および第２の方形波が入力されてそのトライステート出力がそれぞれ前記ＰチャネルＭＯＳＦＥＴおよび前記第１のＮチャネルＭＯＳＦＥＴのゲートに接続されるトライステートバッファ回路および出力信号固定用制御端子付バッファ回路、前記第１の電極と第２の電極間に順に直列接続された第３の抵抗，第４の抵抗，第２のＮチャネルＭＯＳＦＥＴおよび第３のＮチャネルＭＯＳＦＥＴを有する電源供給装置であって、前記第３の抵抗と第４の抵抗の接続点から前記ＰチャネルＭＯＳＦＥＴのゲートに結線がなされ、前記第３のＮチャネルＭＯＳＦＥＴのゲートには前記誤差信号が印加され、前記トライステートバッファ回路および前記出力信号固定用制御端子付バッファ回路の制御端子および前記第２のＮチャネルＭＯＳＦＥＴのゲートにはスタンバイ信号が入力され、スタンバイ信号により前記トライステートバッファ回路の出力が高インピーダンスでかつ前記出力信号固定用制御端子付バッファ回路の出力がローレベルに固定されかつ前記第２のＮチャネルＭＯＳＦＥＴが導通している状態および前記トライステートバッファ回路の出力が高インピーダンスではなくかつ前記出力信号固定用制御端子付バッファ回路の出力がローレベルに固定されずかつ前記第２のＮチャネルＭＯＳＦＥＴが遮断している状態とを切り換えることを特徴とする。

請求項４に係る発明は、請求項３に係る発明の電源供給装置において、前記第２のＮチャネルＭＯＳＦＥＴおよび前記第３のＮチャネルＭＯＳＦＥＴの接続順序が入れ替わっていることを特徴とする。 請求項５に係る発明は、請求項１ないし４のいずれかに係る発明において、第１の位相補償回路または第２の位相補償回路を前記スタンバイ信号により切り換えて前記誤差増幅器に適用することを特徴とする。

この発明の電源供給装置はシリーズレギュレータおよびスイッチングレギュレータを備えて負荷電流の大きさにより両者を選択して切り換えるものであり、２種類のレギュレータが負荷に電流を供給するＰチャネルＭＯＳＦＥＴと少なくとも位相補償回路を除く誤差増幅器等を共有することにより、回路規模の増大を抑制することができる。

ここでは、電源供給装置の形態として負荷に電流を供給するＰチャネルＭＯＳＦＥＴと少なくとも位相補償回路を除く誤差増幅器を共有するシリーズレギュレータおよびスイッチングレギュレータとを備え、制御信号”ＳＴＡＮＤＢＹ ＳＩＧＮＡＬ”により２つのレギュレータを切り換えるものについて説明する。

図１は本発明の第１の実施例を示すもので、出力電圧（Ｖ_０）設定用の基準電圧１（Ｖｒｅｆ），誤差増幅器２，パルス幅変調回路３，スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”が接続されたトライステートバッファ回路４，スイッチング素子であるＰチャネルＭＯＳＦＥＴ５，ツェナーダイオードなどのダイオード６，インダクタ７，コンデンサ８，抵抗９，１０，１１，１２，ＮチャネルＭＯＳＦＥＴ１３，１４および電源出力Ｖ_Ｏ用端子１５からなる。スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”は、図示しない制御回路が負荷電流の大きさもしくは外部からの入力に基づき出力するもので、Ｌ（ローレベル）の場合は通常動作としてスイッチングレギュレータとしての動作を指示し、Ｈ（ハイレベル）の場合は、軽負荷に対するシリーズレギュレータとしての動作を指示するものである。
ＰチャネルＭＯＳＦＥＴ５はそのソースが電源であるバッテリーＢＡＴに接続され、そのドレインがダイオード６のカソードに接続されていて、ダイオード６のアノードは接地電位（ＧＮＤ）に接続されている。ＰチャネルＭＯＳＦＥＴ５とダイオード６の接続部からインダクタ７を介して電源出力Ｖ_Ｏが出力される。電源出力Ｖ_ＯとＧＮＤの間にコンデンサ８および直列接続された抵抗９，１０が並列に接続されている。抵抗９，１０はその接続点において出力電圧を抵抗分割したフィードバック信号Ｖｓを生成し、フィードバック信号Ｖｓは誤差増幅器２にフィードバックされる。誤差増幅器２は演算増幅器１６および位相補償回路１７からなる。誤差増幅器２は基準電圧Ｖｒｅｆとフィードバック信号Ｖｓの差を増幅してパルス幅変調回路３に入力する。パルス幅変調回路３は、周期は一定であるが１周期内のＨとＬの割合（デューティ）が誤差増幅器２の出力により変化する方形波パルスをトライステートバッファ回路４に出力する。トライステートバッファ回路４はＮＡＮＤゲート１８，インバータ１９，ＮＯＲゲート２０，ＰチャネルＭＯＳＦＥＴ２１およびＮチャネルＭＯＳＦＥＴ２２からなる。インバータ１９にはスタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”が入力されその出力はＮＡＮＤゲート１８に入力される。ＮＡＮＤゲート１８にはパルス幅変調回路３から出力される方形波パルスおよびインバータ１９の出力が入力されその出力はＰチャネルＭＯＳＦＥＴ２１のゲートに接続される。ＮＯＲゲート２０にはパルス幅変調回路３から出力される方形波パルスおよびスタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”が入力されその出力はＮチャネルＭＯＳＦＥＴ２２のゲートに接続される。ＰチャネルＭＯＳＦＥＴ２１とＮチャネルＭＯＳＦＥＴ２２は電源であるバッテリーＢＡＴおよびＧＮＤ間に直列に接続され、その接続部の電位はトライステートバッファ回路４の出力としてＰチャネルＭＯＳＦＥＴ５のゲートに入力されている。トライステートバッファ回路４は、スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＬ（ローレベル）のときパルス幅変調回路３より入力される方形波パルスをそのまま出力し、スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＨ（ハイレベル）のとき出力がハイインピーダンスとなるという動作を行なう。抵抗１１，１２およびＮチャネルＭＯＳＦＥＴ１３，１４はＢＡＴおよびＧＮＤ間に直列に接続されていて、抵抗１１，１２の接続部はＰチャネルＭＯＳＦＥＴ５のゲートにも接続されている。ＮチャネルＭＯＳＦＥＴ１３のゲートにはスタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”が、ＮチャネルＭＯＳＦＥＴ１４のゲートには誤差増幅器２の出力がそれぞれ入力されている。なお、ＮチャネルＭＯＳＦＥＴ１３とＮチャネルＭＯＳＦＥＴ１４のゲートへの入力は入れ替えてもよい。

スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＬの場合はＮチャネルＭＯＳＦＥＴ１３がオフ（遮断）されるので、本実施例は基準電圧１（Ｖｒｅｆ），誤差増幅器２，パルス幅変調回路３，スイッチング素子であるＰチャネルＭＯＳＦＥＴ５，ダイオード６，インダクタ７，コンデンサ８，抵抗９，１０からなる非同期型スイッチングレギュレータを構成する。この場合の動作は図５に示す実施例（但しＰＷＭ）のものと同様である。
スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＨの場合はトライステートバッファ回路４の出力がハイインピーダンスとなるので、本実施例は基準電圧１（Ｖｒｅｆ），誤差増幅器２，ＰチャネルＭＯＳＦＥＴ５，ダイオード６，インダクタ７，コンデンサ８，抵抗９，１０，１１，１２，およびＮチャネルＭＯＳＦＥＴ１３，１４からなるシリーズレギュレータを構成する。誤差増幅器２，抵抗１１，１２，およびＮチャネルＭＯＳＦＥＴ１３，１４からなる回路部分が図７に示す従来例のＬＤＯ６１における差動増幅器６７に相当する（但し、制御信号”ＬＤＯ ＣＴＬ”はない）。抵抗１１，１２，およびＮチャネルＭＯＳＦＥＴ１３，１４からなる回路が誤差増幅器２の出力の位相を反転させるものになっているため、誤差増幅器２の正反入力が差動増幅器６７の正反入力と逆になっている。このシリーズレギュレータは、ＰチャネルＭＯＳＦＥＴ５のドレインと出力（Ｖ_Ｏ）の間にインダクタ７とコンデンサ８からなるローパスフィルタが挿入されているものになっている。このローパスフィルタは通常のシリーズレギュレータにはないものであり、ローパスフィルタということから高速応答、すなわち負荷が大きく変動した時の対応に制限を与えうるものであるが、本実施例では問題ない。すなわち、本実施例は負荷が軽いもしくは実質的に無負荷と見なせる状態でスタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”をＨにしてシリーズレギュレータを構成させるものであり、基本的に負荷電流が小さく、そこで負荷電流が変動したとしてもその影響は無視できるから、ローパスフィルタが存在することに問題はない。

上述の説明から明らかなように、スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”により構成されるスイッチングレギュレータおよびシリーズレギュレータは、基準電圧１（Ｖｒｅｆ），誤差増幅器２，ＰチャネルＭＯＳＦＥＴ５，ダイオード６，インダクタ７，コンデンサ８，および抵抗９，１０を共有するので、２つの異なるレギュレータを併用する場合の回路規模の増大を抑制することができる。

本発明の第２の実施例を図２に示す。図１と共通する部分は同一符号を付して、その説明は省略する。図１に示す第１の実施例がスイッチングレギュレータおよびシリーズレギュレータに対し共通の位相補償回路１７を適用できる場合について示したのに対し、本実施例は位相補償回路が共通化できない場合の実施例を示すものである。本実施例においては、実施例１の位相補償回路１７に替えて、スイッチングレギュレータ用位相補償回路１７ａおよびシリーズレギュレータ用位相補償回路１７ｂを設け、これをスタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”およびこれをインバータ２５で反転した信号により切り換えるようにしたものである。演算増幅器１６の出力からその反転入力端子へのフィードバックループを、切り換えスイッチであるトランスミッションゲート２３，２４により切り換える。スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＬの場合はトランスミッションゲート２３をオン（導通）し、トランスミッションゲート２４をオフ（遮断）することにより演算増幅器１６に対し位相補償回路１７ａを適用する。また、スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＨの場合はトランスミッションゲート２３をオフし、トランスミッションゲート２４をオンすることにより演算増幅器１６に対し位相補償回路１７ｂを適用する。このように、スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”により、レギュレータのモードにあわせて２つの位相補償回路を使い分けることができる。その他の構成・動作は実施例１と同じである。

本発明の第３の実施例を図３に示す。図１と共通する部分は同一符号を付して、その説明は省略する。第１および第２の実施例が非同期型のスイッチングレギュレータを対象としたのに対し、本実施例は同期型のスイッチングレギュレータを対象としたもので、位相補償回路がスイッチングレギュレータとシリーズレギュレータとで共通化できる場合の実施例を示すものである。図３においては、図１のダイオード６に替えて、同期整流用素子としてのＮチャネルＭＯＳＦＥＴ２６を設けてある。パルス幅変調回路３ａは図７に示すパルス幅変調回路７０と同様な機能をもつものであり（但し、制御信号”ＤＣＤＣ ＣＴＬ”および”ＳＹＮＣ／ＡＳＹＮＣ ＣＴＬ”はない）、図１に示すパルス幅変調回路３に対し、ＮチャネルＭＯＳＦＥＴ２６を駆動するための方形波パルスを出力する機能が追加されたものになっている。この方形波パルスは出力信号固定用制御端子付バッファ回路２７を介してＮチャネルＭＯＳＦＥＴ２６のゲートに入力されている。出力信号固定用制御端子付バッファ回路２７はインバータ２８およびＮＯＲゲート２９からなる。インバータ２８にはパルス幅変調回路３ａより出力される方形波パルスが入力され、その出力はＮＯＲゲート２９に入力される。ＮＯＲゲート２９にはインバータ２８の出力信号およびスタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”が入力され、その出力がＮチャネルＭＯＳＦＥＴ２６のゲートに接続されている。出力信号固定用制御端子付バッファ回路２７は、スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＬであればパルス幅変調回路３ａより入力される方形波パルスをそのまま出力し、スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＨであればＬを出力するという動作を行なう。

スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＬであればＰチャネルＭＯＳＦＥＴ５およびＮチャネルＭＯＳＦＥＴ２６のゲートにはパルス幅変調回路３ａより出力される方形波パルスがそのまま印加され、ＮチャネルＭＯＳＦＥＴ１３がオフされるから同期型スイッチングレギュレータが構成される。スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＨであればＮチャネルＭＯＳＦＥＴ１３がオンされるとともにトライステートバッファ回路４の出力がハイインピーダンスとなり、出力信号固定用制御端子付バッファ回路２７の出力がＬとなってＮチャネルＭＯＳＦＥＴ２６がオフされるからシリーズレギュレータが構成される。

本発明の第４の実施例を図４に示す。図２および図３と共通する部分は同一符号を付して、その説明は省略する。本実施例は同期型のスイッチングレギュレータを対象としたもので、位相補償回路がスイッチングレギュレータとシリーズレギュレータとで共通化できない場合の実施例を示すものである。
スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＬの場合、ＰチャネルＭＯＳＦＥＴ５およびＮチャネルＭＯＳＦＥＴ２６のゲートにはパルス幅変調回路３ａより出力される方形波パルスがそのまま印加され、ＮチャネルＭＯＳＦＥＴ１３がオフされることにより、同期型スイッチングレギュレータが構成される。また、トランスミッションゲート２３がオンし、トランスミッションゲート２４がオフすることにより位相補償回路１７ａが演算増幅器１６に適用される。

スタンバイ信号”ＳＴＡＮＤＢＹ ＳＩＧ”がＨの場合、ＮチャネルＭＯＳＦＥＴ１３がオンされるとともにトライステートバッファ回路４の出力がハイインピーダンスとなり、出力信号固定用制御端子付バッファ回路２７の出力がＬとなってＮチャネルＭＯＳＦＥＴ２６がオフされることにより、シリーズレギュレータが構成される。また、トランスミッションゲート２３がオフし、トランスミッションゲート２４がオンすることにより位相補償回路１７ｂが演算増幅器１６に適用される。

本発明の第１の実施例に関する回路図である。 本発明の第２の実施例に関する回路図である。 本発明の第３の実施例に関する回路図である。 本発明の第４の実施例に関する回路図である。 ＰＷＭ方式とＰＦＭ方式を切り換える従来例について説明するための回路図である。 図５に示す回路の各部電圧波形である。 ＰＷＭ方式のスイッチングレギュレータとシリーズレギュレータを切り換える方式の従来例について説明するための回路図である。

符号の説明

１ 基準電圧Ｖｒｅｆ
２ 誤差増幅器
３，３ａ パルス幅変調回路
４ トライステートバッファ回路
５，２１ ＰチャネルＭＯＳＦＥＴ
６ ダイオード
７ インダクタ
８ コンデンサ
９，１０，１１，１２ 抵抗
１３，１４，２２，２６ ＮチャネルＭＯＳＦＥＴ
１５ 電源出力Ｖ_Ｏ用端子
１６ 演算増幅器
１７，１７ａ，１７ｂ 位相補償回路
１８ ＮＡＮＤゲート
１９，２５，２８ インバータ
２０，２９ ＮＯＲゲート
２３，２４ トランスミッションゲート
２７ 出力信号固定用制御端子付バッファ回路

Claims (5)

1. 出力端子、直流電源の第１の電極と第２の電極間に直列接続されたＰチャネルＭＯＳＦＥＴおよびアノードが前記第２の電極側に接続されたダイオード、前記ＰチャネルＭＯＳＦＥＴおよび前記ダイオードとの接続点と出力端子間に接続されたインダクタ、出力端子と前記第２の電極間に接続されたコンデンサ、出力端子と前記第２の電極間に直列接続されて互いの接続点の電位をフィードバック信号とする第１および第２の抵抗、基準電圧と前記フィードバック信号とから誤差信号を生成する誤差増幅器、前記誤差信号の大きさにより時比率が変化する方形波を生成するパルス幅変調回路、前記方形波が入力されてそのトライステート出力が前記ＰチャネルＭＯＳＦＥＴのゲートに接続されるトライステートバッファ回路、前記第１の電極と第２の電極間に直列接続された第３の抵抗，第４の抵抗，第１のＮチャネルＭＯＳＦＥＴおよび第２のＮチャネルＭＯＳＦＥＴを有し、前記第３の抵抗と第４の抵抗の接続点から前記ＰチャネルＭＯＳＦＥＴのゲートに結線がなされ、前記第２のＮチャネルＭＯＳＦＥＴのゲートには前記誤差信号が印加され、前記トライステートバッファ回路の制御端子および前記第１のＮチャネルＭＯＳＦＥＴのゲートにはスタンバイ信号が入力され、スタンバイ信号により前記トライステートバッファ回路の出力が高インピーダンスでかつ前記第１のＮチャネルＭＯＳＦＥＴが導通している状態および前記トライステートバッファ回路の出力が高インピーダンスではなくかつ前記第１のＮチャネルＭＯＳＦＥＴが遮断している状態とを切り換えることを特徴とする電源供給装置。
2. 請求項１に記載の電源供給装置において、前記第１のＮチャネルＭＯＳＦＥＴおよび前記第２のＮチャネルＭＯＳＦＥＴの接続順序が入れ替わっていることを特徴とする電源供給装置。
3. 出力端子、直流電源の第１の電極と第２の電極間に直列接続されたＰチャネルＭＯＳＦＥＴおよび第１のＮチャネルＭＯＳＦＥＴ、該ＰチャネルＭＯＳＦＥＴおよび第１のＮチャネルＭＯＳＦＥＴの接続点と出力端子間に接続されたインダクタ、出力端子と前記第２の電極間に接続されたコンデンサ、出力端子と前記第２の電極間に直列接続されて互いの接続点の電位をフィードバック信号とする第１および第２の抵抗、基準電圧と前記フィードバック信号とから誤差信号を生成する誤差増幅器、前記誤差信号の大きさにより時比率が変化する第１および第２の方形波を生成するパルス幅変調回路、それぞれ前記第１および第２の方形波が入力されてそのトライステート出力がそれぞれ前記ＰチャネルＭＯＳＦＥＴおよび前記第１のＮチャネルＭＯＳＦＥＴのゲートに接続されるトライステートバッファ回路および出力信号固定用制御端子付バッファ回路、前記第１の電極と第２の電極間に順に直列接続された第３の抵抗，第４の抵抗，第２のＮチャネルＭＯＳＦＥＴおよび第３のＮチャネルＭＯＳＦＥＴを有し、前記第３の抵抗と第４の抵抗の接続点から前記ＰチャネルＭＯＳＦＥＴのゲートに結線がなされ、前記第３のＮチャネルＭＯＳＦＥＴのゲートには前記誤差信号が印加され、前記トライステートバッファ回路および前記出力信号固定用制御端子付バッファ回路の制御端子および前記第２のＮチャネルＭＯＳＦＥＴのゲートにはスタンバイ信号が入力され、スタンバイ信号により前記トライステートバッファ回路の出力が高インピーダンスでかつ前記出力信号固定用制御端子付バッファ回路の出力がローレベルに固定されかつ前記第２のＮチャネルＭＯＳＦＥＴが導通している状態および前記トライステートバッファ回路の出力が高インピーダンスではなくかつ前記出力信号固定用制御端子付バッファ回路の出力がローレベルに固定されずかつ前記第２のＮチャネルＭＯＳＦＥＴが遮断している状態とを切り換えることを特徴とする電源供給装置。
4. 請求項３に記載の電源供給装置において、前記第２のＮチャネルＭＯＳＦＥＴおよび前記第３のＮチャネルＭＯＳＦＥＴの接続順序が入れ替わっていることを特徴とする電源供給装置。
5. 第１の位相補償回路または第２の位相補償回路を前記スタンバイ信号により切り換えて前記誤差増幅器に適用することを特徴とする請求項１ないし４のいずれかに記載の電源供給装置。
   

Images