JP2013165537A

JP2013165537A - スイッチングレギュレータとその制御方法及び電源装置

Info

Publication number: JP2013165537A
Application number: JP2012025909A
Authority: JP
Inventors: Yusuke Doge; 雄介道下
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2012-02-09
Filing date: 2012-02-09
Publication date: 2013-08-22
Also published as: US9071125B2; US20130208520A1

Abstract

【課題】スイッチング周波数が変動してしまう非線形制御方式のスイッチングレギュレータの発振周波数を制御できる。
【解決手段】入力端子に入力された入力電圧を１対のスイッチング素子を用いてスイッチングすることにより所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、上記スイッチングレギュレータの発振周波数を表す信号を一定の周波数を表す信号と比較する比較手段と、上記比較手段による比較結果に応じて、上記スイッチングレギュレータの出力信号及び制御信号をフィードバックして生成されるパルス信号を、所定時間だけ遅延させ、当該遅延後のパルス信号に基づいて上記入力電圧を上記１対のスイッチング素子を用いてスイッチングする駆動手段と備えた。
【選択図】図１

Description

本発明は、スイッチングレギュレータとその制御方法及び当該スイッチングレギュレータを備えた電源装置に関し、特に非線形制御方式のスイッチングレギュレータの発振周波数の制御技術に関する。

近年、産業用電子機器をはじめ、携帯型電子機器の分野においても、負荷急変に対する応答速度が高いヒステリシス制御などの非線形制御方式が採用されてきている。非線形制御方式ではエラーアンプを使わず、コンパレータにおいて出力電圧と基準電圧を直接比較して、スイッチング素子のオン／オフを制御する。このため、線形制御で発生するエラーアンプの周波数特性による遅れやスイッチング動作の１周期分の無駄時間遅れがなく、非線形制御では非常に高い応答速度が得られる。例えば、特許文献１は、非線形制御方式のスイッチングレギュレータを開示している。

また、非線形制御方式のスイッチングレギュレータでは、高いスイッチング周波数で安定的なスイッチングを要求される場合もある。しかし、セラミックコンデンサを使用した場合、等価直列抵抗（ＥＳＲ）が非常に小さく、出力電圧リップルは非常に小さくなってしまう。このため、高いスイッチング周波数で安定的にスイッチングできない問題が発生する。そこで、出力電圧とインダクタ電流に相似なリップル電圧の合成電圧をコンパレータに入力し、上記合成電圧と基準電圧をコンパレータで比較して、スイッチング素子のオン／オフを制御する技術が用いられる。この技術により、高いスイッチング周波数であっても、安定的にスイッチングすることを実現している。例えば、特許文献２では上記技術の一例を開示している。

一般的に、非線形制御方式のエラーアンプを用いない方式では、入力電圧、出力電圧の入出力条件、インダクタや出力コンデンサの定数などによって、スイッチングレギュレータのスイッチング周波数が変動する。

このために、通信装置をはじめとするいくつかのアプリケーションでは、スイッチング周波数が変動するために、望ましくない電磁干渉が発生して、アプリケーションの特性を劣化させてしまう問題がある。

図８は従来例に係る非線形制御方式のスイッチングレギュレータの回路図であり、図９は図８のスイッチングレギュレータの各信号のタイミングチャートである。まず、図８のスイッチングレギュレータの動作について以下に説明する。

図８において、従来例に係るスイッチングレギュレータは、コンパレータ１と、基準電圧生成回路２と、駆動回路３と、リップル生成回路４と、電圧合成回路５と、スイッチング素子Ｍ１，Ｍ２と、インダクタＬ１と、コンデンサＣ１とを備えて構成され、出力端子には負荷１００が接続されている。ここで、フィードバック電圧Ｖｆｂは、出力電圧Ｖｏｕｔとインダクタ電流に相似なリップル電圧Ｖｒｉｐｐｌｅから合成される。リップル電圧Ｖｒｉｐｐｌｅは、リップル生成回路で生成される。出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆのみで設定されるようにするため、リップル電圧ＶｒｉｐｐｌｅのＡＣ成分のみを出力電圧Ｖｏｕｔと合成した合成電圧をＶｆｂとしている。

図９において、リップル電圧Ｖｒｉｐｐｌｅのリップルは、出力電圧Ｖｏｕｔのリップルよりもかなり大きいものとして、フィードバック電圧Ｖｆｂのリップルはリップル電圧Ｖｒｉｐｐｌｅのリップルと同等として表している。

図８において、コンパレータ１はフィードバック電圧Ｖｆｂを基準電圧Ｖｒｅｆと比較して、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回ると、応答遅延時間ｔｃｍｐ後に、コンパレータ１の出力信号ＣＭＰＯＵＴはハイレベルからローレベルになる。ここで、基準電圧Ｖｒｅｆは基準電圧生成回路２で生成される。駆動回路３にローレベルの出力信号ＣＭＰＯＵＴが入力されると、スイッチング素子Ｍ１を制御する制御信号ＰＨＳＩＤＥはローレベルになり、スイッチング素子Ｍ２を制御するための制御信号ＮＬＳＩＤＥはローレベルになる。すなわち、スイッチング素子Ｍ１はオンされ、スイッチング素子Ｍ２はオフされる。スイッチング素子Ｍ１がオンされることにより、入力電圧ＶｉｎからインダクタＬ１に電流が供給され、インダクタ電流ＩＬは（Ｖｉｎ−Ｖｏｕｔ）／Ｌの傾きで上昇する。

インダクタ電流ＩＬが上昇して、出力電流Ｉｏｕｔを上回ると、コンデンサＣ１に電流が流れ、コンデンサＣ１に電荷が蓄積されて、出力電圧Ｖｏｕｔが上昇する。コンパレータ１が、出力電圧Ｖｏｕｔをフィードバック電圧Ｖｆｂと比較して、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆを上回ると、応答遅延時間ｔｃｍｐ後に、コンパレータ１の出力信号ＣＭＰＯＵＴがローレベルからハイレベルとなる。駆動回路３にハイレベルの出力信号ＣＭＰＯＵＴが入力されると、スイッチング素子Ｍ１を制御する制御信号ＰＨＳＩＤＥはハイレベル、スイッチング素子Ｍ２を制御するための制御信号ＮＬＳＩＤＥはハイレベルになる。すなわち、スイッチング素子Ｍ１はオフされ、スイッチング素子Ｍ２はオンされる。スイッチング素子Ｍ２がオンされることにより、グランドからインダクタＬ１に電流が流れ、インダクタ電流ＩＬはＶｏｕｔ／Ｌの傾きで減少する。

インダクタ電流ＩＬが減少して、出力電流Ｉｏｕｔを下回ると、コンデンサＣ１から負荷に電流が流れ、出力電圧Ｖｏｕｔも減少する。このような動作を繰り返すことにより、図８のスイッチングレギュレータは出力電圧を安定的に出力している。

以上説明したように、従来例に係るスイッチングレギュレータによれば、スイッチングレギュレータの発振周波数は、主にコンパレータ１の応答遅延時間ｔｃｍｐで決まる。つまり、コンパレータ１の応答遅延時間ｔｃｍｐが変動すると、スイッチングレギュレータの発振周波数も変動してしまうことになる。応答遅延時間ｔｃｍｐは、コンパレータ１自体の応答特性の他に、コンパレータ１に入力されるＶｆｂのスルーレート、振幅などによっても影響を受ける。フィードバック電圧Ｖｆｂを合成している出力電圧Ｖｏｕｔ、リップル電圧Ｖｒｉｐｐｌｅは、入力電圧、出力電圧の入出力条件、インダクタ、コンデンサの定数により変動する。このため、入力電圧、出力電圧の入出力条件、インダクタ、コンデンサの定数などによって、スイッチングレギュレータの発振周波数が変動してしまうことになる。

本発明の目的は以上の問題点を解決し、入力電圧、出力電圧の入出力条件、インダクタ、コンデンサの定数などによって、スイッチング周波数が変動してしまう非線形制御方式のスイッチングレギュレータの発振周波数を制御できるスイッチングレギュレータとその制御方法及び当該スイッチングレギュレータを備えた電源装置を提供することにある。

第１の発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、１対のスイッチング素子、もしくはスイッチング素子及び整流素子を含む少なくとも２個の素子を用いてスイッチングすることにより所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
上記スイッチングレギュレータの発振周波数を表す信号を一定の周波数を表す信号と比較する比較手段と、
上記比較手段による比較結果に応じて、上記スイッチングレギュレータの出力信号及び制御信号をフィードバックして生成されるパルス信号を、所定時間だけ遅延させ、当該遅延後のパルス信号に基づいて上記入力電圧を上記少なくとも２個の素子を用いてスイッチングする駆動手段と備えたことを特徴とする。

また、第２の発明に係る電源装置は、上記スイッチングレギュレータを備えたことを特徴とする。

さらに、第３の発明に係るスイッチングレギュレータの制御方法は、入力端子に入力された入力電圧を、１対のスイッチング素子、もしくはスイッチング素子及び整流素子を含む少なくとも２個の素子を用いてスイッチングすることにより所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータの制御方法において、
上記スイッチングレギュレータの発振周波数を表す信号を一定の周波数を表す信号と比較するステップと、
上記比較結果に応じて、上記スイッチングレギュレータの出力信号及び制御信号をフィードバックして生成されるパルス信号を、所定時間だけ遅延させ、当該遅延後のパルス信号に基づいて上記入力電圧を上記少なくとも２個の素子を用いてスイッチングするステップとを含むことを特徴とする。

本発明によれば、入力電圧、出力電圧の入出力条件、インダクタ、コンデンサの定数などによって、スイッチング周波数が変動してしまう非線形制御方式のスイッチングレギュレータの発振周波数を制御できる。これより、スイッチング周波数が変動することなく、望ましくない電磁干渉が発生することがないため、アプリケーションの特性を劣化させることがなくなる。

本発明の第１の実施形態に係る、降圧型ＤＣ／ＤＣコンバータに適用したスイッチングレギュレータの構成を示す回路図である。図１のスイッチングレギュレータの動作を示す各信号のタイミングチャートである。本発明の第２の実施形態に係る、昇圧型ＤＣ／ＤＣコンバータに適用したスイッチングレギュレータの構成を示す回路図である。図１又は図３の周波数比較回路７（第１の実施例）の構成を示す回路図である。図４の周波数比較回路７の動作を示す各信号のタイミングチャートである。図１又は図３の周波数比較回路７ａ（第２の実施例）の構成を示す回路図である。図１又は図３の遅延回路６における遅延時間ｔｄｅｌａｙの電圧特性又は電流特性を示すグラフである。従来例に係る非線形制御方式のスイッチングレギュレータの回路図である。図８のスイッチングレギュレータの各信号のタイミングチャートである。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

第１の実施形態．
図１は本発明の第１の実施形態に係る、降圧型ＤＣ／ＤＣコンバータに適用したスイッチングレギュレータの構成を示す回路図である。また、図２は図１のスイッチングレギュレータの動作を示す各信号のタイミングチャートである。第１の実施形態に係るスイッチングレギュレータは、図８のスイッチングレギュレータの構成に加えて、遅延回路６と、周波数比較回路７とをさらに備えたことを特徴としている。なお、駆動回路３よりも後段の出力回路において、スイッチング素子Ｍ１，Ｍ２は互いに直列に接続され、その接続点は出力端子となり、平滑用コンデンサＣ１を介してグランドに接続されるとともに、インダクタＬ１を介して負荷１００に接続される。ここで、インダクタＬ１とコンデンサＣ１により平滑回路９を構成する。

図１において、フィードバック電圧Ｖｆｂは、出力電圧Ｖｏｕｔとインダクタ電流に相似なリップル電圧Ｖｒｉｐｐｌｅから合成される。リップル電圧Ｖｒｉｐｐｌｅは、リップル生成回路４で生成される。スイッチングレギュレータの出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆのみで設定されるようにするため、リップル電圧ＶｒｉｐｐｌｅのＡＣ成分のみを出力電圧Ｖｏｕｔと合成した合成電圧をフィードバック電圧Ｖｆｂとしている。また、図２においては、リップル電圧Ｖｒｉｐｐｌｅのリップルは出力電圧Ｖｏｕｔのリップルよりもかなり大きいものとして、フィードバック電圧Ｖｆｂのリップルはリップル電圧Ｖｒｉｐｐｌｅのリップルと同等として表している。

図１において、コンパレータ１はフィードバック電圧Ｖｆｂを基準電圧Ｖｒｅｆと比較して、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回ると、応答遅延時間ｔｃｍｐ後に、コンパレータ１の出力信号でＣＭＰＯＵＴはハイレベルからローレベルになる。基準電圧Ｖｒｅｆは基準電圧生成回路２で生成される。遅延回路６に出力信号ＣＭＰＯＵＴが入力され、調整された遅延時間だけ遅れてコンパレータ遅延信号ＣＭＰＯＵＴＤがハイレベルからローレベルになる。駆動回路３にローレベルのコンパレータ遅延信号ＣＭＰＯＵＴＤが入力されると、スイッチング素子Ｍ１を制御する制御信号ＰＨＳＩＤＥはローレベルになり、スイッチング素子Ｍ２を制御するための制御信号ＮＬＳＩＤＥはローレベルになる。すなわち、スイッチング素子Ｍ１はオンされ、スイッチング素子Ｍ２はオフされる。スイッチング素子４がオンされることにより、入力電圧ＶｉｎからインダクタＬ１に電流が供給され、インダクタ電流ＩＬは（Ｖｉｎ−Ｖｏｕｔ）／Ｌの傾きで上昇する。

インダクタ電流ＩＬが上昇して、出力電流Ｉｏｕｔを上回ると、コンデンサＣ１に電流が流れ、コンデンサＣ１に電荷が蓄積されて、出力電圧Ｖｏｕｔが上昇する。コンパレータ１が、出力電圧Ｖｏｕｔを含むフィードバック電圧Ｖｆｂを基準電圧Ｖｒｅｆと比較して、フィードバック電圧Ｖｆｂが基準電圧Ｖｒｅｆを上回ると、応答遅延時間ｔｃｍｐ後に、コンパレータ１の出力信号ＣＭＰＯＵＴがローレベルからハイレベルになる。遅延回路６に出力信号ＣＭＰＯＵＴが入力され、調整された遅延時間だけ遅れてコンパレータ遅延信号ＣＭＰＯＵＴＤがローレベルからハイレベルになる。駆動回路３にハイレベルのコンパレータ遅延信号ＣＭＰＯＵＴＤが入力されると、スイッチング素子Ｍ１を制御する制御信号ＰＨＳＩＤＥはハイレベルとなり、スイッチング素子Ｍ２を制御するための制御信号ＮＬＳＩＤＥはハイレベルになる。すなわち、スイッチング素子Ｍ１はオフされ、スイッチング素子Ｍ２はオンされる。スイッチング素子Ｍ２がオンされることにより、グランドからインダクタＬ１に電流が流れ、インダクタ電流ＩＬはＶｏｕｔ／Ｌの傾きで減少する。

インダクタ電流ＩＬが減少して、出力電流Ｉｏｕｔを下回ると、コンデンサＣ１から負荷に電流が流れ、Ｖｏｕｔが減少する。このような動作を繰り返すことにより、スイッチングレギュレータは出力電圧を安定的に出力する。

また、周波数比較回路７には、スイッチングレギュレータの発振周波数を表す信号であるコンパレータ遅延信号ＣＭＰＯＵＴＤと一定の周波数を表すクロック信号ＣＬＫが入力される。スイッチングレギュレータの発振周波数を表す信号はコンパレータ遅延信号ＣＭＰＯＵＴＤのみに限らず、スイッチングレギュレータの発振周波数を表す信号であれば何でもよい。なお、一定の周波数を表すクロック信号ＣＬＫは、スイッチングレギュレータの内部又は外部に設けられる発振回路８で生成される。周波数比較回路７は、コンパレータ遅延信号ＣＭＰＯＵＴＤの周波数を、クロック信号ＣＬＫの周波数と比較して、遅延回路６の遅延時間を決定するための遅延時間量を表す電圧信号Ｖｄｅｌａｙもしくは電流信号Ｉｄｅｌａｙを生成する。電圧信号Ｖｄｅｌａｙもしくは電流信号Ｉｄｅｌａｙは、スイッチングレギュレータの発振周波数を表すコンパレータ遅延信号ＣＭＰＯＵＴＤを一定の周波数を表す信号ＣＬＫと同等の周波数になるように、周波数比較回路７で調整された電圧もしくは電流である。遅延回路６に、電圧信号Ｖｄｅｌａｙもしくは電流信号Ｉｄｅｌａｙが入力されて、コンパレータ１の出力信号ＣＭＰＯＵＴを、調整された時間だけ遅延させて、コンパレータ遅延信号ＣＭＰＯＵＴＤとして出力する。

以上説明したように、本実施形態に係るスイッチングレギュレータによれば、スイッチングレギュレータの発振周波数を表す信号をフィードバックして、スイッチングレギュレータのフィードバックループに一定の周波数となるように調整した遅延時間を導入することにより、所望の周波数でスイッチングするように制御することができる。

第２の実施形態．
図３は本発明の第２の実施形態に係る、昇圧型ＤＣ／ＤＣコンバータに適用したスイッチングレギュレータの構成を示す回路図である。図１のスイッチングレギュレータは、降圧型ＤＣ／ＤＣコンバータを示しているが、本発明はこれに限らず、図３の昇圧形のＤＣ／ＤＣコンバータなどにも適用してもよい。なお、図３において、駆動回路３よりも後段の出力回路において、スイッチング素子Ｍ１とインダクタＬ１は互いに直列に接続され、その接続点にスイッチング素子Ｍ２のソースが接続され、駆動回路３からの制御信号ＰＨＳＩＤＥはスイッチング素子Ｍ２のゲートに印加される。そして、スイッチング素子Ｍ２のドレインが当該スイッチングレギュレータの出力端子となり、平滑用コンデンサＣ１を介してグランドに接続されるとともに、負荷１００に接続される。

図４は図１又は図３の周波数比較回路７（第１の実施例）の構成を示す回路図であり、図５は図４の周波数比較回路７の動作を示す各信号のタイミングチャートである。図４において、周波数比較回路７は、ＥＸＯＲ回路１１と、抵抗Ｒ１及びコンデンサＣ２を備え入力信号を時間的に積分して出力するＣＲ型積分回路１２とを備えて構成される。

図４の周波数比較回路７において、スイッチングレギュレータの発振周波数を表す信号Ｆｓｗと、クロック信号ＣＬＫの一定の周波数を表す信号Ｆｃｌｋを入力としている。信号Ｆｓｗと信号Ｆｃｌｋがハイレベル時間とローレベル時間を合わせて１周期としている場合、ハイレベル時間もしくはローレベル時間が１周期となるように分周回路（図示せず。）で変換する必要がある。ＥＸＯＲ回路１１は、信号Ｆｓｗと信号Ｆｃｌｋが一定の位相差において、一定の割合のハイレベル時間とローレベル時間を出力信号ＥＸＯＲＯＵＴとして出力する。そして、出力信号ＥＸＯＲＯＵＴを積分回路１２であるローパスフィルタにおいて、平滑化して電圧信号Ｖｄｅｌａｙとして出力する。

図６は図１又は図３の周波数比較回路７ａ（第２の実施例）の構成を示す回路図である。図６の周波数比較回路７ａは、図４の周波数比較回路７に比較して、積分回路１２の後段において、ＮチャンネルトランジスタＭ３と抵抗Ｒ２で構成されるソースフォロワ回路１３をさらに備えたことを特徴としている。図６において、図４の電圧信号Ｖｄｅｌａｙに相当する電圧を、ＮチャンネルトランジスタＭ３と抵抗Ｒ２で構成されるソースフォロワ回路１３で電圧を電流に変換して、電流信号Ｉｄｅｌａｙとして出力するように構成したものである。

図７は図１又は図３の遅延回路６における遅延時間ｔｄｅｌａｙの電圧特性又は電流特性を示すグラフである。図７において、一例として一次の減少特性を示しているが、本発明はこれに限らず、電圧もしくは電流の入力に対して、遅延時間が変更できればよい。ただし、ある遅延時間に対しての電圧もしくは電流の入力は１値でなければならない。つまり、電圧もしくは電流に対して、単調増加、又は、単調減少でなければならない。スイッチングレギュレータの発振周波数を表す信号Ｆｓｗ、周波数比較回路７、遅延回路６の周波数フィードバックループが負帰還になるように、増加もしくは減少を選択しなければならない。一値でなければ、収束する周波数が二点になってしまい、所望の一定のスイッチング周波数を得ることができない。

以上の実施形態においては、ＤＣＤＣコンバータに適用可能なスイッチングレギュレータについて説明しているが、当該スイッチングレギュレータを、例えば携帯電話機、マルチメディアプレイヤーなどの電子機器の電源装置として用いることができる。

以上実施形態においては、１対のスイッチング素子Ｍ１，Ｍ２を用いているが、本発明はこれに限らず、１対のスイッチング素子、もしくはスイッチング素子及び整流素子を含む少なくとも２個の素子を用いてスイッチングレギュレータの出力回路を構成してもよい。

以上詳述したように、本発明によれば、入力電圧、出力電圧の入出力条件、インダクタ、コンデンサの定数などによって、スイッチング周波数が変動してしまう非線形制御方式のスイッチングレギュレータの発振周波数を制御できる。これより、スイッチング周波数が変動することなく、望ましくない電磁干渉が発生することがないため、アプリケーションの特性を劣化させることがなくなる。

１…コンパレータ、
２…基準電圧生成回路、
３…駆動回路、
４…リップル生成回路、
５…電圧合成回路、
６…遅延回路、
７…周波数比較回路、
８…発振回路、
９…平滑回路、
１１…ＥＸＯＲ回路、
１２…積分回路、
１３…ソースフォロワ回路、
１００…負荷、
Ｍ１，Ｍ２…スイッチング素子、
Ｍ３…Ｎｃｈトランジスタ、
Ｌ１…インダクタ、
Ｃ１，Ｃ２…コンデンサ、
Ｒ１，Ｒ２…抵抗。

特許第４１０７２０９号公報特許第３９８１０８３号公報

Claims

入力端子に入力された入力電圧を、１対のスイッチング素子、もしくはスイッチング素子及び整流素子を含む少なくとも２個の素子を用いてスイッチングすることにより所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
上記スイッチングレギュレータの発振周波数を表す信号を一定の周波数を表す信号と比較する比較手段と、
上記比較手段による比較結果に応じて、上記スイッチングレギュレータの出力信号及び制御信号をフィードバックして生成されるパルス信号を、所定時間だけ遅延させ、当該遅延後のパルス信号に基づいて上記入力電圧を上記少なくとも２個の素子を用いてスイッチングする駆動手段と備えたことを特徴とするスイッチングレギュレータ。
上記比較回路は、
一定の周波数を表す信号を発生して出力する発振回路と、
上記スイッチングレギュレータの発振周波数を表す信号と上記一定の周波数で発振する信号を比較して比較結果に対応する信号を出力する周波数比較回路と、
上記出力電圧に比例した比例電圧、もしくは、上記比例電圧とリップル生成回路により生成されるリップル電圧の合成電圧を、所定の基準電圧と比較して比較結果の信号を出力するコンパレータとを備え、
上記駆動手段は、
上記比較結果に対応する信号とに基づいて、上記コンパレータの出力信号を、上記比較結果に応じた遅延時間だけ遅延して出力信号を出力する遅延回路と、
上記遅延回路の出力信号に基づいて、上記少なくとも２個の素子に対する制御信号を生成して出力する駆動回路とを備えたことを特徴とする請求項１記載のスイッチングレギュレータ。
上記スイッチングレギュレータは、
インダクタ及びコンデンサを含み、上記出力電圧を平滑化する平滑回路をさらに備え、
上記少なくとも２個の素子は、互いに直列に接続され、上記入力電圧とグランドとの間に接続される第１のスイッチング素子と第２のスイッチング素子とを備え、上記第１のスイッチング素子がオフされるとき、上記第２のスイッチング素子は上記インダクタに電流を流すことを特徴とする請求項１又は２記載のスイッチングレギュレータ。
上記スイッチングレギュレータは、上記スイッチングレギュレータの発振周波数を、上記スイッチングレギュレータの内部もしくは外部で生成される一定の周波数と同等にするように制御されることを特徴とする請求項１乃至３のうちのいずれか１つに記載のスイッチングレギュレータ。
上記周波数比較回路は、
上記スイッチングレギュレータの発振周波数を表す信号と上記一定の周波数で発振する信号とを入力として、それらのＥＸＯＲ演算結果を示す信号を出力するＥＸＯＲ回路と、
上記ＥＸＯＲ回路からの信号を時間的に積分して上記比較結果に対応する信号を出力する積分回路とを備えたことを特徴とする請求項２記載のスイッチングレギュレータ。
上記周波数比較回路は、上記積分回路からの信号をそのまま電圧信号として出力する請求項５記載のスイッチングレギュレータ。
上記周波数比較回路は、
上記積分回路からの電圧信号を電流信号に変換するソースフォロワ回路をさらに備えたことを特徴とする請求項６記載のスイッチングレギュレータ。
上記遅延回路は、上記電圧信号に基づいて、上記コンパレータの出力信号を、上記電圧信号に応じた遅延時間だけ遅延して出力信号を出力することを特徴とする請求項６記載のスイッチングレギュレータ。
上記遅延回路は、上記電流信号に基づいて、上記コンパレータの出力信号を、上記電流信号に応じた遅延時間だけ遅延して出力信号を出力することを特徴とする請求項７記載のスイッチングレギュレータ。
請求項１乃至９のうちのいずれか１つに記載のスイッチングレギュレータを備えた電源装置。
入力端子に入力された入力電圧を、１対のスイッチング素子、もしくはスイッチング素子及び整流素子を含む少なくとも２個の素子を用いてスイッチングすることにより所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータの制御方法において、
上記スイッチングレギュレータの発振周波数を表す信号を一定の周波数を表す信号と比較するステップと、
上記比較結果に応じて、上記スイッチングレギュレータの出力信号及び制御信号をフィードバックして生成されるパルス信号を、所定時間だけ遅延させ、当該遅延後のパルス信号に基づいて上記入力電圧を上記１対のスイッチング素子を用いてスイッチングするステップとを含むことを特徴とするスイッチングレギュレータの制御方法。