以下に、本発明に係るスイッチングレギュレータの各実施例について図面を参照しつつ説明する。
本発明に係るスイッチングレギュレータの一実施例としての実施例1のスイッチングレギュレータ10の構成を、図1を用いて説明する。このスイッチングレギュレータ10は、入力電圧として入力端子INに入力された入力電圧VINを所定の定電圧に変換した出力電圧VOUTとして出力端子OUTから負荷50に出力する同期整流型のスイッチングレギュレータである。
このスイッチングレギュレータ10は、第1スイッチング素子としての第1スイッチングトランジスタM1と、第2スイッチング素子としての第2スイッチングトランジスタM2と、を備える。この第1スイッチングトランジスタM1と第2スイッチングトランジスタM2とは、入力電圧VINの出力制御のためのスイッチング動作を行うために対を為して設けられたスイッチング素子である。このため、スイッチングレギュレータ10では、第1スイッチングトランジスタM1と第2スイッチングトランジスタM2とを用いてスイッチングすることにより、入力端子INに入力された入力電圧VINを所定の定電圧に変換して出力端子OUTから出力電圧VOUTとして出力する。
その第1スイッチングトランジスタM1は、PMOSトランジスタからなり、後述する制御回路15とハイサイドドライババッファ回路16とにより生成される第1スイッチングトランジスタM1(そのゲート)へのゲート信号PHSIDEにより動作する。第1スイッチングトランジスタM1は、ゲート信号PHSIDEがHiからLowとされるとオン状態となってソース−ドレイン間を導通状態とし、ゲート信号PHSIDEがLowからHiとされるとオフ状態となってソース−ドレイン間を遮断状態とする。この第1スイッチングトランジスタM1は、ソースが入力端子INに接続され、バックゲートが入力端子INに接続され、ドレインが後述するスイッチング出力LXに接続されている。このため、第1スイッチングトランジスタM1は、ドレイン(スイッチング出力LX)−バックゲート(入力端子IN)間に内蔵ダイオードとしての寄生のダイオード(以下では、寄生ダイオードD1という)を有している。
第2スイッチングトランジスタM2は、NMOSトランジスタからなり、後述する制御回路15とローサイドドライババッファ回路17とにより生成される第2スイッチングトランジスタM2(そのゲート)へのゲート信号NLSIDEにより動作する。この第2スイッチングトランジスタM2は、ゲート信号NLSIDEがLowからHiとされるとオン状態となってソース−ドレイン間を導通状態とし、ゲート信号NLSIDEがHiからLowとされるとオフ状態となってソース−ドレイン間を遮断状態とする。第2スイッチングトランジスタM2は、ソースがグランドレベル(接地端子)に接続され、バックゲートがグランドレベル(接地端子)に接続され、ドレインが後述するスイッチング出力LXに接続されている。このため、第2スイッチングトランジスタM2は、バックゲート(グランドレベル(接地端子))−ドレイン(スイッチング出力LX)間に内蔵ダイオードとしての寄生のダイオード(以下では、寄生ダイオードD2という)を有している。
この第1スイッチングトランジスタM1と第2スイッチングトランジスタM2とは、入力端子INとグランドレベル(接地端子)との間で、互いのドレイン(その端子)を共通として直列に接続されている。なお、スイッチングレギュレータ10において、実施例1では、第2スイッチングトランジスタM2をグランドレベル(接地端子)に接続していたが、スイッチングレギュレータ10を構成する電子回路における基準電位(基準電位端子)に接続するものであってもよく、実施例1の構成に限定されるものではない。その第1スイッチングトランジスタM1と第2スイッチングトランジスタM2との接続箇所をスイッチング出力LXとする。
このスイッチングレギュレータ10は、さらに、インダクタL1と、コンデンサC1と、抵抗R1と、抵抗R2と、基準電圧生成回路11と、エラーアンプ12と、スロープ生成回路13と、PWMコンパレータ14と、制御回路15と、ハイサイドドライババッファ回路16と、ローサイドドライババッファ回路17と、インダクタ電流逆流検出コンパレータ18と、オン時間判定回路19と、を備える。なお、スイッチングレギュレータ10では、インダクタL1およびコンデンサC1を除く各回路を1つのIC(集積回路)に集積して構成するものであってもよく、インダクタL1とコンデンサC1とに加えて第1スイッチングトランジスタM1および第2スイッチングトランジスタM2を除く各回路を1つのICに集積して構成するものであってもよい。
そのインダクタL1は、スイッチング出力LXと出力端子OUTとの間に接続されている。その出力端子OUTとグランドレベル(接地端子)との間には、平滑用のコンデンサC1が接続されているとともに、抵抗R1と抵抗R2とが直列に接続されている。このインダクタL1とコンデンサC1とは、出力端子OUTから出力する出力電圧VOUTを平滑化する平滑回路を構成している。その抵抗R1と抵抗R2とは、出力電圧の検出のために設けられており、出力電圧VOUTを分圧してフィードバック電圧VFB(以下では、単にVFBともいう)を生成する。そのフィードバック電圧VFBは、“[R2/(R1+R2)]×VOUT”となる。その抵抗R1と抵抗R2との間は、エラーアンプ12の反転入力端子(−端子)に接続されている。
基準電圧生成回路11は、所定の基準電圧VREF(以下では、単にVREFともいう)を生成して出力する。その基準電圧VREFは、出力電圧VOUTが所定の値であるか否かを検出するために、抵抗R1と抵抗R2とにより生成されたフィードバック電圧VFBに対応して設定されている。この基準電圧生成回路11は、一端がグランドレベルに接続されるとともに、他端がエラーアンプ12の非反転入力端子(+端子)に接続されている。
そのエラーアンプ12は、非反転入力端子(+端子)と反転入力端子(−端子)とから入力された電圧の差分を増幅してエラーアンプ出力ERROUT(以下では、単にERROUTともいう)を生成し、そのERROUTを出力する。エラーアンプ12は、出力端子がPWMコンパレータ14の反転入力端子(−端子)に接続されている。このため、エラーアンプ12は、入力されたフィードバック電圧VFBと基準電圧VREFとの電圧差を増幅してエラーアンプ出力ERROUTを生成し、そのエラーアンプ出力ERROUTをPWMコンパレータ14(その反転入力端子(−端子))に出力する。
スロープ生成回路13は、所定のスロープ電圧SLOPE(以下では、単にSLOPEともいう)を生成して出力する。そのスロープ生成回路13は、出力端子がPWMコンパレータ14の非反転入力端子(+端子)に接続されている。
PWMコンパレータ14は、非反転入力端子(+端子)と反転入力端子(−端子)とから入力された電圧を比較してPWMコンパレータ出力PWMOUT(以下では、単にPWMOUTともいう)を生成して出力する。このPWMコンパレータ14は、出力端子が制御回路15に接続されている。このため、PWMコンパレータ14は、入力されたエラーアンプ出力ERROUTとスロープ電圧SLOPEとからPWM制御を行うためのPWMコンパレータ出力PWMOUTを生成し、そのPWMコンパレータ出力PWMOUTを制御回路15に出力する。PWMコンパレータ14は、エラーアンプ出力ERROUTがスロープ電圧SLOPEに達すると、一定の遅延時間の後にPWMコンパレータ出力PWMOUTをHiからLowとする。また、PWMコンパレータ14は、エラーアンプ出力ERROUTがスロープ電圧SLOPEよりも小さくなると、一定の遅延時間の後にPWMコンパレータ出力PWMOUTをLowからHiとする。
制御回路15は、基本的にPWMコンパレータ14から入力されたPWMコンパレータ出力PWMOUTに基づき、ハイサイドドライババッファ回路16と協働して第1スイッチングトランジスタM1(そのゲート)へのゲート信号PHSIDEを生成する。そのハイサイドドライババッファ回路16は、入力端子が制御回路15に接続され、出力端子が第1スイッチングトランジスタM1のゲートに接続されている。制御回路15およびハイサイドドライババッファ回路16は、PWMコンパレータ出力PWMOUTがHiからLowとされると、一定の遅延時間の後にゲート信号PHSIDEをHiからLowとする。これにより、第1スイッチングトランジスタM1は、オン状態となり、ソース−ドレイン間が導通状態となる。
また、制御回路15およびハイサイドドライババッファ回路16は、インダクタL1に流れるインダクタ電流ILがオフ電流閾値に達するか、第1スイッチングトランジスタM1をオン状態としてからの時間がオフ時間閾値に達すると、ゲート信号PHSIDEをLowからHiとする。これにより、第1スイッチングトランジスタM1は、オフ状態となり、ソース−ドレイン間が遮断状態となる。そのオフ電流閾値は、図示は略すが、インダクタ電流逆流検出コンパレータ18で設定された後述するインダクタ電流検出値IL2(図2等参照)よりも大きな値に設定されている。また、オフ時間閾値は、図示は略すが、オン時間判定回路19に設定された後述する判定時間T1(図3等参照)よりも長い時間に設定されている。
さらに、制御回路15は、基本的にPWMコンパレータ14から入力されたPWMコンパレータ出力PWMOUTに基づき、ローサイドドライババッファ回路17と協働して第2スイッチングトランジスタM2(そのゲート)へのゲート信号NLSIDEを生成する。そのローサイドドライババッファ回路17は、入力端子が制御回路15に接続され、出力端子が第2スイッチングトランジスタM2のゲートに接続されている。制御回路15およびローサイドドライババッファ回路17は、実施例1では、第1スイッチングトランジスタM1へのゲート信号PHSIDEをLowからHiとした際に、オン時間判定回路19からの後述する判定出力TIMEOUTがLowであると、ゲート信号NLSIDEをLowからHiとする。これにより、第2スイッチングトランジスタM2は、オン状態となり、ソース−ドレイン間が導通状態となる。
そして、制御回路15およびローサイドドライババッファ回路17は、実施例1では、第1スイッチングトランジスタM1へのゲート信号PHSIDEをLowからHiとした際に、オン時間判定回路19から出力される後述する判定出力TIMEOUTがHiであると、ゲート信号NLSIDEをLowのままとする。このため、第2スイッチングトランジスタM2は、オフ状態のままであり、ソース−ドレイン間が遮断状態のままとなる。
加えて、制御回路15およびローサイドドライババッファ回路17は、インダクタ電流逆流検出コンパレータ18から出力される後述するインダクタ電流逆流検出コンパレータ信号IREVDETがLowからHiとされると、一定の遅延時間の後にゲート信号NLSIDEをHiからLowとする。これにより、第2スイッチングトランジスタM2は、オフ状態となり、ソース−ドレイン間が遮断状態となる。
インダクタ電流逆流検出コンパレータ18は、インダクタL1に流れるインダクタ電流ILが逆流する(図1の矢印とは反対方向に流れる)ことを防止すべく、インダクタ電流ILの逆流の兆候を検出するために設けられている。そのインダクタ電流逆流検出コンパレータ18は、非反転入力端子(+端子)がスイッチング出力LXに接続されており、反転入力端子(−端子)が第2スイッチングトランジスタM2とグランドレベルとの間に接続されている。インダクタ電流逆流検出コンパレータ18では、非反転入力端子(+端子)と反転入力端子(−端子)とにインダクタ電流検出値IL2に相当するオフセット(オフセット電圧)をつけている。これにより、インダクタ電流逆流検出コンパレータ18では、インダクタ電流ILがインダクタ電流検出値IL2まで減少したか否かを判断することが可能とされている。そのインダクタ電流検出値IL2は、インダクタ電流逆流検出コンパレータ18、制御回路15およびローサイドドライババッファ回路17の動作により第2スイッチングトランジスタM2がオフ状態となるまでの一定の遅延時間を考慮して設定されている。換言すると、インダクタ電流検出値IL2は、上記した一定の遅延時間の後に第2スイッチングトランジスタM2がオフ状態となることで、インダクタ電流ILの逆流の防止を可能とする値に設定されている。そのインダクタ電流検出値IL2は、インダクタ電流逆流検出コンパレータ18におけるオフセット電圧量を変更(設定)することにより設定(変更)することができる。
また、インダクタ電流逆流検出コンパレータ18は、出力端子が制御回路15に接続されている。このインダクタ電流逆流検出コンパレータ18は、非反転入力端子(+端子)および反転入力端子(−端子)からの入力に基づいてインダクタ電流逆流検出コンパレータ信号IREVDET(以下では、単にIREVDETともいう)を生成し、そのIREVDETを制御回路15に出力する。インダクタ電流逆流検出コンパレータ18は、インダクタ電流ILがインダクタ電流検出値IL2まで減少すると、一定の遅延時間後、インダクタ電流逆流検出コンパレータ信号IREVDETはLowからHiとして制御回路15に出力する。また、インダクタ電流逆流検出コンパレータ18は、第1スイッチングトランジスタM1がオフ状態とされると、インダクタ電流逆流検出コンパレータ信号IREVDETをHiからLowとする。
オン時間判定回路19は、第1スイッチングトランジスタM1のオン時間、すなわち第1スイッチングトランジスタM1がオン状態とされてから経過した時間を監視する。このオン時間判定回路19は、入力端子がハイサイドドライババッファ回路16と第1スイッチングトランジスタM1との間に接続されており、ハイサイドドライババッファ回路16からのゲート信号PHSIDEが入力される。また、オン時間判定回路19は、出力端子が制御回路15に接続されている。オン時間判定回路19は、ゲート信号PHSIDEに基づいて判定出力TIMEOUT(以下では、単にTIMEOUTともいう)を生成し、その判定出力TIMEOUTを制御回路15に出力する。そのオン時間判定回路19では、予め判定時間T1(図3等参照)が設定されている。オン時間判定回路19は、ゲート信号PHSIDEがHiからLowとされた時点からオン時間のカウントを開始し、そのオン時間が判定時間T1よりも大きくなると判定出力TIMEOUTをLowからHiとする。また、オン時間判定回路19は、判定出力TIMEOUTをHiとしている際に、ゲート信号PHSIDEがLowからHiとされると判定出力TIMEOUTをHiからLowとする。このため、オン時間判定回路19は、ゲート信号PHSIDEの変化を検出することにより、第1スイッチングトランジスタM1がオン状態とされてから経過した時間を監視している。このように、オン時間判定回路19は、第1スイッチングトランジスタM1のオン時間を監視することにより、第1スイッチングトランジスタM1の動作状態を監視している。このため、オン時間判定回路19は、動作監視機構として機能する。
このスイッチングレギュレータ10では、出力電圧VOUTが大きくなると、エラーアンプ12のエラーアンプ出力ERROUTの電圧が低下し、PWMコンパレータ14からのPWMコンパレータ出力PWMOUTのデューティサイクルが小さくなる。このため、スイッチングレギュレータ10では、第1スイッチングトランジスタM1がオンする時間が短くなり、それに応じて第2スイッチングトランジスタM2がオンする時間が長くなり、出力電圧VOUTを低下させる。また、スイッチングレギュレータ10では、出力電圧VOUTが小さくなると、エラーアンプ12のエラーアンプ出力ERROUTの電圧が上昇し、PWMコンパレータ14からのPWMコンパレータ出力PWMOUTのデューティサイクルが大きくなる。このため、スイッチングレギュレータ10では、第1スイッチングトランジスタM1がオンする時間が長くなり、それに応じて第2スイッチングトランジスタM2がオンする時間が短くなり、出力電圧VOUTが上昇する。スイッチングレギュレータ10では、このような動作を繰り返すことにより、出力電圧VOUTを所定の電圧で一定になるように制御する。
このスイッチングレギュレータ10では、オン時間判定回路19を設けていることにより、第2スイッチングトランジスタM2を経てインダクタL1に流れるインダクタ電流ILが逆流することを防止することが可能とされている。そのスイッチングレギュレータ10における特徴的な動作を説明する前に、インダクタ電流ILが逆流することと、それに伴う問題点とについて図4に示す比較例としてのスイッチングレギュレータ1およびそこでの各信号の変化(波形)を示すタイミングチャートである図5および図6を用いて説明する。
そのスイッチングレギュレータ1は、上記した特許文献1と同様に、逆電流が発生する兆候を検出することにより、第2スイッチング素子とグランドレベル(接地端子)との接続を遮断する構成の一例を示すものである。スイッチングレギュレータ1は、特許文献1に記載のものとは構成が多少異なるが、生じる遅延の程度の変化に伴って条件となる入力電圧や出力電圧の値が異なるのみで、同様にインダクタ電流ILの逆流が生じ得るものである。
この比較例のスイッチングレギュレータ1は、基本的な構成は上記した本願発明の実施例1のスイッチングレギュレータ10と同様であることから、等しい構成の個所には同じ符号を付し、その詳細な説明は省略する。このスイッチングレギュレータ1は、スイッチングレギュレータ10においてオン時間判定回路19が設けられていない構成とされたものである。このため、スイッチングレギュレータ1では、第1スイッチングトランジスタM1へのゲート信号PHSIDEがLowからHiとなると、制御回路15およびローサイドドライババッファ回路17が、ゲート信号NLSIDEをLowからHiとする。これにより、第2スイッチングトランジスタM2は、オン状態となり、ソース−ドレイン間が導通状態となる。このことを除くと、スイッチングレギュレータ1は、実施例1のスイッチングレギュレータ10と同様に動作する。
その図4に示すスイッチングレギュレータ1における動作を、図5のタイミングチャートに従って説明する。この図5のタイミングチャートは、入力端子INに入力される入力電圧VINと、出力端子OUTから出力される出力電圧VOUTと、の差があまり小さくない場面における各信号の変化(波形)を示している。
出力電圧VOUTは、コンデンサC1に充電されている電荷が、出力電流IOUTにより放電されることで低下する。その出力電圧VOUTが低下すると、それが分圧されて生成されたフィードバック電圧VFB(=[R2/(R1+R2)]×VOUT)も低下する。これに伴い、そのフィードバック電圧VFBと基準電圧生成回路11からの基準電圧VREFとの差分が増幅されたエラーアンプ12からの出力であるエラーアンプ出力ERROUTは上昇する。そして、エラーアンプ出力ERROUTがスロープ生成回路13からのスロープ電圧SLOPEに達すると、PWMコンパレータ14は、一定の遅延時間の後にPWMコンパレータ出力PWMOUTをHiからLowとする。
制御回路15は、PWMコンパレータ出力PWMOUTがHiからLowとなったことから、ハイサイドドライババッファ回路16との協働により一定の遅延時間の後に第1スイッチングトランジスタM1へのゲート信号PHSIDEをHiからLowとする。そのゲート信号PHSIDEがLowになることにより、第1スイッチングトランジスタM1がオン状態となる。このため、スイッチング出力LXは、入力電圧VINと等しい電位となる。すると、インダクタL1に流れるインダクタ電流ILは、“(VIN−VOUT)/L”の傾きでゼロから上昇する。なお、式中のLは、インダクタL1のインダクタンスを示す。
その後、インダクタ電流ILが上述したオフ電流閾値となったので、制御回路15は、ハイサイドドライババッファ回路16との協働によりゲート信号PHSIDEをLowからHiとして、第1スイッチングトランジスタM1をオフ状態とする。そのとき、制御回路15は、ローサイドドライババッファ回路17との協働により第2スイッチングトランジスタM2へのゲート信号NLSIDEをLowからHiとして、第2スイッチングトランジスタM2がオン状態となる。このため、スイッチング出力LXはGND(グランドレベル)程度まで下がる。
すると、インダクタL1に流れるインダクタ電流ILは、“−VOUT/L”の傾きで減少する。そして、インダクタ電流ILがインダクタ電流検出値IL2まで減少すると、インダクタ電流逆流検出コンパレータ18は、制御回路15へと出力するインダクタ電流逆流検出コンパレータ信号IREVDETを、一定の遅延時間の後にLowからHiとする。すると、制御回路15は、ローサイドドライババッファ回路17との協働により一定の遅延時間の後に第2スイッチングトランジスタM2へのゲート信号NLSIDEをHiからLowとして、第2スイッチングトランジスタM2をオフ状態とする。その後、インダクタ電流ILは、第2スイッチングトランジスタM2がオフ状態とされているので、第2スイッチングトランジスタM2の寄生ダイオードD2を通ってゼロまで減少する。このとき、第2スイッチングトランジスタM2がオフ状態であって、寄生ダイオードD2で整流されているので、第1スイッチングトランジスタM1あるいは第2スイッチングトランジスタM2がオン状態とされない限りはインダクタ電流ILがゼロのまま(所謂インダクタ電流ILの不連続モード)となる。
このように、スイッチングレギュレータ1では、インダクタ電流ILがインダクタ電流検出値IL2まで減少したことをもってインダクタ電流ILの逆流の兆候を検出しており、その検出に伴って第2スイッチングトランジスタM2をオフ状態としている。これにより、スイッチングレギュレータ1では、インダクタ電流ILの不連続モードが可能となるので、発振周波数を低下させることができ、VFMモードを実現することができる。
次に、図4に示すスイッチングレギュレータ1における動作を、図6のタイミングチャートに従って説明する。この図6のタイミングチャートは、入力端子INに入力される入力電圧VINと、出力端子OUTから出力される出力電圧VOUTと、の差が小さい場面における各信号の変化(波形)を示している。この場面であっても、制御回路15およびハイサイドドライババッファ回路16からのゲート信号PHSIDEがLowからHiとなるまでは図5のタイミングチャートの場合と同様に動作する。なお、この場面では、第1スイッチングトランジスタM1をオン状態としてからの時間がオフ時間閾値に達したことにより、ゲート信号PHSIDEがLowからHiとされている。
そのゲート信号PHSIDEがLowからHiになると、第1スイッチングトランジスタM1がオフ状態となる。また、制御回路15は、ローサイドドライババッファ回路17との協働により第2スイッチングトランジスタM2へのゲート信号NLSIDEをLowからHiとして、第2スイッチングトランジスタM2がオン状態となる。このため、スイッチング出力LXはGND(グランドレベル)程度まで下がり、インダクタL1に流れるインダクタ電流ILは、“−VOUT/L”の傾きで減少する。
ところが、図6に示す場面では、第2スイッチングトランジスタM2がオン状態とされた時点で、既にインダクタ電流ILがインダクタ電流検出値IL2以下となっている。これは、第1スイッチングトランジスタM1がオン状態となった際、上述したようにインダクタL1に流れるインダクタ電流ILが“(VIN−VOUT)/L”の傾きでゼロから上昇するが、入力電圧VINと出力電圧VOUTとの差が小さいので十分に上昇しきれなかったことによる。このため、インダクタ電流逆流検出コンパレータ18は、インダクタ電流ILがインダクタ電流検出値IL2以下であることから、インダクタ電流ILの逆流の兆候を検出し、制御回路15に出力するインダクタ電流逆流検出コンパレータ信号IREVDETを一定の遅延時間の後にLowからHiとする。すると、制御回路15は、ローサイドドライババッファ回路17との協働により一定の遅延時間の後に第2スイッチングトランジスタM2へのゲート信号NLSIDEをHiからLowとして、第2スイッチングトランジスタM2をオフ状態とする。
しかしながら、この場面では、第2スイッチングトランジスタM2をオフ状態とした時点で、インダクタ電流ILがマイナスの値となっており、インダクタ電流ILが逆流している。これは、インダクタ電流検出値IL2が、インダクタ電流逆流検出コンパレータ18がインダクタ電流逆流検出コンパレータ信号IREVDETをLowからHiとする際の一定の遅延時間と、制御回路15およびローサイドドライババッファ回路17がゲート信号NLSIDEをHiからLowとする際の一定の遅延時間と、を考慮して設定されていることによる。すなわち、インダクタ電流逆流検出コンパレータ18がインダクタ電流ILの逆流の兆候を検出した時点で、第2スイッチングトランジスタM2を経てインダクタ電流ILが逆流していることとなる。このため、インダクタ電流逆流検出コンパレータ18によるインダクタ電流ILの逆流の兆候の検出では、インダクタ電流ILがインダクタ電流検出値IL2を下回っていると、インダクタ電流ILが逆流する前に第2スイッチングトランジスタM2をオフ状態とすることができなくなってしまうこととなる。
そして、第2スイッチングトランジスタM2がオフ状態とされた後、インダクタ電流ILは、第1スイッチングトランジスタM1の寄生ダイオードD1を通って流れる。そして、インダクタ電流ILは、寄生ダイオードD1で整流されているので、ゼロになれば第1スイッチングトランジスタM1がオン状態とされない限りはゼロのままとなる。
ここで、上記したようにインダクタ電流ILが逆流しているとき(ILがゼロ以下の範囲を参照)、出力電圧VOUTは、インダクタ電流ILがゼロの時と比較して、低下する速度が速くなる。このため、インダクタ電流ILが逆流していると、インダクタ電流ILが逆流せずにゼロを維持した場合と比較して、第1スイッチングトランジスタM1がオン状態とされるまでの間隔が短くなってしまう。これは、上述したように、出力電圧VOUTに応じたフィードバック電圧VFBの基準電圧VREFとの差に応じて、第1スイッチングトランジスタM1がオン状態とされることによる。これにより、インダクタ電流ILが逆流すると、スイッチング周波数を狙ったようには低下させることができなくなってしまい、最悪の場合にはVFMモードで動作することができなくなってしまう虞がある。
このように、比較例のスイッチングレギュレータ1では、入力電圧や出力電圧の条件によっては、インダクタ電流ILが逆流してしまう虞がある。このため、このスイッチングレギュレータ1では、スイッチング周波数を狙ったようには低下させることができなくなって、最悪の場合にはVFMモードで動作することができなくなってしまう虞があり、軽負荷時の効率が悪化してしまう。
これに対して、本願発明の実施例1のスイッチングレギュレータ10では、動作監視機構としてのオン時間判定回路19を設けていることにより、インダクタ電流ILの逆流を防止することが可能とされている。この図1に示すスイッチングレギュレータ10における特徴的な動作を、各信号の変化(波形)を示すタイミングチャートである図2および図3を用いて説明する。なお、この図2および図3では、制御回路15よりも上流における各信号の変化(波形)がスイッチングレギュレータ1と同様となることから、理解容易のために制御回路15よりも上流における各信号の変化(波形)を省略して示している。図2のタイミングチャートは、入力端子INに入力される入力電圧VINと、出力端子OUTから出力される出力電圧VOUTと、の差があまり小さくない場面における各信号の変化(波形)を示している。
制御回路15およびハイサイドドライババッファ回路16から第1スイッチングトランジスタM1へのゲート信号PHSIDEがHiからLowとなることにより、第1スイッチングトランジスタM1がオン状態となる。このため、スイッチング出力LXは、入力電圧VINと等しい電位となる。すると、インダクタL1に流れるインダクタ電流ILは、“(VIN−VOUT)/L”の傾きでゼロから上昇する。
このとき、オン時間判定回路19は、ゲート信号PHSIDEがHiからLowとなった時点から、第1スイッチングトランジスタM1がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間判定回路19は、上述したように、カウントを開始しているオン時間が判定時間T1(図3参照)よりも大きくなると判定出力TIMEOUTをLowからHiとする。なお、この図2に示す例では、第1スイッチングトランジスタM1のオン時間が判定時間T1に達する前に、後述するように第1スイッチングトランジスタM1がオフ状態とされたので、オン時間判定回路19は、判定出力TIMEOUTをLowのままとしている。
その後、インダクタ電流ILが上述したオフ電流閾値となったので、制御回路15は、ハイサイドドライババッファ回路16との協働によりゲート信号PHSIDEをLowからHiとして、第1スイッチングトランジスタM1をオフ状態とする。そのとき、制御回路15は、オン時間判定回路19からの判定出力TIMEOUTがLowであることから、ローサイドドライババッファ回路17との協働により第2スイッチングトランジスタM2へのゲート信号NLSIDEをLowからHiとする。このため、第2スイッチングトランジスタM2がオン状態となり、スイッチング出力LXがGND(グランドレベル)程度まで下がる。
すると、インダクタL1に流れるインダクタ電流ILは、“−VOUT/L”の傾きで減少する。そして、インダクタ電流ILがインダクタ電流検出値IL2まで減少すると、インダクタ電流逆流検出コンパレータ18は、制御回路15に出力するインダクタ電流逆流検出コンパレータ信号IREVDETを、一定の遅延時間の後にLowからHiとする。すると、制御回路15は、ローサイドドライババッファ回路17との協働により一定の遅延時間の後に第2スイッチングトランジスタM2へのゲート信号NLSIDEをHiからLowとして、第2スイッチングトランジスタM2をオフ状態とする。その後、インダクタ電流ILは、第2スイッチングトランジスタM2がオフ状態とされているので、第2スイッチングトランジスタM2の寄生ダイオードD2を通ってゼロまで減少する。このとき、第2スイッチングトランジスタM2がオフ状態であって、寄生ダイオードD2で整流されているので、第1スイッチングトランジスタM1あるいは第2スイッチングトランジスタM2がオン状態とされない限りはインダクタ電流ILがゼロのまま(所謂インダクタ電流ILの不連続モード)となる。
このように、スイッチングレギュレータ10では、インダクタ電流ILがインダクタ電流検出値IL2まで減少したことをもってインダクタ電流ILの逆流の兆候を検出しており、その検出に伴って第2スイッチングトランジスタM2をオフ状態としている。これにより、スイッチングレギュレータ10では、インダクタ電流ILの不連続モードが可能となるので、発振周波数を低下させることができ、VFMモードを実現することができる。
次に、図1に示すスイッチングレギュレータ10における特徴的な動作を、図3のタイミングチャートに従って説明する。この図3のタイミングチャートは、入力端子INに入力される入力電圧VINと、出力端子OUTから出力される出力電圧VOUTと、の差が小さい場面における各信号の変化(波形)を示している。
制御回路15およびハイサイドドライババッファ回路16から第1スイッチングトランジスタM1へのゲート信号PHSIDEがHiからLowとなることにより、第1スイッチングトランジスタM1がオン状態となる。このため、スイッチング出力LXは、入力電圧VINと等しい電位となる。すると、インダクタL1に流れるインダクタ電流ILは、“(VIN−VOUT)/L”の傾きでゼロから上昇する。
このとき、オン時間判定回路19は、ゲート信号PHSIDEがHiからLowとなった時点から、第1スイッチングトランジスタM1がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間判定回路19は、カウントを開始しているオン時間が判定時間T1よりも大きくなると判定出力TIMEOUTをLowからHiとする。
その後、第1スイッチングトランジスタM1をオン状態としてからの時間がオフ時間閾値に達したことにより、制御回路15は、ハイサイドドライババッファ回路16との協働によりゲート信号PHSIDEをLowからHiとして、第1スイッチングトランジスタM1をオフ状態とする。そのオフ時間閾値は、判定時間T1よりも長い時間に設定されていることから、オン時間判定回路19によるオン時間が判定時間T1よりも長いか否かの判断に影響を及ぼすことはなく、判定出力TIMEOUTが上述したようにHiとされる。このとき、制御回路15は、オン時間判定回路19からの判定出力TIMEOUTがHiであることから、ローサイドドライババッファ回路17との協働により第2スイッチングトランジスタM2へのゲート信号NLSIDEをLowのままとする。このため、第2スイッチングトランジスタM2は、オフ状態のままとなる。
このため、第1スイッチングトランジスタM1がオフ状態となると、第2スイッチングトランジスタM2がオフ状態であるので、第2スイッチングトランジスタM2の寄生ダイオードD2を通ってインダクタ電流ILが流れる。そのインダクタ電流ILは、寄生ダイオードD2で整流されているので、ゼロになれば第1スイッチングトランジスタM1がオン状態とされない限りはゼロのまま(所謂インダクタ電流ILの不連続モード)となる。
このように、スイッチングレギュレータ10では、第1スイッチングトランジスタM1が判定時間T1よりも長い間オン状態とされている場合には、第2スイッチングトランジスタM2をオフ状態のままとしている。これにより、スイッチングレギュレータ10では、インダクタ電流ILが第2スイッチングトランジスタM2を経て逆流することを確実に防止することができる。このため、スイッチングレギュレータ10では、狙った通りのインダクタ電流ILの不連続モードが可能となるので、狙った通りに発振周波数を低下させてVFMモードを実現することができる。
このことから、本発明に係る実施例1のスイッチングレギュレータ10では、入力端子INに入力される入力電圧VINと出力端子OUTから出力される出力電圧VOUTとの差が小さい場面であっても、インダクタ電流ILが逆流することを確実に防止することができる。これは、以下のことによる。スイッチングレギュレータ10では、インダクタL1に流れるインダクタ電流ILは、第1スイッチングトランジスタM1がオン状態とされた時点から、“(VIN−VOUT)/L”の傾きでゼロから上昇する。このため、インダクタ電流ILは、入力電圧VINと出力電圧VOUTとの差が小さい場面では、当該差が大きい場合と比較して、上昇の速度が緩やかとなり、上述したオフ電流閾値となるまでにかなりの時間を要することとなる。そこで、スイッチングレギュレータ10では、第1スイッチングトランジスタM1が判定時間T1よりも長い間オン状態とされた場合には、第2スイッチングトランジスタM2をオフ状態のままとする。換言すると、スイッチングレギュレータ10では、第1スイッチングトランジスタM1が判定時間T1よりも長い間オン状態とされた場合には、第2スイッチングトランジスタM2におけるスイッチング動作を行わない。これにより、スイッチングレギュレータ10では、インダクタ電流ILがインダクタ電流検出値IL2に到達していない場面において第2スイッチングトランジスタM2がオン状態となることを防止している。このため、スイッチングレギュレータ10では、入力電圧VINと出力電圧VOUTとの差が小さい場面で第1スイッチングトランジスタM1をオフ状態とした場合であっても、第2スイッチングトランジスタM2をオフ状態としていることから、インダクタ電流ILが逆流することを確実に防止することができる。
また、スイッチングレギュレータ10では、インダクタ電流ILの逆流を確実に防止することができることから、発振周波数を狙ったように低下させることができ、VFMモードを実現することができる。このため、スイッチングレギュレータ10では、軽負荷時の効率を向上させることができる。
さらに、スイッチングレギュレータ10では、第1スイッチングトランジスタM1のオン状態が判定時間T1よりも短い場合には、第1スイッチングトランジスタM1をオフ状態とした際に、第2スイッチングトランジスタM2をオン状態とする。ここで、スイッチングレギュレータ10では、第1スイッチングトランジスタM1のオン状態が判定時間T1となる前にオフ状態としたことは、インダクタ電流ILがオフ電流閾値となったことを意味している。このため、スイッチングレギュレータ10では、第2スイッチングトランジスタM2がオン状態とされた時点で、インダクタ電流ILをインダクタ電流検出値IL2よりも大きくすることができる。このことから、スイッチングレギュレータ10では、インダクタ電流逆流検出コンパレータ18により第2スイッチングトランジスタM2をオフ状態とする動作であっても、インダクタ電流ILの逆流を防止することができる。よって、スイッチングレギュレータ10では、オン状態の第2スイッチングトランジスタM2を介してインダクタ電流ILを流すことができるとともに、インダクタ電流ILが第2スイッチングトランジスタM2を経て逆流することを防止することができる。このため、スイッチングレギュレータ10では、全体としての効率を向上させることができる。これは、寄生ダイオードD2によるインダクタ電流ILの整流の損失よりも、第2スイッチングトランジスタM2のオン状態における抵抗によるインダクタ電流ILの整流の損失の方が小さいことによる。
スイッチングレギュレータ10では、ハイサイドドライババッファ回路16および第1スイッチングトランジスタM1の間と制御回路15とを架け渡すように動作監視機構としてのオン時間判定回路19を接続するだけでよいので、簡易な構成とすることができ、コストの削減を図ることができる。
スイッチングレギュレータ10では、動作監視機構としてのオン時間判定回路19からの出力結果(実施例1では判定出力TIMEOUT)に応じて、制御回路15がローサイドドライババッファ回路17と協働して生成するゲート信号NLSIDEを変更する。これにより、スイッチングレギュレータ10では、第2スイッチングトランジスタM2をオン状態とするか、第2スイッチングトランジスタM2のオフ状態のままとするか、を変更する。すなわち、スイッチングレギュレータ10では、オン時間判定回路19(動作監視機構)からの監視結果に基づいて、第2スイッチングトランジスタM2におけるスイッチング動作を変更する。このため、スイッチングレギュレータ10では、オン時間判定回路19を設けるとともに制御回路15の設定を変更するのみであるので、簡易な構成とすることができ、コストの削減を図ることができる。
スイッチングレギュレータ10では、オン時間判定回路19において予め判定時間T1を設定するだけで良いので、他の構成部品における各種の設定値に柔軟に対応しつつインダクタ電流ILの逆流を確実に防止することができる。このことは、スイッチングレギュレータ10における設計の自由度を高めることに大きく貢献することができるとともに、設計を容易なものとすることができ設計の効率化に大きく貢献することができる。
したがって、本発明に係る実施例1のスイッチングレギュレータ10では、入力電圧VINや出力電圧VOUTの条件に関わらず、インダクタL1に逆電流が生じることを防止することができ、軽負荷時の効率を向上させることができる。
次に、本発明に係る実施例2のスイッチングレギュレータ102について、図7から図9を用いて説明する。この実施例2のスイッチングレギュレータ102は、実施例1のスイッチングレギュレータ10においてオン時間判定回路19に替えてインダクタ電流判定コンパレータ21を設けた例である。この実施例2のスイッチングレギュレータ102は、基本的な構成は上記した実施例1のスイッチングレギュレータ10と同様であることから、等しい構成の個所には同じ符号を付し、その詳細な説明は省略する。図7は、スイッチングレギュレータ102の構成を説明するための図1と同様の説明図である。図8は、入力電圧VINと出力電圧VOUTとの差があまり小さくない場面におけるスイッチングレギュレータ102での各信号の変化(波形)を示すタイミングチャートである。図9は、入力電圧VINと出力電圧VOUTとの差が小さい場面におけるスイッチングレギュレータ102での各信号の変化(波形)を示すタイミングチャートである。
実施例2のスイッチングレギュレータ102では、動作監視機構として、スイッチングレギュレータ10におけるオン時間判定回路19に替えて、インダクタ電流判定コンパレータ21を設けている。そのインダクタ電流判定コンパレータ21は、第1スイッチングトランジスタM1がオン状態であるときにインダクタL1に流れるインダクタ電流ILを監視する。そして、インダクタ電流判定コンパレータ21は、監視しているインダクタ電流ILに基づいてインダクタ電流判定信号ILOUT(以下では、単にILOUTともいう)を生成する。すなわち、インダクタ電流判定コンパレータ21は、インダクタL1に流れるインダクタ電流ILに基づいて、第1スイッチングトランジスタM1における動作状態を監視し、それに基づいてインダクタ電流判定信号ILOUTを生成する。インダクタ電流判定コンパレータ21は、出力端子が制御回路152に接続されており、生成したインダクタ電流判定信号ILOUTを制御回路152へと出力する。
そのインダクタ電流判定コンパレータ21は、非反転入力端子(+端子)が入力端子INと第1スイッチングトランジスタM1との間に接続されており、反転入力端子(−端子)がスイッチング出力LXに接続されている。インダクタ電流判定コンパレータ21では、非反転入力端子(+端子)と反転入力端子(−端子)とにインダクタ電流判定値IL1(図8等参照)に相当するオフセット(オフセット電圧)をつけている。これにより、インダクタ電流判定コンパレータ21では、インダクタ電流ILがインダクタ電流判定値IL1に達したか否かを判断することが可能とされている。このため、インダクタ電流判定コンパレータ21は、インダクタ電流判定回路として機能する。
そのインダクタ電流判定値IL1は、インダクタ電流判定コンパレータ21における一定の遅延時間を考慮して設定されている。詳細には、インダクタ電流判定コンパレータ21は、インダクタ電流ILがインダクタ電流判定値IL1に達すると、一定の遅延時間の後にインダクタ電流判定信号ILOUTをLowからHiとする。その制御回路152は、後述するように、インダクタ電流判定信号ILOUTがHiであると、ローサイドドライババッファ回路17と協働して、ゲート信号NLSIDEをLowからHiとして、第2スイッチングトランジスタM2をオン状態とする。ここで、第2スイッチングトランジスタM2がオン状態とされた時点で、インダクタ電流ILがインダクタ電流検出値IL2よりも大きくなっていれば、インダクタ電流ILが逆流することを防止することができる。すなわち、インダクタ電流逆流検出コンパレータ18により第2スイッチングトランジスタM2をオフ状態とする動作であっても、インダクタ電流ILが逆流することを防止することができる。インダクタ電流判定値IL1は、これらのことを鑑みて、インダクタ電流判定コンパレータ21における一定の遅延時間を考慮しつつ、第2スイッチングトランジスタM2がオン状態とされた時点でインダクタ電流ILがインダクタ電流検出値IL2よりも大きくなるように設定されている。そのインダクタ電流判定値IL1は、実施例2では、インダクタ電流検出値IL2よりも大きな値とされている(図8等参照)。インダクタ電流判定値IL1は、インダクタ電流判定コンパレータ21におけるオフセット電圧量を変更(設定)することにより設定(変更)することができる。
スイッチングレギュレータ102では、オン時間判定回路19に替えてインダクタ電流判定コンパレータ21を設けたことに伴って、制御回路152における動作が変更されている。すなわち、制御回路152では、上述したように、オン時間判定回路19から判定出力TIMEOUTが入力されることに替えて、インダクタ電流判定コンパレータ21からインダクタ電流判定信号ILOUTが入力される。このため、制御回路152では、実施例1の制御回路15とは、ローサイドドライババッファ回路17との協働によるゲート信号NLSIDEの生成の動作が異なるものとされている。加えて、制御回路152では、ゲート信号PHSIDEをLowからHiとするための判断基準としてオフ時間閾値のみを用いるものとしている。
すなわち、制御回路152は、第1スイッチングトランジスタM1をオン状態としてからの時間がオフ時間閾値に達すると、ハイサイドドライババッファ回路16と協働してゲート信号PHSIDEをLowからHiとする。これにより、第1スイッチングトランジスタM1は、オフ状態となり、ソース−ドレイン間が遮断状態となる。そのオフ時間閾値は、例えば、降圧型のDC−DCコンバータである実施例2では、[(出力電圧VOUT/入力電圧VIN)/スイッチング周波数(fsとする)]となるPWMモード時のオン時間に比例係数Aを乗算した値“[(VOUT/VIN)/fs]×A”とする。このため、オフ時間閾値は、必ずしも一定の値とはならず、条件によって変動する。
また、制御回路152は、第1スイッチングトランジスタM1へのゲート信号PHSIDEをLowからHiとした際に、インダクタ電流判定コンパレータ21からのインダクタ電流判定信号ILOUTがHiであると、ローサイドドライババッファ回路17と協働してゲート信号NLSIDEをLowからHiとする。これにより、第2スイッチングトランジスタM2は、オン状態となり、ソース−ドレイン間が導通状態となる。
さらに、制御回路152は、第1スイッチングトランジスタM1へのゲート信号PHSIDEをLowからHiとした際に、インダクタ電流判定コンパレータ21からのインダクタ電流判定信号ILOUTがLowであると、ローサイドドライババッファ回路17と協働してゲート信号NLSIDEをLowのままとする。このため、第2スイッチングトランジスタM2は、オフ状態のままであり、ソース−ドレイン間が遮断状態のままとなる。
次に、図7に示す実施例2のスイッチングレギュレータ102における特徴的な動作を、各信号の変化(波形)を示すタイミングチャートである図8および図9を用いて説明する。なお、この図8および図9では、図2および図3と同様に、理解容易のために制御回路152よりも上流における各信号の変化(波形)を省略して示している。
制御回路152およびハイサイドドライババッファ回路16から第1スイッチングトランジスタM1へのゲート信号PHSIDEがHiからLowとなることにより、第1スイッチングトランジスタM1がオン状態となる。このため、スイッチング出力LXは、入力電圧VINと等しい電位となる。すると、インダクタL1に流れるインダクタ電流ILは、“(VIN−VOUT)/L”の傾きでゼロから上昇する。
この第1スイッチングトランジスタM1がオン状態であるとき、インダクタ電流判定コンパレータ21は、インダクタL1に流れるインダクタ電流ILがインダクタ電流判定値IL1に達したか否かを監視している。そして、インダクタ電流判定コンパレータ21は、達しない間はインダクタ電流判定信号ILOUTをLowのままとし、達するとインダクタ電流判定信号ILOUTをLowからHiとする。この図8に示す例では、インダクタ電流ILがインダクタ電流判定値IL1に達したので、インダクタ電流判定コンパレータ21は、その達した時点から一定の遅延時間の後にインダクタ電流判定信号ILOUTをLowからHiとする。
その後、第1スイッチングトランジスタM1をオン状態としてからの時間がオフ時間閾値に達したので、制御回路152は、ハイサイドドライババッファ回路16との協働によりゲート信号PHSIDEをLowからHiとする。これにより、第1スイッチングトランジスタM1がオフ状態となる。このとき、制御回路152は、インダクタ電流判定コンパレータ21からのインダクタ電流判定信号ILOUTがHiであることから、ローサイドドライババッファ回路17との協働により第2スイッチングトランジスタM2へのゲート信号NLSIDEをLowからHiとする。このため、第2スイッチングトランジスタM2がオン状態となり、スイッチング出力LXがGND(グランドレベル)程度まで下がる。
すると、インダクタL1に流れるインダクタ電流ILは、“−VOUT/L”の傾きで減少する。そして、インダクタ電流ILがインダクタ電流検出値IL2まで減少すると、インダクタ電流逆流検出コンパレータ18は、制御回路152に出力するインダクタ電流逆流検出コンパレータ信号IREVDETを、一定の遅延時間の後にLowからHiとする。すると、制御回路152は、ローサイドドライババッファ回路17との協働により一定の遅延時間の後に第2スイッチングトランジスタM2へのゲート信号NLSIDEをHiからLowとして、第2スイッチングトランジスタM2をオフ状態とする。その後、インダクタ電流ILは、第2スイッチングトランジスタM2がオフ状態とされているので、第2スイッチングトランジスタM2の寄生ダイオードD2を通ってゼロまで減少する。このとき、第2スイッチングトランジスタM2がオフ状態であって、寄生ダイオードD2で整流されているので、第1スイッチングトランジスタM1あるいは第2スイッチングトランジスタM2がオン状態とされない限りはインダクタ電流ILがゼロのまま(所謂インダクタ電流ILの不連続モード)となる。
このように、スイッチングレギュレータ102では、インダクタ電流ILがインダクタ電流検出値IL2まで減少したことをもってインダクタ電流ILの逆流の兆候を検出しており、その検出に伴って第2スイッチングトランジスタM2をオフ状態としている。これにより、スイッチングレギュレータ102では、インダクタ電流ILの不連続モードが可能となるので、発振周波数を低下させることができ、VFMモードを実現することができる。
次に、図7に示すスイッチングレギュレータ102における特徴的な動作を、図9のタイミングチャートに従って説明する。
制御回路152およびハイサイドドライババッファ回路16から第1スイッチングトランジスタM1へのゲート信号PHSIDEがHiからLowとなることにより、第1スイッチングトランジスタM1がオン状態となる。このため、スイッチング出力LXは、入力電圧VINと等しい電位となる。すると、インダクタL1に流れるインダクタ電流ILは、“(VIN−VOUT)/L”の傾きでゼロから上昇する。
この第1スイッチングトランジスタM1がオン状態であるとき、インダクタ電流判定コンパレータ21は、インダクタL1に流れるインダクタ電流ILがインダクタ電流判定値IL1に達したか否かを監視している。そして、インダクタ電流判定コンパレータ21は、達しない間はインダクタ電流判定信号ILOUTをLowのままとし、達するとインダクタ電流判定信号ILOUTをLowからHiとする。この図9に示す例では、インダクタ電流ILがインダクタ電流判定値IL1に達していないので、インダクタ電流判定コンパレータ21は、インダクタ電流判定信号ILOUTをLowのままとする。
その後、第1スイッチングトランジスタM1をオン状態としてからの時間がオフ時間閾値に達したことにより、制御回路152は、ハイサイドドライババッファ回路16との協働によりゲート信号PHSIDEをLowからHiとして、第1スイッチングトランジスタM1をオフ状態とする。このとき、制御回路152は、インダクタ電流判定コンパレータ21からのインダクタ電流判定信号ILOUTがLowであることから、ローサイドドライババッファ回路17との協働により第2スイッチングトランジスタM2へのゲート信号NLSIDEをLowのままとする。このため、第2スイッチングトランジスタM2は、オフ状態のままとなる。
このため、第1スイッチングトランジスタM1がオフ状態となると、第2スイッチングトランジスタM2がオフ状態であるので、第2スイッチングトランジスタM2の寄生ダイオードD2を通ってインダクタ電流ILが流れる。そのインダクタ電流ILは、寄生ダイオードD2で整流されているので、ゼロになれば第1スイッチングトランジスタM1がオン状態とされない限りはゼロのまま(所謂インダクタ電流ILの不連続モード)となる。
このように、スイッチングレギュレータ102では、インダクタ電流ILがインダクタ電流判定値IL1に達していない場合には、第2スイッチングトランジスタM2をオフ状態のままとしている。これにより、スイッチングレギュレータ102では、インダクタ電流ILが第2スイッチングトランジスタM2を経て逆流することを確実に防止することができる。このため、スイッチングレギュレータ102では、狙った通りのインダクタ電流ILの不連続モードが可能となるので、狙った通りに発振周波数を低下させてVFMモードを実現することができる。
このことから、本発明に係る実施例2のスイッチングレギュレータ102では、入力端子INに入力される入力電圧VINと出力端子OUTから出力される出力電圧VOUTとの差が小さい場面であっても、インダクタ電流ILが逆流することを確実に防止することができる。これは、以下のことによる。スイッチングレギュレータ102では、第1スイッチングトランジスタM1がオン状態とされると、インダクタ電流判定コンパレータ21によりインダクタ電流ILがインダクタ電流判定値IL1に達したか否かを判断している。そのインダクタ電流判定値IL1は、インダクタ電流判定コンパレータ21における一定の遅延時間を考慮しつつ、第2スイッチングトランジスタM2がオン状態とされた時点でインダクタ電流ILがインダクタ電流検出値IL2よりも大きくなるように設定されている。このため、インダクタ電流ILがインダクタ電流判定値IL1に達していない場合、第2スイッチングトランジスタM2がオン状態とされた時点で、インダクタ電流ILがインダクタ電流検出値IL2よりも小さくなる。そこで、スイッチングレギュレータ102では、インダクタ電流ILがインダクタ電流判定値IL1に達していない場合には、第2スイッチングトランジスタM2をオフ状態のままとする。換言すると、スイッチングレギュレータ102では、インダクタ電流ILがインダクタ電流判定値IL1に達していない場合には、第2スイッチングトランジスタM2におけるスイッチング動作を行わない。これにより、スイッチングレギュレータ102では、インダクタ電流ILがインダクタ電流検出値IL2に到達していない場面において第2スイッチングトランジスタM2がオン状態となることを防止している。このため、スイッチングレギュレータ102では、入力電圧VINと出力電圧VOUTとの差が小さい場面で第1スイッチングトランジスタM1をオフ状態とした場合であっても、第2スイッチングトランジスタM2をオフ状態としていることから、インダクタ電流ILが逆流することを確実に防止することができる。
また、スイッチングレギュレータ102では、インダクタ電流ILの逆流を確実に防止することができることから、発振周波数を狙ったように低下させることができ、VFMモードを実現することができる。このため、スイッチングレギュレータ102では、軽負荷時の効率を向上させることができる。
さらに、スイッチングレギュレータ102では、インダクタ電流ILがインダクタ電流判定値IL1に達した場合には、第1スイッチングトランジスタM1をオフ状態とした際に、第2スイッチングトランジスタM2をオン状態とする。そのインダクタ電流判定値IL1は、インダクタ電流判定コンパレータ21における一定の遅延時間を考慮しつつ、第2スイッチングトランジスタM2がオン状態とされた時点でインダクタ電流ILがインダクタ電流検出値IL2よりも大きくなるように設定されている。このため、インダクタ電流ILがインダクタ電流判定値IL1に達した場合、第2スイッチングトランジスタM2がオン状態とされた時点で、インダクタ電流ILをインダクタ電流検出値IL2よりも大きくすることができる。このことから、スイッチングレギュレータ102では、インダクタ電流逆流検出コンパレータ18により第2スイッチングトランジスタM2をオフ状態とする動作であっても、インダクタ電流ILの逆流を防止することができる。よって、スイッチングレギュレータ102では、オン状態の第2スイッチングトランジスタM2を介してインダクタ電流ILを流すことができるとともに、インダクタ電流ILが第2スイッチングトランジスタM2を経て逆流することを防止することができる。このため、スイッチングレギュレータ102では、全体としての効率を向上させることができる。これは、寄生ダイオードD2によるインダクタ電流ILの整流の損失よりも、第2スイッチングトランジスタM2のオン状態における抵抗によるインダクタ電流ILの整流の損失の方が小さいことによる。
スイッチングレギュレータ102では、入力端子INと第1スイッチングトランジスタM1との間と、スイッチング出力LXと、制御回路152と、を架け渡すようにインダクタ電流判定コンパレータ21を接続するだけでよいので、簡易な構成とすることができ、コストの削減を図ることができる。
スイッチングレギュレータ102では、動作監視機構としてのインダクタ電流判定コンパレータ21からの出力結果(実施例2ではインダクタ電流判定信号ILOUT)に応じて、制御回路152がローサイドドライババッファ回路17と協働して生成するゲート信号NLSIDEを変更する。これにより、スイッチングレギュレータ102では、第2スイッチングトランジスタM2をオン状態とするか、第2スイッチングトランジスタM2のオフ状態のままとするか、を変更する。すなわち、スイッチングレギュレータ102では、インダクタ電流判定コンパレータ21(動作監視機構)からの監視結果に基づいて、第2スイッチングトランジスタM2におけるスイッチング動作を変更する。このため、スイッチングレギュレータ102では、インダクタ電流判定コンパレータ21を設けるとともに制御回路152の設定を変更するのみであるので、簡易な構成とすることができ、コストの削減を図ることができる。
スイッチングレギュレータ102では、インダクタ電流判定コンパレータ21を設ける際に予めインダクタ電流判定値IL1を設定するだけで良いので、他の構成部品における各種の設定値に柔軟に対応しつつインダクタ電流ILの逆流を確実に防止することができる。このことは、スイッチングレギュレータ102における設計の自由度を高めることに大きく貢献することができるとともに、設計を容易なものとすることができ設計の効率化に大きく貢献することができる。
したがって、本発明に係る実施例2のスイッチングレギュレータ102では、入力電圧VINや出力電圧VOUTの条件に関わらず、インダクタL1に逆電流が生じることを防止することができ、軽負荷時の効率を向上させることができる。
次に、本発明の実施例3に係るスイッチングレギュレータ103について、図10から図12を用いて説明する。この実施例3のスイッチングレギュレータ103は、実施例1のスイッチングレギュレータ10において、さらにオン時間設定回路22を設けた例である。この実施例3のスイッチングレギュレータ103は、基本的な構成は上記した実施例1のスイッチングレギュレータ10と同様であることから、等しい構成の個所には同じ符号を付し、その詳細な説明は省略する。図10は、スイッチングレギュレータ103の構成を説明するための図1と同様の説明図である。図11は、入力電圧VINと出力電圧VOUTとの差があまり小さくない場面におけるスイッチングレギュレータ103での各信号の変化(波形)を示すタイミングチャートである。図12は、入力電圧VINと出力電圧VOUTとの差が小さい場面におけるスイッチングレギュレータ103での各信号の変化(波形)を示すタイミングチャートである。
実施例3のスイッチングレギュレータ103では、オン時間判定回路19に加えてオン時間設定回路22を設けている。そのオン時間設定回路22は、第2スイッチングトランジスタM2のオン時間、すなわち第2スイッチングトランジスタM2のオン状態を維持する時間(オン設定時間T2)を設定する。オン時間設定回路22は、制御回路153に接続されている。そのオン時間設定回路22は、第2スイッチングトランジスタM2がオン状態とされてから経過した時間を監視し、予め設定されたオン設定時間T2(図12等参照)となると、オン設定時間T2に達した旨を示す設定出力FULLTIME(以下では、単にFULLTIMEともいう)を生成する。そして、オン時間設定回路22は、生成した設定出力FULLTIMEを制御回路153へと出力する。そのオン設定時間T2の設定については後述する。
スイッチングレギュレータ103では、オン時間設定回路22を設けたことに伴って、制御回路153における動作が変更されている。この制御回路153では、実施例1の制御回路15とは、ローサイドドライババッファ回路17との協働によるゲート信号NLSIDEの生成の動作が異なるものとされている。
すなわち、制御回路153は、第1スイッチングトランジスタM1へのゲート信号PHSIDEをLowからHiとすると、オン時間判定回路19からの判定出力TIMEOUTに拘わらず、ローサイドドライババッファ回路17と協働してゲート信号NLSIDEをLowからHiとする。これにより、第2スイッチングトランジスタM2は、オン状態となり、ソース−ドレイン間が導通状態となる。
そして、制御回路153は、第1スイッチングトランジスタM1へのゲート信号PHSIDEをLowからHiとした際のオン時間判定回路19からの判定出力TIMEOUTに基づいて、オフ時間設定機構を選択する。そのオフ時間設定機構は、第2スイッチングトランジスタM2をオフ状態とするタイミングを決定するものであり、実施例3では、インダクタ電流逆流検出コンパレータ18およびオン時間設定回路22となる。この制御回路153は、実施例3では、ゲート信号PHSIDEをLowからHiとした際に、判定出力TIMEOUTがLowであると、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ18を選択する。また、制御回路153は、実施例3では、ゲート信号PHSIDEをLowからHiとした際に、判定出力TIMEOUTがHiであると、オフ時間設定機構としてオン時間設定回路22を選択する。
詳細には、制御回路153は、ゲート信号PHSIDEをLowからHiとした際に、判定出力TIMEOUTがLowであると、インダクタ電流逆流検出コンパレータ18からのインダクタ電流逆流検出コンパレータ信号IREVDETに基づきゲート信号PHSIDEを生成する。このため、制御回路153は、インダクタ電流逆流検出コンパレータ信号IREVDETがLowからHiとされると、ローサイドドライババッファ回路17と協働して、一定の遅延時間の後にゲート信号PHSIDEをLowからHiとする。これにより、第2スイッチングトランジスタM2は、オフ状態となり、ソース−ドレイン間が遮断状態となる。このことから、制御回路153は、判定出力TIMEOUTがLowであると、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ18を選択したこととなる。
また、制御回路153は、ゲート信号PHSIDEをLowからHiとした際に、判定出力TIMEOUTがHiであると、オン時間設定回路22からの設定出力FULLTIMEに基づきゲート信号PHSIDEを生成する。このため、制御回路153は、設定出力FULLTIMEが入力されると、ローサイドドライババッファ回路17と協働してゲート信号PHSIDEをLowからHiとする。これにより、第2スイッチングトランジスタM2は、オフ状態となり、ソース−ドレイン間が遮断状態となる。このことから、制御回路153は、判定出力TIMEOUTがHiであると、オフ時間設定機構として、オン時間設定回路22を選択したこととなる。
このことから、設定出力FULLTIMEにより示されるオン設定時間T2は、オン時間判定回路19からの判定出力TIMEOUTがHiであるとき、すなわち第1スイッチングトランジスタM1が判定時間T1よりも長い間オン状態とされた場合に用いられる。このため、オン設定時間T2は、インダクタ電流ILがインダクタ電流検出値IL2に到達していない場面においてオン状態とされた第2スイッチングトランジスタM2をオフ状態とするために用いられる。このことから、オン設定時間T2は、インダクタ電流検出値IL2よりも小さいインダクタ電流ILがマイナスとならない、すなわちインダクタ電流ILが逆流しない時間とする必要がある。そのオン設定時間T2は、例えば、降圧型のDC−DCコンバータである実施例3では、次のように設定することができる。第1スイッチングトランジスタM1のオン状態とする時間を、実施例2でオフ時間閾値として述べたように、[(出力電圧VOUT/入力電圧VIN)/(スイッチング周波数fs)]となるPWMモード時のオン時間に比例係数Aを乗算した値“[(VOUT/VIN)/fs]×A”としたものとする。この場合、インダクタ電流ILが逆流しない範囲で第2スイッチングトランジスタM2をオン状態とすることのできる最大の時間は、“[[(VIN−VOUT)/VIN]/fs]×A”となる。このため、オン設定時間T2は、“[[(VIN−VOUT)/VIN]/fs]×A”とすることにより、インダクタ電流ILの逆流を防止しつつ、最も長い間第2スイッチングトランジスタM2をオン状態とすることができる。このことから、オン設定時間T2は、必ずしも一定の値とはならず、条件によって変動する。
次に、図10に示す実施例3のスイッチングレギュレータ103における特徴的な動作を、各信号の変化(波形)を示すタイミングチャートである図11および図12を用いて説明する。なお、この図11および図12では、図2および図3と同様に、理解容易のために制御回路153よりも上流における各信号の変化(波形)を省略して示している。
制御回路153およびハイサイドドライババッファ回路16から第1スイッチングトランジスタM1へのゲート信号PHSIDEがHiからLowとなることにより、第1スイッチングトランジスタM1がオン状態となる。このため、スイッチング出力LXは、入力電圧VINと等しい電位となる。すると、インダクタL1に流れるインダクタ電流ILは、“(VIN−VOUT)/L”の傾きでゼロから上昇する。
このとき、オン時間判定回路19は、ゲート信号PHSIDEがHiからLowとなった時点から、第1スイッチングトランジスタM1がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間判定回路19は、上述したように、カウントを開始しているオン時間が判定時間T1(図12参照)よりも大きくなると判定出力TIMEOUTをLowからHiとする。なお、この図11に示す例では、第1スイッチングトランジスタM1のオン時間が判定時間T1に達する前に、後述するように第1スイッチングトランジスタM1がオフ状態とされたので、オン時間判定回路19は、判定出力TIMEOUTをLowのままとしている。
その後、インダクタ電流ILが上述したオフ電流閾値となったので、制御回路153は、ハイサイドドライババッファ回路16との協働によりゲート信号PHSIDEをLowからHiとして、第1スイッチングトランジスタM1をオフ状態とする。そのとき、制御回路153は、ローサイドドライババッファ回路17との協働により第2スイッチングトランジスタM2へのゲート信号NLSIDEをLowからHiとする。このため、第2スイッチングトランジスタM2がオン状態となり、スイッチング出力LXがGND(グランドレベル)程度まで下がる。これに加えて、制御回路153は、第1スイッチングトランジスタM1をオフ状態とするとき、オン時間判定回路19からの判定出力TIMEOUTがLowであることから、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ18を選択する。
すると、インダクタL1に流れるインダクタ電流ILは、“−VOUT/L”の傾きで減少する。そして、インダクタ電流ILがインダクタ電流検出値IL2まで減少すると、インダクタ電流逆流検出コンパレータ18は、制御回路153に出力するインダクタ電流逆流検出コンパレータ信号IREVDETを、一定の遅延時間の後にLowからHiとする。すると、制御回路153は、ローサイドドライババッファ回路17との協働により一定の遅延時間の後に第2スイッチングトランジスタM2へのゲート信号NLSIDEをHiからLowとして、第2スイッチングトランジスタM2をオフ状態とする。その後、インダクタ電流ILは、第2スイッチングトランジスタM2がオフ状態とされているので、第2スイッチングトランジスタM2の寄生ダイオードD2を通ってゼロまで減少する。このとき、第2スイッチングトランジスタM2がオフ状態であって、寄生ダイオードD2で整流されているので、第1スイッチングトランジスタM1あるいは第2スイッチングトランジスタM2がオン状態とされない限りはインダクタ電流ILがゼロのまま(所謂インダクタ電流ILの不連続モード)となる。
このように、スイッチングレギュレータ103では、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ18を選択することにより、インダクタ電流ILがインダクタ電流検出値IL2まで減少したことをもってインダクタ電流ILの逆流の兆候を検出する。そして、スイッチングレギュレータ103では、その検出に伴って第2スイッチングトランジスタM2をオフ状態としている。これにより、スイッチングレギュレータ103では、インダクタ電流ILの不連続モードが可能となるので、発振周波数を低下させることができ、VFMモードを実現することができる。
次に、図10に示すスイッチングレギュレータ103における特徴的な動作を、図12のタイミングチャートに従って説明する。
制御回路153およびハイサイドドライババッファ回路16から第1スイッチングトランジスタM1へのゲート信号PHSIDEがHiからLowとなることにより、第1スイッチングトランジスタM1がオン状態となる。このため、スイッチング出力LXは、入力電圧VINと等しい電位となる。すると、インダクタL1に流れるインダクタ電流ILは、“(VIN−VOUT)/L”の傾きでゼロから上昇する。
このとき、オン時間判定回路19は、ゲート信号PHSIDEがHiからLowとなった時点から、第1スイッチングトランジスタM1がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間判定回路19は、カウントを開始しているオン時間が判定時間T1よりも大きくなると判定出力TIMEOUTをLowからHiとする。
その後、第1スイッチングトランジスタM1をオン状態としてからの時間がオフ時間閾値に達したことにより、制御回路153は、ハイサイドドライババッファ回路16との協働によりゲート信号PHSIDEをLowからHiとして、第1スイッチングトランジスタM1をオフ状態とする。そのオフ時間閾値は、判定時間T1よりも長い時間に設定されていることから、オン時間判定回路19によるオン時間が判定時間T1よりも長いか否かの判断に影響を及ぼすことはなく、判定出力TIMEOUTが上述したようにHiとされる。そのとき、制御回路153は、ローサイドドライババッファ回路17との協働により第2スイッチングトランジスタM2へのゲート信号NLSIDEをLowからHiとする。このため、第2スイッチングトランジスタM2がオン状態となり、スイッチング出力LXがGND(グランドレベル)程度まで下がる。これに加えて、制御回路153は、第1スイッチングトランジスタM1をオフ状態とするとき、オン時間判定回路19からの判定出力TIMEOUTがHiであることから、オフ時間設定機構としてオン時間設定回路22を選択する。
そのオン時間設定回路22は、ゲート信号NLSIDEがLowからHiとなった時点から、第2スイッチングトランジスタM2がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間設定回路22は、そのカウントがオン設定時間T2となると設定出力FULLTIMEを制御回路153へと出力する。すると、制御回路153は、オン時間設定回路22から設定出力FULLTIMEが入力されたので、ローサイドドライババッファ回路17と協働して第2スイッチングトランジスタM2へのゲート信号NLSIDEをHiからLowとする。これにより、第2スイッチングトランジスタM2は、オフ状態となる。このとき、オン設定時間T2が上記したように設定されていることから、インダクタ電流ILはゼロには達していない。その後、インダクタ電流ILは、第2スイッチングトランジスタM2がオフ状態とされているので、第2スイッチングトランジスタM2の寄生ダイオードD2を通ってゼロまで減少する。このとき、第2スイッチングトランジスタM2がオフ状態であって、寄生ダイオードD2で整流されているので、第1スイッチングトランジスタM1あるいは第2スイッチングトランジスタM2がオン状態とされない限りはインダクタ電流ILがゼロのまま(所謂インダクタ電流ILの不連続モード)となる。
このように、スイッチングレギュレータ103では、オフ時間設定機構としてオン時間設定回路22を選択することにより、第2スイッチングトランジスタM2がオン状態とされてオン設定時間T2が経過したことをもって第2スイッチングトランジスタM2をオフ状態としている。これにより、スイッチングレギュレータ103では、インダクタ電流ILが逆流することを確実に防止することができる。このため、スイッチングレギュレータ103では、狙った通りのインダクタ電流ILの不連続モードが可能となるので、狙った通りに発振周波数を低下させてVFMモードを実現することができる。
このことから、本発明に係る実施例3のスイッチングレギュレータ103では、入力端子INに入力される入力電圧VINと出力端子OUTから出力される出力電圧VOUTとの差が小さい場面であっても、インダクタ電流ILが逆流することを確実に防止することができる。これは、以下のことによる。スイッチングレギュレータ103では、インダクタL1に流れるインダクタ電流ILは、第1スイッチングトランジスタM1がオン状態とされた時点から、“(VIN−VOUT)/L”の傾きでゼロから上昇する。このため、インダクタ電流ILは、入力電圧VINと出力電圧VOUTとの差が小さい場面では、当該差が大きい場合と比較して、上昇の速度が緩やかとなり、上述したオフ電流閾値となるまでにかなりの時間を要することとなる。そこで、スイッチングレギュレータ103では、第1スイッチングトランジスタM1が判定時間T1よりも長い間オン状態とされた場合には、オフ時間設定機構としてオン時間設定回路22を選択する。すなわち、スイッチングレギュレータ103では、第1スイッチングトランジスタM1が判定時間T1よりも長い間オン状態とされた場合には、第2スイッチングトランジスタM2をオン設定時間T2だけオン状態とした後にオフ状態とする。これにより、スイッチングレギュレータ103では、インダクタ電流ILがインダクタ電流検出値IL2に到達していない場面において、第2スイッチングトランジスタM2をオン設定時間T2だけオン状態とした後に当該第2スイッチングトランジスタM2をオフ状態とすることでインダクタ電流ILの逆流を防止する。このため、スイッチングレギュレータ103では、入力電圧VINと出力電圧VOUTとの差が小さい場面で第1スイッチングトランジスタM1をオフ状態とした場合であっても、インダクタ電流ILが逆流する前に第2スイッチングトランジスタM2をオフ状態とすることができ、インダクタ電流ILが逆流することを確実に防止することができる。
また、スイッチングレギュレータ103では、インダクタ電流ILがインダクタ電流検出値IL2に到達していない場面において、第2スイッチングトランジスタM2をオン設定時間T2だけオン状態とした後に当該第2スイッチングトランジスタM2をオフ状態とする。そのオン設定時間T2は、インダクタ電流ILの逆流を防止しつつ、最も長い間第2スイッチングトランジスタM2をオン状態とすることを可能とすべく設定している。このため、スイッチングレギュレータ103では、入力電圧VINと出力電圧VOUTとの差が小さい場面であっても、インダクタ電流ILの逆流を防止しつつ、可能な限り第2スイッチングトランジスタM2をオン状態とすることができる。ここで、寄生ダイオードD2によるインダクタ電流ILの整流の損失よりも、第2スイッチングトランジスタM2のオン状態における抵抗によるインダクタ電流ILの整流の損失の方が小さい。このことから、スイッチングレギュレータ103では、入力電圧VINと出力電圧VOUTとの差が小さい場面における効率をより向上させることができ、全体としての効率をより向上させることができる。
さらに、スイッチングレギュレータ103では、インダクタ電流ILの逆流を確実に防止することができることから、発振周波数を狙ったように低下させることができ、VFMモードを実現することができる。このため、スイッチングレギュレータ103では、軽負荷時の効率を向上させることができる。
スイッチングレギュレータ103では、第1スイッチングトランジスタM1のオン状態が判定時間T1よりも短い場合には、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ18を選択する。すなわち、スイッチングレギュレータ103では、第1スイッチングトランジスタM1が判定時間T1よりも短い間だけオン状態とされた場合には、オン状態とした第2スイッチングトランジスタM2を、インダクタ電流ILがインダクタ電流検出値IL2まで減少したことをもってオフ状態とする。ここで、スイッチングレギュレータ103では、第1スイッチングトランジスタM1のオン状態が判定時間T1となる前にオフ状態としたことは、インダクタ電流ILがオフ電流閾値となったことを意味している。このため、スイッチングレギュレータ103では、第2スイッチングトランジスタM2がオン状態とされた時点で、インダクタ電流ILをインダクタ電流検出値IL2よりも大きくすることができる。このことから、スイッチングレギュレータ103では、インダクタ電流逆流検出コンパレータ18により第2スイッチングトランジスタM2をオフ状態とする動作であっても、インダクタ電流ILの逆流を防止することができる。よって、スイッチングレギュレータ103では、オン状態の第2スイッチングトランジスタM2を介してインダクタ電流ILを流すことができるとともに、インダクタ電流ILが第2スイッチングトランジスタM2を経て逆流することを防止することができる。このため、スイッチングレギュレータ103では、全体としての効率を向上させることができる。これは、寄生ダイオードD2によるインダクタ電流ILの整流の損失よりも、第2スイッチングトランジスタM2のオン状態における抵抗によるインダクタ電流ILの整流の損失の方が小さいことによる。
スイッチングレギュレータ103では、ハイサイドドライババッファ回路16および第1スイッチングトランジスタM1の間と制御回路153とを架け渡すように動作監視機構としてのオン時間判定回路19を接続するとともにオン時間設定回路22を設けるだけでよいので、簡易な構成とすることができ、コストの削減を図ることができる。
スイッチングレギュレータ103では、動作監視機構としてのオン時間判定回路19からの出力結果(実施例3では判定出力TIMEOUT)に応じて、制御回路153が第2スイッチングトランジスタM2をオフ状態とするオフ時間設定機構を選択する。これにより、スイッチングレギュレータ103では、オン状態とした第2スイッチングトランジスタM2をオフ状態とするタイミングを変更する。すなわち、スイッチングレギュレータ103では、オン時間判定回路19(動作監視機構)からの監視結果に基づいて、第2スイッチングトランジスタM2におけるスイッチング動作を変更する。このため、スイッチングレギュレータ103では、オン時間判定回路19およびオン時間設定回路22を設けるとともに制御回路153の設定を変更するのみであるので、簡易な構成とすることができ、コストの削減を図ることができる。
スイッチングレギュレータ103では、オン時間判定回路19において予め判定時間T1を設定するとともに、オン時間設定回路22において予めオン設定時間T2を設定するだけで良いので、他の構成部品における各種の設定値に柔軟に対応しつつインダクタ電流ILの逆流を確実に防止することができる。このことは、スイッチングレギュレータ103における設計の自由度を高めることに大きく貢献することができるとともに、設計を容易なものとすることができ設計の効率化に大きく貢献することができる。
したがって、本発明に係る実施例3のスイッチングレギュレータ103では、入力電圧VINや出力電圧VOUTの条件に関わらず、インダクタL1に逆電流が生じることを防止することができ、軽負荷時の効率を向上させることができる。
次に、本発明の実施例4に係るスイッチングレギュレータ104について、図13から図15を用いて説明する。この実施例4のスイッチングレギュレータ104は、実施例2のスイッチングレギュレータ102において、さらに実施例3のスイッチングレギュレータ103と同様のオン時間設定回路22を設けた例である。この実施例4のスイッチングレギュレータ104は、基本的な構成は上記した実施例2のスイッチングレギュレータ102と同様であることから、等しい構成の個所には同じ符号を付し、その詳細な説明は省略する。また、このスイッチングレギュレータ104のオン時間設定回路22は、実施例3と同様であることから、同じ符号を付して詳細な説明は省略する。図13は、スイッチングレギュレータ104の構成を説明するための図1と同様の説明図である。図14は、入力電圧VINと出力電圧VOUTとの差があまり小さくない場面におけるスイッチングレギュレータ104での各信号の変化(波形)を示すタイミングチャートである。図15は、入力電圧VINと出力電圧VOUTとの差が小さい場面におけるスイッチングレギュレータ104での各信号の変化(波形)を示すタイミングチャートである。
実施例4のスイッチングレギュレータ104では、インダクタ電流判定コンパレータ21に加えてオン時間設定回路22を設けている。そのオン時間設定回路22は、第2スイッチングトランジスタM2のオン時間を設定すべく制御回路154に接続されている。オン時間設定回路22は、第2スイッチングトランジスタM2がオン状態とされてから経過した時間を監視し、予め設定されたオン設定時間T2(図15参照)となると、オン設定時間T2に達した旨を示す設定出力FULLTIMEを生成して制御回路154へと出力する。その設定出力FULLTIMEにより示されるオン設定時間T2は、実施例4では、実施例3と同様に“[[(VIN−VOUT)/VIN]/fs]×A”としている。
スイッチングレギュレータ104では、オン時間設定回路22を設けたことに伴って、制御回路154における動作が変更されている。この制御回路154では、実施例2の制御回路152とは、ローサイドドライババッファ回路17との協働によるゲート信号NLSIDEの生成の動作が異なるものとされている。
すなわち、制御回路154は、第1スイッチングトランジスタM1へのゲート信号PHSIDEをLowからHiとすると、インダクタ電流判定コンパレータ21からのインダクタ電流判定信号ILOUTに拘わらず、ローサイドドライババッファ回路17と協働してゲート信号NLSIDEをLowからHiとする。これにより、第2スイッチングトランジスタM2は、オン状態となり、ソース−ドレイン間が導通状態となる。
そして、制御回路154は、第1スイッチングトランジスタM1へのゲート信号PHSIDEをLowからHiとした際のインダクタ電流判定コンパレータ21からのインダクタ電流判定信号ILOUTに基づいて、オフ時間設定機構を選択する。そのオフ時間設定機構は、第2スイッチングトランジスタM2をオフ状態とするタイミングを決定するものであり、実施例4では、インダクタ電流逆流検出コンパレータ18およびオン時間設定回路22となる。この制御回路154は、実施例4では、ゲート信号PHSIDEをLowからHiとした際に、インダクタ電流判定信号ILOUTがHiであると、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ18を選択する。また、制御回路154は、実施例4では、ゲート信号PHSIDEをLowからHiとした際に、インダクタ電流判定信号ILOUTがLowであると、オフ時間設定機構としてオン時間設定回路22を選択する。
詳細には、制御回路154は、ゲート信号PHSIDEをLowからHiとした際に、インダクタ電流判定信号ILOUTがHiであると、インダクタ電流逆流検出コンパレータ18からのインダクタ電流逆流検出コンパレータ信号IREVDETに基づきゲート信号PHSIDEを生成する。このため、制御回路154は、インダクタ電流逆流検出コンパレータ信号IREVDETがLowからHiとされると、ローサイドドライババッファ回路17と協働して、一定の遅延時間の後にゲート信号PHSIDEをLowからHiとする。これにより、第2スイッチングトランジスタM2は、オフ状態となり、ソース−ドレイン間が遮断状態となる。このことから、制御回路154は、インダクタ電流判定信号ILOUTがHiであると、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ18を選択したこととなる。
また、制御回路154は、ゲート信号PHSIDEをLowからHiとした際に、インダクタ電流判定信号ILOUTがLowであると、オン時間設定回路22からの設定出力FULLTIMEに基づきゲート信号PHSIDEを生成する。このため、制御回路154は、設定出力FULLTIMEが入力されると、ローサイドドライババッファ回路17と協働してゲート信号PHSIDEをLowからHiとする。これにより、第2スイッチングトランジスタM2は、オフ状態となり、ソース−ドレイン間が遮断状態となる。このことから、制御回路154は、インダクタ電流判定信号ILOUTがLowであると、オフ時間設定機構としてオン時間設定回路22を選択したこととなる。
次に、図13に示す実施例4のスイッチングレギュレータ104における特徴的な動作を、各信号の変化(波形)を示すタイミングチャートである図14および図15を用いて説明する。なお、この図14および図15では、図2および図3と同様に、理解容易のために制御回路154よりも上流における各信号の変化(波形)を省略して示している。
制御回路154およびハイサイドドライババッファ回路16から第1スイッチングトランジスタM1へのゲート信号PHSIDEがHiからLowとなることにより、第1スイッチングトランジスタM1がオン状態となる。このため、スイッチング出力LXは、入力電圧VINと等しい電位となる。すると、インダクタL1に流れるインダクタ電流ILは、“(VIN−VOUT)/L”の傾きでゼロから上昇する。
この第1スイッチングトランジスタM1がオン状態であるとき、インダクタ電流判定コンパレータ21は、インダクタL1に流れるインダクタ電流ILがインダクタ電流判定値IL1に達したか否かを監視している。そして、インダクタ電流判定コンパレータ21は、達しない間はインダクタ電流判定信号ILOUTをLowのままとし、達するとインダクタ電流判定信号ILOUTをLowからHiとする。この図14に示す例では、インダクタ電流ILがインダクタ電流判定値IL1に達したので、インダクタ電流判定コンパレータ21は、その達した時点から一定の遅延時間の後にインダクタ電流判定信号ILOUTをLowからHiとする。
その後、第1スイッチングトランジスタM1をオン状態としてからの時間がオフ時間閾値に達したので、制御回路154は、ハイサイドドライババッファ回路16との協働によりゲート信号PHSIDEをLowからHiとする。これにより、第1スイッチングトランジスタM1がオフ状態となる。このとき、制御回路154は、ローサイドドライババッファ回路17との協働により第2スイッチングトランジスタM2へのゲート信号NLSIDEをLowからHiとする。このため、第2スイッチングトランジスタM2がオン状態となり、スイッチング出力LXがGND(グランドレベル)程度まで下がる。これに加えて、制御回路154は、第1スイッチングトランジスタM1をオフ状態とするとき、インダクタ電流判定コンパレータ21からのインダクタ電流判定信号ILOUTがHiであることから、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ18を選択する。
すると、インダクタL1に流れるインダクタ電流ILは、“−VOUT/L”の傾きで減少する。そして、インダクタ電流ILがインダクタ電流検出値IL2まで減少すると、インダクタ電流逆流検出コンパレータ18は、制御回路154に出力するインダクタ電流逆流検出コンパレータ信号IREVDETを、一定の遅延時間の後にLowからHiとする。すると、制御回路154は、ローサイドドライババッファ回路17との協働により一定の遅延時間の後に第2スイッチングトランジスタM2へのゲート信号NLSIDEをHiからLowとして、第2スイッチングトランジスタM2をオフ状態とする。その後、インダクタ電流ILは、第2スイッチングトランジスタM2がオフ状態とされているので、第2スイッチングトランジスタM2の寄生ダイオードD2を通ってゼロまで減少する。このとき、第2スイッチングトランジスタM2がオフ状態であって、寄生ダイオードD2で整流されているので、第1スイッチングトランジスタM1あるいは第2スイッチングトランジスタM2がオン状態とされない限りはインダクタ電流ILがゼロのまま(所謂インダクタ電流ILの不連続モード)となる。
このように、スイッチングレギュレータ104では、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ18を選択することにより、インダクタ電流ILがインダクタ電流検出値IL2まで減少したことをもってインダクタ電流ILの逆流の兆候を検出する。そして、スイッチングレギュレータ104では、その検出に伴って第2スイッチングトランジスタM2をオフ状態としている。これにより、スイッチングレギュレータ104では、インダクタ電流ILの不連続モードが可能となるので、発振周波数を低下させることができ、VFMモードを実現することができる。
次に、図13に示すスイッチングレギュレータ104における特徴的な動作を、図15のタイミングチャートに従って説明する。
制御回路154およびハイサイドドライババッファ回路16から第1スイッチングトランジスタM1へのゲート信号PHSIDEがHiからLowとなることにより、第1スイッチングトランジスタM1がオン状態となる。このため、スイッチング出力LXは、入力電圧VINと等しい電位となる。すると、インダクタL1に流れるインダクタ電流ILは、“(VIN−VOUT)/L”の傾きでゼロから上昇する。
この第1スイッチングトランジスタM1がオン状態であるとき、インダクタ電流判定コンパレータ21は、インダクタL1に流れるインダクタ電流ILがインダクタ電流判定値IL1に達したか否かを監視している。そして、インダクタ電流判定コンパレータ21は、達しない間はインダクタ電流判定信号ILOUTをLowのままとし、達するとインダクタ電流判定信号ILOUTをLowからHiとする。この図15に示す例では、インダクタ電流ILがインダクタ電流判定値IL1に達していないので、インダクタ電流判定コンパレータ21は、インダクタ電流判定信号ILOUTをLowのままとする。
その後、第1スイッチングトランジスタM1をオン状態としてからの時間がオフ時間閾値に達したことにより、制御回路154は、ハイサイドドライババッファ回路16との協働によりゲート信号PHSIDEをLowからHiとして、第1スイッチングトランジスタM1をオフ状態とする。このとき、制御回路154は、ローサイドドライババッファ回路17との協働により第2スイッチングトランジスタM2へのゲート信号NLSIDEをLowからHiとする。このため、第2スイッチングトランジスタM2がオン状態となり、スイッチング出力LXがGND(グランドレベル)程度まで下がる。これに加えて、制御回路154は、第1スイッチングトランジスタM1をオフ状態とするとき、インダクタ電流判定コンパレータ21からのインダクタ電流判定信号ILOUTがLowであることから、オフ時間設定機構としてオン時間設定回路22を選択する。
そのオン時間設定回路22は、ゲート信号NLSIDEがLowからHiとなった時点から、第2スイッチングトランジスタM2がオン状態とされてから経過した時間となるオン時間のカウントを開始する。そして、オン時間設定回路22は、そのカウントがオン設定時間T2となると設定出力FULLTIMEを制御回路154へと出力する。すると、制御回路154は、オン時間設定回路22から設定出力FULLTIMEが入力されたので、ローサイドドライババッファ回路17と協働して第2スイッチングトランジスタM2へのゲート信号NLSIDEをHiからLowとする。これにより、第2スイッチングトランジスタM2は、オフ状態となる。このとき、オン設定時間T2が上記したように設定されていることから、インダクタ電流ILはゼロには達していない。その後、インダクタ電流ILは、第2スイッチングトランジスタM2がオフ状態とされているので、第2スイッチングトランジスタM2の寄生ダイオードD2を通ってゼロまで減少する。このとき、第2スイッチングトランジスタM2がオフ状態であって、寄生ダイオードD2で整流されているので、第1スイッチングトランジスタM1あるいは第2スイッチングトランジスタM2がオン状態とされない限りはインダクタ電流ILがゼロのまま(所謂インダクタ電流ILの不連続モード)となる。
このように、スイッチングレギュレータ104では、オフ時間設定機構としてオン時間設定回路22を選択することにより、第2スイッチングトランジスタM2がオン状態とされてオン設定時間T2が経過したことをもって第2スイッチングトランジスタM2をオフ状態としている。これにより、スイッチングレギュレータ104では、インダクタ電流ILが逆流することを確実に防止することができる。このため、スイッチングレギュレータ104では、狙った通りのインダクタ電流ILの不連続モードが可能となるので、狙った通りに発振周波数を低下させてVFMモードを実現することができる。
このことから、本発明に係る実施例4のスイッチングレギュレータ104では、入力端子INに入力される入力電圧VINと出力端子OUTから出力される出力電圧VOUTとの差が小さい場面であっても、インダクタ電流ILが逆流することを確実に防止することができる。これは、以下のことによる。スイッチングレギュレータ104では、第1スイッチングトランジスタM1がオン状態とされると、インダクタ電流判定コンパレータ21によりインダクタ電流ILがインダクタ電流判定値IL1に達したか否かを判断している。そのインダクタ電流判定値IL1は、インダクタ電流判定コンパレータ21における一定の遅延時間を考慮しつつ、第2スイッチングトランジスタM2がオン状態とされた時点でインダクタ電流ILがインダクタ電流検出値IL2よりも大きくなるように設定されている。このため、インダクタ電流ILがインダクタ電流判定値IL1に達していない場合、第2スイッチングトランジスタM2がオン状態とされた時点で、インダクタ電流ILがインダクタ電流検出値IL2よりも小さくなる。そこで、スイッチングレギュレータ104では、インダクタ電流ILがインダクタ電流判定値IL1に達していない場合には、オフ時間設定機構としてオン時間設定回路22を選択する。すなわち、スイッチングレギュレータ104では、インダクタ電流ILがインダクタ電流判定値IL1に達していない場合には、第2スイッチングトランジスタM2をオン設定時間T2だけオン状態とした後にオフ状態とする。これにより、スイッチングレギュレータ104では、インダクタ電流ILがインダクタ電流検出値IL2に到達していない場面において、第2スイッチングトランジスタM2をオン設定時間T2だけオン状態とした後に当該第2スイッチングトランジスタM2をオフ状態とすることでインダクタ電流ILの逆流を防止する。このため、スイッチングレギュレータ104では、入力電圧VINと出力電圧VOUTとの差が小さい場面で第1スイッチングトランジスタM1をオフ状態とした場合であっても、インダクタ電流ILが逆流する前に第2スイッチングトランジスタM2をオフ状態とすることができ、インダクタ電流ILが逆流することを確実に防止することができる。
また、スイッチングレギュレータ104では、インダクタ電流ILがインダクタ電流検出値IL2に到達していない場面において、第2スイッチングトランジスタM2をオン設定時間T2だけオン状態とした後に当該第2スイッチングトランジスタM2をオフ状態とする。そのオン設定時間T2は、インダクタ電流ILの逆流を防止しつつ、最も長い間第2スイッチングトランジスタM2をオン状態とすることを可能とすべく設定している。このため、スイッチングレギュレータ104では、入力電圧VINと出力電圧VOUTとの差が小さい場面であっても、インダクタ電流ILの逆流を防止しつつ、可能な限り第2スイッチングトランジスタM2をオン状態とすることができる。ここで、寄生ダイオードD2によるインダクタ電流ILの整流の損失よりも、第2スイッチングトランジスタM2のオン状態における抵抗によるインダクタ電流ILの整流の損失の方が小さい。このことから、スイッチングレギュレータ104では、入力電圧VINと出力電圧VOUTとの差が小さい場面における効率をより向上させることができ、全体としての効率をより向上させることができる。
さらに、スイッチングレギュレータ104では、インダクタ電流ILの逆流を確実に防止することができることから、発振周波数を狙ったように低下させることができ、VFMモードを実現することができる。このため、スイッチングレギュレータ104では、軽負荷時の効率を向上させることができる。
スイッチングレギュレータ104では、インダクタ電流ILがインダクタ電流判定値IL1に達した場合には、オフ時間設定機構としてインダクタ電流逆流検出コンパレータ18を選択する。すなわち、スイッチングレギュレータ104では、インダクタ電流ILがインダクタ電流判定値IL1に達した場合には、オン状態とした第2スイッチングトランジスタM2を、インダクタ電流ILがインダクタ電流検出値IL2まで減少したことをもってオフ状態とする。そのインダクタ電流判定値IL1は、インダクタ電流判定コンパレータ21における一定の遅延時間を考慮しつつ、第2スイッチングトランジスタM2がオン状態とされた時点でインダクタ電流ILがインダクタ電流検出値IL2よりも大きくなるように設定されている。このため、インダクタ電流ILがインダクタ電流判定値IL1に達した場合、第2スイッチングトランジスタM2がオン状態とされた時点で、インダクタ電流ILをインダクタ電流検出値IL2よりも大きくすることができる。このことから、スイッチングレギュレータ104では、インダクタ電流逆流検出コンパレータ18により第2スイッチングトランジスタM2をオフ状態とする動作であっても、インダクタ電流ILの逆流を防止することができる。よって、スイッチングレギュレータ104では、オン状態の第2スイッチングトランジスタM2を介してインダクタ電流ILを流すことができるとともに、インダクタ電流ILが第2スイッチングトランジスタM2を経て逆流することを防止することができる。このため、スイッチングレギュレータ104では、全体としての効率を向上させることができる。これは、寄生ダイオードD2によるインダクタ電流ILの整流の損失よりも、第2スイッチングトランジスタM2のオン状態における抵抗によるインダクタ電流ILの整流の損失の方が小さいことによる。
スイッチングレギュレータ104では、入力端子INと第1スイッチングトランジスタM1との間と、スイッチング出力LXと、制御回路154と、を架け渡すように動作監視機構としてのインダクタ電流判定コンパレータ21を接続するとともにオン時間設定回路22を設けるだけでよいので、簡易な構成とすることができ、コストの削減を図ることができる。
スイッチングレギュレータ104では、動作監視機構としてのインダクタ電流判定コンパレータ21からの出力結果(実施例4ではインダクタ電流判定信号ILOUT)に応じて、制御回路154が第2スイッチングトランジスタM2をオフ状態とするオフ時間設定機構を選択する。これにより、スイッチングレギュレータ104では、オン状態とした第2スイッチングトランジスタM2をオフ状態とするタイミングを変更する。すなわち、スイッチングレギュレータ104では、インダクタ電流判定コンパレータ21(動作監視機構)からの監視結果に基づいて、第2スイッチングトランジスタM2におけるスイッチング動作を変更する。このため、スイッチングレギュレータ104では、インダクタ電流判定コンパレータ21およびオン時間設定回路22を設けるとともに制御回路154の設定を変更するのみであるので、簡易な構成とすることができ、コストの削減を図ることができる。
スイッチングレギュレータ104では、インダクタ電流判定コンパレータ21を設ける際に予めインダクタ電流判定値IL1を設定するとともに、オン時間設定回路22において予めオン設定時間T2を設定するだけで良いので、他の構成部品における各種の設定値に柔軟に対応しつつインダクタ電流ILの逆流を確実に防止することができる。このことは、スイッチングレギュレータ104における設計の自由度を高めることに大きく貢献することができるとともに、設計を容易なものとすることができ設計の効率化に大きく貢献することができる。
したがって、本発明に係る実施例4のスイッチングレギュレータ104では、入力電圧VINや出力電圧VOUTの条件に関わらず、インダクタL1に逆電流が生じることを防止することができ、軽負荷時の効率を向上させることができる。
なお、上記した各実施例では、本発明に係るスイッチングレギュレータの一例としてのスイッチングレギュレータ10、102、103、104について説明したが、入力された電圧を、対を為す第1スイッチング素子および第2スイッチング素子をスイッチングすることにより所定の定電圧に変換して、出力するスイッチングレギュレータであって、前記第1スイッチング素子における動作状態を監視する動作監視機構を備え、前記動作監視機構による監視結果に基づいて前記第2スイッチング素子におけるスイッチング動作を変更するスイッチングレギュレータであればよく、上記した各実施例に限定されるものではない。
また、上記した各実施例では、第1スイッチング素子を第1スイッチングトランジスタM1(寄生ダイオードD1を含む)で構成し、第2スイッチング素子を第2スイッチングトランジスタM2(寄生ダイオードD2を含む)で構成して、両スイッチング素子で対を為すものとしていた。しかしながら、少なくともスイッチング動作が可能な電子部品(素子)と整流が可能な電子部品(整流素子)とを含んで2つのスイッチング素子を構成し、両スイッチング素子で対を為すものとするものであれば、他の構成であってもよく、上記した各実施例の構成に限定されるものではない。その他の構成としては、例えば、第1スイッチングトランジスタM1(第2スイッチングトランジスタM2)と並列してダイオード等の整流素子を設けてスイッチング素子を構成することや、電界効果トランジスタに替えてバイポーラトランジスタを用いてスイッチング素子を構成することや、スイッチング動作が可能な電子部品(素子)や整流が可能な電子部品(整流素子)の個数を変更して直列もしくは並列に適宜接続してスイッチング素子を構成すること等があげられる。
さらに、上記した各実施例では、第1スイッチング素子(第1スイッチングトランジスタM1)が、ゲート信号PHSIDEがLowとなるとON状態となりHiとなるとOFF状態となるものとされていた。しかしながら、第1スイッチング素子(第1スイッチングトランジスタM1)は、HiとなるとON状態となりLowとなるとOFF状態となるものであってもよく、上記した各実施例に限定されるものではない。
上記した各実施例では、第2スイッチング素子(第2スイッチングトランジスタM2)が、ゲート信号NLSIDEがHiとなるとON状態となりLowとなるとOFF状態となるものとされていた。しかしながら、第2スイッチング素子(第2スイッチングトランジスタM2)は、LowとなるとON状態となりHiとなるとOFF状態となるものであってもよく、上記した各実施例に限定されるものではない。
上記した実施例1から実施例4では、動作監視機構としてオン時間判定回路19またはインダクタ電流判定コンパレータ21を設けていた。しかしながら、動作監視機構は、インダクタ電流逆流検出コンパレータ18による第2スイッチングトランジスタM2をオフ状態とする動作ではインダクタ電流ILが逆流してしまう兆候を検出すべく第1スイッチングトランジスタM1の動作状態を監視するものであればよい。このため、動作監視機構は、上記した実施例1から実施例4に限定されるものではない。
上記した実施例1および実施例3では、動作監視機構としてのオン時間判定回路19が、ゲート信号PHSIDEがHiからLowとされた時点からカウントを開始したオン時間が判定時間T1よりも大きくなると判定出力TIMEOUTをLowからHiとしていた。しかしながら、動作監視機構としてのオン時間判定回路19は、上記オン時間が判定時間T1よりも大きくなると判定出力TIMEOUTをHiからLowとするものであってもよく、上記した実施例1および実施例3に限定されるものではない。
上記した実施例2および実施例4では、動作監視機構としてのインダクタ電流判定コンパレータ21が、インダクタ電流ILがインダクタ電流判定値IL1に達するとインダクタ電流判定信号ILOUTをLowからHiとしていた。しかしながら、動作監視機構としてのインダクタ電流判定コンパレータ21は、インダクタ電流ILがインダクタ電流判定値IL1に達するとインダクタ電流判定信号ILOUTをHiからLowとするものであってもよく、上記した実施例2および実施例4に限定されるものではない。
上記した実施例3および実施例4では、第2スイッチングトランジスタM2をオフ状態とするタイミングを決定するオフ時間設定機構としてインダクタ電流逆流検出コンパレータ18およびオン時間設定回路22を設けていた。しかしながら、オフ時間設定機構は、動作監視機構による第1スイッチングトランジスタM1の動作状態の監視結果に基づいて第2スイッチングトランジスタM2におけるスイッチング動作の変更を可能とすべく複数設けられていればよい。このため、オフ時間設定機構は、上記した実施例3および実施例4に限定されるものではない。
上記した実施例3および実施例4では、オン時間設定回路22におけるオン設定時間T2を“[[(VIN−VOUT)/VIN]/fs]×A”としていた。しかしながら、オン設定時間T2は、インダクタ電流ILが逆流しない時間とするものであればよく、上記した実施例3および実施例4に限定されるものではない。
以上、本発明のスイッチングレギュレータを各実施例に基づき説明してきたが、具体的な構成については各実施例に限られるものではなく、本発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。