JP5428713B2 - Dc−dcコンバータ、及びその制御方法 - Google Patents
Dc−dcコンバータ、及びその制御方法 Download PDFInfo
- Publication number
- JP5428713B2 JP5428713B2 JP2009227259A JP2009227259A JP5428713B2 JP 5428713 B2 JP5428713 B2 JP 5428713B2 JP 2009227259 A JP2009227259 A JP 2009227259A JP 2009227259 A JP2009227259 A JP 2009227259A JP 5428713 B2 JP5428713 B2 JP 5428713B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- switching element
- side switching
- signal
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
電子機器に電力を供給する電源装置として、非同期整流方式のダイオードをMOSFETに代えて電力損失を低減した同期整流方式の電源が採用されるようになってきている。同期整流方式の電源は特に大電流化の進んだ電子機器を低消費電力化するのに効果がある。
同期整流方式は、入力電力を出力側に送り出すときに流れる電流(整流電流)をオンオフ制御する第1のスイッチング素子と、第1のスイッチング素子がオフのときに回生電流(転流電流)を第1のスイッチング素子に対して交互にオンオフ制御して同期整流する第2のスイッチング素子を備えている。第2のスイッチング素子はダイオードよりオン抵抗の少ないMOSFETが使用される。非同期整流方式は、この第2のスイッチング素子をダイオードとしたものである。
なお、同期整流方式の電源回路を開示したものとして、特開2004−88820号公報(特許文献1)を挙げることができる(以下、従来技術1という)。
従来技術1に開示された電源回路は、同期整流型スイッチングレギュレータにおいて、同期整流と非同期整流のいずれでも動作が可能に構成されており、損失(特に軽負荷時)を低減するために、同期整流方式か非同期整流方式かを選択することができる。すなわち、軽い負荷の場合には、同期整流方式としてローサイドスイッチング素子をオン/オフ駆動すると、その駆動電力により、かえって効率低下を招くことになるので、従来技術1では、重負荷でハイサイドスイッチング素子のデューティ比が大きいときは同期整流方式、軽負荷でハイサイドスイッチング素子のデューティ比が小さいときは非同期整流方式に切換え、損失を軽減できるようにしている。
例えば、周波数可変機能を有するDC−DCコンバータにおいて、閾値を或るOFFデューティ(例えば20%)に固定した場合を考えると、周波数が200kHzでは1μsのOFF時間以上で非同期整流動作に入るが、周波数が2MHzでは100nsのOFF時間以上で非同期整流に入ることになる。200kHzのときに最適なデューティ比の閾値に設定されていたとすれば、2MHzではOFF時間が短くなり、ゲート駆動回路のドライブ損失により、効率が逆に悪化する虞がある。なお、周波数可変機能は、負荷状態により過渡的に制御周波数を変調する機能や、制御回路の外付部品により任意の制御周波数を設定する機能などを含む。
また、本発明のDC−DCコンバータは、前記ハイサイドスイッチング素子に流れる電流の値を検出する電流検出手段を備え、前記制御切替手段が、前記オフ期間検出手段で検出された前記オフ期間の絶対値と前記電流検出手段で検出された電流の値に基づいて同期整流と非同期整流の切り替えを行うことを特徴とする。
また、本発明のDC−DCコンバータは、前記制御切替手段が、前記オフ期間検出手段で検出された前記オフ期間内において、前記電流検出手段で検出された前記ハイサイドスイッチング素子に流れる電流の値が、検出された前記オフ期間の絶対値に対応する値を超えるとき同期整流に切り替え、検出された前記オフ期間の絶対値に対応する値を超えないとき非同期整流に切り替えることを特徴とする。
また、本発明のDC−DCコンバータは、前記オフ期間検出手段が、前記ハイサイドスイッチング素子の前記オフ期間の開始点または前記ローサイドスイッチング素子のオン期間の開始点で初期充電されたコンデンサの電荷を前記ハイサイドスイッチング素子の前記オフ期間または前記ローサイドスイッチング素子の前記オン期間において定電流で放電し、前記ローサイドスイッチング素子の前記オフ期間の終了点または前記ローサイドスイッチング素子の前記オン期間の終了点で放電を停止し、前記ハイサイドスイッチング素子の前記オン期間または前記ローサイドスイッチング素子の前記オフ期間で保持し、該保持された前記コンデンサの電圧を前記オフ期間の絶対値に対応する値として求めることを特徴とする。
また、本発明のDC−DCコンバータは、前記オフ期間検出手段が、前記ハイサイドスイッチング素子の前記オフ期間の開始点または前記ローサイドスイッチング素子のオン期間の開始点で初期値にリセットされたカウンタの出力値を、前記ハイサイドスイッチング素子の前記オフ期間または前記ローサイドスイッチング素子の前記オン期間においてカウントダウンし、前記ローサイドスイッチング素子の前記オフ期間の終了点または前記ローサイドスイッチング素子の前記オン期間の終了点でカウントダウンを停止し、前記ハイサイドスイッチング素子の前記オン期間または前記ローサイドスイッチング素子の前記オフ期間で保持し、該保持されたカウンタの出力をD−A変換した電圧値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値に対応する値として求めることを特徴とする。
また、本発明のDC−DCコンバータは、周波数可変機能を有することを特徴とする。
また、本発明のDC−DCコンバータは、スイッチング素子をオンオフ駆動し、直流入力電圧を所望の直流電圧に変換して出力するDC−DCコンバータにおいて、前記直流入力電圧に接続されるハイサイドスイッチング素子と、前記ハイサイドスイッチング素子がオフのときに出力側から戻る戻り電流を前記ハイサイドスイッチング素子に対して交互にオンオフ制御して同期整流するローサイドスイッチング素子と、前記ローサイドスイッチング素子に並列接続されたダイオードと、前記ハイサイドスイッチング素子に流れる電流の値Ioを検出する電流検出手段と、前記ハイサイドスイッチング素子のオフ期間の絶対値Toffを検出するオフ期間検出手段、前記ローサイドスイッチング素子のオン期間の絶対値Tlsonを検出するオン期間検出手段、または前記絶対値Tlsonから前記絶対値Toffのデッドタイムの誤差を含む値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値Toff若しくは前記ローサイドスイッチング素子の前記オン期間の絶対値Tlsonとして検出するオフ期間検出手段と、ローサイドスイッチング素子のオン抵抗をRon、前記ローサイドスイッチング素子のゲート電圧をVg、ゲート電圧Vgとローサイドスイッチング素子のゲート容量Cgの積をQg、前記ダイオードの順電圧降下をVFとして、前記ハイサイドスイッチング素子の前記オフ期間の絶対値Toffまたはローサイドスイッチング素子の前記オン期間の絶対値Tlson、及び前記電流の値Io、スイッチング周期Tに基づき、
(Ron×Io2×Toff/T)+(Vg×Qg/T)−(VF×Io×Toff/T)>0
または、
(Ron×Io2×Tlson/T)+(Vg×Qg/T)−(VF×Io×Tlson/T)>0
の関係が成立するかを演算して判定し、成立したときに非同期整流、成立しないとき同期整流とする切替信号を出力する同期/非同期切替判定手段と、を備えたことを特徴とする。
また、本発明のDC−DCコンバータの同期/非同期切替方法は、電力を出力側に送り出すときに流れる電流をオンオフ制御するハイサイドスイッチング素子と、前記ハイサイドスイッチング素子がオフのときに出力側から戻る戻り電流を前記ハイサイドスイッチング素子に対して交互にオンオフ制御して同期整流するローサイドスイッチング素子と、前記ローサイドスイッチング素子に並列接続された非同期整流用のダイオードとを備え、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子をオンオフ駆動し、所望の直流電圧に変換して出力するDC−DCコンバータの同期/非同期切替方法において、前記ハイサイドスイッチング素子のオフ期間の絶対値を検出するか、または前記ハイサイドスイッチング素子の前記オフ期間に対しデッドタイムの誤差を含む期間の絶対値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値として検出し、検出された前記オフ期間の絶対値に基づいて同期整流または非同期整流に切り替えることを特徴とする。
また、本発明のDC−DCコンバータの同期/非同期切替方法は、前記ハイサイドスイッチング素子に流れる電流の値を検出する電流検出手段を備え、検出された前記ハイサイドスイッチング素子の前記オフ期間の絶対値、または前記ハイサイドスイッチング素子の前記オフ期間に対しデッドタイムの誤差を含む期間の絶対値と、検出された前記電流値と、に基づいて同期整流と非同期整流の切り替えを行うことを特徴とする。
次に、本発明による第1の実施形態を、図1〜図3を参照して具体的に説明する。
これによりオフ時間の絶対値とこのときの負荷電流を監視し、負荷状態に応じて同期/非同期切替を行うことができる。
DC−DCコンバータ1は、高電位側の電源端子VINと低電位側のGND端子間にハイサイドスイッチング素子(NチャンネルMOSFET)HSとローサイドスイッチング素子(NチャンネルMOSFET)LSが直列接続され、これら両スイッチング素子はゲート駆動回路2からのゲート信号によりオン/オフ駆動され、出力端子Voutに直流電圧を得るようになっている。
図3には、HSON信号、LSON’信号、コンデンサC2の電圧Vc、コンパレータCP1の非反転入力端子に入力される電圧V(+)(=Isns信号の電圧)、コンパレータCP1の出力信号Vcp1、同期/非同期切替信号であるLSON信号、コンパレータCP2の出力信号Vcp2、スイッチSW1〜SW3の切替を制御する信号S1〜S3が示されている。横軸は時間を示す。
次に、本発明による第2の実施形態を、図4〜図5を参照して具体的に説明する。
本実施形態のDC−DCコンバータ1の回路構成において、第1の実施形態ではアナログ回路で構成した制御切替回路3を用いたが、本第2の実施形態ではデジタル回路で構成した制御切替回路6に置き換えた点が異なっている。その他の構成は第1の実施形態と同じであるので、本実施形態の説明は、主に制御切替回路6の構成とその動作について説明する。
図5には、HSON信号、LSON’信号、HSON信号をインバータ回路NOT2で反転したHSOFF信号、D−A変換器63の出力信号でありコンパレータCP3の反転入力端子の電圧V(−)、コンパレータCP3の非反転入力端子の電圧V(+)(=電流検出回路4から入力されたIsns信号の電圧)、コンパレータCP3の出力信号Vcp3、同期/非同期切替信号であるLSON信号が示されている。横軸は時間を示す。
期間ta〜t11、tb〜t15においてHSOFF信号がLレベルからHレベルに変化すると(時刻t11)、D−FF61の出力端子Qの信号であるLSON信号はHレベルになる。これに対し、期間t1〜t8における期間t2〜t3、t6〜t7ではLSON信号はLレベルのままである。このLSON信号は、LSON信号がHレベルのとき同期整流、LSON信号がLレベルのとき非同期整流に切り替えるための信号同期/非同期切替信号となる。すなわち、ゲート駆動回路2のアンド回路AND2の一方の端子に入力されたLSON信号がHレベルのとき、ローサイドスイッチング素子LSをオン/オフ駆動する(同期整流)。また、ゲート駆動回路2のAND1の一方の端子に入力されたLSON信号がLレベルのとき、ローサイドスイッチング素子LSは駆動が停止される(非同期整流)。
次に、本発明による第3の実施形態を、図6を参照して具体的に説明する。
ここで、同期/非同期切替判定回路71の判定ロジックについて説明する。
但し、Ronはローサイドスイッチング素子のオン抵抗、Ioは負荷電流、Toffはハイサイドスイッチング素子のオフ期間、Tはスイッチング周期、Vgはローサイドスイッチング素子のゲート電圧、Qgはゲート電圧Vgとローサイドスイッチング素子のゲート容量Cgの積、VFは非同期整流用ダイオードの順電圧降下を示している。
したがって、同期整流時にローサイドスイッチング素子に生じる「オン抵抗Ronによる電力損失Ron×Io2×Toff/T」と、「ゲート駆動回路のドライブ損失Vg×Qg/T」との和の電力損失が、非同期整流時にダイオードに生じる「順電圧降下による電力損失VF×Io×Toff/T」より大きくなるとき非同期整流に切り替え、小さくなるとき同期整流に切り替えると、電力損失を低減できることが分かる。
すなわち、次の(1)式の条件を満たしたとき非同期整流に切り替え、満たさないとき同期整流に切り替えると電力損失を低減できる。
(Ron×Io2×Toff/T)+(Vg×Qg/T)−(VF×Io×Toff/T)>0
・・・・(1)
あるいは、デッドタイムの差はあるが、ハイサイドスイッチング素子のオフ期間Toffをローサイドスイッチング素子のオン期間Tlsonに代えた次の(2)式の条件を満たしたとき非同期整流に切り替え、満たさないとき同期整流に切り替えると電力損失を低減できる。
(Ron×Io2×Tlson/T)+(Vg×Qg/T)−(VF×Io×Tlson/T)>0
・・・・(2)
例えば、スイッチング素子はNチャンネルMOSFETに限定されず、PチャンネルMOSFET、あるいはそれらを組み合わせて、CMOSとして構成したものにも適用が可能である。
また、DC−DCコンバータの回路構成も、図1の構成に限定されることはなく、例えば上記実施形態のようにハイサイドスイッチング素子に代わり、インダクタンスを利用して負荷電流を検出することも可能であり、また、トランスを使用したDC−DCコンバータにも適用が可能である。また、非同期整流に使用されるダイオードはスイッチング素子の内蔵ダイオードでなく、外付けのダイオードに対しても適用が可能である。
また、本発明はPWM制御方式、PFM制御方式など種々のパルス駆動方式に適用が可能である。
2・・・ゲート駆動回路
3、6・・・制御切替回路
4・・・電流検出回路
5・・・スイッチング制御回路
31、61・・・D−FF(Dタイプ−フリップ・フロップ)
32・・・RS−FF(RSタイプ−フリップ・フロップ)
62・・・カウンタ回路
63・・・D−A変換器(デジタル−アナログ変換器)
64・・・クロック発生器
71・・・同期/非同期切替判定回路
HS・・・ハイサイドスイッチング素子
LS・・・ローサイドスイッチング素子
HSON・・・ハイサイドスイッチング素子HSのオン・オフ制御信号
LSON’・・・ローサイドスイッチング素子LSのオン・オフ制御信号
LSON・・・同期/非同期切替信号
HSOFF・・・HSON信号の反転信号
L・・・インダクタンス
C1、C2・・・コンデンサ
VIN・・・電源電圧
GND・・・接地
DQ1・・・ローサイドスイッチング素子LSの内蔵ダイオード
Isns・・・電流検出回路4の出力信号
Vc・・・コンデンサC2の電圧
V1・・・基準電圧
V2・・・電源電圧
Vcp1・・・コンパレータCP1の出力電圧
Vcp2・・・コンパレータCP2の出力電圧
Vcp3・・・コンパレータCP3の出力電圧
Vout・・・DC−DCコンバータの出力端子
CS・・・定電流源
SW1〜SW3・・・スイッチ
S1〜S3・・・SW1〜SW3のオン・オフ制御信号
R1、R2・・・抵抗
AND1、AND2・・・アンド回路
NOR1・・・NOR回路
BUF1、BUF2・・・バッファ回路
NOT1、NOT2・・・インバータ回路
CP1、CP2、CP3・・・コンパレータ
Claims (9)
- スイッチング素子をオンオフ駆動し、直流入力電圧を所望の直流電圧に変換して出力する同期整流型DC−DCコンバータにおいて、
前記直流入力電圧に接続されるハイサイドスイッチング素子と、
前記ハイサイドスイッチング素子がオフのときに電流を前記ハイサイドスイッチング素子に対して交互にオンオフ制御して同期整流するローサイドスイッチング素子と、
前記ローサイドスイッチング素子に並列接続されたダイオードと、
前記ハイサイドスイッチング素子のオフ期間の絶対値を検出するか、または前記ハイサイドスイッチング素子の前記オフ期間に対しデッドタイムの誤差を含む期間の絶対値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値として検出するオフ期間検出手段と、
前記オフ期間検出手段で検出された前記オフ期間の絶対値に基づいて同期整流と非同期整流の切り替えを行う制御切替手段と、
を備えたことを特徴とする同期整流型DC−DCコンバータ。 - 負荷電流の値を検出する電流検出手段を備え、
前記制御切替手段は、
前記オフ期間検出手段で検出された前記オフ期間の絶対値と前記電流検出手段で検出された電流の値に基づいて同期整流と非同期整流の切り替えを行うことを特徴とする請求項1に記載の同期整流型DC−DCコンバータ。 - 前記制御切替手段は、
前記オフ期間検出手段で検出された前記オフ期間内において、前記電流検出手段で検出された前記負荷電流の値が、検出された前記オフ期間の絶対値に対応する値を超えるとき同期整流に切り替え、検出された前記オフ期間の絶対値に対応する値を超えないとき非同期整流に切り替えることを特徴とする請求項2に記載の同期整流型DC−DCコンバータ。 - 前記オフ期間検出手段は、
前記ハイサイドスイッチング素子の前記オフ期間の開始点または前記ローサイドスイッチング素子のオン期間の開始点で初期充電されたコンデンサの電荷を前記ハイサイドスイッチング素子の前記オフ期間または前記ローサイドスイッチング素子の前記オン期間において定電流で放電し、前記ローサイドスイッチング素子の前記オフ期間の終了点または前記ローサイドスイッチング素子の前記オン期間の終了点で放電を停止し、前記ハイサイドスイッチング素子の前記オン期間または前記ローサイドスイッチング素子の前記オフ期間で保持し、該保持された前記コンデンサの電圧を前記オフ期間の絶対値に対応する値として求めることを特徴とする請求項1から請求項3のいずれか一項に記載の同期整流型DC−DCコンバータ。 - 前記オフ期間検出手段は、
前記ハイサイドスイッチング素子の前記オフ期間の開始点または前記ローサイドスイッチング素子のオン期間の開始点で初期値にリセットされたカウンタの出力値を、前記ハイサイドスイッチング素子の前記オフ期間または前記ローサイドスイッチング素子の前記オン期間においてカウントダウンし、前記ローサイドスイッチング素子の前記オフ期間の終了点または前記ローサイドスイッチング素子の前記オン期間の終了点でカウントダウンを停止し、前記ハイサイドスイッチング素子の前記オン期間または前記ローサイドスイッチング素子の前記オフ期間で保持し、該保持されたカウンタの出力をD−A変換した電圧値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値に対応する値として求めることを特徴とする請求項1から請求項3のいずれか一項に記載の同期整流型DC−DCコンバータ。 - 周波数変換機能を有することを特徴とする請求項1から請求項5のいずれか一項に記載の同期整流型DC−DCコンバータ。
- スイッチング素子をオンオフ駆動し、直流入力電圧を所望の直流電圧に変換して出力するDC−DCコンバータにおいて、
前記直流入力電圧に接続されるハイサイドスイッチング素子と、
前記ハイサイドスイッチング素子がオフのときに流れる回生電流を前記ハイサイドスイッチング素子に対して交互にオンオフ制御して同期整流するローサイドスイッチング素子と、
前記ローサイドスイッチング素子に並列接続されたダイオードと、
前記ハイサイドスイッチング素子に流れる電流の値Ioを検出する電流検出手段と、
前記ハイサイドスイッチング素子のオフ期間の絶対値Toffを検出するオフ期間検出手段、前記ローサイドスイッチング素子のオン期間の絶対値Tlsonを検出するオン期間検出手段、または前記絶対値Tlsonから前記絶対値Toffのデッドタイムの誤差を含む値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値Toff若しくは前記ローサイドスイッチング素子の前記オン期間の絶対値Tlsonとして検出するオフ期間検出手段と、
前記ローサイドスイッチング素子のオン抵抗をRon、ローサイドスイッチング素子のゲート電圧をVg、ゲート電圧Vgとローサイドスイッチング素子のゲート容量Cgの積をQg、前記ダイオードの順電圧降下をVFとして、
前記ハイサイドスイッチング素子の前記オフ期間の絶対値Toffまたはローサイドスイッチング素子の前記オン期間の絶対値Tlson、及び前記電流の値Io、スイッチング周期Tに基づき、
(Ron×Io2×Toff/T)+(Vg×Qg/T)−(VF×Io×Toff/T)>0
または、
(Ron×Io2×Tlson/T)+(Vg×Qg/T)−(VF×Io×Tlson/T)>0
の関係が成立するかを演算して判定し、
成立したときに非同期整流、成立しないとき同期整流とする切替信号を出力する同期/非同期切替判定手段と、
を備えたことを特徴とする同期整流型DC−DCコンバータ。 - 電力を出力側に送り出すときに流れる電流をオンオフ制御するハイサイドスイッチング素子と、前記ハイサイドスイッチング素子がオフのときに出力側から戻る戻り電流を前記ハイサイドスイッチング素子に対して交互にオンオフ制御して同期整流するローサイドスイッチング素子と、前記ローサイドスイッチング素子に並列接続された非同期整流用のダイオードとを備え、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子をオンオフ駆動し、所望の直流電圧に変換して出力するDC−DCコンバータの同期/非同期切替方法において、
前記ハイサイドスイッチング素子のオフ期間の絶対値を検出するか、または前記ハイサイドスイッチング素子の前記オフ期間に対しデッドタイムの誤差を含む期間の絶対値を前記ハイサイドスイッチング素子の前記オフ期間の絶対値として検出し、
検出された前記オフ期間の絶対値に基づいて同期整流または非同期整流に切り替えることを特徴とする同期整流型DC−DCコンバータの制御切替方法。 - 負荷電流の値を検出する電流検出手段を備え、
検出された前記ハイサイドスイッチング素子の前記オフ期間の絶対値、または前記ハイサイドスイッチング素子の前記オフ期間に対しデッドタイムの誤差を含む期間の絶対値と、
検出された前記電流値と、
に基づいて同期整流と非同期整流の切り替えを行うことを特徴とする請求項8に記載の同期整流型DC−DCコンバータの制御切替方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009227259A JP5428713B2 (ja) | 2009-09-30 | 2009-09-30 | Dc−dcコンバータ、及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009227259A JP5428713B2 (ja) | 2009-09-30 | 2009-09-30 | Dc−dcコンバータ、及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011078212A JP2011078212A (ja) | 2011-04-14 |
JP5428713B2 true JP5428713B2 (ja) | 2014-02-26 |
Family
ID=44021602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009227259A Expired - Fee Related JP5428713B2 (ja) | 2009-09-30 | 2009-09-30 | Dc−dcコンバータ、及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5428713B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020006402A1 (en) * | 2018-06-29 | 2020-01-02 | Texas Instruments Incorporated | Dc-to-dc voltage converters with controllers |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6209022B2 (ja) | 2013-08-27 | 2017-10-04 | リコー電子デバイス株式会社 | スイッチングレギュレータ |
JP6382002B2 (ja) | 2014-07-11 | 2018-08-29 | ローム株式会社 | Dc−dcコンバータ |
JP6531767B2 (ja) * | 2015-02-13 | 2019-06-19 | 三菱電機株式会社 | 電力変換装置 |
JP6708156B2 (ja) | 2017-03-31 | 2020-06-10 | 株式会社オートネットワーク技術研究所 | 車両用電源装置 |
WO2023110726A1 (en) * | 2021-12-16 | 2023-06-22 | Signify Holding B.V. | Solar powered battery charger |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002252971A (ja) * | 2001-02-26 | 2002-09-06 | Tdk Corp | スイッチング電源装置 |
JP2003070242A (ja) * | 2001-08-28 | 2003-03-07 | Seiko Instruments Inc | スイッチングレギュレータ |
JP4147345B2 (ja) * | 2002-08-22 | 2008-09-10 | セイコーエプソン株式会社 | 電源回路 |
US7098640B2 (en) * | 2004-07-06 | 2006-08-29 | International Rectifier Corporation | Method and apparatus for intelligently setting dead time |
JP2006149128A (ja) * | 2004-11-22 | 2006-06-08 | Funai Electric Co Ltd | スイッチング電源 |
JP2007252137A (ja) * | 2006-03-17 | 2007-09-27 | Ricoh Co Ltd | 非絶縁降圧型dc−dcコンバータ |
JP4629648B2 (ja) * | 2006-11-28 | 2011-02-09 | ザインエレクトロニクス株式会社 | コンパレータ方式dc−dcコンバータ |
US7880454B2 (en) * | 2007-12-21 | 2011-02-01 | L&L Engineering Llc | Methods and systems for control of switches in power regulators/power amplifiers |
-
2009
- 2009-09-30 JP JP2009227259A patent/JP5428713B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020006402A1 (en) * | 2018-06-29 | 2020-01-02 | Texas Instruments Incorporated | Dc-to-dc voltage converters with controllers |
US10615693B2 (en) | 2018-06-29 | 2020-04-07 | Texas Instruments Incorporated | DC-to-DC voltage converters with controllers to switch on a low-side FET for a time interval before switching on a high-side FET |
CN112106284A (zh) * | 2018-06-29 | 2020-12-18 | 德州仪器公司 | 具有控制器的dc-dc电压转换器 |
Also Published As
Publication number | Publication date |
---|---|
JP2011078212A (ja) | 2011-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5504685B2 (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP4481879B2 (ja) | スイッチング電源装置 | |
JP5381014B2 (ja) | Dc−dcコンバータ | |
JP4173874B2 (ja) | 昇圧コンバータ | |
US7872458B2 (en) | DC-to-DC converter | |
US8710816B2 (en) | Buck converter having reduced ripple under a light load | |
US8319482B2 (en) | Power supply and power control device | |
EP2144356B1 (en) | Buck converter threshold detection for automatic pulse skipping mode | |
US20170187282A1 (en) | Constant on-time switching converters with ultrasonic mode and control methods thereof | |
CN105305818A (zh) | 用于开关电源电流采样的系统和方法 | |
JP5428713B2 (ja) | Dc−dcコンバータ、及びその制御方法 | |
JP2012139023A (ja) | スイッチング電源装置 | |
CN108880259B (zh) | 用于转换器的次级侧电流模式控制 | |
CN115912880A (zh) | 限流保护电路、升压变换器、限流保护芯片和电子设备 | |
JP2005354860A (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP5304173B2 (ja) | 電源電圧制御回路及びdc−dcコンバータ | |
JP5350074B2 (ja) | 同期整流型dc−dcコンバータ | |
JP2009219250A (ja) | Dc/dc電力変換装置 | |
JP5376512B2 (ja) | 電源装置 | |
JP6853684B2 (ja) | Dc/dcコンバータおよびその制御回路、制御方法および車載電装機器 | |
JP2009303347A (ja) | Dc−dcコンバータの制御回路 | |
JP2008271664A (ja) | 降圧型のdc−dcコンバータ | |
US10797580B1 (en) | Detection circuit, switching regulator having the same and control method | |
JP2014112996A (ja) | 軽負荷検出回路、スイッチングレギュレータとその制御方法 | |
JP2017169370A (ja) | スイッチングレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5428713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |