JP6853684B2 - Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法および車載電装機器 - Google Patents

Description

本発明は、ＤＣ／ＤＣコンバータに関する。

さまざまな電子機器や車両、産業機械において、ある電圧値の直流電圧を別の電圧値の直流電圧に変換するＤＣ／ＤＣコンバータが使用される。図１は、同期整流型の降圧（Ｂｕｃｋ）ＤＣ／ＤＣコンバータ９００の回路図である。ＤＣ／ＤＣコンバータ９００は、入力端子９０２に直流入力電圧Ｖ_ＩＮを受け、出力端子９０４に降圧された出力電圧Ｖ_ＯＵＴを発生する。ＤＣ／ＤＣコンバータ９００の出力段には、スイッチングトランジスタＭ_１、同期整流トランジスタＭ_２、インダクタ（コイル）Ｌ_１、出力キャパシタＣ_１が設けられる。

パルス変調器９１０は、ＤＣ／ＤＣコンバータ９００の状態、あるいは出力端子９０４に接続される負荷（不図示）の状態が目標とする状態に近づくように、デューティ比、周波数、あるいはそれらの組み合わせが変化するパルス信号Ｓ_ＰＷＭを生成する。ドライバ９１２は、パルス信号Ｓ_ＰＷＭにもとづいてスイッチングトランジスタＭ_１および同期整流トランジスタＭ_２をスイッチングする。

たとえば定電圧出力のＤＣ／ＤＣコンバータ９００においては、パルス変調器９１０は、出力電圧Ｖ_ＯＵＴが目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}に近づくように、パルス信号Ｓ_ＰＷＭを生成する。なお、定電流出力のＤＣ／ＤＣコンバータ９００においては、負荷に流れる電流Ｉ_ＯＵＴが目標値Ｉ_ＲＥＦに近づくようにパルス信号Ｓ_ＰＷＭが生成されるが、以下の説明では定電圧出力のコンバータについて説明する。

ＤＣ／ＤＣコンバータ９００ではその起動直後に、出力キャパシタＣ_１への突入電流を防止するため、出力電圧Ｖ_ＯＵＴを緩やかに上昇させるソフトスタート制御が行われる。ソフトスタート回路９１４は、時間とともに緩やかに変化するソフトスタート電圧Ｖ_ＳＳを生成する。パルス変調器９１０には、出力電圧Ｖ_ＯＵＴを抵抗Ｒ_１１，Ｒ_１２によって分圧して得られるフィードバック信号Ｖ_ＦＢが入力される。パルス変調器９１０は、起動直後のソフトスタート期間において、フィードバック信号Ｖ_ＦＢがソフトスタート電圧Ｖ_ＳＳに追従するようにパルス信号Ｓ_ＰＷＭを生成し、ソフトスタートの完了後に、フィードバック信号Ｖ_ＦＢが基準電圧Ｖ_ＲＥＦと一致するようにパルス信号Ｓ_ＰＷＭを生成する。

ＤＣ／ＤＣコンバータ９００には、電流センス回路９２０と、過電流検出回路９２２を備える。電流センス回路９２０は、スイッチングトランジスタＭ_１のオン期間において、スイッチングトランジスタＭ_１に流れるドレイン電流Ｉ_Ｍ１を示す電流センス信号Ｖ_ＣＳを生成する。過電流検出回路９２２は、電流センス信号Ｖ_ＣＳがしきい値Ｖ_ＯＣＰをクロスすると、言い換えればドレイン電流Ｉ_Ｍ１がしきい値Ｉ_ＯＣＰを超えると、パルス信号Ｓ_ＰＷＭをオフレベルに遷移させて、オン状態のスイッチングトランジスタを直ちにターンオフする。これは、パルスバイパルス（あるいはサイクルバイサイクル）の過電流制限と称される。

国際公開ＷＯ２０１３／１６５００４号 特開２０１０−１１０１３３号公報

過電流状態のままＤＣ／ＤＣコンバータを動作させ続けることは望ましくない。そこでＤＣ／ＤＣコンバータには、過電流状態が連続して複数サイクル検出されると、あるいは過電流状態が所定時間以上持続すると、ＤＣ／ＤＣコンバータの動作を停止させる停止機能（ラッチ停止保護）が実装される。図２（ａ）、（ｂ）は、図１のＤＣ／ＤＣコンバータにおける過電流保護を説明する図である。図２（ａ）に示すように、過電流検出信号Ｓ_ＯＣＰが連続的にアサートされる場合、所定サイクル数Ｎの経過後に、停止信号ＯＣＰ＿ＤＥＴがアサートされ、スイッチング動作が停止する。

本発明者は、このような停止機能を備えるＤＣ／ＤＣコンバータについて検討した結果、以下の課題を認識するに至った。

ＤＣ／ＤＣコンバータの動作状態によっては、過電流状態が持続している場合であっても、必ずしも過電流検出信号Ｓ_ＯＣＰが連続してアサートされるとは限らない。この場合、図２（ｂ）に示すように、過電流検出信号Ｓ_ＯＣＰが間欠的にアサートされ、パルスバイパルスの過電流保護を繰り返しながら、永続的に動作し続けてしまう。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、定常的な過電流状態を確実に検出可能なＤＣ／ＤＣコンバータの提供にある。

本発明のある態様はＤＣ／ＤＣコンバータの制御回路に関する。ＤＣ／ＤＣコンバータの出力信号が目標電圧に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、ＤＣ／ＤＣコンバータの電流が所定のしきい値を超えると、過電流検出信号をアサートする過電流検出回路と、過電流検出信号のアサートが、所定サイクル数内に所定の判定回数を超えて発生すると、過電流状態と判定する判定回路と、を備える。

この態様によると、過電流検出信号が間欠的にアサートされる持続的な過電流状態を確実に検出し、適切な保護を図ることができる。

判定回路は、１回目の過電流検出信号のアサートをトリガとして、所定サイクル数のカウントを開始してもよい。これにより判定回路は、過電流検出信号がアサートされない正常状態では動作しないため、無駄な消費電力を削減できる。また、１回目の過電流検出信号のアサートをトリガとして動作させることで、検出遅延を小さくできる。

判定回路は、ディセーブル状態において過電流検出信号のアサートを検出するとイネーブル状態となり、所定サイクル数をカウントするまでの間、カウントイネーブル信号をアサートする第１カウンタと、カウントイネーブル信号がアサートされる間、過電流検出信号がアサートされる回数をカウントする第２カウンタと、を備え、第２カウンタのカウント値が判定回数に応じたしきい値を超えると、過電流状態を示す異常検出信号をアサートしてもよい。

判定回路は、一の所定サイクル数が終了すると、次の所定サイクル数を開始してもよい。

パルス変調器は、ピーク電流モードの変調器であってもよい。

制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様はＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは上述のいずれかの制御回路を備える。

本発明の別の態様は、車載電装機器に関する。車載電装機器電源は、上述のＤＣ／ＤＣコンバータを備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。

本発明のある態様によれば、過電流検出信号が間欠的にアサートされる持続的な過電流状態を確実に検出できる。

同期整流型の降圧ＤＣ／ＤＣコンバータの回路図である。 図２（ａ）、（ｂ）は、図１のＤＣ／ＤＣコンバータにおける過電流保護を説明する図である。 実施の形態に係るＤＣ／ＤＣコンバータの回路図である。 判定回路の構成例を示す回路図である。 ＤＣ／ＤＣコンバータの過電流検出の動作を説明する図である。 ＤＣ／ＤＣコンバータの過電流検出の動作を説明する図である。 ＤＣ／ＤＣコンバータの具体的な構成例を示す回路図である。 図８（ａ）、（ｂ）は、ＤＣ／ＤＣコンバータの過電流検出の変形例を説明する図である。 ＤＣ／ＤＣコンバータを備える車載電装機器のブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。

本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。

図３は、実施の形態に係るＤＣ／ＤＣコンバータ１００の回路図である。ＤＣ／ＤＣコンバータ１００は同期整流型の降圧（Ｂｕｃｋ）コンバータであり、入力端子１０２に直流入力電圧Ｖ_ＩＮを受け、出力端子１０４に降圧された出力電圧Ｖ_ＯＵＴを発生する。ＤＣ／ＤＣコンバータ１００は、出力回路１１０および制御回路２００を備える。本実施の形態では、一例として定電圧出力のＤＣ／ＤＣコンバータを説明する。

出力回路１１０は、スイッチングトランジスタＭ_１、同期整流トランジスタＭ_２、インダクタＬ_１、出力キャパシタＣ_１、抵抗Ｒ_１１，Ｒ_１２を含む。本実施の形態においてスイッチングトランジスタＭ_１はＰチャンネルＭＯＳＦＥＴであり、同期整流トランジスタＭ_２はＮチャンネルＭＯＳＦＥＴであり、それらは制御回路２００に内蔵されている。

スイッチングトランジスタＭ_１と同期整流トランジスタＭ_２の接続点をスイッチング（ＳＷ）端子と称する。端子は、ピンと読み替えてもよい。インダクタＬ_１は、ＳＷ端子と出力端子１０４の間に設けられる。出力キャパシタＣ_１は、出力端子１０４に接続される。フィードバック（ＦＢ）端子には、制御対象である出力電圧Ｖ_ＯＵＴが入力されており、抵抗Ｒ_１１、Ｒ_１２は、出力電圧Ｖ_ＯＵＴを分圧して検出電圧（フィードバック信号）Ｖ_ＦＢを生成する。抵抗Ｒ_１１，Ｒ_１２は図１に示すように制御回路２００に外付けされてもよい。

制御回路２００は、スイッチングトランジスタＭ_１、同期整流トランジスタＭ_２に加えて、パルス変調器２１０、ドライバ２３０、ソフトスタート回路２４０、オシレータ２６０、電流センス回路２７０、過電流検出回路２７１、判定回路２９０を備える。制御回路２００は好ましくはひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）である。スイッチングトランジスタＭ_１のソースはＶＩＮ端子と、そのドレインはＳＷ端子と接続される。また同期整流トランジスタＭ_２のドレインはＳＷ端子と接続され、そのソースはＧＮＤ端子と接続される。イネーブル（ＥＮ）端子には、外部から制御回路２００（ＤＣ／ＤＣコンバータ１００）の動作、停止を指示するイネーブル信号ＥＮが入力される。

パルス変調器２１０はメインロジック２１８を含んでおり、メインロジック２１８は、イネーブル信号ＥＮがアサート（たとえばハイレベル）されると、図示しない内部の基準電圧源や基準電流源をアクティブとして、その他の回路ブロックを動作可能な状態とし、ソフトスタート回路２４０にソフトスタート電圧Ｖ_ＳＳの生成開始を指示する。ソフトスタート回路２４０は、動作開始の指示を受けると、時間的に緩やかに増大するソフトスタート電圧Ｖ_ＳＳを生成する。ソフトスタート電圧Ｖ_ＳＳが増大する期間（その前後を含んでもよい）をソフトスタート期間Ｔ_ＳＳと称する。

パルス変調器２１０は、ＤＣ／ＤＣコンバータ１００の状態、もしくは出力端子１０４に接続される負荷（不図示）の状態が目標値に近づくように、スイッチングトランジスタＭ_１のオンオフを指示するパルス信号Ｓ_ＰＷＭ（ハイサイドパルスＳ_Ｈともいう）および同期整流トランジスタＭ_２のオンオフを指示するローサイドパルスＳ_Ｌを生成する。

上述のようにＤＣ／ＤＣコンバータ１００は定電圧出力であり、パルス変調器２１０は、ＤＣ／ＤＣコンバータ１００の出力電圧Ｖ_ＯＵＴを制御対象とする。具体的にはパルス変調器２１０は、フィードバック電圧Ｖ_ＦＢがその目標値Ｖ_ＲＥＦに近づくように、パルス信号Ｓ_ＰＷＭを生成する。

パルス変調器２１０は公知技術を用いればよく、その制御方式や構成は特に限定されない。制御方式に関しては、電圧モード、ピーク電流モード、平均電流モード、ヒステリシス制御（Bang-Bang制御）、ボトム検出オン時間固定（ＣＯＴ：Constant On Time）方式などを採用しうる。またパルス信号Ｓ_ＰＷＭの変調方式としては、その限りではないが、パルス幅変調（ＰＷＭ：Pulse Width Modulation）が採用しうる。パルス変調器２１０の構成に関しては、エラーアンプやコンパレータを用いたアナログ回路で構成してもよいし、デジタル演算処理を行うプロセッサで構成してもよいし、アナログ回路とデジタル回路の組み合わせで構成してもよい。またパルス変調器２１０は、負荷の状態に応じて制御方式を切りかえてもよい。

パルス変調器２１０の動作モードは、負荷の状態に応じて可変であってもよい。たとえば重負荷状態ではパルス変調器２１０はＰＷＭモードで動作し、軽負荷状態ではＰＦＭ（Pulse Frequency Modulation）モードで動作してもよい。ＰＷＭモード（特に電流連続モード）において、ハイサイドパルスＳ_ＨとローサイドパルスＳ_Ｌは相補的な信号となる。

ドライバ２３０は、パルス信号Ｓ_ＰＷＭ（ハイサイドパルスＳ_Ｈ）にもとづきスイッチングトランジスタＭ_１を駆動し、ローサイドパルスＳ_Ｌにもとづき同期整流トランジスタＭ_２を駆動する。

オシレータ２６０は、所定の周波数で発振する。オシレータ２６０の構成は特に限定されない。たとえばオシレータ２６０は、キャパシタと、定電流でキャパシタを充電する充電回路と、キャパシタの電圧をしきい値と比較するコンパレータと、コンパレータの出力に応じてキャパシタの電圧がしきい値に達するとキャパシタの電荷を放電する放電回路と、を含んでもよい。オシレータ２６０は、２つの発振信号Ｓ_ＯＳＣおよびＣＬＫを生成する。それらは同一の信号であってもよいし、異なる信号であってもよい。

パルス変調器２１０は、オシレータ２６０が生成する発振信号Ｓ_ＯＳＣと同期して動作し、したがってパルス信号Ｓ_ＰＷＭは発振信号Ｓ_ＯＳＣに応じた周波数を有する。

パルス変調器２１０は、ＤＣ／ＤＣコンバータの起動時に、フィードバック信号Ｖ_ＦＢが、出力ソフトスタート電圧Ｖ_ＳＳと基準電圧Ｖ_ＲＥＦのうち低い方に応じた目標電圧に近づくように、パルス信号Ｓ_ＰＷＭのデューティ比を調節する。

電流センス回路２７０は、スイッチングトランジスタＭ_１のオン時間中に、コイルＬ_１に流れるコイル電流Ｉ_Ｌ（言い換えればスイッチングトランジスタＭ_１のドレイン電流Ｉ_Ｍ１）を検出し、ドレイン電流Ｉ_Ｍ１を示す電流センス信号Ｖ_ＣＳを生成する。電流センス回路２７０の構成は特に限定されず、たとえばスイッチングトランジスタＭ_１のオン抵抗を利用してドレイン電流Ｉ_Ｍ１を検出してもよいし、ドレイン電流Ｉ_Ｍ１（あるいはコイル電流Ｉ_Ｌ）の経路上にセンス抵抗を挿入し、センス抵抗の電圧降下を検出してもよい。電流センス回路２７０は、インダクタＬ_１の両端間の電圧にもとづいてコイル電流Ｉ_Ｌを検出してもよい。

過電流検出回路２７１は、スイッチングトランジスタＭ_１のドレイン電流Ｉ_Ｍ１が所定のしきい値Ｉ_ＯＣＰを超えると、過電流検出（ＯＣＰ）信号Ｓ_ＯＣＰをアサート（たとえばハイレベル）する。過電流検出回路２７１は、コンパレータで構成することができる。

判定回路２９０は、ＯＣＰ信号Ｓ_ＯＣＰのアサートが、所定サイクル数Ｎ内に所定の判定回数Ｍを超えて発生すると、過電流状態と判定し、過電流判定信号ＯＣＰ＿ＤＥＴをアサート（たとえばハイレベル）する。

メインロジック２１８は、ＯＣＰ＿ＤＥＴ信号のアサートに応答して、ＤＣ／ＤＣコンバータ１００の動作を停止する。

またメインロジック２１８は外部のホストコントローラ（マイコン）に、過電流状態を通知するフラグ信号ＦＬＧを出力する。これにより、過電流状態の通知を受けたホストコントローラは、ＤＣ／ＤＣコンバータ１００およびＤＣ／ＤＣコンバータ１００を備えるシステム全体に関連して、必要な保護処理を実行することができる。

図４は、判定回路２９０の構成例を示す回路図である。判定回路２９０は、第１カウンタ２９２、第２カウンタ２９４を含む。判定回路２９０は、１回目のＯＣＰ信号Ｓ_ＯＣＰのアサートをトリガとして、所定サイクル数Ｎのカウントを開始する。

第１カウンタ２９２は、オシレータ２６０からの発振信号（クロック信号）ＣＬＫと、ＯＣＰ信号Ｓ_ＯＣＰを受ける。第１カウンタ２９２は、ディセーブル状態（非カウント状態）においてＯＣＰ信号Ｓ_ＯＣＰのアサートを検出するとイネーブル状態となり、クロック信号ＣＬＫと同期してカウントを進め、所定サイクル数をカウントするまでの間、カウントイネーブル信号ＣＯＵＮＴ＿ＥＮをアサート（ハイレベル）する。第１カウンタ２９２は、シフトレジスタを含んでもよい。

第２カウンタ２９４は、カウントイネーブル信号ＣＯＵＮＴ＿ＥＮがアサートされる間、ＯＣＰ信号Ｓ_ＯＣＰがアサートされる回数をカウントする。第２カウンタ２９４は、そのカウント値ＯＣＰ＿ＣＯＵＮＴが判定回数Ｍに達すると、過電流状態と判定し、ＯＣＰ＿ＤＥＴ信号をアサートする。ただし、Ｎ＞Ｍである。

以上がＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を説明する。
図５は、ＤＣ／ＤＣコンバータ１００の過電流検出の動作を説明する図である。この例ではＮ＝８、Ｍ＝４としている。

クロック信号ＣＬＫは、ＰＷＭサイクルごとにエッジを有する。ＯＣＰ信号Ｓ_ＯＣＰは、スイッチングトランジスタＭ_１のドレイン電流Ｉ_Ｍ１がしきい値Ｉ_ＯＣＰを超えるたびにアサートされる。ＯＣＰ信号Ｓ_ＯＣＰのアサートによって、パルスバイパルスの過電流保護（図中、（i）で示す）が発生し、スイッチングトランジスタＭ_１がターンオフする。

時刻ｔ_０に、１回目のＯＣＰ信号Ｓ_ＯＣＰがアサートされると、その後、クロック信号ＣＬＫ（ここではネガエッジ）がＮ（＝８）回発生する間、ＣＯＵＮＴ＿ＥＮ信号がアサートされる。

ＣＯＵＮＴ＿ＥＮ信号がハイレベルの期間、ＯＣＰ信号Ｓ_ＯＣＰのアサートの回数がカウントされる。時刻ｔ_１に、カウント値ＯＣＰ＿ＣＯＵＮＴが判定回数Ｍに応じたしきい値Ｋに達すると、ＯＣＰ＿ＤＥＴ信号がアサートされる。この例では、１回目のＯＣＰ信号Ｓ_ＯＣＰは第２カウンタ２９４のカウントに含まれないため、Ｋ＝Ｍ−１とすればよい。

図６は、ＤＣ／ＤＣコンバータ１００の過電流検出の動作を説明する図である。時刻ｔ_０に、１回目のＯＣＰ信号Ｓ_ＯＣＰがアサートされると、その後、クロック信号ＣＬＫがＮ（＝８）回発生する間、ＣＯＵＮＴ＿ＥＮ信号がアサートされる。

図６では、ＣＯＵＮＴ＿ＥＮ信号がハイレベルの間、ＯＣＰ信号Ｓ_ＯＣＰは１回のみアサートされる。したがってＯＣＰ＿ＤＥＴはアサートされない。時刻ｔ_１にＣＯＵＮＴ＿ＥＮ信号がローレベルとなると、判定回路２９０は待機状態となる。

続いて時刻ｔ_２に、再び１回目のＯＣＰ信号Ｓ_ＯＣＰのアサートが発生すると、ＣＯＵＮＴ＿ＥＮ信号がアサートされ、それに続く判定期間Ｔ_ＤＥＴにおける、ＯＣＰ信号Ｓ_ＯＣＰのアサートの回数がカウントされる。

以上がＤＣ／ＤＣコンバータ１００の動作である。このＤＣ／ＤＣコンバータ１００によれば、ＯＣＰ信号が間欠的に、かつ持続的にアサートされるような状態を、過電流状態と判定することができる。従来の過電流保護は、連続して発生する過電流検出の回数にもとづく処理であったのに対して、本実施の形態における過電流保護は、所定時間における過電流検出の発生頻度（割合）に着目したものと言える。

本発明は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や変形例を説明する。

図７は、ＤＣ／ＤＣコンバータ１００の具体的な構成例を示す回路図である。

パルス変調器２１０は、ピーク電流モードのパルス幅変調器である。パルス変調器２１０は、エラーアンプ２１２、ＰＷＭコンパレータ２１４、スロープ補償器２１６、メインロジック２１８を備える。エラーアンプ２１２は、ソフトスタート電圧Ｖ_ＳＳと基準電圧Ｖ_ＲＥＦの低い一方と、フィードバック電圧Ｖ_ＦＢとの誤差を増幅し、誤差信号Ｖ_ＥＲＲを生成する。エラーアンプ２１２は３入力のオペアンプで構成してもよい。スロープ補償器２１６は、電流センス回路２７０からの電流センス信号Ｖ_ＣＳに、スロープ信号Ｖ_{ＳＬＯＰＥ}を重畳する。

ＰＷＭコンパレータ２１４は、誤差信号Ｖ_ＥＲＲと、スロープ補償後の電流センス信号Ｖ_ＣＳ’を比較し、電流センス信号Ｖ_ＣＳ’が誤差信号Ｖ_ＥＲＲとクロスすると、リセット信号Ｓ_{ＲＥＳＥＴ}をアサート（たとえばハイレベル）する。メインロジック２１８は、リセット信号Ｓ_{ＲＥＳＥＴ}のアサートに応答して、パルス信号Ｓ_ＰＷＭを、スイッチングトランジスタＭ_１のオフに対応するレベル（オフレベル、たとえばロー）に遷移させる。

オシレータ２６０は、電流Ｉ_ＯＳＣに応じた周波数を有するセット信号Ｓ_ＳＥＴを生成する。メインロジック２１８はセット信号Ｓ_ＳＥＴのエッジに応答して、パルス信号Ｓ_ＰＷＭを、スイッチングトランジスタＭ_１のオンに対応するレベル（オンレベル、たとえばハイ）に遷移させる。

（過電流保護の変形例）
図８（ａ）、（ｂ）は、ＤＣ／ＤＣコンバータ１００の過電流検出の変形例を説明する図である。実施の形態に係る過電流検出の処理（図５、図６）では、１回目のＯＣＰ信号Ｓ_ＯＣＰをトリガとして、判定期間Ｔ_ＤＥＴを開始した。これに対して、図７の変形例では、一の所定サイクル数（判定期間）が終了すると、ＯＣＰ信号のトリガを待たずに、次の所定サイクル数（判定期間）を開始する。この変形例によっても過電流状態を検出できる。

図８（ａ）、（ｂ）の変形例と、図５，図６の処理を比較すると、後者の利点が明確となる。図８（ｂ）は、図６（ａ）と同じＯＣＰ信号Ｓ_ＯＣＰに実施の形態に係る過電流検出処理を適用した場合を示す。これらの対比から明らかなように、実施の形態による処理では、変形例に係る処理に比べて、より早いタイミングでＯＣＰ＿ＤＥＴ信号をアサートすることができる。

また変形例では、ＯＣＰ信号Ｓ_ＯＣＰが一切アサートされない状態でも、検出期間Ｔ_ＤＥＴをカウントする必要があるため、無駄な消費電力が発生する。これに対して実施の形態に係る処理では、ＯＣＰ信号Ｓ_ＯＣＰが一切アサートされない状態では判定回路２９０の動作は停止しているため、消費電力を低減できる。

（用途）
図９は、ＤＣ／ＤＣコンバータ１００を備える車載電装機器３００のブロック図である。車載電装機器３００は、ＤＣ／ＤＣコンバータ１００に加えて、バッテリ３０２、マイコン３０４、負荷３０６を備える。バッテリ３０２は、たとえば１２Ｖ（あるいは２４Ｖ）のバッテリ電圧Ｖ_ＢＡＴを生成する。ＤＣ／ＤＣコンバータ１００はバッテリ電圧Ｖ_ＢＡＴを入力電圧Ｖ_ＩＮとして受け、負荷３０６に最適な電圧レベルを有する出力電圧Ｖ_ＯＵＴを生成する。負荷３０６は特に限定されず、各種ＥＣＵ（Electronic Control Unit）、オーディオ回路、カーナビゲーションシステムなどが例示される。マイコン３０４は、車載電装機器３００を統合的に制御するホストプロセッサであり、制御回路２００に対してＥＮ信号を出力する。また、制御回路２００のＦＬＧ端子を監視し、ＯＣＰ＿ＤＥＴ信号のアサートを検出すると、適切な保護処理を実行する。

車載電装機器３００には、電子機器よりもさらに高い信頼性が要求される。実施の形態に係るＤＣ／ＤＣコンバータ１００は、車載電装機器３００など高い信頼性が要求される用途に好適である。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
ＤＣ／ＤＣコンバータは、降圧型に限定されず、昇圧型や昇降圧型にも本発明は適用可能である。また、フライバックコンバータなどのようにトランスを用いたコンバータにも本発明は適用しうる。

（第２変形例）
実施の形態ではスイッチングトランジスタＭ_１や同期整流トランジスタＭ_２がＭＯＳＦＥＴである場合を説明したが、本発明はそれには限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…ＤＣ／ＤＣコンバータ、１０２…入力端子、１０４…出力端子、１１０…出力回路、Ｍ_１…スイッチングトランジスタ、Ｍ_２…同期整流トランジスタ、Ｌ_１…インダクタ、Ｃ_１…出力キャパシタ、２００…制御回路、２１０…パルス変調器、２１２…エラーアンプ、２１４…ＰＷＭコンパレータ、２１６…スロープ補償器、２１８…メインロジック、２３０…ドライバ、２４０…ソフトスタート回路、２６０…オシレータ、２７０…電流センス回路、Ｓ_ＰＷＭ…パルス信号、３００…車載電装機器、３０２…バッテリ、３０４…マイコン、３０６…負荷。

Claims (9)

1. ＤＣ／ＤＣコンバータの制御回路であって、
   前記ＤＣ／ＤＣコンバータの出力信号が目標電圧に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
   前記ＤＣ／ＤＣコンバータのスイッチングトランジスタがオンの期間に、前記スイッチングトランジスタに流れる電流を示す電流センス信号が所定のしきい値を超えると、過電流検出信号をアサートする過電流検出回路と、
   前記過電流検出信号のアサートが、所定サイクル数内に所定の判定回数を超えて発生すると、過電流状態と判定する判定回路と、
   を備え、
   前記過電流検出信号のアサートに応じて、パルスバイパルスの過電流保護を行うとともに、前記過電流状態と判定されると、前記ＤＣ／ＤＣコンバータの動作を停止させることを特徴とする制御回路。
2. 前記判定回路は、１回目の前記過電流検出信号のアサートをトリガとして所定サイクル数Ｎのカウントを開始することを特徴とする請求項１に記載の制御回路。
3. 前記判定回路は、
   ディセーブル状態において前記過電流検出信号のアサートを検出するとイネーブル状態となり、前記所定サイクル数をカウントするまでの間、カウントイネーブル信号をアサートする第１カウンタと、
   前記カウントイネーブル信号がアサートされる間、前記過電流検出信号がアサートされる回数をカウントする第２カウンタと、
   を備え、前記第２カウンタのカウント値が前記判定回数に応じたしきい値を超えると、前記過電流状態を示す異常検出信号をアサートすることを特徴とする請求項２に記載の制御回路。
4. 前記判定回路は、一の前記所定サイクル数が終了すると、次の前記所定サイクル数を開始することを特徴とする請求項１に記載の制御回路。
5. 前記パルス変調器は、ピーク電流モードの変調器であることを特徴とする請求項１から４のいずれかに記載の制御回路。
6. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から５のいずれかに記載の制御回路。
7. 請求項１から６のいずれかに記載の制御回路を備えることを特徴とするＤＣ／ＤＣコンバータ。
8. 請求項７に記載のＤＣ／ＤＣコンバータを備えることを特徴とする車載電装機器。
9. ＤＣ／ＤＣコンバータの制御方法であって、
   前記ＤＣ／ＤＣコンバータの出力信号が目標電圧に近づくようにデューティ比が調節されるパルス信号を生成するステップと、
   前記パルス信号に応じて、前記ＤＣ／ＤＣコンバータのスイッチングトランジスタを駆動するステップと、
   前記スイッチングトランジスタに流れる電流を示す電流センス信号が所定のしきい値を超えると、過電流検出信号をアサートするステップと、
   前記過電流検出信号のアサートに応じて、パルスバイパルスの過電流保護を行うステップと、
   前記過電流検出信号のアサートが、所定サイクル数内に所定の判定回数を超えて発生すると、過電流状態と判定し、前記ＤＣ／ＤＣコンバータの動作を停止するステップと、
   を備えることを特徴とする制御方法。

Images