JP4998094B2

JP4998094B2 - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP4998094B2
Application number: JP2007147773A
Authority: JP
Inventors: 聡菅原; 耕平山田; 鉄也川島; 彰山崎
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-06-04
Filing date: 2007-06-04
Publication date: 2012-08-15
Anticipated expiration: 2027-06-04
Also published as: US20090096436A1; US7812578B2; JP2008301672A

Description

本発明は、通信機器などで使用されるＤＣ−ＤＣコンバータに関し、特に、過渡応答時の特性を改善したＤＣ−ＤＣコンバータに関する。

入力された直流電圧を所望の直流電圧に変換して出力するＤＣ−ＤＣコンバータは、通信機器などにおいて広く使用されている。このＤＣ−ＤＣコンバータは、例えば主スイッチとチョークコイルの直列回路を有し、出力コンデンサを通して負荷に所望の直流電圧を出力するものである。

図７はこのような一般的なＤＣ−ＤＣコンバータの構成を示すブロック図である。直流電源１０１からの入力電圧Ｖｉｎはコンバータ部１０２にて所望の出力電圧Ｖｏｕｔに変換され、負荷１０３に供給される。コンバータ部１０２は出力段及びＬＣフィルタを含み、コイル、スイッチ、整流素子、コンデンサなどから構成されている。

また、コンバータ部１０２を制御する制御回路１１０は、コンバータ部１０２の出力電圧Ｖｏｕｔを検出する検出回路１１１、その検出電圧Ｖｏを基準電圧源１１２からの基準電圧Ｖｒｅｆと比較する誤差増幅器１１３、誤差増幅器１１３の出力Ｖｅを発振器１１４の出力Ｖｏｓｃと比較する比較器１１５から構成され、コンバータ部１０２に制御信号Ｖｃｏｎｔを出力する。

図８は上記の従来のＤＣ−ＤＣコンバータの制御回路１１０の構成を示す図である。検出回路１１１は分圧用抵抗Ｒ１０１，Ｒ１０２からなり、比較器１１５の出力は論理回路１１６を経てコンバータ部１０２に入力される。誤差増幅器１１３の反転入力端子と出力端子との間には、抵抗Ｒ１０３とコンデンサＣ１０１の直列回路が接続されている。

図９は上述の従来のＤＣ−ＤＣコンバータのコンバータ部１０２の一構成例を示す回路図である。この回路は降圧型コンバータを構成しており、同図の（ａ）に示す回路では、駆動回路１２０によりオン（ＯＮ）、オフ（ＯＦＦ）される主スイッチＳ１０１とチョークコイルＬ１０１の直列回路が設けられ、当該直列回路の一端（主スイッチＳ１０１とは接続されていない側のチョークコイルＬ１０１の端子）に出力コンデンサＣ１１１が接続され、また駆動回路１２０によりオン、オフされるスイッチＳ１０２が接続されている。また、同図の（ｂ）に示す回路では、（ａ）のスイッチＳ１０２の代わりにダイオードＤ１０１が接続されている。

上記のようなコンバータ部１０２及び制御回路１１０を有したＤＣ−ＤＣコンバータにおいて、基準電圧Ｖｒｅｆを変化させて出力電圧Ｖｏｕｔを変化させる場合、オーバーシュートなどが発生して応答性が損なわれることがある。そこで、基準電圧を変化させて出力電圧を変化させる場合の応答性の向上、特にオーバーシュートを低減させて高速で整定させるために、誤差増幅器を有する制御回路を改善したＤＣ−ＤＣコンバータが知られている（例えば、特許文献１参照）。このＤＣ−ＤＣコンバータでは、動作点が固定の差動増幅回路とアナログ増幅回路をカスケード接続して誤差増幅器を構成している。

図１０は上記の従来のＤＣ−ＤＣコンバータにおけるコンバータ部１０２と制御回路１１０の周波数特性を示す図であり、利得〔ｄＢ〕と周波数の関係及び位相〔°〕と周波数の関係を示している。同図の（ａ）はコンバータ部１０２、（ｂ）は制御回路１１０、（ｃ）はコンバータ部１０２と制御回路１１０を合わせたときの特性をそれぞれ示している。

コンバータ部１０２は、主にコイル及び／またはコンデンサにより構成されるローパスフィルタの特性を示す。また制御回路１１０は、コンバータ部１０２を含む全体のループ利得が安定するように周波数特性を調節し、一般にコンバータ部１０２よりも低い帯域に設定されるが、その帯域は数ｋＨｚ以下である。よって、コンバータ部１０２と制御回路１１０を含む全体のループの周波数帯域も数ｋＨｚ以下である。この帯域をｆとすると、ＤＣ−ＤＣコンバータを過渡動作させるときの時定数Ｔは、Ｔ＝１／２πｆ＞数μｓとなる。特許文献１に記載のＤＣ−ＤＣコンバータでは、オーバーシュートを抑制することによって整定時間が短縮化され、応答波形及び応答時間の改善が図られるが、制御回路及びコンバータ部の周波数帯域により応答時間が制限される。

上記の制御回路の周波数帯域の影響による制限を回避する手段として、出力電圧の目標値の変化と同時に、図９に示す主スイッチＳ１０１の時比率をステップ状に変化させる方法がある。この方法では、制御回路の応答に係わらず出力電圧を強制的に変化させることができる。しかし、この場合の応答はＤＣ−ＤＣコンバータの周波数特性、つまり図９の主スイッチＳ１０１の損失抵抗、チョークコイルＬ１０１のインダクタンスと損失抵抗、出力コンデンサＣ１１１の容量と損失抵抗、及び負荷（図７の負荷１０３）によって定まる減衰定数と位相定数により決定される。
特開２００２−７８３２６号公報

しかしながら、上記のような従来のＤＣ−ＤＣコンバータにおいて、周波数特性を高周波化するためには、チョークコイルのインダクタンス及び出力コンデンサの容量を小さくすることが求められる。しかし、チョークコイルのインダクタンスや出力コンデンサの容量が小さくなると、出力電圧のリップル増加やチョークコイルを流れる交流電流の増加に伴う交流損失の増加があり、コンバータ部の効率の悪化を招く。さらに、ＤＣ−ＤＣコンバータをステップ動作させる場合、オーバーシュートを抑制するには過渡振動の抑制のために、コンバータ部の損失を大きくする必要があり、コンバータ部の効率が悪化してしまうという問題点がある。

本発明は、このような点に鑑みてなされたものであり、コンバータ部の受動部品、特にコイルのインダクタンスや出力コンデンサの容量を小さくすることなく、またコンバータ部の効率を悪化させることなく、高速で過渡応答が可能なＤＣ−ＤＣコンバータを提供することを目的とする。

本発明では上記課題を解決するために、主スイッチとインダクタンス素子の直列回路及び該直列回路の一端に接続された出力コンデンサを有し、前記直列回路の一端からＤＣ−ＤＣ変換した直流電圧を出力するＤＣ−ＤＣコンバータにおいて、前記直列回路に並列に接続された第１のトランジスタと、前記出力コンデンサに並列に接続された第２のトランジスタと、を備え、過渡応答時に、前記第１のトランジスタまたは前記第２のトランジスタを駆動して出力電圧を応答させた後に、ＤＣ−ＤＣ変換を行うコンバータ部を応答させることを特徴とするＤＣ−ＤＣコンバータが提供される。

このようなＤＣ−ＤＣコンバータによれば、第１のトランジスタと第２のトランジスタのゲート電圧を目標出力電圧に合わせて調節することにより出力電圧を高速で目標値に整定することができるので、コンバータ部の受動部品、特にコイルのインダクタンスや出力コンデンサの容量を小さくすることなく、またコンバータ部の効率を悪化させることなく、高速で過渡応答が可能となる。

また、本発明では上記課題を解決するために、主スイッチとインダクタンス素子の直列回路及び該直列回路の一端に接続された出力コンデンサを有し、前記直列回路の一端からＤＣ−ＤＣ変換した直流電圧を出力するＤＣ−ＤＣコンバータにおいて、前記直列回路に並列に接続された第１のスイッチと、前記出力コンデンサに並列に接続された第２のスイッチと、を備え、過渡応答時に、前記第１のスイッチまたは前記第２のスイッチを駆動して出力電圧を応答させた後に、ＤＣ−ＤＣ変換を行うコンバータ部を応答させることを特徴とするＤＣ−ＤＣコンバータが提供される。

このようなＤＣ−ＤＣコンバータによれば、第１のスイッチと第２のスイッチのオン、オフにより出力電圧を高速で目標値に整定することができるので、コンバータ部の受動部品、特にコイルのインダクタンスや出力コンデンサの容量を小さくすることなく、またコンバータ部の効率を悪化させることなく、高速で過渡応答が可能となる。

本発明のＤＣ−ＤＣコンバータは、トランジスタのゲート電圧の調整もしくはスイッチのオン、オフにより出力電圧を高速で目標値に整定することができるので、コンバータ部の受動部品、特にコイルのインダクタンスや出力コンデンサの容量を小さくすることなく、またコンバータ部の効率を悪化させることなく、高速で過渡応答が可能となるという利点がある。

以下、本発明の実施の形態を図面を参照して説明する。本発明のＤＣ−ＤＣコンバータは、主スイッチとインダクタンス素子の直列回路及び該直列回路の一端に接続された出力コンデンサを有し、前記直列回路の一端から直流電圧を出力するＤＣ−ＤＣコンバータであり、実施の形態では入力電圧Ｖｉｎを所望の直流電圧に変換した出力電圧Ｖｏｕｔを負荷に供給する降圧型のＤＣ−ＤＣコンバータとして構成された例を示す。

図１は本発明の実施の形態１のＤＣ−ＤＣコンバータの構成を示す回路図である。実施の形態１のＤＣ−ＤＣコンバータは、主スイッチＳ１とインダクタンス素子であるチョークコイルＬ１の直列回路と、当該直列回路に並列に接続された第１のＭＯＳトランジスタであるＰチャネルＭＯＳトランジスタＭ１と、前記直列回路の一端に接続された出力コンデンサＣ１と、当該コンデンサＣ１に並列に接続された第２のＭＯＳトランジスタであるＮチャネルＭＯＳトランジスタＭ２とを備えている。さらに、主スイッチＳ１とチョークコイルＬ１との接続点にはスイッチＳ２が接続され、上記の主スイッチＳ１とこのスイッチＳ２は駆動回路１により駆動される。また、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２は駆動回路２により駆動され、駆動回路１及び駆動回路２は制御回路１０により制御される。

図２は本発明の実施の形態２のＤＣ−ＤＣコンバータの構成を示す回路図である。実施の形態２のＤＣ−ＤＣコンバータは、主スイッチＳ１とチョークコイルＬ１の直列回路と、当該直列回路に並列に接続された第１のスイッチＳ１１と、前記直列回路の一端に接続された出力コンデンサＣ１と、当該コンデンサＣ１に並列に接続された第２のスイッチＳ１２を備えている。さらに、主スイッチＳ１とチョークコイルＬ１との接続点にはスイッチＳ２が接続され、上記の主スイッチＳ１とこのスイッチＳ２は駆動回路１により駆動される。第１のスイッチＳ１１と第２のスイッチＳ１２は駆動回路３により駆動され、駆動回路１及び駆動回路３は制御回路１０により制御される。

図３はＤＣ−ＤＣコンバータの過渡応答時の各部の動作波形を概念的に示す図であり、（ａ）は図９に示す従来のＤＣ−ＤＣコンバータ、（ｂ）は図１に示す実施の形態１のＤＣ−ＤＣコンバータ、（ｃ）は図２に示す実施の形態２のＤＣ−ＤＣコンバータのそれぞれの動作波形を示している。同図では、時間ｔ＝０ｓで出力電圧Ｖｏｕｔの目標値をＶｏｕｔ１からＶｏｕｔ２にステップ状に変化させた場合を示しており、オン時比率がＤ１のときの定常時の出力電圧ＶｏｕｔをＶｏｕｔ１、出力電流ＩｏｕｔをＩｏｕｔ１、オン時比率がＤ２のときの定常時の出力電圧ＶｏｕｔをＶｏｕｔ２、出力電流ＩｏｕｔをＩｏｕｔ２としている。ＩｌはチョークコイルＬ１に流れる電流である。なお、ここではＶｏｕｔ１＜Ｖｏｕｔ２としているが、Ｖｏｕｔ１とＶｏｕｔ２の大小関係は逆であってもよい。また、Ｉｏｕｔ１＜Ｉｏｕｔ２としているが、このＩｏｕｔ１とＩｏｕｔ２の大小関係も逆であってもよい。

従来のＤＣ−ＤＣコンバータでは、図３の（ａ）に示すように、ｔ＝０ｓでオン時比率がＤ１からＤ２にステップ状に変化すると、出力電圧Ｖｏｕｔは目標値をＶｏｕｔ１からＶｏｕｔ２に変えて過渡動作し、減衰振動する。したがって、安定動作するまで時間がかかる。これを解決したのが実施の形態のＤＣ−ＤＣコンバータである。

図１に示す実施の形態１のＤＣ−ＤＣコンバータでは、制御回路１０により出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔを監視しており、定常状態では第１及び第２のＭＯＳトランジスタＭ１，Ｍ２をオフとする。Ｖｏｕｔ１＜Ｖｏｕｔ２の場合、図３の（ｂ）に示すように、ｔ＝０ｓで第１のＭＯＳトランジスタＭ１のゲートに電圧を印加し、第１のＭＯＳトランジスタＭ１に電流Ｉｍを流して出力電圧Ｖｏｕｔを上昇させる。そして、Ｖｏｕｔ＝Ｖｏｕｔ２となるように第１のＭＯＳトランジスタＭ１のゲート電圧を設定し、出力電圧Ｖｏｕｔを調節する。すなわち、第１のＭＯＳトランジスタＭ１が、そのゲート電圧が制御回路１０及び駆動回路２により制御されることにより、入力電圧Ｖｉｎ、目標出力電圧Ｖｏｕｔ２のシリーズレギュレータとして機能している。これにより、出力電圧Ｖｏｕｔを高速で変化させることができる。

さらに、Ｖｏｕｔ＝Ｖｏｕｔ２となる時間ｔ＝ｔ１以後、図３の（ｂ）の例では時間ｔ＝ｔ２で主スイッチＳ１のオン時比率をＤ１からＤ２にステップ変化させる。これにより、チョークコイルＬ１に流れる電流Ｉｌが変化し、ＭＯＳトランジスタＭ１を流れる電流Ｉｍの絶対値が変化する。この間、Ｖｏｕｔ＝Ｖｏｕｔ２となるようにＭＯＳトランジスタＭ１のゲート電圧を調節するようにしてもよい。そして、ＭＯＳトランジスタＭ１を流れる電流Ｉｍの絶対値が０Ａ近傍になったときにＭＯＳトランジスタＭ１をオフにする。

以上の動作により、ＤＣ−ＤＣコンバータのオン時比率を急激に変化させたとき、既に出力電圧Ｖｏｕｔは目標電圧Ｖｏｕｔ２に達しているため、オーバーシュートを生じることなく、安定に動作させることができ、出力電圧Ｖｏｕｔを高速で変化させることができる。

なお、以上のような動作でＶｏｕｔ１＞Ｖｏｕｔ２の場合には、第１のＭＯＳトランジスタＭ１の代わりに第２のＭＯＳトランジスタＭ２を制御する。また、Ｖｏｕｔ１＜Ｖｏｕｔ２及びＶｏｕｔ１＞Ｖｏｕｔ２のいずれの場合も、過渡応答時に第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２の両方を制御するようにしてもよい。

また、図２に示す実施の形態２のＤＣ−ＤＣコンバータでも、制御回路１０により出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔを監視しており、定常状態では第１及び第２のスイッチＳ１１，Ｓ１２をオフとする。Ｖｏｕｔ１＜Ｖｏｕｔ２の場合、図３の（ｃ）に示すように、ｔ＝０ｓで第１のスイッチＳ１１をオンにして出力電圧Ｖｏｕｔを上昇させる。そして、Ｖｏｕｔ≧Ｖｏｍａｘになると第１のスイッチＳ１１をオフにする。第１のスイッチＳ１１のオフと同時に第２のスイッチＳ１２をオンにしてもよい。これにより、出力電圧Ｖｏｕｔが下降する。そして、Ｖｏｕｔ≦Ｖｏｍｉｎになると第１のスイッチＳ１１をオンにする。このとき、第１のスイッチＳ１１のオンと同時に、第１のスイッチＳ１１のオフ時に第２のスイッチＳ１２をオンにしていた場合には、第２のスイッチＳ１２をオフにする。

以上により、ｔ≧０ｓでは、出力電圧ＶｏｕｔはＶｏｍｉｎとＶｏｍａｘの間の値となる。図３の（ｃ）のＩｍａｖｇはスイッチＳ１１，Ｓ１２から出力側に流れる電流の平均値（スイッチＳ１１，Ｓ１２のスイッチングによるリップル分を均したもの）である。また、ＶｏｍａｘとＶｏｍｉｎは出力電圧Ｖｏｕｔの目標値に応じて制御回路１０が設定する上限値及び下限値であり、例えば、与えられる制御信号をそのまま、若しくは増幅した後、抵抗により分圧して生成される。図３の（ｃ）に示すＶｏｍａｘとＶｏｍｉｎは、変更後の出力電圧Ｖｏｕｔの目標値Ｖｏｕｔ２に対し、Ｖｏｕｔ２の近傍に設定された目標値である。

さらに、Ｖｏｕｔ≧Ｖｏｍｉｎとなる時間ｔ＝ｔ１以後、図３の（ｃ）の例では時間ｔ＝ｔ２で主スイッチＳ１のオン時比率をＤ１からＤ２にステップ変化させる。これにより、チョークコイルＬ１に流れる電流Ｉｌが変化し、スイッチＳ１１またはスイッチＳ１２に流れる電流Ｉｍａｖｇの絶対値が減少する。そして、電流Ｉｍａｖｇの絶対値が０Ａ近傍になったときにスイッチＳ１１，Ｓ１２をオフにする。

以上の動作により、ＤＣ−ＤＣコンバータのオン時比率を急激に変化させたとき、既に出力電圧Ｖｏｕｔは目標電圧Ｖｏｕｔ２の近傍であるため、オーバーシュートを生じることなく、安定に動作させることができ、出力電圧Ｖｏｕｔを高速で変化させることができる。

また、Ｖｏｕｔ１＞Ｖｏｕｔ２の場合には、図３の（ｃ）の時間ｔ＝０ｓでスイッチＳ１２をオンにする。スイッチＳ１２がオンになると出力電圧Ｖｏｕｔが低下し、Ｖｏｕｔ≦ＶｏｍｉｎになるとスイッチＳ１２をオフにする。このとき、スイッチＳ１２のオフと同時にスイッチＳ１１をオンにしてもよい。これにより、出力電圧Ｖｏｕｔが上昇し、Ｖｏｕｔ≧ＶｏｍａｘになるとスイッチＳ１２をオンにする。

以上により、ｔ≧ｔ１では、出力電圧ＶｏｕｔはＶｏｍｉｎとＶｏｍａｘの間の値となる。
さらに、時間ｔ＝ｔ１以後、図３の（ｃ）の例では時間ｔ＝ｔ２で主スイッチＳ１のオン時比率をＤ１からＤ２にステップ変化させる。これにより、チョークコイルＬ１に流れる電流Ｉｌが変化し、スイッチＳ１１またはスイッチＳ１２に流れる電流Ｉｍａｖｇの絶対値が減少する。そして、電流Ｉｍａｖｇの絶対値が０Ａ近傍になったときにスイッチＳ１１，Ｓ１２をオフにする。

以上の動作により、ＤＣ−ＤＣコンバータのオン時比率を急激に変化させたとき、既に出力電圧Ｖｏｕｔは目標電圧Ｖｏｕｔ２の近傍であるため、アンダーシュートを生じることなく、安定に動作させることができ、出力電圧Ｖｏｕｔを高速で変化させることができる。

図４はＤＣ−ＤＣコンバータの過渡応答時の出力電圧の応答波形を示す図であり、（ａ）は図９に示す従来のＤＣ−ＤＣコンバータ、（ｂ）は図１に示す実施の形態１のＤＣ−ＤＣコンバータ、（ｃ）は図２に示す実施の形態２のＤＣ−ＤＣコンバータのそれぞれの応答波形を示している。いずれも入力電圧Ｖｉｎ＝３．６Ｖで、出力電圧Ｖｏｕｔを１Ｖから２Ｖにステップ応答させたときの波形であり、またチョークコイルＬ１のインダクタンスを２μＨ、出力コンデンサＣ１の容量を４．７μＦ、主スイッチＳ１のスイッチング周波数を５ＭＨｚとしたときの波形である。

従来のＤＣ−ＤＣコンバータでは、図に示すように過渡応答時にオーバーシュートを生じ、５０μｓ経過しても整定しない。しかし、実施の形態１のＤＣ−ＤＣコンバータでは、オーバーシュートを生じることなく、約５μｓで整定する。また、実施の形態２のＤＣ−ＤＣコンバータでは、オーバーシュートを生じることなく、１μｓ以下で出力電圧Ｖｏｕｔが立ち上がる。ここでは、Ｖｏｍａｘ＝２Ｖ、Ｖｏｍｉｎ＝１．９Ｖとしている。

このように、実施の形態１，２のＤＣ−ＤＣコンバータでは、ＭＯＳトランジスタＭ１，Ｍ２もしくはスイッチＳ１１，Ｓ１２のオン、オフにより出力電圧Ｖｏｕｔを高速で目標値に整定することができるので、コンバータ部の受動部品、特にチョークコイルＬ１のインダクタンスや出力コンデンサＣ１の容量を小さくすることなく、またコンバータ部の効率を悪化させることなく、高速で過渡応答が可能であり、応答時間が短縮化される。

図５は図１に示す実施の形態１のＤＣ−ＤＣコンバータの具体的回路構成例を示す図である。主スイッチＳ１及びスイッチＳ２は制御信号が入力されるＰＷＭ信号生成回路１１により駆動回路１を介して制御され、第１のＭＯＳトランジスタＭ１及び第２のＭＯＳトランジスタＭ２はオペアンプ（演算増幅器）ＯＰ１，ＯＰ２により制御される。オペアンプＯＰ１，ＯＰ２は制御信号が入力されるオン／オフ回路１２により制御され、電流検出回路１３の検出信号はオン／オフ回路１２に入力される。

図５の（ａ）の回路では、定常状態ではオン／オフ回路１２がオペアンプＯＰ１，ＯＰ２にＭＯＳトランジスタＭ１，Ｍ２をオフにする信号をＶｃ１，Ｖｃ２として出力している。以下に過渡応答時の動作を順を追って説明する。

（１）制御信号が変化すると同時にオン／オフ回路１２は、オペアンプＯＰ１またはオペアンプＯＰ２にＭＯＳトランジスタＭ１またはＭＯＳトランジスタＭ２を稼動状態にする信号を出力するとともに、ＭＯＳトランジスタＭ１またはＭＯＳトランジスタＭ２のゲート電圧を出力電圧Ｖｏｕｔが新しい目標値（Ｖｏｕｔ２）になるように制御する。このとき、オペアンプＯＰ１とＭＯＳトランジスタＭ１、またはオペアンプＯＰ２とＭＯＳトランジスタＭ２はシリーズレギュレータとして機能している。

（２）出力電圧Ｖｏｕｔ＝Ｖｏｕｔ２になると、ＰＷＭ信号生成回路１１は時比率をＤ２とする。これにより、チョークコイルＬ１に流れる電流Ｉｌが変化する。
（３）チョークコイルＬ１に流れる電流Ｉｌが変化すると、ＭＯＳトランジスタＭ１またはＭＯＳトランジスタＭ２に流れる電流が変化する。電流検出回路１３は、ＭＯＳトランジスタＭ１またはＭＯＳトランジスタＭ２に流れる電流が０Ａになるのを検出すると、その検出結果をオン／オフ回路１２に出力する。

（４）ＭＯＳトランジスタＭ１またはＭＯＳトランジスタＭ２に流れる電流が０Ａになると、オン／オフ回路１２は、オペアンプＯＰ１及びオペアンプＯＰ２にＭＯＳトランジスタＭ１及びＭＯＳトランジスタＭ２をオフにする信号をＶｃ１及びＶｃ２として出力する。

ここで、図５の（ａ）に示す電流検出回路１３は、ＭＯＳトランジスタＭ１，Ｍ２に流れる電流をそれらのゲート電圧とソース電圧で推測している。例えば、ＭＯＳトランジスタＭ１に流れる電流を検出する際には、ＭＯＳトランジスタＭ１よりも小さいトランジスタ（Ｗ／ＬがＭＯＳトランジスタＭ１の１／ａとする）を検出用トランジスタとして用い、そのゲート及びソースをＭＯＳトランジスタＭ１のゲート及びソースにそれぞれ接続すると、検出用トランジスタにはＭＯＳトランジスタＭ１に流れる電流の１／ａの電流が流れる。この電流を検出結果として利用することができる。また、検出用トランジスタに流れる電流を抵抗に流し、その抵抗の端子電圧を使用することで、電圧信号に変換することができる。そして、検出した電流信号もしくは電圧信号を用いてＭＯＳトランジスタＭ１に電流が流れているかいないか、また流れている場合の電流値を推測することができる。

図５の（ｂ）の回路では、上記の回路と同様、定常状態ではオン／オフ回路１２がオペアンプＯＰ１，ＯＰ２にＭＯＳトランジスタＭ１，Ｍ２をオフにする信号をＶｃ１，Ｖｃ２として出力している。以下に過渡応答時の動作を順を追って説明する。

（１）制御信号が変化すると同時にオン／オフ回路１２は、オペアンプＯＰ１もしくはオペアンプＯＰ２にＭＯＳトランジスタＭ１またはＭＯＳトランジスタＭ２を稼動状態にする信号を出力するとともに、ＭＯＳトランジスタＭ１またはＭＯＳトランジスタＭ２のゲート電圧を出力電圧Ｖｏｕｔが新しい目標値（Ｖｏｕｔ２）になるように制御する。このとき、オペアンプＯＰ１とＭＯＳトランジスタＭ１、またはオペアンプＯＰ２とＭＯＳトランジスタＭ２はシリーズレギュレータとして機能している。

（２）出力電圧Ｖｏｕｔ＝Ｖｏｕｔ２になると、ＰＷＭ信号生成回路１１は時比率をＤ２とする。これにより、チョークコイルＬ１に流れる電流Ｉｌが変化する。
（３）チョークコイルＬ１に流れる電流Ｉｌが変化すると、ＭＯＳトランジスタＭ１またはＭＯＳトランジスタＭ２に流れる電流が変化する。電流検出回路１３は、チョークコイルＬ１に流れる電流Ｉｌと出力電流Ｉｏｕｔを比較し、チョークコイルＬ１に流れる電流Ｉｌの平均値と出力電流Ｉｏｕｔが等しくなるのを検出すると、その検出結果をオン／オフ回路１２に出力する。

（４）チョークコイルＬ１に流れる電流Ｉｌの平均値と出力電流Ｉｏｕｔが等しくなると、オン／オフ回路１２は、オペアンプＯＰ１及びオペアンプＯＰ２にＭＯＳトランジスタＭ１及びＭＯＳトランジスタＭ２をオフにする信号をＶｃ１及びＶｃ２として出力する。

ここで、図５の（ｂ）に示す電流検出回路１３は、チョークコイルＬ１に流れる電流Ｉｌと出力電流Ｉｏｕｔを電流検出抵抗やカレントトランスなどにより検出する。また、チョークコイルＬ１に流れる電流Ｉｌについては、図５の（ａ）の電流検出回路１３が上記のようにＭＯＳトランジスタＭ１，Ｍ２に流れる電流を推測するのと同様に、主スイッチＳ１をＭＯＳトランジスタにより構成してそのゲート電圧とソース電圧から推測することもできる。

図６は図２に示す実施の形態２のＤＣ−ＤＣコンバータの具体的回路構成例を示す図である。スイッチＳ１１，Ｓ１２はヒステリシス特性を有するコンパレータＣＰ１により制御される。その他の制御系の構成は図５と同様である。

図６の（ａ）の回路では、定常状態ではオン／オフ回路１２がコンパレータＣＰ１にスイッチＳ１１及びスイッチＳ１２をオフにする信号をＶｃ３として出力している。以下に過渡応答時の動作を順を追って説明する。

（１）制御信号が変化すると同時にオン／オフ回路１２は、コンパレータＣＰ１にスイッチＳ１１及び／またはスイッチＳ１２を稼動状態にする信号を出力し、スイッチＳ１１及びスイッチＳ１２を出力電圧ＶｏｕｔがＶｏｕｔ２に応じたＶｏｍａｘとＶｏｍｉｎの間になるようにオン／オフを繰り返すように制御する。

（２）出力電圧ＶｏｕｔがＶｏｍａｘとＶｏｍｉｎの間（≒Ｖｏｕｔ２）になると、ＰＷＭ信号生成回路１１は時比率をＤ２とする。これにより、チョークコイルＬ１に流れる電流Ｉｌが変化する。

（３）チョークコイルＬ１に流れる電流Ｉｌが変化すると、スイッチＳ１１またはスイッチＳ１２に流れる電流が変化する。電流検出回路１３は、スイッチＳ１１またはスイッチＳ１２に流れる平均電流が０Ａになるのを検出すると、その検出結果をオン／オフ回路１２に出力する。なお、スイッチＳ１１またはスイッチＳ１２に流れる電流は、図５の（ｂ）のチョークコイルＬ１に流れる電流に対する上記の方法と同様に、検出または推測することができる。

（４）スイッチＳ１１またはスイッチＳ１２に流れる平均電流が０Ａになると、オン／オフ回路１２は、コンパレータＣＰ１にスイッチＳ１１及びスイッチＳ１２をオフにする信号をＶｃ３として出力する。

図６の（ｂ）の回路では、上記の回路と同様、定常状態ではオン／オフ回路１２がコンパレータＣＰ１にスイッチＳ１１及びスイッチＳ１２をオフにする信号をＶｃ３として出力している。以下に過渡応答時の動作を順を追って説明する。

（３）チョークコイルＬ１に流れる電流Ｉｌが変化すると、スイッチＳ１１またはスイッチＳ１２に流れる電流が変化する。電流検出回路１３は、チョークコイルＬ１に流れる電流Ｉｌと出力電流Ｉｏｕｔを比較し、チョークコイルＬ１に流れる電流Ｉｌの平均値と出力電流Ｉｏｕｔが等しくなるのを検出すると、その検出結果をオン／オフ回路１２に出力する。

（４）チョークコイルＬ１に流れる電流Ｉｌの平均値と出力電流Ｉｏｕｔが等しくなると、オン／オフ回路１２は、コンパレータＣＰ１にスイッチＳ１１及びスイッチＳ１２をオフにする信号をＶｃ３として出力する。

以上、図５及び図６の回路では、過渡動作の完了を電流値を検出することで判断しているが、制御信号が変化した時点あるいは出力電圧Ｖｏｕｔ＝Ｖｏｕｔ２となった時点から一定時間経過したときを完了としてもよい。この場合、一定時間の設定にはタイマ、カウンタ、遅延回路などを利用することができる。

また、同回路では、制御信号が変化してから時比率Ｄ＝Ｄ２のＰＷＭパルスを出力するタイミングをＶｏｕｔ＝Ｖｏｕｔ２になったときとしているが、制御信号が変化した時点から一定時間経過したときとしてもよい。この場合も、一定時間の設定にはタイマ、カウンタ、遅延回路などを利用することができる。

さらに、制御信号が変化すると同時に時比率Ｄ＝Ｄ２のＰＷＭパルスを出力し始めてもよい。この場合、制御ループの応答により時比率ＤはＤ１からＤ２に徐々に変化することがある。

また、出力電圧Ｖｏｕｔ＝Ｖｏｕｔ２になるまであるいは制御信号が変化した時点から一定時間主スイッチＳ１及びスイッチＳ２をオフ状態にしておいてもよい。
また、出力電圧Ｖｏｕｔを直接ＰＷＭ信号生成回路１１、オペアンプＯＰ１，ＯＰ２及びコンパレータＣＰ１に入力しているが、出力電圧Ｖｏｕｔの分圧を入力するようにしてもよい。

本発明の実施の形態１のＤＣ−ＤＣコンバータの構成を示す図である。本発明の実施の形態２のＤＣ−ＤＣコンバータの構成を示す図である。ＤＣ−ＤＣコンバータの過渡応答時の各部の動作波形を概念的に示す図である。ＤＣ−ＤＣコンバータの過渡応答時の出力電圧の応答波形を示す図である。実施の形態１のＤＣ−ＤＣコンバータの具体的回路構成例を示す図である。実施の形態２のＤＣ−ＤＣコンバータの具体的回路構成例を示す図である。一般的なＤＣ−ＤＣコンバータの構成を示すブロック図である。従来のＤＣ−ＤＣコンバータの制御回路の構成を示す図である。従来のＤＣ−ＤＣコンバータのコンバータ部の構成例を示す回路図である。従来のＤＣ−ＤＣコンバータにおけるコンバータ部と制御回路の周波数特性を示す図である。

符号の説明

１，２，３駆動回路
１０制御回路
１１ＰＷＭ信号生成回路
１２オン／オフ回路
１３電流検出回路
Ｃ１出力コンデンサ
ＣＰ１コンパレータ
ＯＰ１，ＯＰ２オペアンプ
Ｌ１チョークコイル
Ｍ１第１のＭＯＳトランジスタ
Ｍ２第２のＭＯＳトランジスタ
Ｓ１主スイッチ
Ｓ２，Ｓ１１，Ｓ１２スイッチ

Claims

主スイッチとインダクタンス素子の直列回路及び該直列回路の一端に接続された出力コンデンサを有し、前記直列回路の一端からＤＣ−ＤＣ変換した直流電圧を出力するＤＣ−ＤＣコンバータにおいて、
前記直列回路に並列に接続された第１のトランジスタと、
前記出力コンデンサに並列に接続された第２のトランジスタと、を備え、
過渡応答時に、前記第１のトランジスタまたは前記第２のトランジスタを駆動して出力電圧を応答させた後に、ＤＣ−ＤＣ変換を行うコンバータ部を応答させることを特徴とするＤＣ−ＤＣコンバータ。
過渡応答時に、前記第１のトランジスタまたは前記第２のトランジスタを駆動して出力電圧を応答させた後に、前記出力電圧が目標値に達してから前記コンバータ部を応答させることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
前記コンバータ部が応答した後に、前記第１のトランジスタ及び前記第２のトランジスタをオフにすることを特徴とする請求項１または２記載のＤＣ−ＤＣコンバータ。
主スイッチとインダクタンス素子の直列回路及び該直列回路の一端に接続された出力コンデンサを有し、前記直列回路の一端からＤＣ−ＤＣ変換した直流電圧を出力するＤＣ−ＤＣコンバータにおいて、
前記直列回路に並列に接続された第１のスイッチと、
前記出力コンデンサに並列に接続された第２のスイッチと、を備え、
過渡応答時に、前記第１のスイッチまたは前記第２のスイッチを駆動して出力電圧を応答させた後に、ＤＣ−ＤＣ変換を行うコンバータ部を応答させることを特徴とするＤＣ−ＤＣコンバータ。
過渡応答時に、前記第１のスイッチまたは前記第２のスイッチを駆動して出力電圧を応答させた後に、前記出力電圧が目標値に達してから前記コンバータ部を応答させることを特徴とする請求項４記載のＤＣ−ＤＣコンバータ。
前記コンバータ部が応答した後に、前記第１のスイッチ及び前記第２のスイッチをオフにすることを特徴とする請求項４または５記載のＤＣ−ＤＣコンバータ。
前記出力電圧が前記目標値に応じて設定した最大値と最小値の間にあるとき、前記出力電圧が目標値に達したと判断することを特徴とする請求項５または６記載のＤＣ−ＤＣコンバータ。
前記第１のスイッチまたは前記第２のスイッチを駆動して出力電圧が前記最大値以上になったときは、前記第２のスイッチをオンにするか、もしくは前記第２のスイッチをオンにして前記第１のスイッチをオフにすることを特徴とする請求項７記載のＤＣ−ＤＣコンバータ。
前記第１のスイッチまたは前記第２のスイッチを駆動して出力電圧が前記最小値以下になったときは、前記第１のスイッチをオンにするか、もしくは前記第１のスイッチをオンにして前記第２のスイッチをオフにすることを特徴とする請求項７記載のＤＣ−ＤＣコンバータ。