JP2006238603A - スイッチングレギュレータ装置 - Google Patents

Abstract

【課題】小電流負荷から大電流負荷までの広範囲にわたって、スイッチング部のスイッチングドライバ電流損失を十分に抑えることができ、負荷状態に関係なく常に高効率で動作することができるとともに、スイッチング素子の利用効率も向上し、結果的に、装置をＩＣチップ化した場合に、チップ内の面積利用率を従来に比べてさらに向上することができるスイッチングレギュレータ装置を提供する。
【解決手段】電流検出抵抗１１４により負荷電流を検出して増幅器１０９に入力し、負荷電流の大小に応じて、その負荷電流値に基づく増幅器１０９からの出力信号により、制御ロジック１０６を通じてスイッチ素子１０４、１０５をオンあるいはオフして、スイッチング動作するスイッチング素子として、出力スイッチング素子１２０、１２１のうちから少なくとも１つ以上選択し、負荷電流が増加した場合に、電流容量の小さな出力スイッチング素子１２０、１２１と大きな出力スイッチング素子１０３を並列駆動する。
【選択図】図１

Description

本発明は、出力スイッチング素子のスイッチングにより直流電圧のＯＮ／ＯＦＦ時間を調整し出力電圧が一定値で安定するように制御するスイッチングレギュレータ装置に関するものである。

従来から、高効率動作を可能とし小型でかつ大容量の電源として、コンピュータシステムや家電機器等に広く用いられているスイッチングレギュレータ装置は、負荷に直列または並列に接続されるＭＯＳＦＥＴなどのスイッチング素子を用い、入力される直流電圧に対するスイッチングの周期制御において、負荷へ流れる電流のＯＮ／ＯＦＦのタイミング（デューティサイクル）を調整し、負荷が変動した場合にも、負荷に印加される電圧が一定値に安定するように制御する。通常、スイッチングレギュレータ装置は、スイッチング素子をＯＮ／ＯＦＦするための制御回路を有し、負荷への電流の流れを制御する。

上記のスイッチングのデューティサイクルについては、周期制御におけるスイッチング周波数を一定にし、単位制御周期での各パルスのＯＮとＯＦＦとの時間比率を制御して調整する方法（パルス幅変調＝ＰＷＭ）か、各パルスのＯＮまたはＯＦＦの時間を固定し、周期制御におけるスイッチング周波数を変動させて調整する方法がある。

一方、スイッチングレギュレータ装置は、例えば携帯端末などに搭載した場合には、端末の動作時間を長くするために消費電力を少なくすることが要求される。しかしながら携帯端末のような小型モバイル機器を考慮すると、必然的にスイッチングレギュレータ装置を小型化することになり、コンデンサやコイルを小型化しなければならない。その結果、スイッチング素子を制御する発振器の動作周波数（スイッチング周波数）を高くする必要が生じる。

ここで、スイッチングレギュレータ装置の損失としては、スイッチングによるパワー損失（スイッチング損失）とスイッチングドライバ電流損失が大きな割合を占めている。これに対し、大きなパワーＭＯＳＦＥＴは低いチャンネル抵抗を有するため、所与の電流に対する電力消費量は、小さなＭＯＳＦＥＴより少ない。しかし大きなＭＯＳＦＥＴは大きなゲート領域を有しているため、より高いゲート電荷を有し、高いスイッチング周波数に対して、より大きなスイッチングドライバ電流損失が生じる。

また、レギュレータ動作において、大出力電流時には、スイッチングドライバ電流損失は全消費電力比では重大な要素ではないが、低出力電流時には、スイッチングドライバ電流損失は全消費電力比で重大な要素であり、動作効率の低下を招く。

上記のような効率低下の対策として、従来（例えば、特許文献１を参照）では、周期制御におけるスイッチング周波数を負荷状態に応じて変動させ、例えば、負荷が軽い時はスイッチング周波数を低くして効率低下を防止し、同じ制御により、負荷が重い時は、スイッチング周波数を高くするようにしているが、この場合、逆に効率低下を招くため、この時の負荷電流を検出し、この負荷電流値に応じてスイッチング素子の周期制御における単位制御周期でのＯＮ時間を長く設定し、効率低下を防止する方法が提示されている。

また、図３に示す従来のスイッチングレギュレータ装置（例えば、特許文献２を参照）では、負荷電流の大きい場合には、その負荷電流を電流検出抵抗３１０の電圧降下で検出し、この電圧降下の大きさに応じて変化するヒステリシスコンパレータ３１５からの出力信号を、発振器（ＯＳＣ）３１４に基づくスイッチング周波数を制御する制御ロジック３１３に作用させて、スイッチング周波数を低くしてＯＮ時間が長くなるように制御することにより、任意単位時間当たりのスイッチング回数を少なくし、スイッチング時にスイッチング素子内部で生じる電力損失（スイッチング損失）を相対的に減らすような動作を実行し、スイッチング素子のスイッチング損失低減を図ることにもなり、レギュレータ動作における効率低下をさらに抑えるようにした方法を提示している。

この場合、大きな負荷電流時には、スイッチング素子のオンオフ回数を低減し損失を小さくし動作効率が向上するのであるが、軽負荷時でスイッチング周波数が低い場合やスイッチング素子のＯＮ時間が短い時、スイッチング素子のうち電流容量の大きなＭＯＳＦＥＴの場合、高いゲート電荷のためスイッチング素子のスイッチング損失が低下せず、スイッチングレギュレータ装置全体として、動作効率の低下を招く欠点があった。

そこで、図３に示すように、出力スイッチング素子として、電流容量の大きなＭＯＳＦＥＴ３０５と電流容量の小さなＭＯＳＦＥＴ３０４を用意し、出力電圧（Ｖｏｕｔ）３０２に対応する抵抗３１８と抵抗３１９との接続点電位に応じて得られる容量選択制御部Ｃ３からの切り換え信号によって、ドライバ３０６あるいはドライバ３０７への接続を切り換える電流容量選択スイッチ３１２により、ドライバ３０６あるいはドライバ３０７を通じてスイッチング素子のＭＯＳＦＥＴ３０４、３０５の大きさを切り換えて、スイッチングレギュレータ装置の負荷電流に応じて変化する制御ロジック３１３からの制御信号を基に、ＭＯＳＦＥＴ３０４あるいはＭＯＳＦＥＴ３０５による各スイッチングを選択制御することにより、スイッチング損失を低減し、スイッチング動作時の効率低下を防止する方法が提示されている。
特開平８−２８９５３５号公報 特開平９−１４０１２６号公報

しかしながら上記の図３に示すような従来のスイッチングレギュレータ装置においては、負荷に供給する電流が少ない場合は、電流容量の小さいＭＯＳＦＥＴを選択しスイッチング損失を大きなＭＯＳＦＥＴの場合より少なくし、高効率で動作させ、負荷電流が大きな場合は、電流容量の大きなＭＯＳＦＥＴを選択し低いスイッチング抵抗で動作できるため、スイッチング損失が少なく高効率で動作でき、負荷電流によりスイッチング素子の大きさを選択することにより、軽負荷電流から重負荷電流まで高効率で動作するスイッチングレギュレータ装置を実現することができるが、重負荷で動作する場合、電流容量の小さいスイッチング素子は動作しておらず、スイッチング素子の利用効率が悪くなり、結果的に、ＩＣチップ内の面積利用率が低下するという問題点を有していた。

本発明は、上記従来の問題点を解決するもので、小電流負荷から大電流負荷までの広範囲にわたって、スイッチング部のスイッチングドライバ電流損失を十分に抑えることができ、負荷状態に関係なく常に高効率で動作することができるとともに、スイッチング素子の利用効率も向上し、結果的に、装置をＩＣチップ化した場合に、チップ内の面積利用率を従来に比べてさらに向上することができるスイッチングレギュレータ装置を提供する。

上記の課題を解決するために、本発明の請求項１に記載のスイッチングレギュレータ装置は、複数の出力スイッチング素子の制御端子に接続されたスイッチ素子をＯＮ／ＯＦＦし、前記複数の出力スイッチング素子により直流電圧をスイッチングして前記直流電圧のＯＮ／ＯＦＦ時間を調整し、負荷に対する印加電圧を一定に制御するスイッチングレギュレータ装置であって、前記負荷への電流を抵抗成分によりその端子電圧として検出する電流検出抵抗と、前記電流検出抵抗の端子電圧に応じた電圧を出力し、その出力電圧により前記スイッチ素子をＯＮ／ＯＦＦする増幅器とを設け、前記負荷電流の大きさに基づく前記増幅器からの出力電圧に応じて、前記複数の出力スイッチング素子のうちから少なくとも１つ以上選択してスイッチング動作させ、前記スイッチ素子のＯＮ／ＯＦＦにより前記出力スイッチング素子による直流電圧のスイッチングを制御するよう構成したことを特徴とする。

また、本発明の請求項２に記載のスイッチングレギュレータ装置は、請求項１に記載のスイッチングレギュレータ装置であって、前記電流検出抵抗と前記増幅器との間に、予め設定された所定の設定電圧を有するオフセット設定用電源を設け、前記負荷電流の大きさに基づく前記増幅器からの出力電圧に応じて、前記電流検出抵抗の端子電圧が前記オフセット設定用電源の設定電圧未満である場合には、前記スイッチ素子をＯＦＦして前記複数の出力スイッチング素子のうちから１つのみをスイッチング動作させ、前記電流検出抵抗の端子電圧が前記オフセット設定用電源の設定電圧以上となった場合には、前記スイッチ素子をＯＮして前記複数の出力スイッチング素子のうちから少なくとも２つ以上選択してスイッチング動作させ、前記スイッチ素子のＯＮ／ＯＦＦにより前記出力スイッチング素子による直流電圧のスイッチングを制御するよう構成したことを特徴とする。

また、本発明の請求項３に記載のスイッチングレギュレータ装置は、請求項２に記載のスイッチングレギュレータ装置であって、前記オフセット設定用電源と前記増幅器としてヒステリシスコンパレータとを、それぞれ複数設け、前記負荷電流の大きさに基づく各ヒステリシスコンパレータからの出力電圧により、前記各ヒステリシスコンパレータと個々に接続された前記スイッチ素子をＯＮ／ＯＦＦするよう構成したことを特徴とする。

以上により、負荷電流の大きさに応じて、少ない負荷電流の時は、電流容量の小さいスイッチング素子のみを選択してスイッチング部を構成し、中程度の負荷電流の時には、電流容量の小さいスイッチング素子と中程度のスイッチング素子を選択してスイッチング部を構成し、大電流の負荷電流の時には、電流容量の小さいスイッチング素子と中程度のスイッチング素子と大きなスイッチング素子を選択し、負荷電流の大部分は主に電流容量の大きなスイッチング素子でＯＮ／ＯＦＦ制御して低いスイッチング抵抗で動作するように、スイッチング部を構成することにより、小電流負荷から大電流負荷までの広範囲にわたって、スイッチング部のスイッチングドライバ電流損失を少なくすることができる。

以上のように本発明によれば、負荷電流の大きさに応じて、少ない負荷電流の時は、電流容量の小さいスイッチング素子のみを選択してスイッチング部を構成し、中程度の負荷電流の時には、電流容量の小さいスイッチング素子と中程度のスイッチング素子を選択してスイッチング部を構成し、大電流の負荷電流の時には、電流容量の小さいスイッチング素子と中程度のスイッチング素子と大きなスイッチング素子を選択し、負荷電流の大部分は主に電流容量の大きなスイッチング素子でＯＮ／ＯＦＦ制御して低いスイッチング抵抗で動作するように、スイッチング部を構成することにより、小電流負荷から大電流負荷までの広範囲にわたって、スイッチング部のスイッチングドライバ電流損失を少なくすることができる。

以上により、小電流負荷から大電流負荷までの広範囲にわたって、スイッチング部のスイッチングドライバ電流損失を十分に抑えることができ、負荷状態に関係なく常に高効率で動作することができるとともに、スイッチング素子の利用効率も向上し、結果的に、装置をＩＣチップ化した場合に、チップ内の面積利用率を従来に比べてさらに向上することができる。

以下、本発明の実施の形態を示すスイッチングレギュレータ装置について、図面を参照しながら具体的に説明する。
まず、本発明の実施の形態のスイッチングレギュレータ装置を説明する前に、従来から用いられている一般的なスイッチングレギュレータ装置について、その基本構成および基本動作を説明する。

図２は従来から用いられている一般的なスイッチングレギュレータ装置の基本構成を示すブロック図である。このスイッチングレギュレータ装置の基本的な動作としては、図２（ａ）に示すように、入力電圧（Ｖｉｎ）２０１を出力電圧（Ｖｏｕｔ）２１９に変換するものである。パルス周波数変調器２５０は、出力電圧（Ｖｏｕｔ）２１９をフィードバック信号として受信し、その出力電圧（Ｖｏｕｔ）２１９に基づいた周波数でＯＮ時間一定のパルス信号を出力する。ドライバ２５１は、パルス周波数変調器２５０から受信したパルス信号に従って、ＯＮ／ＯＦＦ制御信号を出力する。スイッチング素子２０３は、ドライバ２５１が出力するＯＮ／ＯＦＦ制御信号により、パルス信号の周波数で周期制御によるスイッチング動作を行う。

スイッチング素子２０３をＯＮ状態にすると、スイッチング素子２０３を流れる電流は、コイル（Ｌ）２１３を通じて流れコンデンサ（Ｃ）２１８および出力電圧（Ｖｏｕｔ）２１９の出力端子に電力が供給され、出力電圧（Ｖｏｕｔ）２１９が上昇する。その後、スイッチング素子２０３がＯＦＦ状態になると出力電圧（Ｖｏｕｔ）２１９が低下する。このようにして、出力電圧（Ｖｏｕｔ）２１９が予め設定された基準値より低下した時期に、パルス周波数変調器２５０は、再度、スイッチング素子２０３をＯＮ状態にする制御信号を出力し、出力電圧（Ｖｏｕｔ）２１９を一定に保つように、パルス周波数変調器２５０からのパルス信号の周波数を制御する動作を実行する。

上記のスイッチングレギュレータ装置において、出力電圧（Ｖｏｕｔ）２１９が基準値を保っている期間には、パルス周波数変調器２５０は、図２（ｂ）に示すように、周期の長い制御周期ｔ１つまり周波数の低いパルス信号を出力する。一方、出力電圧（Ｖｏｕｔ）２１９が基準値以下に低下すると、パルス周波数変調器２５０は、図２（ｃ）に示すように、パルス信号の繰り返し周期を制御周期ｔ１より短い制御周期ｔ２に変化させ、すなわちパルス信号の周波数を高くして、スイッチング素子２０３が任意単位時間にＯＮ状態になる頻度を図２（ｂ）に示す場合から増加することにより、出力電圧（Ｖｏｕｔ）２１９を上昇させるように動作する。このようにして、出力電圧（Ｖｏｕｔ）２１９が一定値で安定するように制御する。

ここで、スイッチングレギュレータ装置は、携帯端末等に搭載するためには、長時間使用に対して消費電力を小さくすることが要求され、さらに小型化が必須となる。これらを満足するため、コンデンサ（Ｃ）２１８やコイル（Ｌ）２１３をさらに小型化すれば良いが、さらに小型化すれば、スイッチング素子２０３を制御するパルス信号の周波数を高くする必要が生じる。このようにパルス信号の周波数を高くすると、１つのパルスで供給できる電力量が小さくなるので、所定量の電力を供給するために、多数回のスイッチングが行われるが、このスイッチング動作によりスイッチング損失が多くなり、かえってレギュレータの動作効率が悪くなる。

この状態を阻止するため、図３に示す従来例では、負荷電流を検出する電流検出抵抗３１０を設け、負荷電流により電流検出抵抗３１０の両端に発生する電圧降下を、オフセット電圧Ｖｓのオフセット可変設定用電源３１６を接続したヒステリシスコンパレータ３１５で検出し、この電圧降下がオフセット電圧Ｖｓ以上となった場合に、ヒステリシスコンパレータ３１５が、オフセット電圧Ｖｓに対応する電流以上の大きな負荷電流が流れたことを検出して動作し、制御ロジック３１３に作用することにより、一時的に、パルス幅調整部Ｂ３を調整して、スイッチング素子３０５を所定期間ＯＮ状態が長くなるように設定する動作を実行する。これにより、大きな負荷電流が流れた場合の動作効率の低下を阻止し高効率なスイッチングレギュレータ装置を実現する方法が提示されている。

しかしこの方法では、スイッチング素子３０４あるいはスイッチング素子３０５は、それぞれのスイッチング動作時に流れる最大負荷電流が十分に扱えるだけの大きい電流容量を持つスイッチング素子を使用するため、大きなゲート容量により高いゲート電荷を有し、スイッチング素子３０４のみが動作する低負荷電流となる軽負荷時にも、スイッチングドライバ電流損失は比較的大きな値となり、スイッチングレギュレータ装置としての動作効率は十分ではなく悪くなっている。

上記のように図３に示す従来例の問題点を解決するために、軽負荷電流域から最大負荷電流域まで高い効率で動作するスイッチングレギュレータ装置として、本発明の実施の形態のスイッチングレギュレータ装置を以下に説明する。
（実施の基本形態）
はじめに、本発明の実施の形態のスイッチングレギュレータ装置について、その基本概念を以下に説明する。

まず、周期制御用の制御信号が常に入力される小容量の第１のスイッチング素子の他に、スイッチ素子により制御信号の入力がオンオフされる中容量の第２のスイッチング素子および第３のスイッチング素子を設け、スイッチングレギュレータ装置の負荷電流を検出する電流検出抵抗の電圧降下により負荷電流を検出し、負荷電流が少ない場合は、第１のスイッチング素子のみでスイッチング部を構成する。負荷電流が増加すると、その負荷電流に応じて第２のスイッチング素子にも制御信号が入力され、第２のスイッチング素子も第１のスイッチング素子と共にスイッチング動作を行いスイッチング部を構成する。さらに負荷電流が増大すると、その負荷電流に応じて第３のスイッチング素子にも制御信号が入力され、第３のスイッチング素子も第２のスイッチング素子および第１のスイッチング素子と共にスイッチング動作を行いスイッチング部を構成する。

さらに、第２、第３のスイッチング素子の他に第４、第５など複数のスイッチング素子を設け、負荷電流に応じて、スイッチ素子によりそれぞれに対応するスイッチング素子をＯＮ／ＯＦＦ制御するように、負荷電流の大きさに適したスイッチング素子を選択して、高効率なスイッチングレギュレータ装置を設計することができる。このスイッチングレギュレータ装置において、最大の負荷電流の場合には、すべてのスイッチング素子をスイッチング動作させることにより、スイッチング素子の利用効率を高くすることができる。
（実施の形態１）
本発明の実施の形態１のスイッチングレギュレータ装置を説明する。

図１は本実施の形態１のスイッチングレギュレータ装置の構成を示す回路ブロック図である。図１において、ＭＯＳＦＥＴで構成したスイッチング素子１０３と並列に接続したＭＯＳＦＥＴ１２０、１２１は、入力電圧（Ｖｉｎ）１０１をスイッチングする出力スイッチング素子で、一方の端子は、それぞれＶｉｎ１０１の入力端子に接続され、他方の端子はそれぞれダイオード（Ｄ）１１２のカソードおよびコイル（Ｌ）１１３の一端が接続されている。ダイオード１１２のアノードは接地されている。コイル１１３の他端は電流検出抵抗１１４を介して出力電圧（Ｖｏｕｔ）１１９の出力端子に接続されるとともに、コンデンサ１１８を介して接地される。

Ｖｏｕｔ１１９の出力端子は、直列接続された抵抗１１６、１１７を介して接地され、抵抗１１６、１１７の直列接続点に、誤差増幅器１１０の一方の入力端子（マイナス端子）が接続され、誤差増幅器１１０の他方の入力端子（プラス端子）は基準電圧（Ｖｒｅｆ）１１１に接続されている。誤差増幅器１１０の出力は発振器（ＯＳＣ）１０８を接続した制御回路１０７に接続され、制御回路１０７の出力はスイッチング素子１０３のゲートに接続するとともにスイッチ素子１０４および１０５の一端である入力側に接続され、スイッチ素子１０４および１０５の他端である出力側は、それぞれスイッチング素子１２０のゲートとスイッチング素子１２１のゲートに接続される。

電流検出抵抗１１４の両端を、オフセット設定用電源１１５を通じて、増幅器１０９の各入力端子（プラス端子およびマイナス端子）に接続する。増幅器１０９の出力は、制御ロジック１０６の入力に接続し、制御ロジック１０６の出力は、それぞれスイッチ素子１０４、１０５の各ゲートに接続することにより、スイッチ素子１０４および１０５のＯＮ／ＯＦＦを制御する。

以上のように構成されたスイッチングレギュレータ装置では、まず動作開始時は、誤差増幅器１１０のマイナス入力端子への入力電圧は０Ｖであり、プラス入力端子への入力電圧は基準電圧（Ｖｒｅｆ）１１１であり、誤差増幅器１１０の出力にはプラス電圧が発生する。制御回路１０７は、誤差増幅器１１０からのプラス電圧を受け、発振器（ＯＳＣ）１０８からの発振信号を基にスイッチング素子１０３、１２０、１２１をＯＮするためのスイッチング制御信号を出力する。

始めの負荷電流が少ない場合には、電流検出抵抗１１４の電圧降下は、増幅器１０９のオフセット設定用電源１１５の設定電圧より小さく増幅器１０９の出力は変化せず、制御ロジック１０６の出力はスイッチ素子１０４および１０５をＯＦＦ状態のままとし、スイッチング素子１２０および１２１も動作せず、スイッチング部は電流容量の小さいスイッチング素子１０３のみが動作する。スイッチング素子１０３は、電流容量が小さいためゲート電荷が少なくかつ負荷電流も少なく、スイッチング素子１０３のＯＮ時間が少ない場合でも、スイッチングドライバ電流損失は少なく高効率で駆動できる。

次に、負荷電流が増加し、電流検出抵抗１１４の電圧降下がオフセット設定用電源１１５の設定電圧より大きくなると、増幅器１０９の出力電圧はプラス電圧となり、制御ロジック１０６からの制御信号はスイッチ素子１０５をＯＮする。スイッチ素子１０５がＯＮすると、スイッチング素子１２１が制御回路１０７からのスイッチング制御信号に従ってＯＮする。この動作はスイッチング素子１０３と同じ動作となる。制御回路１０７からのスイッチング制御信号でスイッチング素子１０３と１２１がスイッチング動作を行う。

このように負荷電流が増加した場合、従来のように電流容量の小さいスイッチング素子１０３のみでのスイッチング動作では、直列抵抗が大きくなるためスイッチング損失が多くなり効率が悪くなるが、本実施の形態では、スイッチング素子１０３と１２１が並列で動作する結果、スイッチング素子の直列抵抗は並列接続されて小さな値になり、スイッチング損失は少なくなって、装置全体のスイッチング動作における効率が高くなる。

さらに負荷電流が増加する場合には、増幅器１０９の出力電圧はさらに高くなり、制御ロジック１０６からの制御信号は、スイッチング素子１０３、１２０、１２１のうちのスイッチング素子１２０もスイッチング動作するように制御するスイッチ素子１０４をＯＮする。スイッチ素子１０４がＯＮすると、スイッチング素子１２０も制御回路１０７からのスイッチング制御信号でスイッチング動作を開始し、スイッチング素子１０３、１２１、１２０が同期してスイッチング動作を行う。スイッチング素子１０３、１２１、１２０がＯＮした状態では、スイッチング素子１０３、１２１、１２０の直列抵抗は並列接続となり、スイッチング抵抗はさらに少なくなってスイッチング効率はさらに高い値となる。

上記の説明から明らかなように、本実施の形態１の構成では、負荷電流の大小に比例して、結果的にスイッチング素子の直列抵抗が適切に変化し、また、ゲート電荷量も適切に変化するため、高効率なスイッチングレギュレータ装置を実現することができる。

また、制御ロジック１０６の動作を、増幅器１０９の出力信号に従って、まずスイッチ素子１０５をＯＮし、負荷電流が増加すれば、スイッチ素子１０５をＯＦＦすると同時にスイッチ素子１０４をＯＮする。さらに、負荷電流が増加すれば、ＯＦＦしていたスイッチ素子１０５もＯＮするように、制御を実行すれば、上記説明の動作よりさらに細かな制御動作となり、さらに高効率なスイッチングレギュレータ装置を実現することができる。
（実施の形態２）
本発明の実施の形態２のスイッチングレギュレータ装置を説明する。

図４は本実施の形態２のスイッチングレギュレータ装置の構成を示す回路ブロック図である。図１に示す実施の形態１の場合と構成が異なる点は、図４に示すように、スイッチ素子４０５のオンオフを制御するヒステリシスコンパレータ４２８と、スイッチ素子４０４のオンオフを制御するヒステリシスコンパレータ４２７を、それぞれ接続したことである。

このスイッチングレギュレータ装置においては、動作開始後の負荷電流が少ない場合、電流検出抵抗４１４の両端に発生する電圧降下は少なく、ヒステリシスコンパレータ４２７、４２８とも出力状態は変化せず、スイッチ素子４０４、４０５もオフのままであり、各スイッチング素子４０３、４２０、４２１を周期制御によりＯＮ／ＯＦＦ制御する制御回路４０７からのスイッチング制御信号は、面積が小さくゲート電荷量も小さいスイッチング素子４０３のゲートのみに入力され、スイッチング素子４０３のみがスイッチング動作することにより、負荷電流が少ない場合でも、ゲート電荷量を少なくして高効率なスイッチングレギュレータ装置を実現することができる。

次に、負荷電流が増加して電流検出抵抗４１４の電圧降下が大きくなり、ヒステリシスコンパレータ４２８のプラス入力端子に接続されたオフセット設定用電源４２６の設定電圧より大きくなると、ヒステリシスコンパレータ４２８のプラス入力端子にはプラス電圧が印加され、ヒステリシスコンパレータ４２８の出力端子からは高電圧が出力されスイッチ素子４０５はＯＮ状態となり、スイッチング素子４２１のゲートにも制御回路４０７からのスイッチング制御信号が印加され、スイッチング素子４０３と４２１がスイッチング動作を行う。

さらに、負荷電流が増加して電流検出抵抗４１４の電圧降下がさらに大きくなり、ヒステリシスコンパレータ４２７のプラス入力端子に接続されたオフセット設定用電源４２５の設定電圧（ここでは、オフセット設定用電源４２６の設定電圧より大きく設定されているものとする）より大きくなると、ヒステリシスコンパレータ４２７のプラス入力端子にもプラス電圧が印加され、ヒステリシスコンパレータ４２７の出力端子からも高電圧が出力されスイッチ素子４０４もＯＮ状態となり、スイッチング素子４２０のゲートについても制御回路４０７からのスイッチング制御信号が印加され、スイッチング素子４０３、４２１、４２０の全てが並列接続されて同期してスイッチング動作を行うようになる。この場合、スイッチング素子４０３、４２１、４２０からなるスイッチング部のスイッチング抵抗は小なくなってスイッチング損失も少なくなり、高効率なスイッチングレギュレータ装置を実現することができる。

負荷電流が減少する場合は、上記とは逆の動作となり、負荷電流に応じてオンするスイッチ素子を選択することができ、スイッチング損失の小さなスイッチングレギュレータ装置を実現することができる。また、コンパレータとして、ヒステリシス特性を有するヒステリシスコンパレータ４２７、４２８を用いているため、スイッチング素子の切り換え時にもチャタリング発生の不都合を防止することもできる。

上記の説明から明らかなように、本実施の形態２の構成によれば、負荷電流の増加に応じて動作するスイッチング素子の個数を切り換え増加することにより、図５の特性比較で示すように、負荷電流の小さい値から大きい値まで、負荷電流値の広い範囲にわたって、高効率なスイッチングレギュレータ装置を実現することができる。

特に、図２の従来例に示す電流容量の大きなスイッチング素子のみで構成するスイッチングレギュレータ装置と比較すると、負荷電流の少ない場合に、より高い効率を得ることができる。

以上のように、各実施の形態の構成によれば、負荷電流に応じて動作するスイッチング素子を選択するため、負荷電流値の全域にわたって高効率なスイッチングレギュレータ装置を実現することができる。特に、負荷電流の少ない条件で、従来と比較して顕著な高効アップ性能を発揮し優位である。

なお、本実施の形態のスイッチングレギュレータ装置に係る技術は、同期スイッチングレギュレータ、非同期スイッチングレギュレータなど様々なタイプのスイッチング素子を用いて使用でき、電圧降下、電圧昇圧、極性反転およびフライバック構成など、様々なタイプのスイッチングレギュレータ装置に用いることができるものである。

本発明のスイッチングレギュレータ装置は、小電流負荷から大電流負荷までの広範囲にわたって、スイッチング部のスイッチングドライバ電流損失を十分に抑えることができ、負荷状態に関係なく常に高効率で動作することができるとともに、スイッチング素子の利用効率も向上し、結果的に、装置をＩＣチップ化した場合に、チップ内の面積利用率を従来に比べてさらに向上することができるもので、負荷電流が頻繁に変化するスイッチングレギュレータ装置および小型のスイッチングレギュレータ装置やＤＣ／ＤＣコンバータ装置等に適用できる。

本発明の実施の形態１のスイッチングレギュレータ装置の構成を示す回路ブロック図 従来から用いられている一般的なスイッチングレギュレータ装置の基本構成を示すブロック図 従来のスイッチングレギュレータ装置の別の構成例を示す回路ブロック図 本発明の実施の形態２のスイッチングレギュレータ装置の構成を示す回路ブロック図 本発明と従来例における負荷電流−スイッチングレギュレータ効率特性例の比較説明図

符号の説明

１０１ 入力電圧（Ｖｉｎ）
１０２ コンデンサ
１０３ 出力スイッチング素子（ＭＯＳＦＥＴ）
１０４、１０５ スイッチ素子（トランジスタ）
１０６ 制御ロジック
１０７ 制御回路
１０８ 発振器（ＯＳＣ）
１０９ 増幅器
１１０ 誤差増幅器
１１１ 基準電圧（Ｖｒｅｆ）
１１２ ダイオード（Ｄ）
１１３ コイル（Ｌ）
１１４ 電流検出抵抗
１１５ オフセット設定用電源
１１６、１１７ 抵抗
１１８ コンデンサ
１１９ 出力電圧（Ｖｏｕｔ）
１２０、１２１ 出力スイッチング素子（ＭＯＳＦＥＴ）
２０１ 入力電圧（Ｖｉｎ）
２０３ 出力スイッチング素子（ＭＯＳＦＥＴ）
２１２ ダイオード（Ｄ）
２１３ コイル（Ｌ）
２１８ コンデンサ（Ｃ）
２１９ 出力電圧（Ｖｏｕｔ）
２５０ パルス周波数変調器
２５１ ドライバ
３０１ 入力電圧（Ｖｉｎ）
３０２ 出力電圧（Ｖｏｕｔ）
３０３ コンデンサ
３０４、３０５ 出力スイッチング素子（ＭＯＳＦＥＴ）
３０６、３０７ ドライバ
３０８ ダイオード
３０９ コイル
３１０ 電流検出抵抗
３１１ コンデンサ
３１２ 電流容量選択スイッチ
３１３ 制御ロジック
３１４ 発振器（ＯＳＣ）
３１５ ヒステリシスコンパレータ
３１６ オフセット可変設定用電源
３１７ 誤差増幅器
３１８、３１９ 抵抗
３２０ 基準電圧（Ｖｒｅｆ（１））
３２１ 誤差増幅器
３２２ 基準電圧（Ｖｒｅｆ（２））
４０１ 入力電圧（Ｖｉｎ）
４０２ コンデンサ
４０３ 出力スイッチング素子（ＭＯＳＦＥＴ）
４０４、４０５ スイッチ素子（トランジスタ）
４０７ 制御回路
４０８ 発振器（ＯＳＣ）
４１０ 誤差増幅器
４１１ 基準電圧（Ｖｒｅｆ）
４１２ ダイオード
４１３ コイル
４１４ 電流検出抵抗
４１６、４１７ 抵抗
４１８ コンデンサ
４１９ 出力電圧（Ｖｏｕｔ）
４２０、４２１ 出力スイッチング素子（ＭＯＳＦＥＴ）
４２５、４２６ オフセット設定用電源
４２７、４２８ ヒステリシスコンパレータ

Claims (3)

1. 複数の出力スイッチング素子の制御端子に接続されたスイッチ素子をＯＮ／ＯＦＦし、前記複数の出力スイッチング素子により直流電圧をスイッチングして前記直流電圧のＯＮ／ＯＦＦ時間を調整し、負荷に対する印加電圧を一定に制御するスイッチングレギュレータ装置であって、前記負荷への電流を抵抗成分によりその端子電圧として検出する電流検出抵抗と、前記電流検出抵抗の端子電圧に応じた電圧を出力し、その出力電圧により前記スイッチ素子をＯＮ／ＯＦＦする増幅器とを設け、前記負荷電流の大きさに基づく前記増幅器からの出力電圧に応じて、前記複数の出力スイッチング素子のうちから少なくとも１つ以上選択してスイッチング動作させ、前記スイッチ素子のＯＮ／ＯＦＦにより前記出力スイッチング素子による直流電圧のスイッチングを制御するよう構成したことを特徴とするスイッチングレギュレータ装置。
2. 請求項１に記載のスイッチングレギュレータ装置であって、前記電流検出抵抗と前記増幅器との間に、予め設定された所定の設定電圧を有するオフセット設定用電源を設け、前記負荷電流の大きさに基づく前記増幅器からの出力電圧に応じて、前記電流検出抵抗の端子電圧が前記オフセット設定用電源の設定電圧未満である場合には、前記スイッチ素子をＯＦＦして前記複数の出力スイッチング素子のうちから１つのみをスイッチング動作させ、前記電流検出抵抗の端子電圧が前記オフセット設定用電源の設定電圧以上となった場合には、前記スイッチ素子をＯＮして前記複数の出力スイッチング素子のうちから少なくとも２つ以上選択してスイッチング動作させ、前記スイッチ素子のＯＮ／ＯＦＦにより前記出力スイッチング素子による直流電圧のスイッチングを制御するよう構成したことを特徴とするスイッチングレギュレータ装置。
3. 請求項２に記載のスイッチングレギュレータ装置であって、前記オフセット設定用電源と前記増幅器としてヒステリシスコンパレータとを、それぞれ複数設け、前記負荷電流の大きさに基づく各ヒステリシスコンパレータからの出力電圧により、前記各ヒステリシスコンパレータと個々に接続された前記スイッチ素子をＯＮ／ＯＦＦするよう構成したことを特徴とするスイッチングレギュレータ装置。

Images