JP5730520B2 - スイッチングレギュレータ - Google Patents

Description

本発明は、スイッチングレギュレータに関する。

従来から、携帯電話やデジタルカメラなど電子機器においては、入力電力から所定の出力電力に変換する電源回路が用いられている。電源回路としては、例えば、高効率で小型化が可能なスイッチングレギュレータ（又はＤＣ‐ＤＣコンバータ）が広く使用されている。電子機器内にスイッチングレギュレータが用いられることで、例えば、電子機器内での消費電力が削減される。

図１２はスイッチングレギュレータ２００の構成例を示す図である。スイッチングレギュレータ２００は、ＶＩＮから入力電圧が供給され、ＶＯＵＴから負荷５０に対して出力電圧を供給する。スイッチングレギュレータ２００は、入力電圧ＶＩＮを所定値の定電圧に変換することで、負荷５０に過電圧とならないような出力電圧ＶＯＵＴを供給できる。負荷５０は、例えばＣＰＵなど電力を消費する抵抗や素子などである。

スイッチングレギュレータ２００は、第１及び第２のスイッチング素子１１，１２、平滑用のコイル１３とコンデンサ１４、抵抗１５、Ｉ／Ｖ変換回路１６、第１のコンパレータ（PWM_COMP）１７、ロジック部１８、エラーアンプ（反転増幅回路）１９、第２のコンパレータ（PFM_COMP）２０、クロック発生回路２１、ＯＲ回路２２、定電圧源２５，２６、コンデンサ２７、抵抗２８，２９、逆流検出コンパレータ３０、及び入力端子３１を備える。なお、積分回路２４はエラーアンプ１９と定電圧源２５とコンデンサ２７を含む。

このスイッチングレギュレータ２００は、入力端子３１を介して外部制御信号（MODE）が入力され、この外部制御信号により、強制ＰＷＭモード、又はＰＦＭ／ＰＷＭ自動切替わりモード（以下、自動切替わりモード）として動作する。強制ＰＷＭモードとは、例えば、負荷５０の種類によらずスイッチングレギュレータ２００が一定周期（又は一定デューティー比）の出力電圧ＶＯＵＴを出力するモードである。また、自動切替わりモードは、例えば、負荷５０の種類に応じてスイッチングレギュレータ２００がＰＷＭとＰＦＭとしての動作を行き来するモードで、負荷５０が軽負荷のときＰＦＭ、重負荷のときＰＷＭとして動作する。例えば、外部制御信号として「ＨＩＧＨ」が入力されたとき、スイッチングレギュレータ２００は強制ＰＷＭモードとして動作し、「ＬＯＷ」が入力されたとき自動切替わりモードとして動作する。自動切替わりモードは、例えば、ＰＷＭ動作（或いは強制ＰＷＭモード）に休止期間を割り込ませることで実現できる。

最初に強制ＰＷＭモードにおけるスイッチングレギュレータ２００における動作を説明し、次に自動切替りモードの動作について説明する。図１３（Ａ）〜図１３（Ｃ）が強制ＰＷＭモード時の波形例を示す図である。これらの波形図を適宜参照して、以下強制ＰＷＭモードについて説明する。

図１２において、ロジック部１８は、例えば、第１のコンパレータ１７に出力電圧等に基づいて、第１及び第２のスイッチング素子１１，１２のオンとオフを切替える駆動部として機能する。

すなわち、ロジック部１８は、例えば、第１のコンパレータ１７の出力電圧が「ＨＩＧＨ」のとき、第１のスイッチング素子（又はハイサイド側ＭＯＳ）１１をオン、第２のスイッチング素子（又はローサイド側ＭＯＳ）１２にオフにする。この場合、入力電圧ＶＩＮに対して所定電圧の出力電圧ＶＯＵＴ（出力電圧ＶＯＵＴがオン）が出力されることとなる。

一方、ロジック部１８は、例えば、第１のコンパレータ１７の出力電圧が「ＬＯＷ」のとき、第１及び第２のスイッチング素子１１，１２を夫々オフ、オンにする。この場合、第１のスイッチング素子１１には電流が流れないため、出力電圧ＶＯＵＴはオフとなる。

なお、第１及び第２のスイッチング素子１１，１２は、例えば、夫々ｐＭＯＳ，ｎＭＯＳを含む。

また、ロジック部１８は、第１のスイッチング素子１１をオンにすると、第２のスイッチング素子をオフにし、第１のスイッチング素子１１をオフにすると、第２のスイッチング素子をオンにする。ロジック部１８は、第１及び第２のスイッチング素子に対して互いに相反するスイッチング動作を行わせる。ロジック部１８は、第１及び第２のスイッチング素子１１，１２にスイッチング動作を行わせることで、入力電圧ＶＩＮに対して所定電圧値の出力電圧ＶＯＵＴを生成し負荷５０に出力することができる。

第１のスイッチング素子１１がオンになると、抵抗１５に電流が流れ、Ｉ／Ｖ変換回路１６はその電流を電圧に変換する。Ｉ／Ｖ変換回路１６は、変換後の電圧を第１のコンパレータ１７のマイナス側の入力に出力する。ここで、第１のスイッチング素子１１がオンのとき、負荷５０には出力電圧が供給されるため、負荷５０に対して負荷電流が流れる。すなわち、負荷５０に流れる負荷電流が大きくなると、第１のスイッチング素子１１に流れる電流も大きくなり、Ｉ／Ｖ変換回路１６の出力電圧も上昇する。逆に負荷電流が下がるとＩ／Ｖ変換回路１６の出力電圧も下がる。このように負荷電流とＩ／Ｖ変換回路１６の出力電圧とは比例関係にあり、Ｉ／Ｖ変換回路１６は負荷電流に比例した出力電圧を第２の信号として第１のコンパレータ１７に出力する。

第１のコンパレータ１７は、マイナス入力側にＩ／Ｖ変換回路１６からの出力電圧、プラス入力側にはエラーアンプ１９の出力電圧が入力され、スイッチングレギュレータ２００の出力電圧のパルス幅（あるいはデューティー比）を決定する。図１３（Ｂ）と図１３（Ｃ）は、第１のコンパレータ（PWM_COMP）１７の出力電圧と２つのスイッチング素子１１，１２の接続点ＬＸにおける出力電圧との関係を示す図である。上述したように、例えば、第１のコンパレータ１７は「ＨＩＧＨ」を出力すると、ロジック部１８が第１のスイッチング素子１１をオンにし、「ＬＯＷ」を出力するとロジック部１８が第１のスイッチング素子１１をオフにする。このため、第１のコンパレータ１７は、ロジック部１８を動作させて第１及び第２のスイッチング素子１１，１２をオンまたはオフにさせる制御信号を出力し、これにより、出力電圧ＶＯＵＴのデューティー比を決定する。

図１２に戻り、エラーアンプ１９は、例えば、出力電圧ＶＯＵＴとリファレンス電圧Ｖｏｒｅｆとの誤差を増幅し、増幅した誤差を示す第１の信号を第１のコンパレータ１７に出力する反転増幅回路である。ここでエラーアンプ１９の出力電圧に着目する。

図１３（Ａ）は、エラーアンプ１９の出力電圧とＩ／Ｖ変換回路１６の出力電圧との関係例を示す図である。スイッチングレギュレータ２００が強制ＰＷＭモードとして動作するとき、一定デューティー比の出力電圧ＶＯＵＴを出力するが、例えば、出力電圧ＶＯＵＴが所定電圧値（以下、第１の所定電圧値）よりも下がった場合を考える。この場合、出力電圧ＶＯＵＴはエラーアンプ１９のマイナス入力側に入力されるため、エラーアンプ１９の出力電圧が上昇する。エラーアンプ１９の出力電圧が上昇すると、第１のコンパレータ１７は、プラス入力側に入力される電圧について出力電圧ＶＯＵＴが下がる前と比較して大きくなるため、「ＨＩＧＨ」を出力する時間も以前と比較して長くなる。これにより、ロジック部１８は第１のスイッチング素子１１をオンにする時間が長くなり、出力電圧ＶＯＵＴが上昇する。逆に、出力電圧ＶＯＵＴが第１の所定電圧値以上となると、スイッチングレギュレータ２００は、一定デューティー比の出力電圧ＶＯＵＴを供給できるようにするため、出力電圧ＶＯＵＴを低下させるように動作する。これにより、一定デューティー比の出力電圧ＶＯＵＴが維持されることとなる。一般に、Ｉ／Ｖ変換回路１６の出力電圧と、エラーアンプ１９の出力電圧とが等しいとき、デューティー比が一定の出力電圧ＶＯＵＴが出力される。以上により、スイッチングレギュレータ２００は強制ＰＷＭモードとして動作する。

次に自動切替わりモードについて説明する。図１４（Ａ）〜同図（Ｄ）は自動切替わりモード時における各部の波形例を示す図である。自動切替わりモードは、ＰＷＭ動作とＰＦＭ動作とが行き来するモードであるが、ＰＦＭ動作は、ＰＷＭ動作に休止期間を割り込ませることで実現している。

例えば、スイッチングレギュレータ２００は、負荷５０が重負荷であるとき、強制ＰＷＭモードと同様にＰＷＭモードとして動作する。例えば、負荷５０に対する負荷電流が所定電流値よりも下がると、Ｉ／Ｖ変換回路１６の出力電圧も除々に低下する。ＰＷＭ動作においては、Ｉ／Ｖ変換回路１６の出力電圧と、エラーアンプ１９の出力電圧とは等しいため、Ｉ／Ｖ変換回路１６の出力電圧が低くなるとエラーアンプ１９の出力電圧も低くなる。

エラーアンプ１９の出力電圧は第２のコンパレータ２０に入力され、その出力電圧が第２のコンパレータ２０のマイナス入力（リファレンス電圧が入力される）以下となると、第２のコンパレータ２０の出力電圧（PFM_COMP出力）は「ＨＩＧＨ」から「ＬＯＷ」に切り替わる（例えば、図１４（Ｂ）と同図（Ｃ））。このとき、ロジック部１８は、ＯＲ回路２２から「ＬＯＷ」が入力され、スイッチング動作を停止し、休止状態となる。スイッチングレギュレータ２００は、休止状態のとき、出力電圧ＶＯＵＴとしてコンデンサ１４に貯まった電荷を出力する。

その後、コンデンサ１４に貯まった電荷が負荷５０に出力されて、出力電圧ＶＯＵＴは更に低下する。エラーアンプ１９のマイナス入力側に入力される出力電圧ＶＯＵＴの低下によりエラーアンプ１９の出力電圧は上昇へと転じる。その後、第２のコンパレータ２０において、プラス入力（エラーアンプ１９の出力電圧が入力される）がマイナス入力（リファレンス電圧が入力される）以上となる。このとき、第２のコンパレータ２０の出力電圧（PFM_COMP出力）は「ＬＯＷ」から「ＨＩＧＨ」になり、ロジック部１８はＯＲ回路２２から「ＨＩＧＨ」が入力され、ＰＷＭ動作を行う。スイッチングレギュレータ２００は、自動切替わりモードのとき、休止状態とＰＷＭ動作とを交互に行う（例えば図１４（Ｃ））。休止期間とＰＷＭ動作期間の周期を変化させ、その割合も変化させることにより、スイッチングレギュレータ２００は、全体としてＰＦＭ動作を行っている状態となる。

負荷５０が軽負荷から重負荷になると、エラーアンプ１９の出力電圧は第２のコンパレータ２０のマイナス入力以上となるため、第２のコンパレータ２０は常に「ＨＩＧＨ」を出力する。よって、ロジック部１８はスイッチング動作を行い、スイッチングレギュレータ２００は常にＰＷＭ動作を行うこととなる。以上が自動切替わりモードの動作例である。

図１２において、逆流検出コンパレータ３０は、コイル１３におけるコイル電流の逆流（出力電圧ＶＯＵＴからコイル１３、第２のスイッチング素子１２を経由してＧＮＤへ向かう電流）を検出するコンパレータであり、自動切替わりモードのときに動作する。ロジック部１８は、第２のスイッチング素子１２をオンにしている状態で、逆流検出コンパレータ３０で逆流を検知すると（逆流検出コンパレータ３０が「ＨＩＧＨ」を出力すると）、第２のスイッチング素子１２をオフにして逆流を防止する。スイッチングレギュレータ２００は、ロジック部１８がコイル電流の逆流を防止することで、自動切替わりモード時に出力電圧ＶＯＵＴの電力効率を所定効率以上に高く保つことができる。

"電流モードＤＣ‐ＤＣコンバータ回路において入力に依存しない周波数特性を得るためのスロープ補償に関する検討"、川端千尋他２名、Proceeding of the IEICE General Conference 2008年 エレクトロニクス（２），121, 2008-03-05

スイッチングレギュレータ２００の課題について以下説明する。図１５（Ａ）〜同図（Ｄ）はかかる課題を説明するための図である。

前述したように、自動切替わりモードのＰＷＭ動作において、負荷電流が所定電流値以下に低下すると、Ｉ／Ｖ変換回路１６の出力電圧も低下し、エラーアンプ１９の出力電圧も第２の所定電圧値以下に低下する。よって、エラーアンプ１９のマイナス入力は上昇することとなる（例えば図１４（Ａ）、図１５（Ｂ））。エラーアンプ１９のマイナス入力がプラス入力（リファレンス電圧Ｖｏｒｅｆ）以上となると、エラーアンプ１９の出力電圧が低下する。エラーアンプ１０の出力電圧は第２のコンパレータ２０のプラス側に入力され、その出力電圧がマイナス入力（リファレンス電圧）以下になると第２のコンパレータ２０は「ＬＯＷ」をロジック部１８に出力し、休止状態となる。

このような自動切替わりモードにおける休止状態で、スイッチングレギュレータ２００に外部制御信号として「ＨＩＧＨ」（強制ＰＷＭモード）が入力されると、ロジック部１８はスイッチ動作を行う。この場合、エラーアンプ１９のマイナス側の入力電圧がプラス側のリファレンス電圧Ｖｏｒｅｆよりも高くなっているため（例えば図１５（Ｂ））、スイッチングレギュレータ２００は第１の所定電圧値以上の出力電圧ＶＯＵＴを出力していると誤認識する。このとき、エラーアンプ１９において、マイナス側の入力電圧がプラス側のリファレンス電圧Ｖｏｒｅｆよりも高くなり、エラーアンプ１９の出力電圧（第１のコンパレータ１７におけるプラス側の入力電圧）は、第１のコンパレータ１７におけるマイナス入力側の電圧以下となる。このとき、第１のコンパレータ１７は、第１のスイッチング素子１１のオン時間を短くするようにロジック部１８を動作させ、出力電圧ＶＯＵＴは低下する。これにより、図１５（Ｄ）に示すように、スイッチングレギュレータ２００の出力電圧ＶＯＵＴがマイナス方向に大きく変動する。

このようにスイッチングレギュレータ２００は、自動切替わりモードの休止状態において、外部制御信号として強制ＰＷＭモードが入力されると、出力電圧が大きく変動する。

そこで、本発明の一目的は、出力電圧の変動を抑制するようにしたスイッチングレギュレータを提供することにある。

一態様によれば、入力電圧を所定の定電圧に変換し出力電圧として負荷に出力するスイッチングレギュレータにおいて、第１及び第２のスイッチング素子と、前記第１及び第２のスイッチング素子に対してスイッチング動作を行わせることで前記入力電圧に対して定電圧に変換された前記出力電圧を前記負荷に出力するロジック部と、前記出力電圧と第１のリファレンス電圧とが入力され、入力された前記出力電圧と前記第１のリファレンス電圧との誤差を示す第１の信号を出力するエラーアンプと、前記第１の信号と、前記負荷に流れる負荷電流に比例した出力電圧を示す第２の信号とが入力され、前記第１の信号と前記第２の信号とに基づいて、前記ロジック部に対して前記スイッチング動作を行わせる制御信号を出力する第１のコンパレータと、前記エラーアンプの入力側に接続され、前記エラーアンプの入力電圧を所定値以下に低下させるよう補正する補正部とを備える。

本発明によれば、出力電圧の変動を抑制することができる。

図１はスイッチングレギュレータの構成例を示す図である。 図２（Ａ）〜図２（Ｇ）はモード切替え時の波形例を夫々示す図である。 図３（Ａ）〜図３（Ｅ）はモード切替え時の波形例を夫々示す図である。 図４（Ａ）〜図４（Ｅ）はモード切替え時の波形例を夫々示す図である。 図５はモード制御回路の構成例を示す図である。 図６（Ａ）〜図６（Ｈ）はモード制御回路内の波形例を示す図である。 図７はエラーアンプ補正電流源の構成例を示す図である。 図８（Ａ）はエラーアンプ補正電流源の構成例、図８（Ｂ）は動作例を説明するための図である。 図９（Ａ）はエラーアンプ補正電流源の構成例、図９（Ｂ）は動作例を説明するための図である。 図１０（Ａ）はエラーアンプ補正電流源の構成例、図１０（Ｂ）は動作例を説明するための図である。 図１１はスイッチングレギュレータの他の構成例を示す図である。 図１２はスイッチングレギュレータの構成例を示す図である。 図１３（Ａ）〜図１３（Ｃ）は強制ＰＷＭモード時の波形例を夫々示す図である。 図１４（Ａ）〜図１４（Ｄ）は自動切替えモード時の波形例を夫々示す図である。 図１５（Ａ）〜図１５（Ｄ）はモード切替え時の波形例を夫々示す図である。

以下、本発明を実施するための形態について説明する。

＜全体構成例＞
最初にスイッチングレギュレータの全体構成例について説明する。図１はスイッチングレギュレータ１００の構成例を示す図である。図１１と同一構成部分には同一符号を付している。

スイッチングレギュレータ１００は、更に、モード制御回路（MODE_CNT）２３とエラーアンプ補正電流源４０とを備える。

モード制御回路２３は、外部制御信号（MODE）と第２のコンパレータ（PFM_COMP）２０の出力電圧とが入力され、制御信号（CNT）をエラーアンプ補正電流源４０に、モード信号（MODE1）を逆流検出コンパレータ３０と第２のコンパレータ２０に出力する。

モード制御回路２３から出力される制御信号（CNT）は、例えば、エラーアンプ補正電流源４０を動作させる制御信号である。モード制御回路２３は、外部制御信号（MODE）と第２のコンパレータ（PFM_COMP）２０からの信号に応じて、制御信号（CNT）として「ＨＩＧＨ」を出力してエラーアンプ補正電流源４０を動作させ、また「ＬＯＷ」を出力してエラーアンプ補正電流源４０の動作を停止させる。

また、モード信号（MODE1）は、逆流検出コンパレータ３０と第２のコンパレータ２０とを動作させるための制御信号でもある。モード制御回路２３は、例えば、外部制御信号が「ＬＯＷ」（自動切替わりモード）のとき「ＬＯＷ」を出力し、逆流検出コンパレータ３０と第２のコンパレータ２０を動作させる。モード制御回路２３の詳細な構成例等は後述する。

なお、外部制御信号（MODE）は、入力端子３１を介して入力され、例えば、「ＨＩＧＨ」のとき強制ＰＷＭモード、「ＬＯＷ」のとき自動切替わりモードを示す。スイッチングレギュレータ１００は、外部制御信号（MODE）の入力により強制ＰＷＭモード又は自動切替わりモードに移行し、各モードにより動作する。

エラーアンプ補正電流源４０は、制御信号（CNT）に基づいて補正電流を出力する。エラーアンプ補正電流源４０が補正電流をエラーアンプ１９のマイナス入力側に出力することで、エラーアンプ１９のマイナス側の入力電圧を所定値以下に低下させることができる。図１では、当該入力電圧を所定値以下に低下させるよう補正する補正部７０の一例としてエラーアンプ補正電流源４０を示している。

スイッチングレギュレータ１００は、上述したように自動切替わりモード時の休止状態では、エラーアンプ１９のマイナス側の入力電圧がリファレンス電圧より高い状態となる（例えば、図１５（Ｂ））。この状態で、強制ＰＷＭモードに移行すると出力電圧ＶＯＵＴがマイナス方向に大きく変動する。そこで、エラーアンプ補正電流源４０から出力される補正電流により、エラーアンプ１９のマイナス側の入力電圧を所定値以下に低下させることで、出力電圧ＶＯＵＴの変動を抑制することができる。エラーアンプ補正電流源４０の詳細な構成例等は後述する。

次にスイッチングレギュレータ１００全体の動作について説明した後、モード制御回路２３とエラーアンプ補正電流源４０の詳細について説明する。

＜全体動作例＞
図２（Ａ）〜同図（Ｇ）は自動切替わりモードの休止状態から強制ＰＷＭモードになった場合におけるスイッチングレギュレータ１００の各部の波形例を示す図である。これらの図を適宜参照しながら動作を説明する。

自動切替わりモードにおいて、エラーアンプ１９の出力電圧（又は第１の信号）が第２のコンパレータ２０におけるマイナス側の入力電圧（リファレンス電圧）以下となると、第２のコンパレータ２０は第３の信号として「ＬＯＷ」を出力し、ロジック部１８は休止状態となる（例えば、図２（Ｃ）と同図（Ｄ））。この場合、エラーアンプ１９の出力電圧が第２の所定電圧値以下となり、エラーアンプ１９のマイナス入力側ではリファレンス電圧Ｖｏｒｅｆ以上になる（例えば、図２（Ｂ））。

この状態で、外部制御信号として「ＨＩＧＨ」（強制ＰＷＭモード）が入力されると（図２（Ａ））、モード制御回路２３は制御信号（CNT）として「ＨＩＧＨ」を出力する（例えば、図２（Ｅ））。これにより、エラーアンプ補正電流源４０は補正電流を出力する。

この補正電流により、エラーアンプ１９のマイナス入力側の入力電圧が従来の場合（例えば図２（Ｂ）の点線で示す場合）よりも早く低下し、その入力電圧はリファレンス電圧Ｖｏｒｅｆと等しくなる時間が従来よりも早くなる。

エラーアンプ１９のマイナス入力側の電圧が低下すると、エラーアンプ１９の出力電圧は除々に高くなる（例えば、図２（Ｃ））。そして、エラーアンプ１９のマイナス入力側の電圧がプラス入力側の電圧よりも低くなると、第２のコンパレータ２０は、エラーアンプ１９の出力電圧がマイナス入力側のリファレンス電圧よりも高くなり、「ＨＩＧＨ」を出力する（例えば、図２（Ｄ））。

モード制御回路２３は、第２のコンパレータ２０から第３の信号として出力される「ＨＩＧＨ」を検知すると、制御信号（CNT）として「ＬＯＷ」を出力する。これにより、エラーアンプ補正電流源４０は補正電流の出力が停止される（例えば、図２（Ｅ））。

一方、ロジック部１８は、第２のコンパレータ２０から「ＨＩＧＨ」が出力されたことを検知すると、ＰＷＭ動作を行うこととなる。このＰＷＭ動作が開始されることで、第１のコンパレータ１７は出力電圧ＶＯＵＴが第１の所定電圧値以下となっていることをＩ／Ｖ変換回路１６の出力電圧（又は第２の信号）で検知する。エラーアンプ１９のマイナス入力側の電圧（出力電圧ＶＯＵＴ）がリファレンス電圧Ｖｏｒｅｆ以下となると、エラーアンプ１９の出力電圧は第２の所定電圧値以上に高くなる。そして、第１のコンパレータ１７では第１の信号（エラーアンプ１９の出力電圧）の方が第２の信号（Ｉ／Ｖ変換回路１６の出力電圧）よりも高くなる。よって、第１のコンパレータ１７は「ＨＩＧＨ」を出力し、第１のスイッチング素子１１をオンにするようロジック部１８を制御する。これにより、出力電圧ＶＯＵＴを上昇させることができる（例えば、図２（Ｇ））。

つまり、モード制御回路２３は第２のコンパレータ２０からＰＷＭモードに移行したことを検出したときに補正電流を停止させ、また、ロジック部１８もかかるときにスイッチング動作を行うことで、出力電圧ＶＯＵＴの変動が抑制される。

これにより、スイッチングレギュレータ１００は、自動切替わりモードで休止状態となっているときに強制ＰＷＭモードに切替えられても、出力電圧ＶＯＵＴの変動を抑制することができる。

なお、第２のコンパレータ２０の出力電圧が「ＨＩＧＨ」（ＰＷＭモード）となっているときは、ロジック部１８は第２のコンパレータ２０からの出力電圧「ＨＩＧＨ」によりスイッチング動作を行っている状態である。かかる状態で、外部制御信号として「ＨＩＧＨ」（強制ＰＷＭモード）が入力されても、ロジック部１８のスイッチング動作に変化はなく、出力電圧ＶＯＵＴは通常のＰＷＭ動作として制御され、その変動は抑制される。

すなわち、前述したように、出力電圧ＶＯＵＴが第１の所定電圧値以下となると、エラーアンプ１９の出力電圧は、第１のコンパレータ１７においてマイナス入力よりも高い電圧となる（第１の信号の方が第２の信号より高い）。この場合、第１のコンパレータ１７の出力電圧は「ＨＩＧＨ」となる。よって、ロジック部１８は、第１のスイッチング素子１１をオンにし、出力電圧ＶＯＵＴを上昇させる。出力電圧ＶＯＵＴが第１の所定電圧値より大きくなると、エラーアンプ１９の出力電圧は、第１のコンパレータ１７においてマイナス入力側の電圧以下となる。第１のコンパレータ１７は、Ｉ／Ｖ変換回路１６の出力電圧（第２の信号）の方がエラーアンプの出力電圧（第１の信号）よりも高くなるため、「ＬＯＷ」を出力する。そのため、第１のコンパレータ１７は、ロジック部１８に対して第１のスイッチング素子１１をオフにする制御信号を出力させるように制御することとなる。これにより、出力電圧ＶＯＵＴは低下する。ＰＷＭ動作（又は強制ＰＷＭモード）においては、スイッチングレギュレータ１００はこの動作を繰り返すことで、出力電圧ＶＯＵＴの変動が抑制される。

この場合、モード制御回路２３は、第２のコンパレータ２０の出力が「ＨＩＧＨ」のため、制御信号（CNT）として「ＨＩＧＨ」を出力しないため、補正電流は出力されない（例えば、図２（Ｅ））。

一方、外部制御信号として「ＨＩＧＨ」（強制ＰＷＭモード）から「ＬＯＷ」（自動切替わりモード）に変化したときは、出力電圧ＶＯＵＴは大きく変動することはない。以下その理由について説明する。

＜強制ＰＷＭモードから自動切替わりモードに移行したとき出力電圧ＶＯＵＴが大きく変動しない理由＞
図３（Ａ）〜同図（Ｅ）は、強制ＰＷＭモードから自動切替わりモードに移行したとき、移行前後においてＰＷＭモードで動作する場合の波形例を示す図である。

外部制御信号が「ＨＩＧＨ」から「ＬＯＷ」に切替えられたとしても（例えば図３（Ａ））、切替え前後では第２のコンパレータ（PFM_COMP）２０の出力電圧は「ＨＩＧＨ」（ＰＷＭモード）のため（例えば図３（Ｃ））、ロジック部１８のスイッチング動作に変化はない。すなわち、強制ＰＷＭモードのとき、ロジック部１８はスイッチング動作を行っており、このときに自動切替わりモードにおいても、ＰＷＭ動作を行う状態として第２のコンパレータ２０の出力電圧が「ＨＩＧＨ」となり、ロジック部１８は継続してスイッチング動作を行う。スイッチングレギュレータ１００においてスイッチング動作が行われるとき、上述したように、出力電圧ＶＯＵＴの変動は抑制される（例えば、図３（Ｅ））。

図４（Ａ）〜同図（Ｅ）は、強制ＰＷＭモードから自動切替わりモードに移行したとき、移行直後に休止状態になった場合の波形例を示す図である。

モード移行後、第２のコンパレータ２０の出力電圧が「ＬＯＷ」になることで、ロジック部１８は休止状態になる（例えば、図４（Ｄ））。

休止状態になると、出力電圧ＶＯＵＴは除々に低下する。この場合、エラーアンプ１９のマイナス入力側には出力電圧ＶＯＵＴが出力されているため、エラーアンプ１９の出力電圧は逆に上昇する（例えば、図４（Ｃ））。

そして、第２のコンパレータ２０では、プラス側の入力電圧（エラーアンプ１９の出力電圧）がマイナス側のリファレンス電圧よりも高くなるため、「ＨＩＧＨ」を出力する。ロジック部１８は、これにより、スイッチング動作を行う（ＰＷＭ動作を行う）（例えば、図４（Ｄ））。

結局、スイッチングレギュレータ１００は、休止状態とＰＷＭ動作を行う状態（又はバースト状態）とを繰り返す通常のＰＦＭとして動作し、休止状態では、出力電圧ＶＯＵＴは下がるものの、ＰＷＭ動作を行う状態では出力電圧ＶＯＵＴの変動は抑制される。全体としては、出力電圧ＶＯＵＴの変動は抑制されることになる。

以上から、強制ＰＷＭモードから自動切替わりモードに移行しても、出力電圧ＶＯＵＴは一定以上に大きく変動することはない。

次に、モード制御回路２３とエラーアンプ補正電流源４０の詳細について説明する。

＜モード制御回路＞
次にモード制御回路２３の詳細について説明する。モード制御回路２３は、例えば、第２のコンパレータ２０の出力電圧が「ＬＯＷ」のとき（休止状態）、外部制御信号（ＭＯＤＥ）として「ＨＩＧＨ」が入力されると（強制ＰＷＭモード）、制御信号（CNT）として「ＨＩＧＨ」を出力する。これにより、モード制御回路２３はエラーアンプ補正電流源４０をオンにする。

また、モード制御回路２３は、かかる状態で、第２のコンパレータ２０の出力電圧が「ＨＩＧＨ」になると（ＰＷＭモード）、制御信号（CNT）として「ＬＯＷ」を出力する。これにより、モード制御回路２３はエラーアンプ補正電流源４０をオフにする。

更に、モード制御回路２３は、外部制御信号として「ＬＯＷ」が入力されると、モード信号（ＭＯＤＥ１）として「ＬＯＷ」を出力し、逆流検出コンパレータ３０と第２のコンパレータ２０とを動作させる。

モード制御回路２３は、以上のような入力と出力の関係を維持できるような回路構成となっていればよい。図５は、このようなモード制御回路２３の構成例を示す図である。モード制御回路２３は、ＮＯＴ回路２３０と、ＯＲ回路２３１と、第１のＡＮＤ回路２３２と、第１のＤ型フリップフロップ２３３と、遅延回路２３４と、第２のＡＮＤ回路２３５と、第２のＤ型フリップフロップ回路２３６と、第３のＡＮＤ回路２３７とを備える。

図６（Ａ）〜図６（Ｈ）は、モード制御回路２３における各部の波形例を示す図である。図６（Ａ）〜図６（Ｈ）を参照してモード制御回路２３の動作を説明する。

外部制御信号（MODE）が「ＬＯＷ」（自動切替わりモード）のとき、第１のＤ型フリップフロップ２３３の「Ｒｅｓｅｔ」入力には、外部制御信号の「ＬＯＷ」が入力されて、第１のＤ型フリップフロップはリセットされる。このとき、第１のＤ型フリップフロップ２３３のＱ出力（Ｄ１Ｑ）からは「ＬＯＷ」、ＸＱ出力（Ｄ１ＸＱ）からは「ＨＩＧＨ」の各出力電圧が出力される（例えば、図６（Ｅ）及び図６（Ｆ））。第３のＡＮＤ回路２３７は、第１のＤ型フリップフロック２３３のＸＱ出力と、外部制御信号とが入力されるものの、外部制御信号が「ＬＯＷ」のため、その出力電圧は「ＬＯＷ」となる。よって、モード制御回路２３はエラーアンプ補正電流源４０に対する制御信号（CNT）として「ＬＯＷ」を出力する（例えば、図６（Ｇ））。一方、第２のＤ型フリップフロップ２３６も「Ｒｅｓｅｔ」入力に「ＬＯＷ」が入力されるため、第２のＤ型フリップフロック２３６のＱ出力は「ＬＯＷ」を出力する。よって、モード制御回路２３はモード信号（MODE1）として「ＬＯＷ」を出力する（例えば図６（Ｈ））。

次いで、外部制御信号として「ＨＩＧＨ」（強制ＰＷＭモード）が入力されると、第１のＡＮＤ回路２３２の出力電圧ｃｋ１は「ＬＯＷ」であり、第１のＤ型フリップフロップ２３３のＱ出力とＸＱ出力の各出力電圧は夫々「ＬＯＷ」と「ＨＩＧＨ」の状態を維持する。第３のＡＮＤ回路２３７は、入力がともに「ＨＩＧＨ」となるため、「ＨＩＧＨ」を出力する。よって、モード制御回路２３は、この場合、制御信号（CNT）として「ＨＩＧＨ」を出力する。一方、第２のコンパレータ２０の出力電圧は「ＬＯＷ」のため、第２のＡＮＤ回路２３５の出力電圧ｃｋ２は「ＬＯＷ」のままとなり、第２のＤ型フリップフロップ２３６のＱ出力の電圧は、第１のＤ型フリップフロップ２３３のＱ出力の電圧である「ＬＯＷ」を出力する。よって、モード制御回路２３は、この場合、モード信号（MODE1）として「ＬＯＷ」を出力する（例えば図６（Ｈ））。

次いで、第２のコンパレータ２０の出力電圧が「ＨＩＧＨ」（ＰＷＭモード）になったとき、第１のＡＮＤ回路２３２の出力電圧ｃｋ１は「ＨＩＧＨ」となり、第１のＤ型フリップフロップ２３３のＱ出力の電圧は「ＨＩＧＨ」、ＸＱ出力の電圧は「ＬＯＷ」となる（例えば、図６（Ｃ），図６（Ｅ），及び図６（Ｆ））。第３のＡＮＤ回路２３７における一方の入力電圧（第１のＤ型フリップフロップ２３３のＸＱ出力）が「ＬＯＷ」となるため、その出力電圧は「ＬＯＷ」となる。よって、モード制御回路２３は、この場合、制御信号（CNT）として「ＬＯＷ」を出力する。一方、第１のＤ型フリップフロップ２３３のＱ出力の電圧である「ＨＩＧＨ」は遅延回路２３４を経由して第２のＡＮＤ回路２３５に入力される。第２のＡＮＤ回路２３５の出力電圧ｃｋ２は、第２のコンパレータ２０の出力が「ＨＩＧＨ」になった後、所定期間経過後、「ＨＩＧＨ」を出力する。第２のＤ型フリップフロップ２３６のＱ出力の電圧も、第２のコンパレータ２０の出力が「ＨＩＧＨ」になった後、所定期間経過後、「ＨＩＧＨ」を出力する。よって、モード制御回路２３は、この場合、モード信号（MODE1）として「ＨＩＧＨ」を出力する。

従って、モード制御回路２３は上述したように動作できる。

なお、モード信号（MODE1）は、自動切替わりモードにおける休止状態からＰＷＭ動作状態（第２のコンパレータ出力が「ＨＩＧＨ」）になったときに、「ＨＩＧＨ」になるのではなく、所定期間経過後に「ＨＩＧＨ」となる。これにより、逆流検出コンパレータ３０は、動作が停止する（モード信号が「ＨＩＧＨ」が入力されると停止する）までの時間が所定期間分延びることとになり、第２のスイッチング素子１２に流れる電流の逆流を検出するための時間が所定期間分延びることになる。

＜エラーアンプ補正電流源＞
次にエラーアンプ補正電流源４０の詳細について説明する。エラーアンプ補正電流源４０は、例えば、モード制御回路２３の制御信号（CNT）が「ＨＩＧＨ」のとき補正電流を出力し、「ＬＯＷ」のとき動作を停止する。この補正電流は、エラーアンプ１９のマイナス入力側の電圧を所定値以下に低下させるようにすればよい（例えば、図２（Ｂ））。図７〜図１０（Ｂ）はこのように動作するエラーアンプ補正電流源４０の構成例を示す図である。

まず図７から説明する。図７に示すエラーアンプ補正電流源４０は、定電流源（V'IN）と、第１及び第２のｎＭＯＳ４０１，４０２と、スイッチング回路４０３とを備える。第１及び第２のｎＭＯＳ４０１，４０２のソースが互いに接続されるとともに接地され、カレントミラー回路を構成している。第２のｎＭＯＳ４０２のドレイン側が点Ｘ（例えば、図１）と接続され、点Ｘを介してエラーアンプ１９のマイナス入力側と接続される。

このエラーアンプ補正電流源４０の動作例は以下のようなものとなる。すなわち、モード制御回路２３から制御信号（CNT）として「ＬＯＷ」が入力されると、スイッチング回路４０３はスイッチをオンにする。これにより、定電流源（V'IN）から出力される電流は、第２のｎＭＯＳ４０２側に流れず、スイッチング回路４０３を介して接地面に流れる。第２のｎＭＯＳ４０２には定電流源（V'IN）からの電流が流れないため、補正電流は流れない。一方、スイッチング回路４０３は制御信号（CNT）として「ＨＩＧＨ」が入力されると、スイッチング回路４０３はスイッチをオフにする。これにより、第１及び第２のｎＭＯＳ４０１，４０２には定電流源（V'IN）からの定電流が流れ、第２のｎＭＯＳ４０２のドレイン側には図７の矢印で示す方向に補正電流Ｉが流れる。この補正電流Ｉにより、エラーアンプ１９のマイナス入力側の電圧は所定値以下に低下する。

図８（Ａ）は他のエラーアンプ補正電流源４０の構成例を示す図である。このエラーアンプ補正電流源４０は、Ｇｍアンプ（又は反転増幅回路）４０５と定電圧源４０４とを備える。Ｇｍアンプ４０５は、例えば、電圧を電流に変換するトランスコンダクタンスアンプとして動作する。定電圧源４０４は、エラーアンプ１９のプラス側に入力されるリファレンス電圧Ｖｏｒｅｆと同じ電圧値を供給する。

動作は例えば以下のようなものとなる。すなわち、制御信号（CNT）として「ＬＯＷ」が入力されるとＧｍアンプ４０５は動作せず、「ＨＩＧＨ」が入力されとＧｍアンプ４０５は動作する。Ｇｍアンプ４０５は、マイナス側入力にリファレンス電圧Ｖｏｒｅｆが入力され、この電圧よりもプラス側の入力電圧が高くなると、図８（Ａ）で示す方向に補正電流Ｉが流れる。Ｇｍアンプ４０５のプラス側の入力は点Ｘを介して、エラーアンプ１９のマイナス側の入力と接続されており、結局、エラーアンプ１９のマイナス側入力の電圧がリファレンス電圧Ｖｏｒｅｆより高くなると、補正電流Ｉが出力される（例えば、図８（Ｂ））。Ｇｍアンプ４０５はエラーアンプ１９の入力電圧とリファレンス電圧との差に応じた補正電流Ｉを出力することとなる。

図９（Ａ）もエラーアンプ補正電流源４０の構成例を示す。同図（Ａ）に示すエラーアンプ補正電流源４０は、図８（Ａ）に示すエラーアンプ補正電流源４０に対して、オフセット電圧を与えるための定電圧源４０６を更に備える。エラーアンプ１９のマイナス側入力の電圧がリファレンス電圧Ｖｏｒｅｆより高い場合でも、すぐに補正電流が流れず、前者が後者よりも所定電圧高いときに補正電流Ｉが流れる（例えば、図９（Ｂ））。Ｇｍアンプ４０５は、オフセット電圧を含むエラーアンプ１９の入力電圧とリファレンス電圧との差に応じた補正電流Ｉを出力する。この補正電流Ｉにより、エラーアンプ１９のマイナス側入力の電圧が所定値以下に低下する点は図８（Ａ）の例と同様であるが、例えば、他の回路部分の遅延等を考慮して一定時間後に補正電流Ｉが流れることとなる。

図１０（Ａ）もエラーアンプ補正電流源４０の構成例を示す図である。このエラーアンプ補正電流源４０は、更に、複数のｎＭＯＳ４１０〜４１６がＧｍアンプ４０５の前段と後段に接続される。複数のｎＭＯＳ４１０〜４１６は、その一部がカレントミラー回路を形成し、更に一部がトランスリニア回路を構成している。トランスリニア回路は、例えば、閉ループ内において、時計まわり方向の半導体素子の数と、反時計まわり方向の半導体素子の数が同数である場合、時計まわり方向の電流密度の積と反時計まわり方向電流密度の積とが等しくなるように接続された回路である。図１０（Ａ）の例では、ｎＭＯＳ４１０〜４１３による閉ループによりトランスリニア回路が形成されている。トランスリニア回路を含むエラーアンプ補正電流源４０も、エラーアンプ１９のマイナス入力側に接続されるため、この電圧がリファレンス電圧Ｖｏｒｅｆより高くなると、Ｇｍアンプ４０５のマイナス入力側の方向に補正電流Ｉが流れるように動作する。この場合、トランスリニア回路により、エラーアンプ１９のマイナス入力側がリファレンス電圧Ｖｏｒｅｆより高い場合、補正電流Ｉは除々に高い値となるように推移する（例えば、図１０（Ｂ））。

図１１は、スイッチングレギュレータ１００の他の構成例を示す図である。スイッチングレギュレータ１００は、エラーアンプ１９のマイナス入力側の電圧を所定値以下に低下させるよう補正する補正部７０の一例として、第１及び第２の抵抗２９，４１と、スイッチング回路４２とを備える。

この場合の動作は例えば以下のようなものとなる。すなわち、スイッチング回路４２は、例えば、制御信号（CNT）として「ＬＯＷ」が入力されるとスイッチをオフにする。この場合、区間Ｙの合成抵抗値は、第１及び第２の抵抗２９，４１の抵抗をｒ１，ｒ２とすると（ｒ１＋ｒ２）となる。一方、スイッチング回路４２は、例えば、制御信号（CNT）として「ＨＩＧＨ」が入力されるとスイッチをオンにする。この場合、スイッチがオンとなるため、区間Ｙの合成抵抗値はｒ１となる。スイッチング回路４２のスイッチのオフからオンへ切替え（制御信号（CNT）の「ＬＯＷ」から「ＨＩＧＨ」への切替え）により、合成抵抗値が（ｒ１＋ｒ２）からｒ１へと変化する。この合成抵抗値の変化（または帰還抵抗比の変化）により、一定期間、エラーアンプ１９のマイナス入力側の電圧が所定値以下に低下する特性がある。図１１に示すスイッチング回路４２と、第１及び第２の抵抗２９，４１は、補正電流Ｉを流すというよりも、帰還抵抗比の変化によりエラーアンプ１９のマイナス入力側の電圧を所定値以下に低下させるようにした。スイッチング回路４２が、第１及び第２の抵抗２９，４１の帰還抵抗比を変えるようにスイッチングを行うことで、エラーアンプ１９のマイナス入力側の電圧を所定値以下に下げるようにしている。

＜その他の例＞
上述した例は、第１のコンパレータ１７のプラス入力側がエラーアンプ１９の出力、マイナス入力側がＩ／Ｖ変換回路１６の出力に接続されるものとして説明した。第１のコンパレータ１７の入力が反転し、プラス入力側にＩ／Ｖ変換回路１６、マイナス入力側にエラーアンプ１９の各出力が接続されてもよい。この場合、第１のコンパレータ１７の出力電圧は、上述した例と「ＨＩＧＨ」と「ＬＯＷ」とが反転したものとなるため、ロジック部１８は「ＬＯＷ」のとき第１のスイッチング素子１１をオン、「ＨＩＧＨ」のとき第２のスイッチング素子１２をオンにすればよい。

また、第２のコンパレータ２０も同様に入力を反転し、プラス入力側が定電圧源２６、マイナス入力側がエラーアンプ１９の出力に夫々接続されるようにしてもよい。この場合も、第２のコンパレータ２０は上述した例に対して反転した出力電圧が出力され、ロジック部１８は、自動切替わりモード動作時、「ＨＩＧＨ」が入力されると休止状態、「ＬＯＷ」が入力されるとＰＷＭ動作を行うこととなる。

以上まとめると付記のようになる。

（付記１）
入力電圧を所定の定電圧に変換し出力電圧として負荷に出力するスイッチングレギュレータにおいて、
第１及び第２のスイッチング素子と、
前記第１及び第２のスイッチング素子に対してスイッチング動作を行わせることで前記入力電圧に対して定電圧に変換された前記出力電圧を前記負荷に出力するロジック部と、
前記出力電圧と第１のリファレンス電圧とが入力され、入力された前記出力電圧と前記第１のリファレンス電圧との誤差を示す第１の信号を出力するエラーアンプと、
前記第１の信号と、前記負荷に流れる負荷電流に比例した出力電圧を示す第２の信号とが入力され、前記第１の信号と前記第２の信号とに基づいて、前記ロジック部に対して前記スイッチング動作を行わせる制御信号を出力する第１のコンパレータと、
前記エラーアンプの入力側に接続され、前記エラーアンプの入力電圧を所定値以下に低下させるよう補正する補正部と
を備えることを特徴とするスイッチングレギュレータ。

（付記２）
前記補正部は、前記エラーアンプの入力電圧を前記所定値以下に低下させる補正電流を出力するエラーアンプ補正電流源であることを特徴とする付記１記載のスイッチングレギュレータ。

（付記３）
前記エラーアンプ補正電流源は、定電流源と、前記定電流源に接続されて前記定電流源から出力された定電流を補正電流として出力するカレントミラー回路とを含むことを特徴とする付記２記載のスイッチングレギュレータ。

（付記４）
前記エラーアンプ補正電流源は、リファレンス電圧を供給する定電圧源と、前記定電圧源に接続され、電圧を電流に変換するＧｍアンプとを含み、前記Ｇｍアンプは前記エラーアンプの入力電圧と前記リファレンス電圧との差に応じた前記補正電流を出力することを特徴とする付記２記載のスイッチングレギュレータ。

（付記５）
更に、前記リファレンス電圧を供給する定電圧源と前記Ｇｍアンプとの間に接続されて、オフセット電圧を供給する定電圧源とを含み、
前記Ｇｍアンプは、前記オフセット電圧を含む前記エラーアンプの入力電圧と前記リファレンス電圧との差に応じた前記補正電流を出力する付記４記載のスイッチングレギュレータ。

（付記６）
更に、前記Ｇｍアンプの入力と出力との間に複数の半導体素子が接続され、
前記複数の半導体素子により閉ループが形成され、当該閉ループ内において、時計まわり方向の前記各半導体素子の数と、反時計まわり方向の前記各半導体素子の数が同数である場合、時計まわり方向の前記各半導体素子による電流密度の積と反時計まわり方向の前記各半導体素子による電流密度の積とが等しくなるように、前記複数の半導体素子が接続されることを特徴とする付記４記載のスイッチングレギュレータ。

（付記７）
前記補正部は、第１及び第２の抵抗と、前記第１及び第２の抵抗の帰還抵抗比を変えるスイッチング回路とを含み、
前記スイッチング回路は前記帰還抵抗比を変化させることで、前記エラーアンプの入力電圧を前記所定値以下に低下させることを特徴とする付記１記載のスイッチングレギュレータ。

（付記８）
更に、一定周期の前記出力電圧を供給する第１のモード、又は前記第１のモードに休止期間を含む第２のモードを指示する外部制御信号を入力する入力端子を備え、
前記補正部は、前記スイッチングレギュレータが前記第２のモードで前記休止期間のときに、前記第１のモードを指示する前記外部制御信号が入力されたとき、前記前記エラーアンプの入力電圧を前記所定値以下に低下させることを特徴とする付記１記載のスイッチングレギュレータ。

（付記９）
前記補正部は、前記スイッチングレギュレータが前記第２のモードにおける前記休止期間から前記第１のモードになったとき、前記エラーアンプの前記入力電圧に対する前記補正を停止することを特徴とする付記８記載のスイッチングレギュレータ。

（付記１０）
更に、前記第２のスイッチング素子に流れる逆流電流を検知する逆流検知コンパレータとを備え、
前記ロジック部は、前記第２のモードにおける前記休止期間から前記第１のモードになったときから所定期間経過するまでに、前記逆流検知コンパレータから前記逆流を検知した信号が入力されたとき、前記第２のスイッチング素子をオフにすることを特徴とする付記９記載のスイッチングレギュレータ。

（付記１１）
前記エラーアンプは反転増幅回路であり、前記反転増幅回路のマイナス入力側に前記出力電圧が入力されるとともに前記補正部に接続され、プラス入力側に前記第１のリファレンス電圧が入力することを特徴とする付記１記載のスイッチングレギュレータ。

（付記１２）
更に、前記第２の信号を出力するＩ／Ｖ変換回路を備えることを特徴とする付記１記載のスイッチングレギュレータ。

（付記１３）
更に、前記第１の信号と第２のリファレンス電圧とが入力され、前記第１の信号と前記第２のリファレンス電圧に基づいて、一定周期の前記出力電圧を供給する第１のモードに休止期間を含む第２のモードにおいて、前記第１のモードか前記休止期間かを示す第３の信号を出力する第２のコンパレータを備え、
前記ロジック部は、前記第３の信号が第１のモードを示すとき前記第１及び第２のスイッチング素子に対するスイッチング動作を行い、前記第３の信号が休止期間を示すとき前記スイッチング動作を停止することを特徴とする付記１記載のスイッチングレギュレータ。

（付記１４）
更に、前記外部制御信号と前記第３の信号とが入力され、前記補正部の動作を制御する制御信号を出力するモード制御回路を備え、
前記モード制御回路は、前記第３の信号が前記休止期間を示すときに、前記第１のモードを示す前記外部制御信号を入力したとき、前記補正部に対して動作するよう制御する制御信号を出力し、その後、前記第１のモードを示す前記第３の信号を入力したとき、前記補正部に対して動作を停止するよう制御する制御信号を出力することを特徴とする付記８及び付記１３記載のスイッチングレギュレータ。

１１，１２：第１及び第２のスイッチング素子
１６：Ｉ／Ｖ変換回路 １７：第１のコンパレータ（PWM_COMP）
１８：ロジック部 １９：エラーアンプ
２０：第２のコンパレータ（PFM_COMP） ２３：モード制御回路（MODE_CNT）
２４：積分回路 ２９：抵抗（第１の抵抗）
４０：エラーアンプ補正電流源 ４０１，４０２：第１及び第２のｎＭＯＳ
４０３：スイッチング回路 ４０４，４０６：定電圧源
４０５：Ｇｍアンプ ４１０〜４１６：ｎＭＯＳ
４１：第２の抵抗 ４２：スイッチング回路
１００：スイッチングレギュレータ

Claims (10)

1. 入力電圧を所定の定電圧に変換し出力電圧として負荷に出力するスイッチングレギュレータにおいて、
   第１及び第２のスイッチング素子と、
   前記第１及び第２のスイッチング素子に対してスイッチング動作を行わせることで前記入力電圧に対して定電圧に変換された前記出力電圧を前記負荷に出力するロジック部と、
   前記出力電圧と第１のリファレンス電圧とが入力され、入力された前記出力電圧と前記第１のリファレンス電圧との誤差を示す第１の信号を出力するエラーアンプと、
   前記第１の信号と、前記負荷に流れる負荷電流に比例した出力電圧を示す第２の信号とが入力され、前記第１の信号と前記第２の信号とに基づいて、前記ロジック部に対して前記スイッチング動作を行わせる制御信号を出力する第１のコンパレータと、
   前記エラーアンプの入力側に接続され、前記エラーアンプの入力電圧を所定値以下に低下させるよう補正する補正部と
   を備えることを特徴とするスイッチングレギュレータ。
2. 前記補正部は、前記エラーアンプの入力電圧を前記所定値以下に低下させる補正電流を出力するエラーアンプ補正電流源であることを特徴とする請求項１記載のスイッチングレギュレータ。
3. 前記エラーアンプ補正電流源は、定電流源と、前記定電流源に接続されて前記定電流源から出力された定電流を補正電流として出力するカレントミラー回路とを含むことを特徴とする請求項２記載のスイッチングレギュレータ。
4. 前記エラーアンプ補正電流源は、リファレンス電圧を供給する定電圧源と、前記定電圧源に接続され、電圧を電流に変換するＧｍアンプとを含み、前記Ｇｍアンプは前記エラーアンプの入力電圧と前記リファレンス電圧との差に応じた前記補正電流を出力することを特徴とする請求項２記載のスイッチングレギュレータ。
5. 更に、前記リファレンス電圧を供給する定電圧源と前記Ｇｍアンプとの間に接続されて、オフセット電圧を供給する定電圧源とを含み、
   前記Ｇｍアンプは、前記オフセット電圧を含む前記エラーアンプの入力電圧と前記リファレンス電圧との差に応じた前記補正電流を出力する請求項４記載のスイッチングレギュレータ。
6. 更に、前記Ｇｍアンプの入力と出力との間に複数の半導体素子が接続され、
   前記複数の半導体素子により閉ループが形成され、当該閉ループ内において、時計まわり方向の前記各半導体素子の数と、反時計まわり方向の前記各半導体素子の数が同数である場合、時計まわり方向の前記各半導体素子による電流密度の積と反時計まわり方向の前記各半導体素子による電流密度の積とが等しくなるように、前記複数の半導体素子が接続されることを特徴とする請求項４記載のスイッチングレギュレータ。
7. 前記補正部は、第１及び第２の抵抗と、前記第１及び第２の抵抗の帰還抵抗比を変えるスイッチング回路とを含み、
   前記スイッチング回路は前記帰還抵抗比を変化させることで、前記エラーアンプの入力電圧を前記所定値以下に低下させることを特徴とする請求項１記載のスイッチングレギュレータ。
8. 更に、一定周期の前記出力電圧を供給する第１のモード、又は前記第１のモードに休止期間を含む第２のモードを指示する外部制御信号を入力する入力端子を備え、
   前記補正部は、前記スイッチングレギュレータが前記第２のモードで前記休止期間のときに、前記第１のモードを指示する前記外部制御信号が入力されたとき、前記前記エラーアンプの入力電圧を前記所定値以下に低下させることを特徴とする請求項１記載のスイッチングレギュレータ。
9. 前記補正部は、前記スイッチングレギュレータが前記第２のモードにおける前記休止期間から前記第１のモードになったとき、前記エラーアンプの前記入力電圧に対する前記補正を停止することを特徴とする請求項８記載のスイッチングレギュレータ。
10. 更に、前記第２のスイッチング素子に流れる逆流電流を検知する逆流検知コンパレータとを備え、
    前記ロジック部は、前記第２のモードにおける前記休止期間から前記第１のモードになったときから所定期間経過するまでに、前記逆流検知コンパレータから前記逆流を検知した信号が入力されたとき、前記第２のスイッチング素子をオフにすることを特徴とする付記９記載のスイッチングレギュレータ。

Images