JP5521371B2 - 発振回路およびそれを用いたスイッチング電源装置 - Google Patents
発振回路およびそれを用いたスイッチング電源装置 Download PDFInfo
- Publication number
- JP5521371B2 JP5521371B2 JP2009090004A JP2009090004A JP5521371B2 JP 5521371 B2 JP5521371 B2 JP 5521371B2 JP 2009090004 A JP2009090004 A JP 2009090004A JP 2009090004 A JP2009090004 A JP 2009090004A JP 5521371 B2 JP5521371 B2 JP 5521371B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- circuit
- voltage
- output
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 title claims description 42
- 239000003990 capacitor Substances 0.000 claims description 66
- 230000010354 integration Effects 0.000 claims description 16
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000001960 triggered effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 7
- 230000001934 delay Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
Vo=(Ton/Ts)Vi=D・Vi (1)
ここで、D=Ton/Toffは時比率であり、オン期間Tonとスイッチング周期Tsの比である。
近年、スイッチング電源装置のスイッチング動作に起因するスイッチングノイズが問題となっている。特に、スイッチング周波数が一定であると、当該スイッチング周波数およびその高調波にノイズスペクトルが集中してしまうので、その影響が大きくなる。これを回避するために、スイッチング周波数を決定する三角波Voscの周期Tsをランダムに変化させてノイズスペクトルを拡散させることが提案されている(例えば、特許文献1,2参照。)。
電圧Voscが増加を続けているときに第1の基準電圧VthHに達するとコンパレータ20の出力がHに反転し、これによりRSフリップフロップ30がセットされてQ出力がHとなる。すると、上記のように電圧Voscは直線的に減少していき、第2の基準電圧VthLに達すると、コンパレータ21の出力がHに反転し、これによりRSフリップフロップ30がリセットされてQ出力がLとなる。これにより、電圧Voscが再び増加を開始する。以上の動作を繰り返すことにより、電圧Voscは第1の基準電圧VthHと第2の基準電圧VthLの間で振動する三角波となる。
ここで、周期Tsが長くなるとオン期間Tonの生成精度が悪くなるという問題が生じる。オン期間Tonは、図8のPWMコンパレータ3が誤差信号Verrと三角波Voscを比較することによって決定しているが、三角波Voscの傾きが小さくなって三角波が寝てくると、誤差信号Verrと三角波Voscが等しくなる点の検出に誤差が乗りやすくなる。すなわち、ノイズやPWMコンパレータ30のオフセット電圧の影響で誤差信号Verrが少しずれただけでも、オン期間Tonが大きく変わってしまうことになる。従い、スイッチング周期をさほど大きくは変えられないという問題が生じる。
図1の発振回路は図9に示す三角波を生成する従来の発振回路に対し、NチャネルMOSトランジスタMN2およびディレイ回路50を追加するとともに、その電流値IoscH,IoscLを変化させる定電流源10,11を、電流値が固定の定電流源40,41に置き換えたものである。その他の部位は図9のものと共通であり、図9と同じ符号を付して、詳細な説明は省略する。遅延回路50は、入力信号DLYinの立ち上がりを制御信号DLYcontで指定される所定時間だけ遅延させて信号DLYoutとして出力するものである。入力信号DLYinの立ち下がりの遅延は必要ではない。遅延回路50が入力信号DLYinの立ち上がりのみを遅延し、立ち下がりは遅延させないものであれば、NチャネルMOSトランジスタMN1は不要である。タイミングコンデンサCtの両端電圧(積分電圧)Vdoscが、本発振回路の出力信号であり、後述のように台形波となる。
図3は遅延回路50の構成例を示す図である。図3において、51はコンパレータ、52は定電流源、53は積分コンデンサ、MN3はNチャネルMOSトランジスタ、54はインバータである。定電流源52と積分コンデンサ53は直列に接続されている。また、積分コンデンサ53にはNチャネルMOSトランジスタMN3が並列に接続され、NチャネルMOSトランジスタMN3のゲートには、インバータ54を介して遅延回路50への入力信号DLYinが印加されている。コンパレータ51の非反転入力端子は定電流源52と積分コンデンサ53との接続点に接続されている。コンパレータ51の反転入力端子には第3の基準電圧V0が入力されている。コンパレータ51の出力が、遅延回路50の出力信号DLYoutを与える。定電流源52の定電流値または/かつ積分コンデンサ53の容量値は可変であり、遅延回路50の制御信号DLYcontにより決定される。
図6は、図3に示す容量可変の積分コンデンサ53の構成例を示す図である。容量可変の積分コンデンサ53はn個のコンデンサC11〜C1n、n個のNチャネルMOSトランジスタMN51〜MN5nを有している。NチャネルMOSトランジスタMN51〜MN5nのソースはそれぞれコンデンサC11〜C1nに接続され、NチャネルMOSトランジスタMN51〜MN5nのドレインは共通接続されていて、図4には図示しない定電流源52に接続されている。制御信号DLYcontはnビットの信号DLYcon1〜DLYconnで構成され、nビットの信号DLYcon1〜DLYconnはそれぞれNチャネルMOSトランジスタMN51〜MNnに接続されている。この構成により、NチャネルMOSトランジスタMN51〜MNnのうち、nビットの信号DLYcon1〜DLYconnのうち信号の値がHであるものに対応するものがオンして、当該トランジスタに接続されているコンデンサが定電流源52に接続される。従い、制御信号DLYcontにより積分コンデンサ53の容量値を変更することができる。
2 発振回路
3 PWMコンパレータ
4 ドライブ回路
5 基準電圧源
6 直流入力電源
10,11,40,41 定電流源
20,21 コンパレータ
30 RSフリップフロップ
50 遅延回路
51 コンパレータ
52 (電流値可変の)定電流源
53 (容量値可変の)積分コンデンサ
54 インバータ
C1,C11〜C1n コンデンサ
Co 出力コンデンサ
Ct タイミングコンデンサ
D 時比率
D1 ダイオード
I1〜In 定電流源
Vi 入力電圧
Vo 出力電圧
L インダクタ
MP1,MP21〜MP2n,MP3,MP4 PチャネルMOSトランジスタ
MN1〜MN4,MN51〜MN5n NチャネルMOSトランジスタ
OPA オペアンプ
Q1 スイッチング素子(PチャネルMOSトランジスタ)
R,R1〜R3 抵抗
RL 負荷
Ton オン期間
Toff オフ期間
Ts スイッチング周期
Verr 誤差信号
VFB フィードバック信号
Vosc 発振回路2の出力信号(三角波)
Vdosc 本発明に係る発振回路の出力信号(台形波)
Vref 出力電圧を設定するための基準電圧
VthH 第1の基準電圧
VthL 第2の基準電圧
V0 第3の基準電圧
Claims (2)
- 台形波を生成する発振回路であって、
タイミングコンデンサ、第1の定電流源および第2の定電流源を有し、前記タイミングコンデンサの両端電圧を前記台形波とし、
前記タイミングコンデンサが前記第1の定電流源により充電されて前記台形波が第1の基準電圧から第2の基準電圧まで第1の傾きで増加する第1期間、前記台形波が前記第2の基準電圧に達すると所定時間同じ値を保持する第2期間、および前記台形波が前記所定時間経過後に前記タイミングコンデンサが前記第2の定電流源により放電されて第2の傾きで前記第1の基準電圧まで減少する第3期間からなる周期を有し、
さらに、前記台形波が第2の基準電圧に達するとトリガーされて前記所定時間を規定する遅延回路を有し、該遅延回路の出力により前記第3の期間が開始し、
前記遅延回路が積分コンデンサを第3の定電流源により充電または放電を行う積分回路を有し、前記所定時間が前記積分回路の出力が前記積分コンデンサ放電時の電圧から第3の基準電圧に達するまでの時間であり、前記積分コンデンサの容量値または/かつ前記第3の定電流源の定電流値が前記発振回路に対する制御信号により制御され、
複数のコンデンサを有し、前記制御信号により前記複数のコンデンサが取捨選択されて前記積分回路を構成され、または/かつ、複数の定電流源を有し、前記制御信号により前記複数の定電流源が取捨選択されて前記第3の定電流源を構成されて、
前記所定時間を前記発振回路に対する前記制御信号により可変とすることにより前記台形波の周期を可変とすることを特徴とする発振回路。 - スイッチング素子をスイッチングして所定の出力電圧を得るスイッチング電源回路であって、出力電圧と設定電圧との差を増幅した誤差信号を生成する誤差増幅器、請求項1に記載の発振回路、および誤差信号と前記発振回路の出力を比較するPWMコンパレータを有し、該PWMコンバレータの出力に基づき前記スイッチング素子のスイッチングを制御することを特徴とするスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009090004A JP5521371B2 (ja) | 2009-04-02 | 2009-04-02 | 発振回路およびそれを用いたスイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009090004A JP5521371B2 (ja) | 2009-04-02 | 2009-04-02 | 発振回路およびそれを用いたスイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010245675A JP2010245675A (ja) | 2010-10-28 |
JP5521371B2 true JP5521371B2 (ja) | 2014-06-11 |
Family
ID=43098240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009090004A Active JP5521371B2 (ja) | 2009-04-02 | 2009-04-02 | 発振回路およびそれを用いたスイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5521371B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5589769B2 (ja) * | 2010-10-29 | 2014-09-17 | 富士通セミコンダクター株式会社 | スイッチング電源の制御回路及び電子機器 |
CN103477548B (zh) * | 2011-07-12 | 2016-08-17 | 富士电机株式会社 | 开关电源器件控制电路以及开关电源 |
JP6131685B2 (ja) * | 2013-04-03 | 2017-05-24 | 富士電機株式会社 | スイッチング電源装置 |
CN106130518B (zh) * | 2016-06-12 | 2019-03-26 | 豪威科技(上海)有限公司 | 延时电路 |
US10088854B2 (en) | 2016-09-15 | 2018-10-02 | Power Integrations, Inc. | Modulating jitter frequency as switching frequency approaches jitter frequency |
JP6626024B2 (ja) * | 2017-02-28 | 2019-12-25 | 株式会社東芝 | 電圧変換装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59156018A (ja) * | 1983-02-24 | 1984-09-05 | Nec Ic Microcomput Syst Ltd | パルス遅延回路 |
JPS61164322A (ja) * | 1985-01-17 | 1986-07-25 | Matsushita Electric Ind Co Ltd | パルス位相シフト回路 |
NL8701462A (nl) * | 1987-06-23 | 1989-01-16 | Philips Nv | Relaxatie-oscillator. |
IL89120A (en) * | 1988-02-17 | 1992-08-18 | Mips Computer Systems Inc | Circuit synchronization system |
JP2718068B2 (ja) * | 1988-06-22 | 1998-02-25 | 松下電器産業株式会社 | 振幅制御台形波発生装置 |
JPH09214304A (ja) * | 1996-02-08 | 1997-08-15 | Canon Inc | 信号制御回路 |
JPH11154849A (ja) * | 1997-11-19 | 1999-06-08 | Sony Corp | ノコギリ波形発生器、水平偏向制御回路及び高電圧制御回路 |
JP4424546B2 (ja) * | 2005-01-13 | 2010-03-03 | Okiセミコンダクタ株式会社 | パルス幅変調回路 |
-
2009
- 2009-04-02 JP JP2009090004A patent/JP5521371B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010245675A (ja) | 2010-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5211959B2 (ja) | Dc−dcコンバータ | |
JP5104145B2 (ja) | スイッチング電源 | |
JP5151830B2 (ja) | 電流モード制御型dc−dcコンバータ | |
KR100718905B1 (ko) | Dc-dc 컨버터의 제어 회로 및 제어 방법 | |
JP5730520B2 (ja) | スイッチングレギュレータ | |
JP5577829B2 (ja) | 電源装置、制御回路及び電源装置の制御方法 | |
US8581564B2 (en) | Switching power supply apparatus | |
JP5521371B2 (ja) | 発振回路およびそれを用いたスイッチング電源装置 | |
JP5315988B2 (ja) | Dc−dcコンバータ及びそのdc−dcコンバータを備えた電源回路 | |
JP2009219179A (ja) | 電流モード制御型スイッチングレギュレータ | |
JP5347748B2 (ja) | Dc/dcコンバータ及びdc/dcコンバータの制御方法 | |
JP2006246626A (ja) | スイッチングレギュレータ及びその電圧制御方法 | |
JP4791839B2 (ja) | 電流モード制御方式のdc−dcコンバータ | |
JP2006033958A (ja) | スイッチングレギュレータ | |
JP5304356B2 (ja) | スイッチングレギュレータ | |
JP4967395B2 (ja) | 半導体集積回路 | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP2012231574A (ja) | Dc−dcコンバータの制御方法およびdc−dcコンバータの制御回路 | |
JP6487719B2 (ja) | スイッチング制御回路およびスイッチング制御方法 | |
JP4512632B2 (ja) | Dc−dcコンバータ | |
US8643352B2 (en) | Switching power supply control with reduced harmonic frequency fluctuations | |
US20090189578A1 (en) | Low ripple dc to dc power converter | |
JP6153732B2 (ja) | スイッチングレギュレータ | |
JP5789086B2 (ja) | 制御回路及びスイッチング電源の制御方法 | |
JP5398422B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140213 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5521371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |