JP6153732B2 - スイッチングレギュレータ - Google Patents

Description

本発明は、出力電圧のリプルを広範囲で制御可能とすることにより軽負荷時に自己消費電流を少なくすることが可能なスイッチングレギュレータ及びその制御方法に関する。

近年、環境問題に配慮して電子機器の省電力化が求められ、特に、電池駆動による電子機器においてその省電力化の要望が顕著である。
一般に、省電力化を図るためには、電子機器において消費する電力を削減すること、電源回路自体の電力使用効率を向上させ、無駄な電力消費を抑えることが重要である。
小型電子機器に使用される高効率の電源回路として、インダクタを使用した非絶縁型のスイッチングレギュレータが広く使用されている。

スイッチングレギュレータの制御方法には、大別して２つの方法が知られている。その１つは、一定周波数のクロック信号のデューティサイクルを変化させる方法である。すなわち、スイッチングトランジスタのオン時間を変化させて、出力電圧が一定になるように制御するＰＷＭ（pulse width modulation）制御モード方法である。

もう１つは、パルス幅が一定でクロック信号の周期を変化させる方法である。すなわち、スイッチングトランジスタのオン時間を一定として、スイッチング周波数を変化させことにより、出力電圧が一定になるように制御するＶＦＭ（Variable Frequency Modulation）制御モード方法である。

そのＶＦＭ制御モードの方法には、周波数を無段階に変化させる方法と、ＰＷＭ制御で使用している周波数のクロック信号を間引いて、擬似的に周波数を変化させる方法とがある。なお、ＶＦＭはＰＦＭ（Pulse Frequency Modulation）と表記される場合もある。

スイッチングレギュレータ自体の電力消費量は、スイッチング周波数に比例して増加する。ＰＷＭ制御モードでは、軽負荷時でも一定周期でスイチングトランジスタのオン・オフ制御を行うので、軽負荷時における電力消費効率が悪化する。

これに対して、ＶＦＭ制御モードでは、負荷電流（負荷に流れる電流）に応じてスイッチングトランジスタのスイッチング周波数が変化する。このため、機器に対してノイズやリプルの影響が大きくはなるが、軽負荷時のスイッチング回数が少なくなるので、ＰＷＭ制御モードに較べて電力使用効率は良くなる。

そこで、負荷条件に応じて、ＰＷＭ制御モードとＶＦＭ制御モードとの制御の切り換えを行うことにより、軽負荷から重負荷まで電力消費効率を高めたスイッチングレギュレータが開発されてきている。

しかし、スイッチングレギュレータから発生するノイズは、周辺の電子機器への影響が大きいので、このノイズに対する配慮が必要である。
スイッチングレギュレータに起因するノイズ成分は、その中でも、スイッチングトランジスタのスイッチング周波数に起因するノイズ成分が最も大きい。

ＶＦＭ制御モードでは、負荷電流（出力電流ともいう）に応じて周波数が変動するため、この負荷電流に応じてスイッチングレギュレータから発生するノイズ成分も変動する。従って、このノイズ成分の変動について周辺の電子機器への影響を配慮しなければならない。

また、一般的に、ＶＦＭ制御モードで制御する場合には、ＰＷＭ制御モードで制御する場合よりも、出力電圧のリプルが大きい。ＶＦＭ制御モードでは、ＶＦＭ制御モードにおける最大スイッチング周波数が定まっていないため、インダクタ電流（インダクタに流れる電流）がゼロになる前に、スイッチングトランジスタがオンして、インダクタにエネルギーが供給されてしまう場合には、更に出力電圧のリプルが大きくなるという問題がある。
以下、その理由を図１０に示すスイッチングレギュレータを参照しつつ説明する。

図１０は、ＰＷＭ制御モードとＶＦＭ制御モードとの制御切り換えが可能な電圧モード制御型のスイッチングレギュレータの回路図である。その図１０において、R1、R２は帰還抵抗、１１１は誤差増幅器（AMP）、１１２、１１３はコンパレータ（CMP）、１３０は発振回路、１３１は発振制御回路、１４０はRSフリップフロップ回路、１５０は制御回路、M１０１はスイッチングトランジスタ、M１０２は同期整流トランジスタ、L1はインダクタ、Coは出力コンデンサ、１２０は負荷、１８０は電圧生成回路、INは入力端子、OUTは出力端子、Vｒeｆは第１基準電圧（参照電圧）、Vｒeｆｍは第２基準電圧、LXは接続点である。なお、電圧生成回路１８０は三角波電圧を含むランプ電圧Vｃを生成する機能を有する。

まず、出力コンデンサCoに電荷が蓄積されていて、この出力コンデンサCoに蓄積された電荷が出力端子OUTから負荷１２０に向かって放電されるものとして説明する。
出力コンデンサＣｏに蓄積されている電荷が出力端子ＯＵＴから負荷１２０に放電され、負荷電流Ioutが流れると、出力電圧Ｖｏｕｔが次第に低下する。
誤差増幅器１１１は、第１基準電圧Vreｆと出力電圧Voutの低下分との差に相当する電圧を増幅し、誤差電圧opoutを出力する。その誤差電圧ｏｐｏｕｔは出力電圧Voutの減少とは逆に上昇する。

コンパレータ１１２は、誤差電圧opoutが第２基準電圧Ｖｒｅｆｍを超えると、状態検出信号ＣＭＰＯＵＴを反転して、発信制御回路１３１に向けて出力する。これにより、発信制御回路１３１のイネーブル信号ＯＳＣＥＮの信号レベルが反転して、ローレベルからハイレベルになる。

イネーブル信号ＯＳＣＥＮの信号レベルがハイレベルになると、発振回路１３０がハイレベルの１個のパルスを生成して、クロック信号ＣＬＫとしてRSフリップフロップ回路１４０に向けて出力する。

このクロック信号ＣＬＫにより、ＲＳフリップフロップ回路１４０がセットされ、その出力端子Ｑがハイレベルになる。これにより、制御回路１５０は制御電圧ＰＨＳ、ＮＬＳをそれぞれローレベルにセットし、スイッチングトランジスタＭ１０１がオンされる一方、同期整流トランジスタＭ１０２がオフされる。

そのスイッチングトランジスタＭ１０１がオンすると、インダクタＬ１に入力電圧Ｖｉｎが印加され、インダクタＬ１にインダクタ電流IＬが流れる。そのインダクタ電流IＬは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に比例した傾きで増加する。

そのインダクタ電流IＬが出力電流Iｏｕｔを超えると、出力コンデンサＣｏが充電されるため、その出力電圧Ｖｏｕｔが上昇し、その結果、誤差電圧ｏｐｏｕｔが低下する。
その誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒｅｆｍ未満に低下すると、コンパレータ１１２の状態出力信号ＣＭＰＯＵＴが反転し、その結果、イネーブル信号ＯＳＣＥＮの信号レベルが反転して、再びローレベルになる。

イネーブル信号ＯＳＣＥＮの信号レベルがローレベルになると、発振回路１３０がローレベルの１個のパルスを生成して、クロック信号ＣＬＫとしてRSフリップフロップ１４０に向けて出力し、発振動作を停止する。

電圧生成回路１８０はランプ電圧Ｖｃを出力し、コンパレータ１１３の非反転入力端子に入力される。ランプ電圧Ｖｃは時間の経過とともに上昇し、ランプ電圧Ｖｃが誤差電圧ｏｐｏｕｔを超えると、コンパレータ１１３の比較出力電圧ＰＷＭＯＵＴの信号レベルが反転して、ローレベルからハイレベルになる。

比較出力電圧ＰＷＭＯＵＴがハイレベルになると、ＲＳフリップフロップ回路１４０がリセットされ、出力端子Ｑがローレベルになり、制御回路１５０は、制御電圧ＰＨＳ、ＮＬＳをそれぞれハイレベルに設定する。

このため、スイッチングトランジスタＭ１０１がオフし、同期整流トランジスタＭ１０２がオンする。その結果、インダクタ電流ＩＬは出力電圧Ｖｏｕｔに比例した傾きで減少する。インダクタ電流IＬの電流値が出力電流Iｏｕｔ以下にまで低下すると、出力電圧Ｖｏｕｔは低下し始め、出力電圧Ｖｏｕｔが低下すると誤差電圧ｏｐｏｕｔが上昇する。
誤差電圧ｏｐｏｕｔが第２基準電圧Ｖｒｅｆｍを超えると、状態検出信号CMPOUTが反転して、イネーブル信号OSCENがローレベルからハイレベルになり、先に説明した通りの動作を繰り返す。

ＶＦＭ制御モードでは、出力電流Iｏｕｔが小さいほど、出力電圧Ｖｏｕｔの低下に時間がかかるため、誤差電圧ｏｐｏｕｔの上昇に時間がかかり、その結果、イネーブル信号ＯＳＣＥＮがローレベルである間隔が長くなり、すなわち、スイッチング周波数が低くなる。その一方、出力電流Iｏｕｔが増加することにより、スイッチング周波数が高くなって、誤差電圧ｏｐｏｕｔが常に第２基準電圧Ｖｒｅｆｍ以上になると、自動的にＰＷＭ制御モードに切り換わる。

そのＰＷＭ制御モードでは、誤差電圧ｏｐｏｕｔが常に第２基準電圧Ｖｒｅｆｍ以上になっているため、コンパレータ１１２の状態検出信号ＣＭＰＯＵＴはローレベルを維持し、イネーブル信号ＯＳＣＥＮはハイレベルになる。すると、発振回路１３０は所定の周波数で発振を行って、所定周波数のクロック信号ＣＬＫを生成して出力する。すなわち、ＰＷＭ制御モードで制御される。

しかしながら、図１０に示す従来のスイッチングレギュレータでは、ＶＦＭ制御モード時のインダクタ電流ＩＬのピークがほぼ第２基準電圧Ｖｒｅｆｍの電圧値とランプ電圧Ｖｃの傾きに依存して決定される。

このような制御方法の場合、出力電圧Ｖｏｕｔのリプル電圧が様々な要因により変動する。出力電圧Ｖｏｕｔのリプル電圧が小さくなると、ＶＦＭ制御モードのスイッチング周波数が高くなり、電力消費効率が向上しない。また、出力電圧Ｖｏｕｔのリプル電圧が過大になると設定出力電圧範囲を大きく超えることとなり、負荷側の電子機器に深刻なダメージを与える可能性がある。

図１１は、図１０に示すスイッチングレギュレータのある設定値における出力電圧Ｖｏｕｔのリプル電圧波形RPとその出力電圧Voutに対応するインダクタ電流ＩＬの波形ILPとの関係を示すグラフである。

また、図１２は、図１１に示す出力電圧Voutよりも小さい出力電圧Vout’のリプル電圧波形RP’とその出力電圧Vout’に対応するインダクタ電流IL’の波形ILP’を示している。
その図１２において、点線で示す各波形は図１１に示す各波形と同一の波形を示している。

図１２においては、出力電圧Vout’が低いため、インダクタ電流ＩＬ’の減少する傾きが実線で示すように小さくなり、出力コンデンサCoに供給される電荷量が大幅に増えている。
すなわち、図１０に示すスイッチングレギュレータでは、出力電圧Voutが低くなると、そのリプル電圧が増加することになる。一般的に、低い電圧を要求する負荷側の電子機器は、電圧の許容範囲が狭いため、同じ制御方式では使うことができない可能性が高い。

図１３は、図１０に示すインダクタL１のインダクタンスよりも小さいインダクタンスを有するインダクタL1を使用した場合の出力電圧Voutのリプル電圧波形RP’とインダクタ電流IL”の波形ILP”を示している。その図１３において、点線で示す波形は図１１に示す各波形と同一の各波形を示している。

図１３においては、インダクタL1のインダクタンスが小さいため、インダクタ電流ＩＬ”の傾きが実線で示すように大きくなり、出力コンデンサCoに供給される電荷量が大幅に減少している。
このように、図１０に示すスイッチングレギュレータでは、インダクタL1のインダクタンスが小さくなると、出力電圧Voutのリプル電圧が低下する。すなわち、図１０に示すスイッチングレギュレータでは、出力電圧Voutのリプル電圧が小さくなると、発振周波数が増加し、ＶＦＭ制御モードの目的である軽負荷時の電力消費効率が劣化する。
このように出力電圧Voutの変動は、軽負荷時の電力消費効率、ノイズ、負荷側の電子機器へのダメージ等の原因となる。

本発明は、上記の事情に鑑みて為されたもので、出力電圧のリプル電圧の変動を制御することにより、軽負荷時の電力消費効率の向上をより一層図ることのできるスイッチングレギュレータ及びその制御方法を提供することを目的とする。

本発明に係るスイッチングレギュレータは、制御電圧に応じてスイッチングを行うスイッチングトランジスタと、該スイッチングトランジスタのオフ時に整流を行う整流素子と、該スイッチングトランジスタのオン時に入力電圧による充電が行われるインダクタと、該インダクタの励起エネルギーを示す信号と該インダクタの励起エネルギーがゼロまたは小さくなったことを意味する基準電圧との電圧比較を行って該比較結果として状態検出信号を二値信号として出力する第１の電圧比較回路と、第１の定電圧を生成する第１の定電圧回路と、該第１の定電圧よりも高い第２の定電圧を生成する第２の定電圧回路と、前記出力端子の出力電圧を帰還電圧に変換する帰還抵抗部とからなる帰還回路部と、前記帰還電圧と参照電圧との電圧比較を行って該比較結果を示す二値の信号を生成して出力する第２の電圧比較回路と、前記帰還電圧と前記参照電圧とが一致するように前記スイッチングトランジスタを制御する制御回路部と、前記第１の電圧比較回路が前記インダクタの励起エネルギーがゼロまたは小さくなったことを意味する信号を検出すると前記第１の定電圧を前記帰還電圧の参照電圧として動作する第１状態からスイッチング動作を停止する第２状態に遷移させ、前記第２電圧比較回路が前記参照電圧よりも前記帰還電圧が低くなったことを検出すると前記第２状態から前記第２の定電圧を前記帰還電圧の参照電圧として動作する第３状態に遷移させ、前記第２の電圧比較回路が前記参照電圧よりも前記帰還電圧が高くなったことを検出すると前記第３状態から前記第１状態に遷移させる状態遷移制御回路と、を有することを特徴とする。

本発明によれば、第１の定電圧から第２の定電圧へ帰還電圧に対する参照電圧を切り替えることによって、その参照電圧に帰還電圧を追従させ、出力電圧のリプルを制御することにしたので、軽負荷時の電力消費効率の向上をより一層図ることができる。
また、出力電圧のリプルが過大になるのを防止できるので、リプルに起因するノイズを低減でき、ひいては、回路がダメージを受けるのを抑制できる。

図１は本発明の実施例１に係るスイッチングレギュレータの回路図である。 図２は図１に示すスイッチングレギュレータの軽負荷時の動作タイミングを示すフローチャートである。 図３は本発明の実施例２に係るスイッチングレギュレータの回路図である。 図４は帰還抵抗からなる帰還回路部の周波数特性図である。 図５は図３に示す比較器と誤差増幅回路の詳細回路構成を示す回路図である。 図６は比較器１１の反転入力端子―の電圧が第２の定電圧よりも高いときの不具合を説明するタイミングチャートである。 図７は、状態遷移の確実化を図るために比較器１１の反転入力端子―の電圧を第２の定電圧よりも低く設定した状態を示す説明図である。 図８は、本発明の実施例３に係るスイッチングレギュレータの回路図である。 図９は本発明の実施例４に係るスイッチングレギュレータの回路図である。 図１０は従来のスイッチングレギュレータの一例を示す回路図である。 図１１は出力電圧のリプルとインダクタ電流との関係を模式的に示す波形図である。 図１２は図１１に示す出力電圧よりも小さい出力電圧のリプルとインダクタ電流との関係を模式的に示す波形図である。 図１３は図１０に示すインダクタよりも小さいインダクタの出力電圧のリプルとインダクタ電流との関係を模式的に示す波形図である。

（実施例１）
図１は本発明の実施例１に係る降圧型カレントモードのスイッチングレギュレータの回路図を示している。
このスイッチングレギュレータは、スイッチングトランジスタＭ１と、整流素子Ｍ２と、インダクタＬ１と、出力コンデンサ（平滑コンデンサ）Ｃｏと、ＰＷＭ制御回路１０と、帰還抵抗Ｒ１、Ｒ２とからなる帰還回路部と、比較器１１と、誤差増幅器１２とを有する。

また、このスイッチングレギュレータは、抵抗Ｒ３とコンデンサＣ３との直列回路からなる位相補償回路１３と、状態遷移回路１４と、整流素子Ｍ２のドレン電圧LXVを監視してインダクタＬ１の電流ＩＬが正となったことを検出する比較回路１５と、状態２（第２状態）によって開成されるスイッチSW2と、状態３（第３状態）によって切り替わるスイッチSW3とを有する。

更に、このスイッチングレギュレータは、電流源Ireｆ１と、抵抗R4と、定電圧回路E１と、入力電圧Vinが印加される入力端子INと、出力電圧Voutに従って負荷１２０に向かって負荷電流Ioutを供給する出力端子OUTも有する。

帰還回路部は、帰還抵抗R１、R2によって出力電圧Voutを分圧して帰還電圧FBに変換する。この帰還電圧FBは出力電圧をＶｏｕｔ、抵抗値をR1、Rとすると、下記の式により求められる。
帰還電圧ＦＢ＝Ｖｏｕｔ×Ｒ２／（Ｒ１＋Ｒ２）
スイッチングトランジスタM１のゲートはPWM制御回路１０のP端子に接続され、制御電圧PHSによりオン・オフされてスイッチング動作を行う。

整流素子M2は逆電流防止用の同期整流トランジスタ（MOSFET）により構成され、その同期整流トランジスタのゲートはPWM制御回路１０のN端子に接続され、制御電圧NLSによりオン・オフされてスイッチング動作を行う。

比較回路１５は比較器１５’とアンド回路１５”とから構成され、比較器１５’の非反転入力端子＋にはスイッチングトランジスタM１と整流素子M２の接続点LXのドレン電圧LXVが入力され、比較器１５’の反転入力端子−には定電圧回路E2の基準電圧Vｒeｆ３が入力される。

比較器１５’はドレン電圧LXVが基準電圧Vref３よりも大きいときに、ハイレベルの信号をアンド回路１５”の一方の入力端子に出力する。アンド回路１５”の他方の入力端子には制御電圧PHSが入力され、アンド回路１５”はその両入力端子にハイレベルの信号が入力されたときに、状態遷移回路１４に二値信号としてのハイレベルの状態検出信号LVLXを出力する。

また、アンド回路１５”は制御電圧PHSがローレベルのとき、状態遷移回路１４にローレベルの状態検出信号LVLXを出力する。
状態検出信号ＬＶＬＸがハイレベルとなるときのインダクタL1のインダクタ電流ILは、整流素子Ｍ２のオン抵抗をＲｏｎｍ２とすると、インダクタ電流ＩＬ＝Ｖｒｅｆ３／Ｒｏｎｍ２となる。

通常、比較器１５は遅延時間をもっており、インダクタ電流ＩＬが０以下にならないように（逆方向に流れないように）、基準電圧Ｖｒｅｆ３は０Ｖから僅かに低い電圧とされている。通常、オン抵抗Ｒｏｎｍ２が非常に小さい為、基準電圧Ｖｒｅｆ３には高精度が要求される。基準電圧Vref3は、インダクタL1の励起エネルギーがゼロ又は小さくなったことを意味する。なお、その定電圧回路E2はＩＣ内部の定電圧源により構成される。

その比較回路１５は、スイッチングトランジスタM１とインダクタL１との接続点LXのドレン電圧LXVと基準電圧Vref3との比較を行って比較結果としての状態検出信号LVLXを状態遷移回路１４に向かって出力する第１の電圧比較回路として機能する。

比較器１１の非反転入力端子＋には帰還電圧FBが入力され、比較器１１の反転入力端子−にはリプル電圧の変動を制御するのに用いる参照電圧Vrefが入力される。その参照電圧Vrefには第１の定電圧Vref1と第２の定電圧Vref2とが用いられる。第１の定電圧Vref1は定電圧回路E1により生成され、その定電圧回路E1もＩＣ内部の定電圧源により構成される。

第２の定電圧Vref2は定電流源Iref1と抵抗R4と定電圧回路E１により生成される。その第２の定電圧Ｖｒｅｆ２は定電流源Ｉｒｅｆ１と抵抗Ｒ４とによって生成される電圧分だけ第１の定電圧Ｖｒｅｆ１よりも高い電圧とされている。

誤差増幅器１２の非反転入力端子＋には参照電圧Vrefが入力され、誤差増幅器１２の反転入力端子−には帰還電圧FBが入力される。参照電圧Vrefは、スイッチSW3によって第１の定電圧Vref1と第２の定電圧Vref2との間で切り替えられる。

そのスイッチSW3は後述する機能を有する状態遷移回路１４により切り替えられる。すなわち、そのスイッチSW3は、その状態１（第１状態）のときには比較器１１の反転入力端子−と誤差増幅器１２の非反転入力端子＋とに第１の定電圧Vref1が印加され、状態３のときには第２の定電圧Vref2が印加されるように、状態遷移回路１４から出力される状態３遷移信号によって切り替えられる。

比較器１１は比較出力電圧ｃｍｐｏｕｔを状態遷移回路１４に向かって出力し、誤差増幅器１２はスイッチSW2を介して誤差電圧ｏｐｏｕｔを位相補償回路１３とPWM制御回路１０に向かって出力する。比較器１１は誤差増幅器１２と協働して、帰還電圧FBと参照電圧Vrefとの電圧比較を行って比較結果を示す二値の信号を生成して出力する第２の電圧比較回路として機能する。

そのスイッチSW2は、状態１、状態３のときには、状態遷移回路１４から出力される状態１遷移信号、状態３遷移信号によって閉成され、状態２のときには、状態遷移回路１４から出力される状態２遷移信号によって開成される。

PWM制御回路１０のP端子は、スイッチングトランジスタM1のゲートに接続されている。PWM制御回路１０のN端子は、整流素子M2のゲートに接続されている。スイッチングトランジスタM1のゲートには制御電圧PHSが入力され、整流素子M２のゲートには制御電圧NLSが入力される。

そのスイッチングトランジスタM1はP−チャンネルトランジスタであり、制御電圧PHSがハイレベルのときオフし、ローレベルのときオンとされる。
その整流素子M２はN−チャンネルトランジスタであり、制御電圧NLSがハイレベルのときオンであり、ローレベルのときオフとされる。

状態遷移回路１４は、比較出力電圧cmpoutがローレベルのとき、状態１遷移信号を出力し、比較回路１５の状態検出信号LVLXがハイレベルのとき状態２遷移信号を出力し、比較出力電圧cmpoutがハイレベルのとき、状態３遷移信号を出力する。

比較器１１は帰還電圧FBと参照電圧Vrefとしての第１の定電圧Vref1とを比較して帰還電圧FBが第１の定電圧Vref1よりも高いときにローレベルの比較出力電圧cmpoutを状態遷移回路１４に出力し続け、帰還電圧FBが参照電圧Vrefよりも低いときにハイレベルの比較出力電圧cmpoutを状態遷移回路１４に出力する。

位相補償回路１３は、状態１のときに参照電圧Vrefとしての第１の定電圧Vref1に追従してPWM制御回路１０を制御し、状態２のときにハイインピーダンスとなって一定電圧を保持する。
この図１に示すスイッチングレギュレータの動作について、図２に示すタイミングチャートを参照しつつ説明する。

図２は負荷１２０が小さくて（軽くて）、インダクタ電流ILが断続モードとなる程度の軽負荷状態におけるスイッチングレギュレータの動作を示している。
制御電圧ＰＨＳがローレベルかつ接続点LXのドレン電圧LXVが基準電圧以下の場合、又は、制御電圧PHSがハイレベルかつ接続点LXのドレン電圧LXVが基準電圧Vref3以下の場合、状態検出信号ＬＶＬＸはローレベルである。

また、制御電圧ＰＨＳがハイレベルであり、かつ、接続点ＬＸのドレン電圧LXVが基準電圧Ｖｒｅｆ３以上の場合、インダクタL1に蓄えられた励起エネルギーが０、又は、小さくなったとして、状態検出信号LVLXはハイレベルとなる。

誤差増幅器１２は、帰還電圧ＦＢと参照電圧Ｖｒｅｆとの差分とを積分して、誤差電圧opoutにより、ＰＷＭ制御回路１０を制御するため、帰還電圧ＦＢは参照電圧Ｖｒｅｆに収束される。よって、Ｖｏｕｔ＝｛（Ｒ１＋Ｒ２）／Ｒ２｝×Ｖｒｅｆとなる。
状態遷移回路１４は、以下に説明する条件に従って状態遷移制御を行う。

（状態１）
状態１においては、スイッチSW２は閉成され、スイッチSW3は参照電圧Vrefとしての第１の定電圧Vref１を比較器１１の反転入力端子−に印加しかつ誤差増幅器１２の非反転入力端子＋に印加する側に接続されている。

この状態１においては、帰還電圧FBが第１の定電圧Vref1に収束されるように、PWM制御回路１０は誤差電圧opout（図２（i）参照）に従って、制御電圧PHS、NLS（図２（a）、（ｂ）参照）を制御する。

これにより、スイッチングトランジスタM1、整流子M2がオン・オフされ、出力電圧Vout（図２（ｆ）参照）がその誤差電圧opoutに応じて変化し、負荷が重い状態として通常のＰＷＭ動作を行う。

この状態１において、インダクタ電流ILが小さくなり（図２（e）の時点ｔ１参照）、ドレン電圧LXVが基準電圧Vref3よりも大きくなると（図２（ｃ）参照）、状態検出信号ＬＶＬＸがハイレベルとなる。これにより、状態遷移回路１４は、ハイレベルの状態２遷移信号（図２（ｋ）参照）を出力する。

状態検出信号ＬＶＬＸがハイレベルとなるのは、インダクタ電流ＩＬが十分小さくなった場合のみであるので、負荷が重い状態においては、状態１を維持し続ける。状態２においては、スイッチSW2が開成され、制御電圧PHSがハイレベル、制御電圧NLSがローレベルとなって、スイッチング動作が停止する。すなわち、スイッチングレギュレータはシャットダウンモード（スリープモード）となる。

このとき、比較器１１を構成する回路と誤差増幅器１２を構成する以外の回路はシャットダウンすることができるので、スイッチングレギュレータの消費電流を大幅に低減させることができる。

その状態２において、帰還電圧ＦＢが第１の定電圧Vref１である参照電圧Ｖｒｅｆ以下となると（図２（ｇ）の時点ｔ２参照）、比較出力電圧cｍｐｏｕｔがハイレベルとなる（図２（ｈ）参照）。その結果、状態遷移回路１４は、ハイレベルの状態３遷移信号を出力する（図２（ｌ）参照）。

これにより、スイッチSW3は、参照電圧Vrefとしての第２の定電圧Vref２を比較器１１の反転入力端子−に印加し、誤差増幅器１２の非反転入力端子＋に印加する側に接続される。また、スイッチSW2が閉成される。

第２の定電圧Ｖｒｅｆ２は第１の定電圧Ｖｒｅｆ１よりも高く設定されているので、帰還電圧ＦＢは参照電圧Ｖｒｅｆよりも低くなるが、帰還電圧ＦＢと参照電圧Ｖｒｅｆとの電圧差がなくなるように誤差増幅器１２がPWM制御回路１０を制御する。

その結果、出力電圧Ｖｏｕｔが上昇してリプル電圧が発生する。帰還電圧Ｖｏｕｔが第２の定電圧Vref２である参照電圧Ｖｒｅｆよりも高くなると（図２（ｇ）の時点ｔ３参照）、比較器１１の比較出力電圧cｍｐｏｕｔが反転して、ローレベルとなる（図２（ｌ）参照）。

比較出力電圧cｍｐｏｕｔ電圧がローレベルになると、状態遷移回路１４は状態１遷移信号を出力し、スイッチングレギュレータは、負荷が軽いときには、状態１→状態２→状態３というシーケンス動作を実行する。

これにより、帰還電圧ＦＢを参照電圧Ｖｒｅｆの変化に対応させて追従させ、安定した出力電圧Ｖｏｕｔのリプル電圧が生成される。このとき、出力電圧Ｖｏｕｔのリプル電圧は帰還回路部の抵抗値により、
ΔＶｏｕｔ＝（Ｒ１＋Ｒ２）／Ｒ２×（Ｖｒｅｆ２−Ｖｒｅｆ１）
の式により表される。すなわち、参照電圧Ｖｒｅｆのリプル電圧を｛（Ｒ１＋Ｒ２）／Ｒ２｝倍したリプル電圧となる。

位相補償回路１３は、状態１においては基準定電圧Ｖｒｅｆ１としての参照電圧Ｖｒｅｆに追従するようにＰＷＭ制御回路１０を制御する。状態２においては、誤差増幅器１２から切り離されて、ハイインピーダンス状態となるため、電圧を保持する。状態３においては基準定電圧Ｖｒｅｆ２としての参照電圧Ｖｒｅｆに追従するようにＰＷＭ制御回路１０を制御する。

このように、実施例１では、出力電圧Ｖｏｕｔのリプル電圧を参照電圧Ｖｒｅｆに応じて制御させることができることになり、また、消費電流も大幅に低減させることができる。

（実施例２）
図３は実施例２の降圧型スイッチングレギュレータの回路図を示している。
図３は図２に示すスイッチングレギュレータの帰還回路部の抵抗R1にスピードアップコンデンサＣｓｐｄが並列に接続されている。

また、トランジスタからなる整流素子M２の代わりに、ダイオードＤ２からなる整流素子M２が用いられている。更に、誤差増幅器１２の出力から比較器１１の比較出力電圧ｃｍｐｏｕｔが生成される構成とされている。その誤差増幅器１２の回路構成については後述する。

スピードアップコンデンサＣｓｐｄは、帰還回路部の高域周波数成分をパススルーさせるのに用いる。図４はスピードアップコンデンサＣｓｐｄによる帰還回路部の周波数特性を示している。なお、破線で示す曲線Q1は位相特性を示し、実線で示す曲線Q2はゲイン特性を示す。

この周波数特性は、抵抗Ｒ１＝５．２５ｋΩ、抵抗Ｒ２＝１．０ｋΩ、スピードアップコンデンサＣｓｐｄ＝６．８ｎＦのときのものであり、低域にゼロ点、高域にピークがあり、高域のピークの周波数以降のゲインは０ＤＢとなっている。なお、（（１.00E＋０i）；符号iは正の整数）は自然定数Eのi乗倍を意味する。

すなわち、この周波数特性は、入力信号が１倍でスルーされることを示している。よって、高域のピークを出力電圧Ｖｏｕｔのリプルが生成される周波数特性、すなわち、スイッチングレギュレータの周波数特性よりも低域に配置することにより、出力電圧Ｖｏｕｔのリプル電圧ΔＶｏｕｔを参照電圧Ｖｒｅｆの変化電圧ΔＶｒｅｆ、すなわち、ΔＶｏｕｔ＝ΔＶｒｅｆ＝Ｖｒｅｆ２−Ｖｒｅｆ１とすることができる。

整流素子M２はダイオードＤ２により構成されているので、電流不連続モードにおいてインダクタ電流ＩＬが０となると、接続点ＬＸのドレン電圧（カソード電圧）LXVは出力電圧Ｖｏｕｔに追従する。

従って、基準電圧Ｖｒｅｆ３を出力電圧Ｖｏｕｔよりも低くかつグランド電圧ＧＮＤよりも高い電圧に設定しておけば、負荷電流Ioutが０となったことを検出することができ、整流素子Ｍ２としてトランジスタを使用したものに較べて基準電圧Ｖｒｅｆ３を比較的容易に生成できる。

誤差増幅器１２は、図５に示すように、P-チャネルトランジスタＰ１，Ｐ２，Ｐ３、差動対Pチャンネルトランジスタ、Ｎ−チャネルトランジスタＮ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ７を有する。P-チャネルトランジスタＰ１，Ｐ２，Ｐ３は同じゲート長、ゲート幅であり、差動対Ｐ４，Ｐ５も同じゲート長、ゲート幅である。

Ｎ−チャネルトランジスタＮ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ７は同じゲート長である。Ｎ−チャネルトランジスタＮ１、Ｎ２，Ｎ３，Ｎ４のゲート幅は同じである。Ｎ−チャネルトランジスタＮ５のゲート幅とＮ−チャネルトランジスタＮ７のゲート幅とを加えたゲート幅がＮ−チャネルトランジスタＮ１のゲート幅と同じになるように、Ｎ−チャネルトランジスタN5、N7のゲート幅が構成されている。

Ｎ−チャネルトランジスタＮ６は製造で許容される最小のゲート長で構成されており、閾値電圧でオン・オフするスイッチとみなすことができる。一般に、トランジスタの閾値電圧は製造誤差を持っているため、誤差増幅器１２の出力は差動オフセット電圧（オフセット電圧）を持っている。その原因として最も大きいのは、差動対PチャンネルトランジスタＰ４，Ｐ５の閾値電圧のオフセットであり、閾値電圧のオフセット分、反転電圧端子−に差動オフセット電圧が発生する。

P-チャネルトランジスタＰ１，Ｐ２，Ｎ−チャネルトランジスタＮ１，Ｎ２，Ｎ３，Ｎ４のオフセットも誤差増幅器１２の出力の差動オフセット電圧に影響を及ぼすが、差動対PチャンネルトランジスタＰ４，Ｐ５に比較すると小さい。

その結果、帰還電圧ＦＢと参照電圧Ｖｒｅｆとには差分が発生するが、帰還電圧ＦＢが所望の値となるように参照電圧Ｖｒｅｆが差動オフセット電圧を見込んでトリミングされることが一般的であるため、問題となることは少ない。

また、図５に示す誤差増幅器１２では同じ差動対PチャンネルトランジスタＰ４，Ｐ５により誤差増幅器１２の出力と比較器１１の出力とを生成しているため、差動オフセット電圧は発生するものの、PチャンネルトランジスタＰ２，Ｐ３，NチャンネルトランジスタＮ４，Ｎ５，Ｎ７のオフセットの影響を受けるだけであるため、誤差を最小に抑えることができる。

これに対して、誤差増幅器１２と比較器１１とを別々に作った場合、帰還電圧ＦＢが所望の値となるように参照電圧Ｖｒｅｆが差動オフセットを見込んでトリミングされるが、これには誤差増幅器１２の差動オフセットのみが含まれているだけであり、比較器１１の反転電圧が差動オフセットの差分だけずれることになる。

たとえば、誤差増幅器１２の作動オフセット誤差電圧を±30mV、比較器１１の誤差電圧を±５０ｍＶとすると、帰還電圧FBの所望の値から最大±８０ｍＶずれることになる。その場合、状態遷移回路１４による出力電圧Ｖｏｕｔのリプルが非常に大きなばらつきをもつことになる。

状態遷移回路１４が状態３遷移信号を出力している状態にあるとき、差動オフセット電圧を最小にしても問題が発生する可能性があることを図６を参照しつつ説明する。図６は、比較器１１の比較出力電圧ｃｍpoutを反転させる反転入力端子−に印加される電圧が誤差増幅器１２の反転入力端子−の電圧より僅かに高い状態を想定して描かれている。

この図６においては、第１の定電圧Ｖｒｅｆ１に対して比較器１１の反転入力端子−に印加される電圧１が第１の定電圧Ｖｒｅｆ１よりも高く、かつ、第２の定電圧Ｖｒｅｆ２に対して比較器１１の反転入力端子−に印加される電圧２が第２の定電圧Ｖｒｅｆ２よりも高い。

状態１のときには、電圧１よりも帰還電圧FBが小さくなると、比較器１１の比較出力電圧ｃｍpoutが反転する。しかし、状態３のときには、誤差増幅器１２の誤差電圧opoutにより帰還電圧ＦＢが参照電圧Ｖｒｅｆとしての第２の定電圧Vref2に収束していくが、比較器１１の反転入力端子−の電圧２が第２の定電圧Vref2である参照電圧Ｖｒｅｆよりも高い。

このため、状態３のときには、帰還電圧FBが電圧２よりも高くなることができず、比較出力電圧ｃｍpoutが反転せず、その結果、状態１遷移信号が出力されず、帰還電圧ＦＢは第２の定電圧Ｖｒｅｆ２に収束したままとなる。

図５に示す比較器１１、誤差増幅回路１２では、比較器１１の出力がハイレベルであるときには、スイッチング用のNチャンネルトランジスタＮ６がオン状態であるため、比較器１１の出力がハイレベルからローレベルとなるときの比較器１１の出力と誤差増幅器１２の出力とがほぼ一致する。

比較器１１の出力がローレベルであるときにはスイッチング用のNチャンネルトランジスタＮ６がオフ状態であるため、NチャンネルトランジスタＮ４よりも小さいNチャンネルトランジスタＮ５から比較器１１の比較出力電圧ｃｍpoutが出力され、ローレベルからハイレベルに反転する帰還電圧ＦＢが参照電圧Ｖｒｅｆよりも低くなるように設計している。

その結果、状態１、状態２のときには、第１の定電圧Ｖｒｅｆ１に対して比較器１１の反転入力端子−に印加される電圧１が第１の定電圧Ｖｒｅｆ１よりも高い。また、状態３のときには、図７に示すように、第２の定電圧Ｖｒｅｆ２に対して比較器１１の反転入力端子−に印加される電圧２が第２の定電圧Ｖｒｅｆ２よりも低くなる。

従って、図７に示すように、帰還電圧FBが電圧２よりも高くなり、比較出力電圧ｃｍpoutが反転し、必ず状態１遷移信号が出力される。
このように、この実施例２では、実施例１と同様に、軽負荷検出を容易に行うことができる。また、出力電圧Ｖｏｕｔのリプル電圧の変動を参照電圧Vrefに応じて変化させることができる。更に、比較器１１と誤差増幅器１２の差動オフセットにより発生する不具合を回避できる。

（実施例３）
図８は、本発明の実施例３に係る昇圧型スイッチングレギュレータの回路を示す図である。この図８に示すスイッチングレギュレータは、図３に示す降圧型スイッチングレギュレータの回路動作と同様の回路動作を昇圧型スイッチングレギュレータを用いて行わせることができるようにしたものである。

スイッチングトランジスタM１、インダクタL１、ダイオードD３の構成が図３に示す降圧型スイッチングレギュレータと異なるのみであるので、その結線関係を示すのみにとどめ、詳細な説明を割愛する。

（実施例４）
図９は、本発明の実施例４に係る極性反転型スイッチングレギュレータの回路を示す図である。この図９に示すスイッチングレギュレータは、、図３に示す降圧型スイッチングレギュレータの回路動作と同様の回路動作を極性反転型スイッチングレギュレータを用いて行わせることができるようにしたものである。

整流素子（ダイオードD２）とインダクタL１との結線関係のみが図３に示す降圧型スイッチングレギュレータと異なるのみであるので、その結線関係を示すのみにとどめ、詳細な説明を割愛する。

（実施例の効果）
これらの実施例によれば、第１の定電圧Vref1から第２の定電圧Vref2へ帰還電圧FBの参照電圧Vrefを切り替える。これによって、帰還電圧FBが参照電圧Vrefに追従し、出力電圧Voutのリプル電圧が第１の定電圧Vref1と第２の定電圧Vref２の電圧差により制御される。このため、軽負荷時の電力消費効率を損なうことなく、出力電圧Voutのリプル変動を抑制でき、ノイズ対策等にも有効であるという効果を奏する。

加えて、実施例２ないし実施例４によれば、 スピードアップコンデンサCspdを用いているので、帰還回路部の回路定数によらずに、出力電圧Voutを参照電圧Vrefに追従させることができる。
また、誤差増幅器１２の出力端子に接続された位相補償回路１３のコンデンサC3の電圧を第２状態において一定に保つことにより、第１状態における動作点を保存することになる。その結果、スイッチングレギュレータの第１状態の動作と第３状態の動作とを繋げた結果に収束させることができる。

位相補償回路１３のコンデンサC3を回路から切り離すことにより誤差増幅器１２の位相補償コンデンサの電圧を第２の状態において一定に保つことができる。
第２の状態において、不要な回路をスリープモードとすることにより、更にスイッチングレギュレータの自己消費を低減させ、電力消費効率を向上させることができる。

第２の比較回路として誤差増幅器１２の誤差電圧opoutを用いることにより、参照電圧Vrefの差によるリプル電圧を正確に生成することができる。
第２の電圧比較回路はオフセットを持ち、第３の状態において参照電圧Vrefよりも帰還電圧FBが高くなったことをオフセットだけ低い電圧で検出することにより、第３の状態から第１の状態へ必ず遷移させることができる。

整流素子M２を逆流電流を防止する制御を行うMOSFETとすることにより重負荷での効率を向上させつつ軽負荷での効率も向上させることができる。
整流素子M２がダイオードD２である場合、ダイオードD２のカソード電圧が電流不連続モードにおいて出力端子OUTの出力電圧Voutに追従して正の電圧となることを検出することにより、励起エネルギーがゼロまたは軽くなったことを検出できる。

制御方式がカレントモードであるので、オーバーシュートなく第２の定電圧Vref2に帰還電圧FBを追従させることができる。

本発明は、PWM制御により駆動を行う電子回路に利用可能である。

１０…PWM制御回路（制御回路部）
１１…比較器（第２の電圧比較回路）
１２…誤差増幅回路（第２の電圧比較回路）
１４…状態遷移回路
１５…第１の電圧比較回路
L1…インダクタ
IL…インダクタ電流
Vref3…基準電圧
LVLX…状態検出信号
Vref1…第１の定電圧
Vref２…第２の定電圧
Vref…参照電圧
FB…帰還電圧

特開２０１０-２５９２５７号公報

Claims (10)

1. 入力端子に入力された入力電圧を所定の出力電圧に変換して出力端子から負荷電流を出力するスイッチングレギュレータにおいて、
   制御電圧に応じてスイッチングを行うスイッチングトランジスタと、該スイッチングトランジスタのオフ時に整流を行う整流素子と、該スイッチングトランジスタのオン時に前記入力電圧による充電が行われるインダクタと、該インダクタの励起エネルギーを示す信号と該インダクタの励起エネルギーがゼロまたは小さくなったことを意味する基準電圧との電圧比較を行って該比較結果として状態検出信号を二値信号として出力する第１の電圧比較回路と、第１の定電圧を生成する第１の定電圧回路と、該第１の定電圧よりも高い第２の定電圧を生成する第２の定電圧回路と、前記出力端子の出力電圧を帰還電圧に変換する帰還抵抗からなる帰還回路部と、前記帰還電圧と参照電圧との電圧比較を行って該比較結果を示す二値の信号を生成して出力する第２の電圧比較回路と、前記帰還電圧と前記参照電圧とが一致するように前記スイッチングトランジスタを制御する制御回路部と、前記第１の電圧比較回路が前記インダクタの励起エネルギーがゼロまたは小さくなったことを意味する信号を検出すると前記第１の定電圧を前記帰還電圧の参照電圧として動作する第１状態からスイッチング動作を停止する第２状態に遷移させかつ前記第２の電圧比較回路が前記参照電圧よりも前記帰還電圧が低くなったことを検出すると前記第２状態から前記第２の定電圧を前記帰還電圧の参照電圧として動作する第３状態に遷移させしかも前記第２の電圧比較回路が前記参照電圧よりも前記帰還電圧が高くなったことを検出すると前記第３状態から前記第１状態に遷移させる状態遷移制御回路と、を有することを特徴とするスイッチングレギュレータ。
2. 前記帰還回路部は、前記出力電圧を前記帰還電圧に変換する帰還抵抗と、前記出力電圧の高周波数成分を前記帰還電圧としてスルーするスピードアップコンデンサからなることを特徴とする請求項１に記載のスイッチングレギュレータ。
3. 前記第２の電圧比較回路は前記帰還電圧と前記参照電圧の差を収束させるように動作する誤差増幅器を含み、前記誤差増幅器の誤差信号を前記第２状態において一定に保つことを特徴とする請求項１又は請求項２に記載のスイッチングレギュレータ。
4. 前記誤差増幅器の出力端子は、位相補償回路に接続され、該位相補償回路はコンデンサを含み、前記第２状態において、該コンデンサの電圧を一定に保つために、該コンデンサが前記誤差増幅器から切り離されることを特徴とする請求項３に記載のスイッチングレギュレータ。
5. 前記第２状態において、少なくとも前記制御回路部がスリープモードとされることを特徴とする請求項１ないし請求項４のいずれか１項に記載のスイッチングレギュレータ。
6. 前記第２の電圧比較回路はオフセット電圧を有し、前記第３状態において前記参照電圧よりも前記帰還電圧が高くなったことを該オフセット電圧だけ低い電圧で検出することを特徴とする請求項１ないし請求項５のいずれか１項に記載のスイッチングレギュレータ。
7. 前記整流素子は逆流電流を防止する制御を行うMOSFETであることを特徴とする請求項１ないし請求項６のいずれか１項に記載のスイッチングレギュレータ。
8. 前記整流素子はダイオードであり、前記第１の電圧比較回路は該ダイオードのカソード電圧が正の電圧となることを検出することにより励起エネルギーがゼロまたは軽くなったことを示す信号を検出することを特徴とする請求項１ないし請求項６のいずれか１項に記載のスイッチングレギュレータ。
9. カレントモードで制御される請求項１ないし請求項８のいずれか１項に記載のスイッチングレギュレータ。
10. 出力電圧の帰還電圧と比較される参照電圧を第１の定電圧と該第１の定電圧よりも高い第２の定電圧との間で切り替えて前記帰還電圧を前記第１の定電圧と比較してインダクタに流れるインダクタ電流をスイッチング制御する制御回路部を第１状態に設定する第１ステップと、
    前記制御回路部が第１状態のときに前記インダクタに流れるインダクタ電流がゼロ又は小さくなったことを検出して前記制御回路部をスリープ状態である第２状態に設定する第２ステップと、
    前記制御回路部が前記第２状態のときに前記帰還電圧を前記第１の定電圧と比較して該帰還電圧が前記第１の定電圧よりも低くなったときに前記参照電圧を前記第１の定電圧から前記第２の定電圧に切り替えて前記インダクタ電流をスイッチング制御する制御回路部を第３状態に設定しかつ前記帰還電圧が第２の定電圧よりも高くなったときに前記参照電圧を前記第２の定電圧から前記第１の定電圧に切り替えて前記制御回路部を前記第１状態に設定する第３ステップと、を繰り返すことを特徴とするスイッチングレギュレータの制御方法。