JP5263380B2 - Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路 - Google Patents

Description

本発明は、ＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータの制御回路に関するものである。
近年、パーソナルコンピュータ等の電子機器には、電源としてＤＣ−ＤＣコンバータが用いられている。このＤＣ−ＤＣコンバータでは、電力供給量の多い重負荷から電力供給量の少ない軽負荷までの広範囲の負荷領域において高い変換効率が求められている。

従来、携帯型電子機器は、駆動電源として電池が搭載されている。電池の出力電圧は機器の使用や放電により低下するため、電子機器には電池の電圧を一定電圧に変換する直流電圧変換回路（ＤＣ−ＤＣコンバータ）が設けられている。携帯型の電子機器には、小型で変換効率のよい同期整流方式のＤＣ−ＤＣコンバータが用いられている。同期整流方式のＤＣ−ＤＣコンバータは、一般にＰＷＭ（パルス幅変調：Pulse Width Modulation）方式のＤＣ−ＤＣコンバータであり、メインスイッチングトランジスタと同期用トランジスタとを備え、両トランジスタを交互にオンオフ制御する。すなわち、メインスイッチングトランジスタをオンして入力側から出力側にエネルギを供給し、同メインスイッチングトランジスタをオフしてチョークコイルに蓄積したエネルギを放出する。このとき、チョークコイルに蓄積されたエネルギが負荷側に放出されるタイミングに同期して同期用トランジスタをオフする。そして、メインスイッチングトランジスタを駆動するパルス信号のパルス幅を、出力電圧又は出力電流に応じて制御することで、出力電圧を略一定に保つ。

ところで、上記ＤＣ−ＤＣコンバータでは、電池の電圧を電圧変換する際に、電力供給量の多い重負荷から電力供給量の少ない軽負荷までの広範囲の負荷領域において高い変換効率が求められる。しかしながら、軽負荷時においては、メインスイッチングトランジスタを駆動する際に発生するＤＣ−ＤＣコンバータの電力損失が負荷での消費電力と比べて相対的に大きくなるため、変換効率が著しく低下することが一般に知られている。

そこで、軽負荷時における変換効率の低下を改善するために、軽負荷時においてＰＷＭ方式からＰＦＭ（周波数変調：Pulse Frequency Modulation）方式に切り替えるＤＣ−ＤＣコンバータが提案されている（例えば、特許文献１参照）。このＤＣ−ＤＣコンバータでは、重負荷時を含む通常動作時にはＰＷＭ方式で駆動させ、軽負荷時にはＰＦＭ方式で駆動させるようになっている。このＰＦＭ方式には、ＤＣ−ＤＣコンバータの出力電圧に応じてメインスイッチングトランジスタに供給する駆動信号のスイッチング周波数を制御する真のＰＦＭ方式と、メインスイッチングトランジスタに供給する駆動信号のスイッチング周波数を一定として、ＤＣ−ＤＣコンバータの出力電圧に応じてスイッチング動作を間引く擬似ＰＦＭ方式とがある。いずれのＰＦＭ方式においても、ＰＷＭ方式に比べて軽負荷時におけるスイッチング周波数が小さくなるため、ＤＣ−ＤＣコンバータの電力損失を低減することができ、軽負荷時における変換効率の低下を抑制することができる。

特開平６−３０３７６６号公報。

このように、ＰＷＭ方式及びＰＦＭ方式の切替機能を有するＤＣ−ＤＣコンバータでは、一般に幅広い負荷領域で高い変換効率を維持しながら、出力電圧を一定に保持できることが知られている。しかしながら、低負荷時に、メインスイッチングトランジスタをオフすると、負荷から同期用トランジスタを介してグランドに向かって流れる逆流電流が流れることがある。これにより、チョークコイルに蓄積したエネルギの損失が発生して、軽負荷時の変換効率が低下するという問題がある。

本発明は上記問題点を解決するためになされたものであって、その目的は、負荷が軽減したときの逆流電流が少なく、軽負荷時の変換効率を高く維持することのできるＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータの制御回路を提供することにある。

上記目的を達成するため、請求項１，６に記載の発明は、動作切替信号に基づいて、前記ＤＣ−ＤＣコンバータにおける前記スイッチング制御をＰＷＭ方式又はＰＦＭ方式に切替えるとともに、前記出力電圧を一定に維持するように前記第１トランジスタと前記第２トランジスタとをスイッチング制御する制御回路と、前記ＰＦＭ方式での動作時に、前記第１トランジスタと前記第２トランジスタとの間の接続ノードと低電位電源との間の電位差を検出し、該電位差が前記第２トランジスタを介して前記低電位電源に向かって電流が流れる電位差である場合に前記第２トランジスタをオフに制御するための検出信号を生成する逆流検出回路とを備え、前記逆流検出回路は、前記ＰＷＭ方式での動作時に動作を停止する。

上記構成によれば、ＰＷＭ方式での動作時には、逆流検出回路の動作が停止され、制御回路によって第２トランジスタが同期用トランジスタとして動作される。これにより、逆流検出回路における消費電力が低減されるため、ＰＷＭ方式での動作時のＤＣ−ＤＣコンバータ全体の消費電力を低減することができる。

請求項２に記載の発明は、前記ＰＷＭ方式での動作時に前記チョークコイルに流れる電流が連続的に変化する電流連続モードで動作するように設定される。上記構成によれば、ＰＷＭ方式での動作時には、逆流電流が発生しない。

請求項３に記載の発明は、前記制御回路は、前記ＰＦＭ方式での動作時に、前記出力電圧を一定に維持するように前記第１トランジスタのオン時間又はオフ時間を制御する。

上記構成によれば、ＰＦＭ方式での動作時には、第１トランジスタ及び第２トランジスタがダイオード整流方式で駆動される。

請求項４に記載の発明は、前記制御回路は、前記出力電圧又は該出力電圧の分圧電圧と、前記出力電圧に応じて設定された第１基準電圧とを比較して誤差信号を生成する誤差増幅回路と、前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、前記第１トランジスタに第１駆動信号を出力する第１ドライバ回路と、前記第２トランジスタに第２駆動信号を出力する第２ドライバ回路と、前記動作切替信号に基づいて、前記第２ドライバ回路に入力される前記第１駆動信号を有効又は無効とする駆動信号無効回路と、を備え、前記ＰＷＭ方式での動作時には、前記第１ドライバ回路が前記パルス信号及び前記第２駆動信号に基づいて前記第１駆動信号を生成し、前記第２ドライバ回路が前記第１駆動信号に基づいて前記第２駆動信号を生成するとともに、前記ＰＦＭ方式での動作時には、前記第１ドライバ回路が前記パルス信号に基づいて前記第１駆動信号を生成し、前記第２ドライバ回路が前記逆流検出回路からの前記検出信号に基づいて前記第２駆動信号を生成する。

上記構成によれば、ＰＷＭ方式での動作時には、第１トランジスタ及び第２トランジスタが同期整流方式で駆動され、ＰＦＭ方式での動作時には、第１トランジスタ及び第２トランジスタがダイオード整流方式で駆動される。

請求項５に記載の発明は、前記制御回路が、前記ＰＦＭ方式での動作時に前記第１トランジスタをオンするタイミングの前後において前記第２トランジスタを所定期間オフするようパルス幅信号を生成する貫通防止パルス発生回路を含む。

一般に、ダイオード整流方式においては、第１トランジスタと第２トランジスタとが共にオンすると、大きな貫通電流が流れてしまい、消費電力が増大するということが知られている。上記構成によれば、貫通防止パルス発生回路により第１トランジスタがオンする前後に第２トランジスタをオフすることで、上記貫通電流を防止することができ、消費電力の増大を抑制することができる。

以上説明したように、本発明によれば、負荷が軽減したときの逆流電流が少なく、軽負荷時の変換効率を高く維持することが可能なＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータの制御回路を提供することができる。

第１実施形態のＤＣ−ＤＣコンバータの回路図。 ＰＷＭ方式時のＤＣ−ＤＣコンバータの回路図。 ＰＦＭ方式時のＤＣ−ＤＣコンバータの回路図。 ＰＷＭ方式とＰＦＭ方式の切替を説明するための説明図。 ＤＣ−ＤＣコンバータのＰＷＭ方式時の動作波形図。 ＤＣ−ＤＣコンバータのＰＦＭ方式時の動作波形図。 ＤＣ−ＤＣコンバータのＰＦＭ方式時の動作波形図。 ＤＣ−ＤＣコンバータのＰＦＭ方式時の動作波形図。 ＤＣ−ＤＣコンバータのＰＦＭ方式時の動作波形図。 第２実施形態のＤＣ−ＤＣコンバータの回路図。 第２実施形態の第２コンパレータの回路図。 第３実施形態の第２コンパレータの回路図。 別のＤＣ−ＤＣコンバータの回路図。

（第１実施形態）
以下、本発明を具体化した一実施形態を図１〜図９に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１０ａは、ＰＷＭ方式又は擬似ＰＦＭ方式による駆動により入力電圧Ｖｉを降圧変換して、所望の電圧値の出力電圧Ｖｏを生成する。

このＤＣ−ＤＣコンバータ１０ａは、電流制御型ＤＣ−ＤＣコンバータであり、制御回路１１ａと、チョークコイルＬ１と、平滑用コンデンサＣ１とを備えている。ＤＣ−ＤＣコンバータ１０ａは、カレントモード動作により出力電圧Ｖｏを安定化させるように構成されている。カレントモード動作は、基準電圧と出力電圧Ｖｏとの差を誤差増幅器により増幅し、その増幅電圧とチョークコイルＬ１に流れる電流に比例する電圧とを電流比較器により比較し、チョークコイルＬ１のピーク電流を制御して出力電圧Ｖｏを安定化させる。

制御回路１１ａの出力端子は、チョークコイルＬ１の第１端子に接続されている。チョークコイルＬ１の第２端子は、負荷としての半導体集積回路装置（図示略）に接続されている。制御回路１１ａは、チョークコイルＬ１を介して負荷に出力電圧Ｖｏを供給する。また、チョークコイルＬ１の第２端子には、出力電圧Ｖｏを平滑化する平滑用コンデンサＣ１が接続されている。出力電圧Ｖｏは、帰還信号ＦＢとして制御回路１１ａに入力される。

帰還信号ＦＢは、制御回路１１ａの誤差増幅器２１の反転入力端子に入力される。また、誤差増幅器２１の非反転入力端子には、第１基準電源ｅ１の第１基準電圧Ｖｒ１が入力される。誤差増幅器２１は、帰還信号ＦＢの電圧、すなわち出力電圧Ｖｏと第１基準電圧Ｖｒ１との差電圧を持つ信号Ｓ１を電流比較器２２に出力する。

電流比較器２２は、誤差増幅器２１からの誤差信号Ｓ１と、後述する電流検出回路３３からの出力信号Ｓ８とが入力される。ここで、出力信号Ｓ８は、チョークコイルＬ１に流れる電流ＩＬと比例する電圧を持つ信号である。電流比較器２２は、信号Ｓ１，Ｓ８を比較した結果に応じてＨレベル又はＬレベルの信号Ｓ２をフリップフロップ回路（ＦＦ回路）２３に出力する。

上記誤差増幅器２１からの誤差信号Ｓ１は、動作停止回路としての第１コンパレータ２４の反転入力端子に入力される。また、第１コンパレータ２４の非反転入力端子には、第２基準電源ｅ２の第２基準電圧Ｖｒ２が入力される。第１コンパレータ２４は、誤差信号Ｓ１と第２基準電圧Ｖｒ２とを比較した結果に応じてＨレベル又はＬレベルの動作制御信号ＣＴを発振器（ＯＳＣ）２５に出力する。すなわち、第１コンパレータ２４は、誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも低い場合にＨレベルの動作制御信号ＣＴを出力し、誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも高い場合にＬレベルの動作制御信号ＣＴを出力する。詳述すると、重負荷時には誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも常に高くなるため、第１コンパレータ２４は、常時Ｌレベルの動作制御信号ＣＴを出力する。また、軽負荷時には誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも高くなったり低くなったりするため、第１コンパレータ２４は、誤差信号Ｓ１の電圧（出力電圧Ｖｏ）に応じてＬレベル又はＨレベルの動作制御信号ＣＴを出力する。なお、上記第１コンパレータ２４に供給される第２基準電圧Ｖｒ２は、負荷により変化する出力電圧Ｖｏ、すなわち誤差増幅器２１から出力される誤差信号Ｓ１に応じて設定されている。

発振器２５は、Ｌレベルの動作制御信号ＣＴに応答して発振動作し、クロック信号ＣＫをＦＦ回路２３のリセット端子Ｒに出力する。また、発振器２５は、Ｈレベルの動作制御信号ＣＴに応答して発振動作を停止する。これらのことから、制御回路１１ａは、重負荷時には、Ｌレベルの動作制御信号ＣＴに応答して発振器２５が常時発振動作することによりＰＷＭ方式で駆動するとともに、軽負荷時には、Ｈレベルの動作制御信号ＣＴに応答して発振器２５が間欠的に発振動作することにより擬似ＰＦＭ方式で駆動する。

ＦＦ回路２３は、ＲＳ−フリップフロップ回路であり、セット端子Ｓに上記電流比較器２２からの信号Ｓ２が入力され、リセット端子Ｒに上記発振器２５により生成された所定周期を持つクロック信号ＣＫが入力される。ＦＦ回路２３は、セット端子Ｓに入力されるＨレベルの信号Ｓ２に応答して信号Ｓ３をセット、すなわちＨレベルのパルス信号Ｓ３を出力端子Ｑから第１ドライバ回路２６に出力する。また、ＦＦ回路２３は、リセット端子Ｒに入力されるＨレベルのクロック信号ＣＫに応答して信号Ｓ３をリセット、すなわちＬレベルの信号Ｓ３を出力端子Ｑから第１ドライバ回路２６に出力する。

第１ドライバ回路２６には、ＦＦ回路２３からの信号Ｓ３と、後述する第２ドライバ回路２８の出力信号（第２駆動信号ＤＬ）とが入力される。第１ドライバ回路２６は、ＦＦ回路２３からの信号Ｓ３と第２ドライバ回路２８の出力信号とを論理和演算した結果による第１駆動信号ＤＨを出力する。

第１駆動信号ＤＨは、出力用の第１ＭＯＳトランジスタＴ１に供給される。第１ＭＯＳトランジスタＴ１は、本実施形態ではＰチャネルＭＯＳトランジスタであり、ゲート（制御端子）に第１駆動信号ＤＨが供給され、ソースに入力電圧Ｖｉが供給され、ドレインが上記チョークコイルＬ１に接続されている。第１ＭＯＳトランジスタＴ１は、Ｌレベルの第１駆動信号ＤＨに応答してオンし、Ｈレベルの第１駆動信号ＤＨに応答してオフする。

上記発振器２５からのクロック信号ＣＫは、ワンショット回路２７にも入力される。ワンショット回路２７は、クロック信号ＣＫの立ち上がりエッジに応答して所定パルス幅のパルス信号Ｓ４（パルス幅信号）を第２ドライバ回路２８に出力する。パルス信号Ｓ４のパルス幅は、制御回路１１ａにおける信号遅延時間に応じて設定されている。

上記第１ドライバ回路２６からの第１駆動信号ＤＨは、駆動信号無効回路としての第１オア回路２９にも入力される。この第１オア回路２９には、外部から動作切替信号ＣＳが入力される。第１オア回路２９は、第１ドライバ回路２６からの第１駆動信号ＤＨと動作切替信号ＣＳとを論理和演算した結果を持つ信号Ｓ５を第２ドライバ回路２８に出力する。ここで、動作切替信号ＣＳは、制御回路１１ａを擬似的に図２及び図３の回路に変更する信号であるとともに、制御回路１１ａがＰＷＭ方式で駆動する際にＬレベルとなり、制御回路１１ａがＰＦＭ方式で駆動する際にＨレベルとなる信号である。なお、本実施形態では、図４に示すようにＰＷＭ方式とＰＦＭ方式とが切り替えられるように設定されている。すなわち、ＰＷＭ方式で駆動するときには、常に電流連続モード（ＣＣＭ）となるとともに、ＰＦＭ方式で駆動するときには、電流連続モードあるいは電流不連続モード（ＤＣＭ）となるように設定されている。ここで、電流連続モードは、スイッチングサイクル中にチョークコイルＬ１に流れる電流ＩＬが連続的に変化する動作モード（図８参照）であり、電流不連続モードは、スイッチングサイクル中にチョークコイルＬ１に流れる電流ＩＬがゼロとなり電流ＩＬが不連続となる動作モード（図９参照）である。なお、電流連続モードと電流不連続モードとの切替点は、チョークコイルＬ１、入力電圧Ｖｉ、出力電圧Ｖｏ、負荷（負荷電流のピーク値）に基づいて決定される。

第１オア回路２９は、ＰＷＭ方式時にＬレベルの動作切替信号ＣＳが入力されるため、第１ドライバ回路２６からの第１駆動信号ＤＨを信号Ｓ５として第２ドライバ回路２８に出力する。さらに、第１オア回路２９は、ＰＦＭ方式時にＨレベルの動作切替信号ＣＳが入力されるため、第１ドライバ回路２６からの第１駆動信号ＤＨに関わらず、常時Ｈレベルの信号Ｓ５を出力する。換言すると、第１オア回路２９は、ＰＦＭ方式時において、第１ドライバ回路２６の第１駆動信号ＤＨを無効にする機能を有している。

第２ドライバ回路２８には、信号Ｓ４，Ｓ５と併せて、後述する検出信号無効回路としての第２オア回路３１からの出力信号Ｓ７が入力される。第２ドライバ回路２８は、ワンショット回路２７からの信号Ｓ４の反転レベル、第１オア回路２９からの信号Ｓ５及び第２オア回路３１からの信号Ｓ７を論理積演算した結果による第２駆動信号ＤＬを出力する。詳述すると、ＰＷＭ方式時には、後述するように、Ｌレベルの動作切替信号ＣＳにより第２オア回路３１からの信号Ｓ７が常時Ｈレベルとなるため、第２ドライバ回路２８は、ワンショット回路２７からの信号Ｓ４の反転レベルと第１オア回路２９からの信号Ｓ５とに応じた第２駆動信号ＤＬを出力する。一方、ＰＦＭ方式時には、Ｈレベルの動作切替信号ＣＳにより第１オア回路２９からの信号Ｓ５が常時Ｈレベルとなるため、第２ドライバ回路２８は、ワンショット回路２７からの信号Ｓ４の反転レベルと第２オア回路３１からの信号Ｓ７とに応じた第２駆動信号ＤＬを出力する。

第２駆動信号ＤＬは、第２ＭＯＳトランジスタＴ２に供給される。第２ＭＯＳトランジスタＴ２は、本実施形態ではＮチャネルＭＯＳトランジスタであり、ゲートに第２駆動信号ＤＬが供給され、ソースにグランドが供給され、ドレインが第１ＭＯＳトランジスタＴ１のドレインに接続されている。第２ＭＯＳトランジスタＴ２は、Ｌレベルの第２駆動信号ＤＬに応答してオフし、Ｈレベルの第２駆動信号ＤＬに応答してオンする。

また、第２ＭＯＳトランジスタＴ２の両端子は逆流検出回路としての第２コンパレータ３０に接続されている。第２コンパレータ３０の反転入力端子は第２ＭＯＳトランジスタＴ２のドレインに接続され、第２コンパレータ３０の非反転入力端子は第２ＭＯＳトランジスタＴ２のソースに接続されている。第２コンパレータ３０は、第２ＭＯＳトランジスタＴ２のソースとドレインの電位に基づいて、チョークコイルＬ１に流れる電流を検出し、該検出結果に応じてＨレベル又はＬレベルの信号Ｓ６を第２オア回路３１に出力する。本実施形態において、第２コンパレータ３０は、グランドから出力端子（負荷）に向かって電流が流れるときに第２ＭＯＳトランジスタＴ２をオンするためのＨレベルの検出信号Ｓ６を出力し、出力端子からグランドに向かって電流が流れるときに第２ＭＯＳトランジスタＴ２をオフするためのＬレベルの検出信号Ｓ６を出力する。

この第２オア回路３１には、上記動作切替信号ＣＳがインバータ回路３２を介して入力される。第２オア回路３１は、動作切替信号ＣＳの反転レベルと第２コンパレータ３０からの検出信号Ｓ６とを論理和演算した結果を持つ信号Ｓ７を上記第２ドライバ回路２８に出力する。詳述すると、第２オア回路３１は、ＰＷＭ方式時にＬレベルの動作切替信号ＣＳに応答してインバータ回路３２からＨレベルの信号が入力されるため、第２コンパレータ３０からの検出信号Ｓ６に関わらず、常時Ｈレベルの信号Ｓ７を出力する。換言すると、第２オア回路３１は、ＰＷＭ方式時において、第２コンパレータ３０の検出信号Ｓ６を無効にする機能を有している。また、第２オア回路３１は、ＰＦＭ方式時にＨレベルの動作切替信号ＣＳに応答してインバータ回路３２からＬレベルの信号が入力されるため、第２コンパレータ３０からの検出信号Ｓ６を信号Ｓ７として第２ドライバ回路２８に出力する。

前述のように接続された第２ＭＯＳトランジスタＴ２と第２コンパレータ３０は、該第２コンパレータ３０から出力される検出信号Ｓ６が有効であるＰＦＭ方式時において、理想ダイオードを構成する。ここで、理想ダイオードは、順方向において順方向電圧がゼロで電流が流れ、逆方向に無限大のインピーダンスを持ち電流が流れないものであり、理想的な整流特性が得られる。従って、理想ダイオードは、第２ＭＯＳトランジスタＴ２における逆流電流（出力端子からグランドに向かって流れる電流）が流れることを抑制し、順方向電圧降下がないため、第１ＭＯＳトランジスタＴ１がオフしたときに、チョークコイルＬ１に蓄積したエネルギの損失が低減され、軽負荷時における効率低下が防止される。

第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２との間の出力ノードＮ１は、上記チョークコイルＬ１が接続されている。また、出力ノードＮ１には、電流検出回路３３が接続されている。この電流検出回路３３は、出力ノードＮ１の電位に基づいてチョークコイルＬ１に流れる電流を検出し、該電流と比例する電圧を持つ信号Ｓ８を上記電流比較器２２に出力する。

次に、このように構成されたＤＣ−ＤＣコンバータ１０ａの動作を図１〜図９に従って説明する。
まず、電力供給量の多い重負荷時におけるＤＣ−ＤＣコンバータ１０ａの動作について説明する。重負荷時には、負荷電流のピーク値が高くなり、誤差増幅器２１から出力される誤差信号Ｓ１の電圧が常に第２基準電圧Ｖｒ２よりも高くなるため、第１コンパレータ２４からは常時Ｌレベルの動作制御信号ＣＴが発振器２５に出力される。発振器２５は、Ｌレベルの動作制御信号ＣＴに応答して発振動作を常時行う。これにより、制御回路１１ａがＰＷＭ方式で駆動することとなる。このとき、ＰＷＭ方式の駆動に応じて外部からＬレベルの動作切替信号ＣＳが第１オア回路２９及び第２オア回路３１に出力される。第１オア回路２９は、Ｌレベルの動作切替信号ＣＳが入力されると、第１ドライバ回路２６からの第１駆動信号ＤＨを信号Ｓ５として第２ドライバ回路２８に出力する。第２オア回路３１は、Ｌレベルの動作切替信号ＣＳに応答してインバータ回路３２からＨレベルの信号が入力されると、第２コンパレータ３０からの検出信号Ｓ６に関わらず、常時Ｈレベルの信号Ｓ７を第２ドライバ回路２８に出力し、第２コンパレータ３０の検出信号Ｓ６を無効にする。これらのことから、制御回路１１ａは、重負荷時には、第１コンパレータ２４からのＬレベルの動作制御信号ＣＴによりＰＷＭ方式で駆動するとともに、該ＰＷＭ方式の駆動に応じて入力されるＬレベルの動作切替信号ＣＳにより図２に示す回路のように擬似的に変化する。以下、重負荷時におけるＤＣ−ＤＣコンバータ１０ａの動作を図２及び図５に従って説明する。

今、制御回路１１ａは、第１ドライバ回路２６がＬレベルの第１駆動信号ＤＨを出力し、第２ドライバ回路２８がＬレベルの第２駆動信号ＤＬを出力する。第１ＭＯＳトランジスタＴ１は、Ｌレベルの第１駆動信号ＤＨに応答してオンし、第２ＭＯＳトランジスタＴ２は、Ｌレベルの第２駆動信号ＤＬに応答してオフする。

第１ＭＯＳトランジスタＴ１がオンされると、チョークコイルＬ１に流れる電流ＩＬが増大し電流検出回路３３の出力電圧が上昇する。そして、電流検出回路３３の出力信号Ｓ８が誤差増幅器２１から出力される誤差信号Ｓ１より高くなると、ＦＦ回路２３のセット端子ＳにＨレベルの信号Ｓ２が出力されて該ＦＦ回路２３の信号Ｓ３がＨレベルとなる。そのため、第１ＭＯＳトランジスタＴ１は、第１ドライバ回路２６からＨレベルの第１駆動信号ＤＨが供給されてオフする。第１ドライバ回路２６からＨレベルの第１駆動信号ＤＨが出力されると、該第１駆動信号ＤＨが信号Ｓ５として第２ドライバ回路２８に出力される。次に、第２ＭＯＳトランジスタＴ２は、Ｈレベルの信号Ｓ５に応答して供給される上記第２ドライバ回路２８からのＨレベルの第２駆動信号ＤＬに応じてオンする。すなわち、第１ＭＯＳトランジスタＴ１がオフした後に、第２ＭＯＳトランジスタＴ２がオンするようになっている。そして、第１ＭＯＳトランジスタＴ１がオフして第２ＭＯＳトランジスタＴ２がオンすることにより、チョークコイルＬ１に蓄えられたエネルギが放出される。

次に、発振器２５から出力されるクロック信号ＣＫが立ち上がると、ワンショット回路２７は、該クロック信号ＣＫの立ち上がりエッジに応答してパルス信号Ｓ４を出力する。すると、第２ドライバ回路２８は、パルス信号Ｓ４の反転レベルに応答してＬレベルの第２駆動信号ＤＬを出力し、第２ＭＯＳトランジスタＴ２は、Ｌレベルの第２駆動信号ＤＬに応答してオフする。第２ドライバ回路２８からＬレベルの第２駆動信号ＤＬが出力されると、該第２駆動信号ＤＬが第１ドライバ回路２６に供給される。このとき、クロック信号ＣＫによりＦＦ回路２３がリセットされるため、Ｌレベルの信号Ｓ３が第１ドライバ回路２６に供給されている。次に、第１ＭＯＳトランジスタＴ１は、Ｌレベルの第２駆動信号ＤＬに応答して供給される上記第１ドライバ回路２６からのＬレベルの第１駆動信号ＤＨに応じてオンする。すなわち、第２ＭＯＳトランジスタＴ２がオフした後に、第１ＭＯＳトランジスタＴ１がオンするようになっている。そして、第１ＭＯＳトランジスタＴ１がオンして第２ＭＯＳトランジスタＴ２がオフすることにより、チョークコイルＬ１にエネルギが蓄積される。

このように、第１ドライバ回路２６及び第２ドライバ回路２８は、信号Ｓ３及びパルス信号Ｓ４に基づいて、第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とが同時にオンしないように第１ＭＯＳトランジスタＴ１及び第２ＭＯＳトランジスタＴ２を相補的にオンオフするように第１駆動信号ＤＨ及び第２駆動信号ＤＬを生成する。すなわち、図２の回路のように擬似的に変化した制御回路１１ａでは、第１及び第２ＭＯＳトランジスタＴ１，Ｔ２が同期整流方式により駆動される。なお、前述のように、ＰＷＭ方式とＰＦＭ方式との切替点の設定により、ＰＷＭ方式で駆動するときには常に電流連続モード（ＣＣＭ）となる（図４参照）。従って、第２コンパレータ３０からの検出信号Ｓ６を無効にしたとしても、ＰＷＭ方式で駆動する際には、第２ＭＯＳトランジスタＴ２における逆流電流が発生しないため、ＰＷＭ方式時には逆流電流による変換効率の低下が生じない。

上述のような出力用の第１ＭＯＳトランジスタＴ１のオンオフ動作時に、出力電圧Ｖｏが低くなると、誤差増幅器２１の誤差信号Ｓ１の電圧が高くなり、電流比較器２２の出力信号Ｓ２がＨレベルとなるまでの時間が長くなるため、出力用の第１ＭＯＳトランジスタＴ１のオン時間が長くなる。また、出力電圧Ｖｏが高くなると、誤差増幅器２１の誤差信号Ｓ１の電圧が低くなり、電流比較器２２の出力信号がＨレベルとなるまでの時間が短くなるため、第１ＭＯＳトランジスタＴ１のオン時間が短くなる。このような動作により、第１ＭＯＳトランジスタＴ１は発振器２５の出力信号周波数に基づいて所定周期でオンされ、第１ＭＯＳトランジスタＴ１がオフされるタイミングは、出力電流ＩＬに基づいて決定される。そして、出力電圧Ｖｏの高低に基づいてそのタイミングが変化して、出力電圧Ｖｏが一定に維持される。

次に、電力供給量の少ない軽負荷時におけるＤＣ−ＤＣコンバータ１０ａの動作について説明する。軽負荷時には、負荷電流のピーク値が低くなり、誤差増幅器２１から出力される誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも高くなったり低くなったりするため、第１コンパレータ２４からはＨレベル又はＬレベルの動作制御信号ＣＴが発振器２５に出力される。発振器２５は、Ｌレベルの動作制御信号ＣＴに応答して発振動作するとともに、Ｈレベルの動作制御信号ＣＴに応答して発振動作を停止する。これにより、発振器２５が間欠的に動作するため、制御回路１１ａがＰＦＭ方式で駆動することとなる。このとき、このＰＦＭ方式の駆動に応じて外部からＨレベルの動作切替信号ＣＳが第１オア回路２９及び第２オア回路３１に入力される。第１オア回路２９は、Ｈレベルの動作切替信号ＣＳが入力されると、第１ドライバ回路２６からの第１駆動信号ＤＨに関わらず、常時Ｈレベルの信号Ｓ５を第２ドライバ回路２８に出力し、第１ドライバ回路２６の第１駆動信号ＤＨを無効にする。第２オア回路３１は、Ｈレベルの動作制御信号ＣＴに応答してインバータ回路３２からＬレベルの信号が入力されると、第２コンパレータからの検出信号Ｓ６を信号Ｓ７として第２ドライバ回路２８に出力する。これらのことから、制御回路１１ａは、軽負荷時には、第１コンパレータ２４から出力されるＬレベル及びＨレベルの動作制御信号ＣＴによりＰＦＭ方式で駆動するとともに、該ＰＦＭ方式の駆動に応じて入力されるＨレベルの動作切替信号ＣＳにより図３に示す回路のように擬似的に変化する。以下、軽負荷時におけるＤＣ−ＤＣコンバータ１０ａの動作を図３及びＰＦＭ方式時の動作波形を示す図６〜図９に従って説明する。なお、図６は、電流連続モード（ＣＣＭ）時の動作波形図、図７は、電流不連続モード（ＤＣＭ）時の動作波形図であり、図８及び図９は、図６及び図７のそれぞれ拡大図である。

図６及び図７に示すように、出力電圧Ｖｏが低い領域、すなわち時刻ｔ１からｔ２の間は、誤差増幅器２１から出力される誤差信号Ｓ１の電圧が高くなり、誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも高くなる。そのため、第１コンパレータ２４からＬレベルの動作制御信号ＣＴが出力され、発振器２５が発振動作を行う。

図８及び図９に示すように、今、制御回路１１ａは、第１ドライバ回路２６がＬレベルの第１駆動信号ＤＨを出力し、第２ドライバ回路２８がＬレベルの第２駆動信号ＤＬを出力する。第１ＭＯＳトランジスタＴ１は、Ｌレベルの第１駆動信号ＤＨに応答してオンし、第２ＭＯＳトランジスタＴ２は、Ｌレベルの第２駆動信号ＤＬに応答してオフする。

発振器２５から出力されるクロック信号ＣＫが立ち下がり、出力電圧Ｖｏに対応する信号Ｓ２（図示略）がＨレベルになると、ＦＦ回路２３からＨレベルの信号Ｓ３が出力される。すると、第１ドライバ回路２６は、Ｈレベルの第１駆動信号ＤＨを出力し、第１ＭＯＳトランジスタＴ１は、該Ｈレベルの第１駆動信号ＤＨに応答してオフする。

第１ＭＯＳトランジスタＴ１がオフすると、チョークコイルＬ１に蓄積されたエネルギにより出力ノードＮ１は負電圧となるため、すなわち第２ＭＯＳトランジスタＴ２のボディーダイオードを介してグランドから出力端子に向かって電流が流れるため、第２コンパレータ３０はＨレベルの検出信号Ｓ６を出力する。このとき、ワンショット回路２７からのパルス信号Ｓ４がＬレベルであるため、第２ドライバ回路２８は、Ｈレベルの第２駆動信号ＤＬを出力し、第２ＭＯＳトランジスタＴ２がオンする。第２コンパレータ３０からのＨレベルの信号Ｓ７は、信号遅延により、第１ＭＯＳトランジスタＴ１がオフしてから出力される。すなわち、第２ＭＯＳトランジスタＴ２は、第１ＭＯＳトランジスタＴ１がオフしてから信号遅延による時間経過後にオンする、つまり第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とが共にオフしている状態の後、第２ＭＯＳトランジスタＴ２がオンする。このときの第２ＭＯＳトランジスタＴ２において生じる電圧降下は、ダイオードの順方向電圧降下に比べて小さいため、ＤＣ−ＤＣコンバータ１０ａ全体の変換効率が改善される。

次に、ワンショット回路２７は、クロック信号ＣＫの立ち上がりエッジに応答して所定のパルス幅を持つＨレベルのパルス信号Ｓ４を出力する。従って、第２ドライバ回路２８は、パルス信号Ｓ４がＨレベルである期間、Ｌレベルの第２駆動信号ＤＬを出力し、第２ＭＯＳトランジスタＴ２はこの第２駆動信号ＤＬに応答してオフする。第２ドライバ回路２８からＬレベルの第２駆動信号ＤＬが出力されると、第１ドライバ回路２６に該第２駆動信号ＤＬが入力される。このとき、クロック信号ＣＫによりＦＦ回路２３がリセットされるため、Ｌレベルの信号Ｓ３が第１ドライバ回路２６に供給されている。次に、第１ＭＯＳトランジスタＴ１は、Ｌレベルの第２駆動信号ＤＬに応答して供給される上記第１ドライバ回路２６からのＬレベルの第１駆動信号ＤＨに応じてオンする。すなわち、第２ＭＯＳトランジスタＴ２がオフした後に、第１ＭＯＳトランジスタＴ１がオンする、つまり第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とが共にオフしている状態の後、第１ＭＯＳトランジスタＴ１がオンするようになっている。なお、第２ＭＯＳトランジスタＴ２は、クロック信号ＣＫの立ち上がりから所定のパルス幅、すなわちパルス信号Ｓ４のパルス幅に相当する時間だけ経過するまでの間はオフしている。これにより、第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とが共にオンされるのが抑制されるため、貫通電流の発生を抑制することができる。

第１ＭＯＳトランジスタＴ１がオンすると、入力電圧Ｖｉにより出力ノードＮ１が上昇するため、第２コンパレータ３０は第１ＭＯＳトランジスタＴ１がオンしている間Ｌレベルの検出信号Ｓ６（信号Ｓ７）を出力する。従って、ワンショット回路２７から出力されるパルス信号Ｓ４がＬレベルとなった後も、第２コンパレータ３０の検出信号Ｓ６により、第２ＭＯＳトランジスタＴ２はオフしている。

図９に示すように、負荷電流のピーク値が低くなると、第２ＭＯＳトランジスタＴ２のオン時間において、チョークコイルＬ１に流れる電流ＩＬが負（図９の破線参照）となり、第２ＭＯＳトランジスタＴ２を介して出力端子からグランドに向かって逆流電流が流れるようになる。このとき、第２コンパレータ３０は、上記逆流電流を検出して、第２ＭＯＳトランジスタＴ２をオフさせるためのＬレベルの検出信号Ｓ６を第２ドライバ回路２８に出力する。第２ドライバ回路２８は、第２ドライバ回路２８は、Ｌレベルの検出信号Ｓ６に応答してＬレベルの第２駆動信号ＤＬを出力し、第２ＭＯＳトランジスタＴ２がオフする。第２ＭＯＳトランジスタＴ２がオフすることにより、第２ＭＯＳトランジスタＴ２及び第２コンパレータ３０による理想ダイオードが逆方向に無限大のインピーダンスを持つことになるため、第２ＭＯＳトランジスタＴ２における上記逆流電流を抑制することができる。従って、スイッチングサイクル中に、チョークコイルＬ１に流れる電流ＩＬがゼロとなり電流ＩＬの変化が不連続となる（電流不連続モード）。

図６及び図７に示すように、上述のスイッチング動作を繰り返して出力電圧Ｖｏが所定電圧まで上昇する（時刻ｔ２）と、誤差増幅器２１から出力される誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも低くなる。そのため、第１コンパレータ２４からＨレベルの動作制御信号ＣＴが出力され、発振器２５の発振動作が停止される。

発振器２５の発振動作が停止されると、Ｈレベルのクロック信号ＣＫが出力されないため、ＦＦ回路２３がリセットされず、該ＦＦ回路２３から常時Ｈレベルの信号Ｓ３が出力される。すると、第１ドライバ回路２６は、発振動作が停止している期間（時刻ｔ２〜時刻ｔ４）、Ｈレベルの第１駆動信号ＤＨを出力し、第１ＭＯＳトランジスタＴ１はこの第１駆動信号ＤＨに応答してオフする。

第１ＭＯＳトランジスタＴ１がオフすると、チョークコイルＬ１に蓄積されたエネルギにより出力ノードＮ１は負電圧となるため（図６参照）、第２コンパレータ３０はＨレベルの検出信号Ｓ６を出力する。このとき、ワンショット回路２７は、発振動作の停止により常時Ｌレベルの信号Ｓ４を出力しているため、第２ドライバ回路２８はＨレベルの第２駆動信号ＤＬを出力し、第２ＭＯＳトランジスタＴ２がオンする。このときの第２ＭＯＳトランジスタＴ２において生じる電圧降下は、ダイオードの順方向電圧降下に比べて小さいため、ＤＣ−ＤＣコンバータ１０ａ全体の変換効率が改善される。

次に、チョークコイルＬ１に流れる電流ＩＬが負となり、第２ＭＯＳトランジスタＴ２を介して出力端子からグランドに向かって逆流電流が流れる（時刻ｔ３）と、第２コンパレータ３０は第２ＭＯＳトランジスタＴ２をオフするためのＬレベルの検出信号Ｓ６を出力する。第２ドライバ回路２８は、Ｌレベルの検出信号Ｓ６に応答してＬレベルの第２駆動信号ＤＬを出力し、第２ＭＯＳトランジスタＴ２がオフする。これにより、第２ＭＯＳトランジスタＴ２における上記逆流電流を抑制することができる。なお、出力電圧Ｖｏが所定電圧まで低下する（時刻ｔ４）と、誤差増幅器２１から出力される誤差信号Ｓ１の電圧が第２基準電圧Ｖｒ２よりも高くなり、第２コンパレータ３０からＬレベルの動作制御信号ＣＴが出力されるため、再び発振動作が開始される。

上述のようにオンオフするＰＦＭ方式時における第２ＭＯＳトランジスタＴ２は、理想ダイオードとして動作するため、逆流電流（出力端子からグランドに向かって流れる電流）が流れることを抑制し、半導体ダイオードに比べて順方向電圧降下を少なくすることができる。従って、理想ダイオードとしてオンオフ動作する第２ＭＯＳトランジスタＴ２により、第１ＭＯＳトランジスタＴ１がオフしたときに発生する上記チョークコイルＬ１に蓄積したエネルギの損失が低減され、軽負荷時の変換効率が改善される。さらに、第１ＭＯＳトランジスタＴ１のオンオフ時に第２ＭＯＳトランジスタＴ２がオフしているため、両ＭＯＳトランジスタＴ１，Ｔ２が同時にオンすることがなく、両ＭＯＳトランジスタＴ１，Ｔ２に流れる貫通電流を抑制することができる。

以上説明したように、本実施形態によれば、以下の効果を奏することができる。
（１）ＰＷＭ方式及びＰＦＭ方式が切り替わるときに信号レベルが変化する動作切替信号ＣＳによって、ＰＷＭ方式時及びＰＦＭ方式時のそれぞれにおいて、制御回路１１ａの回路構成を擬似的に図２及び図４の回路のように切り替えるようにした。すなわち、ＰＷＭ方式で駆動するときには、Ｌレベルの動作切替信号ＣＳが入力されることにより、制御回路１１ａの回路構成が擬似的に図２の回路のように切り替わるとともに、ＰＦＭ方式で駆動するときには、Ｈレベルの動作切替信号ＣＳが入力されることにより、制御回路１１ａの回路構成が擬似的に図４の回路のように切り替わる。また、ＰＷＭ方式時には常に電流連続モードで動作するように設定した。

これによって、重負荷時のＰＷＭ方式では、第１ドライバ回路２６及び第２ドライバ回路２８によって第１ＭＯＳトランジスタＴ１及び第２ＭＯＳトランジスタＴ２を相補的にオンオフする同期整流方式が行われるため、変換効率を高く維持することができる。また、軽負荷時のＰＦＭ方式では、第２コンパレータ３０によって第２ＭＯＳトランジスタＴ２が理想ダイオードとして動作するため、逆流電流が抑制され、順方向電圧降下が低減されて、軽負荷時の変換効率を改善することができる。

また、ＰＷＭ方式時とＰＦＭ方式時との両動作時において、第２コンパレータ３０により第２ＭＯＳトランジスタＴ２を理想ダイオードとして動作させる方法も考えられるが、この動作の場合には、第２コンパレータ３０による信号遅延によって、第２ＭＯＳトランジスタＴ２のオンオフが遅延することがある。詳述すると、第１ＭＯＳトランジスタＴ１がオンからオフに切り替わったときに、第２コンパレータ３０から出力されるＨレベルの検出信号Ｓ６によって、第２ＭＯＳトランジスタＴ２がオンされる。このとき、第２コンパレータ３０による信号遅延により、第２コンパレータ３０からのＨレベルの信号Ｓ６が遅延し、第２ＭＯＳトランジスタＴ２のオンが遅延される。これにより、第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とが共にオフとなる期間が長くなる。これに対して、本実施形態のように、逆流電流の発生するおそれのないＰＷＭ方式時には、第１ＭＯＳトランジスタＴ１及び第２ＭＯＳトランジスタＴ２を相補的にオンオフする同期整流制御とすることにより、第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とが共にオフとなる期間を短くすることができる。すなわち、同期整流制御では、第１ＭＯＳトランジスタＴ１をオフさせるＬレベルの第１駆動信号ＤＨが直接第２ドライバ回路２８に入力され、略遅延時間がなく該第１駆動信号ＤＨに基づいて第２ドライバ回路２８から第２ＭＯＳトランジスタＴ２をオンさせるＨレベルの第２駆動信号ＤＬが出力される。そのため、同期整流制御では、理想ダイオードとして動作させるダイオード整流制御に比べて、第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とが共にオフとなる期間を短くすることができる。

（２）ワンショット回路２７を設けるとともに、第２ドライバ回路２８からの第２駆動信号ＤＬを第１ドライバ回路２６に入力するようにした。これにより、ＰＦＭ方式で駆動するときにおいて、第１ＭＯＳトランジスタＴ１をオンするタイミングの前後の期間において第２ＭＯＳトランジスタＴ２がオフするようになる。この結果、第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とが同時にオンすることがなくなり、貫通電流を抑制することができる。

（第２実施形態）
以下、本発明を具体化した第２実施形態を図１０及び図１１に従って説明する。この実施形態では、動作切替信号ＣＳが第２コンパレータ４０に入力される点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、この実施形態の制御回路１１ａは、図１に示す第１実施形態の制御回路１１ａと略同様の構成を備えている。先の図１〜図５に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。

図１０に示すように、第２ＭＯＳトランジスタＴ２の両端に接続された第２コンパレータ４０には、外部から入力される動作切替信号ＣＳがシャットダウン信号として入力される。すなわち、動作切替信号ＣＳは、第２コンパレータ４０を動作させるか、停止させるかを制御するための信号である。詳述すると、第２コンパレータ４０は、Ｈレベルの動作切替信号ＣＳにより通常動作し、Ｌレベルの動作切替信号ＣＳにより動作が停止される。前述のように、ＰＦＭ方式で駆動する際にＨレベルの動作切替信号ＣＳが入力され、ＰＷＭ方式で駆動する際にＬレベルの動作切替信号ＣＳが入力されることから、第２コンパレータ４０は、ＰＦＭ方式で駆動するときに通常動作し、ＰＷＭ方式で駆動するときに停止する。

図１１に示すように、第２コンパレータ４０は、高電位電源Ｖｄｄに接続されたカレントミラー４１を備えている。カレントミラー４１は３つのトランジスタＴ１１，Ｔ１２，Ｔ１３により構成されている。第１トランジスタＴ１１はＮチャネルＭＯＳトランジスタＴ１４を介して第１定電流源４２に接続されている。カレントミラー４１を構成するトランジスタＴ１１，Ｔ１２，Ｔ１３のゲートは第４トランジスタＴ１４のドレインに接続されている。第２トランジスタＴ１２のドレインは差動増幅器４３に接続されている。第３トランジスタＴ１３のドレインは出力トランジスタＴ１５に接続されている。また、カレントミラー４１を構成するトランジスタＴ１１，Ｔ１２，Ｔ１３のソース−ゲート間にはＰチャネルＭＯＳトランジスタＴ１６が接続されている。第４トランジスタＴ１４と第６トランジスタＴ１６とのゲートには動作切替信号ＣＳが供給される。

上記構成において、動作切替信号ＣＳがＨレベルの場合、第４トランジスタＴ１４がオンしてカレントミラー４１を第１定電流源４２に接続し、第６トランジスタＴ１６がオフする。これにより、差動増幅器４３と出力トランジスタＴ１５には第１定電流源４２による電流が流れる。これにより、第２コンパレータ４０の動作が通常に行われる。

一方、動作切替信号ＣＳがＬレベルの場合、第４トランジスタＴ１４がオフしてカレントミラー４１を第１定電流源４２から切り離し、第６トランジスタＴ１６がオンしてカレントミラー４１を構成するトランジスタＴ１１，Ｔ１２，Ｔ１３のソース−ゲート間を短絡する。これにより、差動増幅器４３への電流供給が停止される。これにより、第２コンパレータ４０の動作が停止される。

以上、説明した本実施形態によれば、第１実施形態の（１）及び（２）の作用効果に加えて以下の効果を奏する。
（３）ＰＷＭ方式で駆動するときに、Ｌレベルの動作切替信号ＣＳを第２コンパレータ４０に出力して、第２コンパレータ４０の動作を停止するようにした。これにより、ＰＷＭ方式で駆動するときに検出信号Ｓ６が無効とされる第２コンパレータ４０による無駄な消費電力を低減することができる。ひいては、ＤＣ−ＤＣコンバータ１０ｂ全体の消費電力を低減することができる。

（第３実施形態）
以下、本発明を具体化した第３実施形態を図１２に従って説明する。この実施形態は、第２コンパレータ５０の回路構成が上記第２実施形態と異なっている。以下、第２実施形態との相違点を中心に説明する。

本実施形態のＤＣ−ＤＣコンバータでは、第２実施形態と同様に、第２ＭＯＳトランジスタＴ２の両端に接続された第２コンパレータ５０に、外部から入力される動作切替信号ＣＳが入力される。但し、この動作切替信号ＣＳはパワーダウン信号として機能する。すなわち、動作切替信号ＣＳは、第２コンパレータ５０を通常動作させるか、低消費電力モードで動作させるかを制御するための信号である。詳述すると、第２コンパレータ５０は、Ｈレベルの動作切替信号ＣＳにより通常動作し、Ｌレベルの動作切替信号ＣＳにより低消費電力モードにて動作する。前述のように、ＰＦＭ方式で駆動する際にＨレベルの動作切替信号ＣＳが入力され、ＰＷＭ方式で駆動する際にＬレベルの動作切替信号ＣＳが入力されることから、第２コンパレータ５０は、ＰＦＭ方式で駆動するときに通常動作し、ＰＷＭ方式で駆動するときに低消費電流にて動作する。

図１２に示すように、第２コンパレータ５０は、高電位電源Ｖｄｄに接続された第１カレントミラー５１と第２カレントミラー５２とを有している。第１カレントミラー５１は３つのトランジスタＴ２１，Ｔ２２，Ｔ２３により構成され、第２カレントミラー５２は３つのトランジスタＴ２４，Ｔ２５，Ｔ２５により構成されている。第１トランジスタＴ２１のドレインは第１定電流源５３に接続され、第４トランジスタＴ２４はＮチャネルＭＯＳトランジスタＴ２７を介して第２定電流源５４に接続されている。第２カレントミラー５２を構成するトランジスタＴ２４，Ｔ２５，Ｔ２６のゲートは第７トランジスタＴ２７のドレインに接続されている。第２トランジスタＴ２２及び第５トランジスタＴ２５のドレインは差動増幅器５５に接続されている。第３トランジスタＴ２３及び第６トランジスタＴ２６のドレインは出力トランジスタＴ２８に接続されている。また、第２カレントミラー５２を構成するトランジスタＴ２４，Ｔ２５，Ｔ２６のソース−ゲート間にはＰチャネルＭＯＳトランジスタＴ２９が接続されている。第７トランジスタＴ２７と第９トランジスタＴ２９のゲートには動作切替信号ＣＳが供給される。

上記構成において、動作切替信号がＨレベルの場合、第７トランジスタＴ２７がオンして第２カレントミラー５２を第２定電流源５４に接続し、第９トランジスタＴ２９がオフする。これにより、差動増幅器５５と出力トランジスタＴ２８には第１定電流源５３と第２定電流源５４による電流が流れる。これにより、第２コンパレータ５０の動作が通常に行われる。

一方、動作切替信号ＣＳがＬレベルの場合、第７トランジスタＴ２７がオフして第２カレントミラー５２を第２定電流源５４から切り離し、第９トランジスタＴ２９がオンして第２カレントミラー５２を構成するトランジスタＴ２４，Ｔ２５，Ｔ２６のソース−ゲート間を短絡する。これにより、差動増幅器５５と出力トランジスタＴ２８には第１定電流源５３による電流が流れる。これにより、第２コンパレータ５０が低消費電流にて動作される。

以上、説明した本実施形態によれば、第１実施形態の（１）及び（２）の作用効果に加えて以下の効果を奏する。
（４）ＰＷＭ方式で駆動するときに、Ｌレベルの動作切替信号ＣＳを第２コンパレータ５０に出力して、第２コンパレータ５０を低消費電流にて動作させるようにした。これにより、低消費電流にて動作するときには第２コンパレータ５０が通常動作時の略１／２の電流にて動作するため、ＰＷＭ方式で駆動するときに検出信号Ｓ６が無効とされる第２コンパレータ５０による無駄な消費電力を低減することができる。さらに、第２コンパレータ５０は、上記１／２の電流にて動作し、差動増幅器５５及び出力トランジスタＴ２８の出力レベルを維持する。これにより、低消費電力モードから通常動作に移行する際のレスポンスを、第２コンパレータ５０を停止する場合に比べて向上することができる。

（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図１３に示されるように、ＰＦＭ方式にて駆動するときに第２ドライバ回路２８から出力される第２駆動信号ＤＬを無効とする駆動信号無効回路６０を設けるようにしてもよい。この駆動信号無効回路６０は、例えばアンド回路により構成され、上記第２駆動信号ＤＬと動作切替信号ＣＳの反転レベルが入力される。そして、ＰＷＭ方式のときには、Ｌレベルの動作切替信号ＣＳに基づいて、第２駆動信号ＤＬを第１ドライバ回路２６に出力する。一方、ＰＦＭ方式のときには、Ｈレベルの動作切替信号ＣＳに基づいて、第２駆動信号ＤＬの信号レベルに関わらず、常時Ｌレベルの信号を第１ドライバ回路２６に出力して、第２駆動信号ＤＬを無効にする。

・上記各実施形態におけるワンショット回路２７を省略してもよい。この場合、第２ドライバ回路２８に入力される信号としては、クロック信号ＣＫに限らず、ＦＦ回路２３から出力される信号Ｓ３でもよい。

・上記各実施形態における動作切替信号ＣＳは、接続される負荷から出力される信号であってもよく、ＤＣ−ＤＣコンバータ１０ａの外部あるいは内部に設けた判定回路によって接続される負荷を判断して、その判定回路から出力される信号であってもよい。

・上記各実施形態では、制御回路１１ａ，１１ｂの駆動方式がＰＷＭ方式からＰＦＭ方式あるいはＰＦＭ方式からＰＷＭ方式に切り替わるときに、動作切替信号ＣＳの信号レベルが切り替わるようにした。すなわち、ＰＷＭ方式で駆動するときには、常にＬレベルの動作切替信号ＣＳが入力されるようにしたが、動作切替信号ＣＳの信号レベルの切り替わりタイミングは、ＰＷＭ方式で駆動しているときであれば特に制限されない。すなわち、ＰＷＭ方式で駆動しているときの所定の期間のみＬレベルの動作切替信号ＣＳを出力するようにしてもよい。

・上記各実施形態における第１オア回路２９を省略してもよい。
・上記第２実施形態における第２オア回路３１及びインバータ回路３２を省略してもよい。

・上記各実施形態では、駆動信号無効回路を第１オア回路２９によって構成したが、その回路構成は特に制限されない。すなわち、所定の信号レベル（例えばＬレベル）の動作切替信号ＣＳに応じて、第１ドライバ回路２６からの第１駆動信号ＤＨを信号Ｓ５として出力し、所定の信号レベル（例えばＨレベル）の動作切替信号ＣＳに応じて、第１ドライバ回路２６からの第１駆動信号ＤＨを無効にした信号Ｓ５を出力する構成であればよい。

・上記各実施形態では、検出信号無効回路を第２オア回路３１及びインバータ回路３２によって構成したが、その回路構成は特に制限されない。すなわち、所定の信号レベル（例えばＨレベル）の動作切替信号ＣＳに応じて、第２コンパレータ３０からの検出信号Ｓ６を信号Ｓ７として出力し、所定の信号レベル（例えばＨレベル）の動作切替信号ＣＳに応じて、第１ドライバ回路２６からの第１駆動信号ＤＨを無効にした信号Ｓ５を出力する構成であればよい。

・上記各実施形態における第１ドライバ回路２６及び第２ドライバ回路２８の回路構成に特に制限はない。すなわち、出力電圧Ｖｏが一定となるように第１ＭＯＳトランジスタＴ１と第２ＭＯＳトランジスタＴ２とを相補的にオンオフ制御する第１駆動信号ＤＨ及び第２駆動信号ＤＬを生成できる構成であればよい。

・上記各実施形態では、発振器２５の制御を、出力電圧Ｖｏに応じた電圧に基づいて第１コンパレータ２４により行うようにしたが、例えば外部からの動作切替信号ＣＳが入力されて、その動作切替信号ＣＳの信号レベルに基づいて発振器２５の動作を制御する動作切替回路を設けるようにしてもよい。

・上記各実施形態における擬似ＰＦＭ方式を真のＰＦＭ方式としてもよい。この場合、例えば出力電圧Ｖｏに応じてスイッチング周波数を切り替えるＰＦＭ動作回路を発振器２５とは別に設ける必要がある。このＰＦＭ動作回路は、例えば所定周期の三角波を出力する三角波発振器と、可変する基準電圧を出力する基準電圧生成回路と、上記三角波と基準電圧とを比較した結果に基づくパルス信号を出力するパルス信号生成回路とから構成される。

・上記各実施形態では、制御回路１１ａ，１１ｂに第１ＭＯＳトランジスタＴ１及び第２ＭＯＳトランジスタＴ２を備えたが、制御回路に対して第１ＭＯＳトランジスタＴ１及び第２ＭＯＳトランジスタＴ２を外付けしたＤＣ−ＤＣコンバータに具体化してもよい。

・上記各実施形態では、第１ＭＯＳトランジスタＴ１をＰチャネルＭＯＳトランジスタとし、第２ＭＯＳトランジスタＴ２をＮチャネルＭＯＳトランジスタとしたが、第１及び第２トランジスタをＮチャネルＭＯＳトランジスタとしてもよい。また、第１及び第２トランジスタをＰチャネルＭＯＳトランジスタとしてもよい。この場合、トランジスタの導電型に応じて第１ドライバ回路２６と第２ドライバ回路２８の出力レベルを変更する必要がある。

・上記各実施形態では、第２ＭＯＳトランジスタＴ２に第２コンパレータ３０を接続して理想ダイオードを構成して、該第２ＭＯＳトランジスタＴ２における逆流電流を抑制したが、その他の構成により逆流電流を防止する構成としてもよい。例えば、第２ＭＯＳトランジスタＴ２とグランドとの間に抵抗を接続し、該抵抗の両端子にコンパレータを接続し、抵抗の両端子間の電位差に基づいて逆流電流を検出して、第２ＭＯＳトランジスタＴ２をオフするようにしてもよい。

・上記各実施形態では、ＲＳ−フリップフロップ回路（ＦＦ回路）２３を用いたＤＣ−ＤＣコンバータに具体化したが、ＰＷＭ比較器を用いたＤＣ−ＤＣコンバータに具体化してもよい。

・上記第３実施形態の第２コンパレータ５０では、第２カレントミラー５２と第２定電流源５４とを接離して電流量を可変するようにしたが、切替により電流量を可変するようにしてもよい。

・上記各実施形態において、理想ダイオードを構成するコンパレータにオフセットを持たせるようにしてもよい。この場合のオフセットは、出力信号のレベルを変更する入力信号の電位に幅を持たせることである。また、オフセット電圧を変更可能な構成としてもよい。

・上記各実施形態では、電流制御型のＤＣ−ＤＣコンバータに具体化したが、電圧制御型のＤＣ−ＤＣコンバータに具体化してもよい。
・上記各実施形態では、入力電圧Ｖｉを降圧した出力電圧Ｖｏを生成するＤＣ−ＤＣコンバータに具体化したが、入力電圧Ｖｉを昇圧した出力電圧Ｖｏを生成するＤＣ−ＤＣコンバータに具体化してもよい。

・上記各実施形態では、出力電圧Ｖｏ（帰還信号ＦＢ）と第１基準電圧Ｖｒ１とを誤差増幅器２１により比較するようにしたが、例えば出力電圧Ｖｏを２つの抵抗により分圧した分圧電圧と第１基準電圧Ｖｒ１とを誤差増幅器２１により比較するようにしてもよい。

・以上説明したＤＣ−ＤＣコンバータ１０ａ，１０ｂやＤＣ−ＤＣコンバータの制御回路１１ａ，１１ｂは、１チップの半導体で構成することや、プリント基板等のモジュールで構成すること、また、電源装置として、あるいは電子機器装置に組み込まれて使用されるものであることは言うまでもない。

以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
重負荷時にＰＷＭ方式で駆動し、軽負荷時にＰＦＭ方式で駆動するとともに、入力電圧が供給される第１トランジスタと、該第１トランジスタと低電位電源との間に接続された第２トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するＤＣ−ＤＣコンバータであって、
前記出力電圧を一定に維持するように前記第１トランジスタと前記第２トランジスタとを相補的にオンオフ制御する第１駆動信号及び第２駆動信号を生成する制御回路と、
前記第２トランジスタの両端子における電位差により該第２トランジスタに流れる電流を検出して該第２トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードと、
前記ＰＷＭ方式で駆動するときに入力される動作切替信号に基づいて、前記逆流検出回路から出力される前記検出信号を無効とする検出信号無効回路と、を備えたことを特徴とするＤＣ−ＤＣコンバータ。
（付記２）
重負荷時にＰＷＭ方式で駆動し、軽負荷時にＰＦＭ方式で駆動するとともに、入力電圧が供給される第１トランジスタと、該第１トランジスタと低電位電源との間に接続された第２トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するＤＣ−ＤＣコンバータであって、
前記出力電圧を一定に維持するように前記第１トランジスタと前記第２トランジスタとを相補的にオンオフ制御する第１駆動信号及び第２駆動信号を生成する制御回路と、
前記第２トランジスタの両端子における電位差により該第２トランジスタに流れる電流を検出して該第２トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードと、を備え、
前記逆流検出回路は、前記ＰＷＭ方式で駆動するときに入力される動作切替信号に基づいて、動作を停止することを特徴とするＤＣ−ＤＣコンバータ。
（付記３）
前記逆流検出回路は、前記ＰＷＭ方式で駆動するときに入力される動作切替信号に基づいて、低消費電力モードにて動作することを特徴とする付記１に記載のＤＣ−ＤＣコンバータ。
（付記４）
前記ＰＷＭ方式と前記ＰＦＭ方式との切替点が、前記ＰＷＭ方式で駆動するときに常に電流連続モードで動作するように設定されることを特徴とする付記１〜３のいずれか１つに記載のＤＣ−ＤＣコンバータ。
（付記５）
前記制御回路は、前記ＰＦＭ方式で駆動するときに、前記出力電圧を一定に維持するように前記第１トランジスタのオン時間又はオフ時間を制御するとともに、前記ＰＷＭ方式で駆動するときに、前記動作切替信号に応答して、前記出力電圧を一定に維持するように前記第１トランジスタと前記第２トランジスタとを相補的にオンオフ制御する第１駆動信号及び第２駆動信号を生成することを特徴とする付記１〜４のいずれか１つに記載のＤＣ−ＤＣコンバータ。
（付記６）
前記制御回路は、
前記出力電圧又は該出力電圧の分圧電圧と、前記出力電圧に応じて設定された第１基準電圧とを比較して誤差信号を生成する誤差増幅回路と、
前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、
前記第１トランジスタに前記第１駆動信号を供給する第１ドライバ回路と、
前記第２トランジスタに前記第２駆動信号を供給する第２ドライバ回路と、
前記ＰＷＭ方式で駆動するときに入力される信号レベルとは異なる信号レベルの前記動作切替信号がＰＦＭ方式で駆動するときに入力されて、該動作切替信号に基づいて、前記第１ドライバ回路から前記第２ドライバ回路に出力される前記第１駆動信号を無効とする駆動信号無効回路と、を含んで構成され、
前記ＰＷＭ方式で駆動するときには、前記第１ドライバ回路が前記パルス信号及び前記第２駆動信号に基づいて前記第１駆動信号を生成し、前記第２ドライバ回路が前記第１駆動信号に基づいて前記第２駆動信号を生成するとともに、
前記ＰＦＭ方式で駆動するときには、前記第１ドライバ回路が前記パルス信号に基づいて前記第１駆動信号を生成し、前記第２ドライバ回路が前記逆流検出回路からの前記検出信号に基づいて前記第２駆動信号を生成することを特徴とすることを特徴とする付記５に記載のＤＣ−ＤＣコンバータ。
（付記７）
前記制御回路が、前記ＰＦＭ方式で駆動するときに前記第１トランジスタをオンするタイミングの前後において前記第２トランジスタを所定期間オフするようパルス幅信号を生成する貫通防止パルス発生回路を含むことを特徴とする付記５又は６に記載のＤＣ−ＤＣコンバータ。
（付記８）
前記制御回路は、所定周期のクロック信号を生成する発振器を含み、
前記貫通防止パルス発生回路は、前記クロック信号に同期して前記第２トランジスタをオフするための所定のパルス幅を有するパルス幅信号を生成することを特徴とする付記７に記載のＤＣ−ＤＣコンバータ。
（付記９）
重負荷時にＰＷＭ方式で駆動し、軽負荷時にＰＦＭ方式で駆動するとともに、入力電圧が供給される第１トランジスタと、該第１トランジスタと低電位電源との間に接続された第２トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するＤＣ−ＤＣコンバータに備えられ、前記出力電圧を一定に維持するように前記第１トランジスタと前記第２トランジスタとを相補的にオンオフ制御する第１駆動信号及び第２駆動信号を生成するＤＣ−ＤＣコンバータの制御回路において、
前記第２トランジスタの両端子における電位差により該第２トランジスタに流れる電流を検出して該第２トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードと、
前記ＰＷＭ方式で駆動するときに入力される動作切替信号に基づいて、前記逆流検出回路から出力される前記検出信号を無効とする検出信号無効回路と、
を備えたことを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記１０）
重負荷時にＰＷＭ方式で駆動し、軽負荷時にＰＦＭ方式で駆動するとともに、入力電圧が供給される第１トランジスタと、該第１トランジスタと低電位電源との間に接続された第２トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するＤＣ−ＤＣコンバータに備えられ、前記出力電圧を一定に維持するように前記第１トランジスタと前記第２トランジスタとを相補的にオンオフ制御する第１駆動信号及び第２駆動信号を生成するＤＣ−ＤＣコンバータの制御回路において、
前記第２トランジスタの両端子における電位差により該第２トランジスタに流れる電流を検出して該第２トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードを備え、
前記逆流検出回路は、前記ＰＷＭ方式で駆動するときに入力される動作切替信号に基づいて、動作を停止することを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記１１）
前記逆流検出回路は、前記ＰＷＭ方式で駆動するときに入力される動作切替信号に基づいて、低消費電力モードにて動作することを特徴とする付記９に記載のＤＣ−ＤＣコンバータの制御回路。
（付記１２）
前記ＰＷＭ方式と前記ＰＦＭ方式との切替点が、前記ＰＷＭ方式で駆動するときに常に電流連続モードで動作するように設定されることを特徴とする付記９〜１１のいずれか１つに記載のＤＣ−ＤＣコンバータの制御回路。
（付記１３）
駆動方式が前記ＰＷＭ方式から前記ＰＦＭ方式あるいは前記ＰＦＭ方式から前記ＰＷＭ方式に切り替わるときに、前記動作切替信号の信号レベルが切り替わることを特徴とする付記９〜１２のいずれか１つに記載のＤＣ−ＤＣコンバータの制御回路。
（付記１４）
前記ＰＦＭ方式で駆動するときに、前記出力電圧を一定に維持するように前記第１トランジスタのオン時間又はオフ時間を制御するとともに、前記ＰＷＭ方式で駆動するときに、前記動作切替信号に応答して、前記出力電圧を一定に維持するように前記第１トランジスタと前記第２トランジスタとを相補的にオンオフ制御する第１駆動信号及び第２駆動信号を生成することを特徴とする付記９〜１３のいずれか１つに記載のＤＣ−ＤＣコンバータの制御回路。
（付記１５）
前記出力電圧又は該出力電圧の分圧電圧と、前記出力電圧に応じて設定された第１基準電圧とを比較して誤差信号を生成する誤差増幅回路と、
前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、
前記第１トランジスタに前記第１駆動信号を供給する第１ドライバ回路と、
前記第２トランジスタに前記第２駆動信号を供給する第２ドライバ回路と、
前記ＰＷＭ方式で駆動するときに入力される信号レベルとは異なる信号レベルの前記動作切替信号がＰＦＭ方式で駆動するときに入力されて、該動作切替信号に基づいて、前記第１ドライバ回路から前記第２ドライバ回路に出力される前記第１駆動信号を無効とする駆動信号無効回路と、を備え、
前記ＰＷＭ方式で駆動するときには、前記第１ドライバ回路が前記パルス信号及び前記第２駆動信号に基づいて前記第１駆動信号を生成し、前記第２ドライバ回路が前記第１駆動信号に基づいて前記第２駆動信号を生成するとともに、
前記ＰＦＭ方式で駆動するときには、前記第１ドライバ回路が前記パルス信号に基づいて前記第１駆動信号を生成し、前記第２ドライバ回路が前記逆流検出回路からの前記検出信号に基づいて前記第２駆動信号を生成することを特徴とすることを特徴とする付記１４に記載のＤＣ−ＤＣコンバータの制御回路。

１０ａ，１０ｂ ＤＣ−ＤＣコンバータ
１１ａ，１１ｂ ＤＣ−ＤＣコンバータの制御回路
２１ 誤差増幅回路
２２ パルス信号生成回路を構成する電流比較器
２３ パルス信号生成回路を構成するＦＦ回路
２６ 第１ドライバ回路
２８ 第２ドライバ回路
２９ 駆動信号無効回路
３０，４０，５０ 逆流検出回路
３１ 検出信号無効回路
Ｔ１ 第１トランジスタ
Ｔ２ 第２トランジスタ

Claims (6)

1. 入力電圧が供給される第１トランジスタと、該第１トランジスタと低電位電源との間に接続された第２トランジスタとをスイッチング制御することにより、チョークコイルを介して出力電圧を出力するＤＣ−ＤＣコンバータであって、
   動作切替信号に基づいて、前記ＤＣ−ＤＣコンバータにおける前記スイッチング制御をＰＷＭ方式又はＰＦＭ方式に切替えるとともに、前記出力電圧を一定に維持するように前記第１トランジスタと前記第２トランジスタとをスイッチング制御する制御回路と、
   前記ＰＦＭ方式での動作時に、前記第１トランジスタと前記第２トランジスタとの間の接続ノードと低電位電源との間の電位差を検出し、該電位差が前記第２トランジスタを介して前記低電位電源に向かって電流が流れる電位差である場合に前記第２トランジスタをオフに制御するための検出信号を生成する逆流検出回路とを備え、
   前記逆流検出回路は、前記ＰＷＭ方式での動作時に動作を停止することを特徴とするＤＣ−ＤＣコンバータ。
2. 前記ＰＷＭ方式での動作時に前記チョークコイルに流れる電流が連続的に変化する電流連続モードで動作するように設定されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記制御回路は、前記ＰＦＭ方式での動作時に、前記出力電圧を一定に維持するように前記第１トランジスタのオン時間又はオフ時間を制御することを特徴とする請求項１又は２に記載のＤＣ−ＤＣコンバータ。
4. 前記制御回路は、
   前記出力電圧又は該出力電圧の分圧電圧と、前記出力電圧に応じて設定された第１基準電圧とを比較して誤差信号を生成する誤差増幅回路と、
   前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、
   前記第１トランジスタに第１駆動信号を出力する第１ドライバ回路と、
   前記第２トランジスタに第２駆動信号を出力する第２ドライバ回路と、
   前記動作切替信号に基づいて、前記第２ドライバ回路に入力される前記第１駆動信号を有効又は無効とする駆動信号無効回路と、を備え、
   前記ＰＷＭ方式での動作時には、前記第１ドライバ回路が前記パルス信号及び前記第２駆動信号に基づいて前記第１駆動信号を生成し、前記第２ドライバ回路が前記第１駆動信号に基づいて前記第２駆動信号を生成するとともに、
   前記ＰＦＭ方式での動作時には、前記第１ドライバ回路が前記パルス信号に基づいて前記第１駆動信号を生成し、前記第２ドライバ回路が前記逆流検出回路からの前記検出信号に基づいて前記第２駆動信号を生成することを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
5. 前記制御回路が、前記ＰＦＭ方式での動作時に前記第１トランジスタをオンするタイミングの前後において前記第２トランジスタを所定期間オフするようパルス幅信号を生成する貫通防止パルス発生回路を含むことを特徴とする請求項３又は４に記載のＤＣ−ＤＣコンバータ。
6. 入力電圧が供給される第１トランジスタと、該第１トランジスタと低電位電源との間に接続された第２トランジスタとをスイッチング制御することにより、チョークコイルを介して出力電圧を出力するＤＣ−ＤＣコンバータに備えられ、動作切替信号に基づいて、前記ＤＣ−ＤＣコンバータにおける前記スイッチング制御をＰＷＭ方式又はＰＦＭ方式に切替えるとともに、前記出力電圧を一定に維持するように前記第１トランジスタと前記第２トランジスタとをスイッチング制御するＤＣ−ＤＣコンバータの制御回路において、
   前記ＰＦＭ方式での動作時に前記第１トランジスタと前記第２トランジスタとの間の接続ノードと低電位電源との間の電位差を検出し、該電位差が前記第２トランジスタを介して前記低電位電源に向かって電流が流れる電位差である場合に前記第２トランジスタをオフに制御するための検出信号を生成する逆流検出回路を備え、
   前記逆流検出回路は、前記ＰＷＭ方式での動作時に動作を停止することを特徴とするＤＣ−ＤＣコンバータの制御回路。