JP5719404B2 - 電源電圧制御回路及び電源電圧制御方法 - Google Patents

Description

本発明は、電源電圧制御回路及び電源電圧制御方法に関するものである。

近年、各種電子機器に電源電圧を供給するスイッチング方式のＤＣ−ＤＣコンバータには、その整流素子にＭＯＳトランジスタのスイッチ素子を用いることによって整流損失を低減した同期整流方式のＤＣ−ＤＣコンバータが多用されている（例えば、特許文献１，２参照）。このようなＤＣ−ＤＣコンバータでは、メイン側トランジスタと同期側トランジスタを交互にオン・オフ制御することにより、出力電圧を目標電圧に維持する。すなわち、メイン側トランジスタをオンして入力側から出力側にエネルギーを供給し、該メイン側トランジスタをオフしてチョークコイルに蓄積したエネルギーを放出する。このとき、チョークコイルに蓄積されたエネルギーが負荷側に放出されるタイミングに同期して同期側トランジスタをオンする。そして、メイン側トランジスタを駆動するパルス信号のデューティ比を、出力電圧又は出力電流に応じて制御することで、出力電圧を目標電圧に維持する。なお、このようにメイン側トランジスタがオン・オフ動作されるときに、チョークコイルにはノコギリ波状のコイル電流が流れる。そして、負荷には、そのコイル電流の平均値が負荷電流として供給される。

この種のＤＣ−ＤＣコンバータでは、負荷電流のピーク値が高くなる重負荷時にはコイル電流が連続的に変化する電流連続モード（ＣＣＭ）で動作させ、負荷電流のピーク値が低くなる軽負荷時には、コイル電流の変化が不連続となる電流不連続モード（ＤＣＭ）で動作させることが一般的である（例えば、特許文献３，４参照）。ところが、このようなＤＣ−ＤＣコンバータを、例えば有機ＥＬディスプレイなどの電子機器に適用すると、上記ＤＣＭによってＥＭＩノイズが発生するという問題があった。

このようなＤＣＭ時のノイズ対策としては、例えば軽負荷時のＤＣＭ時において両トランジスタが共にオフしたときに、チョークコイルに並列に接続したスナバ回路を動作させることで共振を抑えることが提案されている（例えば、特許文献５参照）。

また、他の対策としては、ＤＣ−ＤＣコンバータの動作状態に応じてｎ個のスイッチをオン・オフすることでチョークコイルのインダクタンス値を可変することにより、ＤＣＭ時における出力リップルによる出力電圧変動を抑えることが提案されている（例えば、特許文献６参照）。

また、他の対策としては、軽負荷時のメイン側トランジスタのオフ期間において、コイル電流のボトム値が負となって電流方向が反転し、負荷側から同期側トランジスタに向かって電流が逆流することを許容し、強制的にＣＣＭで動作させることが提案されている（例えば、特許文献７，８参照）。

特開２００６−２９６０４４号公報。 特開２００３−２４４９４３号公報。 特開２００８−１０９７６１号公報。 特開２００７−０４９８９２号公報。 特開２００７−２０２３７６号公報。 特開２００６−１０９５５９号公報。 実用新案２５５５２４５号公報。 特開２００６−１４４８２号公報。

ところが、上記ノイズ対策では、スナバ回路やチョークコイルのインダクタンス値を可変させるための多数のスイッチなどの外付け部品を増大させることになる。また、これらのノイズ対策では、ＤＣ−ＤＣコンバータをＤＣＭで動作させることには変わりがないため、そのＤＣＭによってＥＭＩノイズが発生するという問題の根本的な解決には至ってない。これに対し、コイル電流の逆流を許し強制的にＣＣＭで動作させる方法は、軽負荷時においてもＤＣ−ＤＣコンバータをＤＣＭで動作させないため、上記ＥＭＩノイズに対して有効な方法である。しかし、コイル電流の逆流を許すと、チョークコイルに蓄積したエネルギーの損失が発生するため、軽負荷時の変換効率が低下するという新たな問題が発生する。

本発明は上記問題点を解決するためになされたものであって、その目的は、コイル電流の逆流を抑制しつつも、全負荷領域において電流連続モードで動作させることのできる電源電圧制御回路及び電源電圧制御方法を提供することにある。

本発明の一観点によれば、メイン側スイッチング素子と同期側スイッチング素子とを相補にオン・オフ制御することにより、出力電圧を制御する電源電圧制御回路であって、前記メイン側スイッチング素子のスイッチング周波数を可変する周波数制御回路と、前記出力電圧に比例したフィードバック信号と第１基準電圧との比較結果に基づいて第１検出信号を生成し、前記フィードバック信号と第２基準電圧との比較結果に基づいて第２検出信号を生成する比較回路と、前記第１検出信号に応じて、前記メイン側スイッチング素子をオフするとともに、前記第２検出信号に応じて、前記メイン側スイッチング素子をオンする駆動回路とを有し、前記周波数制御回路は、前記同期側スイッチング素子に流れる第１電流を検出して該第１電流の電流量に応じた制御信号を生成する電流検出回路を備え、前記制御信号に応じて、前記第１電流がゼロに近づくほど、前記第２基準電圧の電圧値を上昇させる。

本発明によれば、コイル電流の逆流を抑制しつつも、全負荷領域において電流連続モードで動作させることができるという効果を奏する。

第１実施形態のＤＣ−ＤＣコンバータを示す回路図。 （ａ）、（ｂ）は、第１実施形態のＤＣ−ＤＣコンバータの動作を示すタイミングチャート。 第２実施形態のＤＣ−ＤＣコンバータを示す回路図。 （ａ）、（ｂ）は、第２実施形態のＤＣ−ＤＣコンバータの動作を示すタイミングチャート。 変形例のＤＣ−ＤＣコンバータを示す回路図。

（第１実施形態）
以下、本発明を具体化した第１実施形態を図１及び図２に従って説明する。
図１に示すＤＣ−ＤＣコンバータ１は、同期整流方式の降圧型ＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータ１は、１チップの半導体集積回路装置上に形成された制御回路１０と、複数個の外付け素子とから構成されている。外付け素子は、メイン側トランジスタＱ１と、同期側トランジスタＱ２と、チョークコイルＬ１と、平滑用コンデンサＣ１とを含み、チョークコイルＬ１と平滑用コンデンサＣ１とによって平滑回路が構成されている。

メイン側トランジスタＱ１は、ＰチャネルＭＯＳトランジスタであり、負荷を駆動するためのメインスイッチとして動作する。このメイン側トランジスタＱ１のゲートには、制御回路１０から第１駆動信号ＳＧ１が供給される。メイン側トランジスタＱ１のソースには入力電圧Ｖｉｎが供給され、メイン側トランジスタＱ１のドレインは同期側トランジスタＱ２のドレインに接続されている。

同期側トランジスタＱ２は、ＮチャネルＭＯＳトランジスタであり、整流用スイッチとして動作する。この同期側トランジスタＱ２のゲートには、制御回路１０から第２駆動信号ＳＧ２が供給され、同期側トランジスタＱ２のソースはグランドに接続されている。

メイン側トランジスタＱ１のソース、すなわち両トランジスタＱ１，Ｑ２の接続点は、チョークコイルＬ１を介して出力端子Ｔｏに接続されている。この出力端子Ｔｏは、平滑用コンデンサＣ１を介してグランドに接続されている。

そして、制御回路１０からの第１及び第２駆動信号ＳＧ１，ＳＧ２に基づいて両トランジスタＱ１，Ｑ２がオン・オフ制御されることによって、入力電圧Ｖｉｎが降圧されて出力電圧Ｖｏとして出力端子Ｔｏに接続された負荷（図示略）に出力される。この出力電圧Ｖｏは、メイン側トランジスタＱ１のオン時間とオフ時間の比を変化させることにより予め定めた目標電圧に制御される。

また、上記出力端子Ｔｏは制御回路１０に接続され、出力電圧Ｖｏが制御回路１０に帰還される。制御回路１０は、帰還された出力電圧Ｖｏを抵抗Ｒ１，Ｒ２により分圧した分圧電圧Ｖ１を生成し、その分圧電圧Ｖ１に基づいて、メイン側トランジスタＱ１に供給する第１駆動信号ＳＧ１と、同期側トランジスタＱ２に供給する第２駆動信号ＳＧ２とを生成する。

この制御回路１０は、第１比較回路１１と、第２比較回路１２と、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）１３と、電流検出回路１４と、インバータ回路１５，１６を備えている。

第１比較回路１１は、非反転入力端子に上記分圧電圧Ｖ１（フィードバック信号）が入力され、反転入力端子に第１基準電圧Ｖｒ１が入力される。なお、第１基準電圧Ｖｒ１は、第１基準電源ｅ１にて生成される電圧であり、メイン側トランジスタＱ１のオフタイミングを設定するしきい値電圧である。この第１基準電圧Ｖｒ１は、出力電圧Ｖｏの目標電圧に応じて設定される。

第１比較回路１１は、分圧電圧Ｖ１と第１基準電圧Ｖｒ１とを比較し、その比較結果に応じたレベルの出力信号Ｓ１を生成し、その出力信号Ｓ１をＲＳ−ＦＦ回路１３のリセット端子Ｒに出力する。具体的には、第１比較回路１１は、分圧電圧Ｖ１が第１基準電圧Ｖｒ１よりも低いときに、Ｌレベルの出力信号Ｓ１をＲＳ−ＦＦ回路１３のリセット端子Ｒに出力する。また、第１比較回路１１は、分圧電圧Ｖ１が第１基準電圧Ｖｒ１よりも高くなると、リセット信号であるＨレベルの出力信号Ｓ１をＲＳ−ＦＦ回路１３のリセット端子Ｒに出力する。

第２比較回路１２は、反転入力端子に上記分圧電圧Ｖ１が入力され、非反転入力端子に第２基準電圧Ｖｒ２が入力される。第２比較回路１２は、分圧電圧Ｖ１と第２基準電圧Ｖｒ２とを比較し、その比較結果に応じたレベルの出力信号Ｓ２を生成し、その出力信号Ｓ２をＲＳ−ＦＦ回路１３のセット端子Ｓに出力する。具体的には、第２比較回路１２は、分圧電圧Ｖ１が第２基準電圧Ｖｒ２よりも高いときに、Ｌレベルの出力信号Ｓ２をＲＳ−ＦＦ回路１３のセット端子Ｓに出力する。また、第２比較回路１２は、分圧電圧Ｖ１が第２基準電圧Ｖｒ２よりも低くなると、セット信号であるＨレベルの出力信号Ｓ２をＲＳ−ＦＦ回路１３のセット端子Ｓに出力する。

ここで、上記第２基準電圧Ｖｒ２は、第２基準電源ｅ２にて生成される電圧であり、メイン側トランジスタＱ１のオンタイミングを設定するしきい値電圧である。この第２基準電圧Ｖｒ２は、出力電圧Ｖｏの目標電圧に応じて設定され、上記第１基準電圧Ｖｒ１よりも低く設定される。すなわち、これら第１及び第２比較回路１１，１２によってヒステリシスコンパレータが構成される。

また、第２基準電源ｅ２は、同期側トランジスタＱ２に流れる第１電流ＩＬ１の電流量に応じて、第２基準電圧Ｖｒ２の電圧値を可変する。詳述すると、同期側トランジスタＱ２のソースには、電流検出回路１４が接続されている。この電流検出回路１４は、同期側トランジスタＱ２に流れる第１電流ＩＬ１を検出し、その検出した電流量に応じた制御信号ＳＣ１を生成し、その制御信号ＳＣ１を第２基準電源ｅ２に出力する。第２基準電源ｅ２は、その制御信号ＳＣ１に応じて、第２基準電圧Ｖｒ２の電圧値を可変させる。具体的には、第２基準電源ｅ２は、制御信号ＳＣ１に応じて、上記第１電流ＩＬ１が負荷側からグランドに向かって逆流する前にメイン側トランジスタＱ１をオンさせるように、第１電流ＩＬ１がゼロに近づくほど、第２基準電圧Ｖｒ２の電圧値を上昇させる。なお、このように第２基準電圧Ｖｒ２の電圧値が上昇されると、メイン側トランジスタＱ１のオンタイミングが早くなるため、メイン側トランジスタＱ１のスイッチング周波数が高くなる。すなわち、上記第２基準電源ｅ２及び電流検出回路１４は、第１電流ＩＬ１（負荷）に応じて、メイン側トランジスタＱ１のスイッチング周波数を可変する周波数制御回路として機能する。

ＲＳ−ＦＦ回路１３は、セット端子Ｓに入力されるＨレベルの出力信号Ｓ２（セット信号：第２検出信号）に応答してセット状態に遷移し、Ｈレベルの出力信号Ｑを出力する。また、ＲＳ−ＦＦ回路１３は、リセット端子Ｒに入力されるＨレベルの出力信号Ｓ１（リセット信号：第１検出信号）に応答してリセット状態に遷移し、Ｌレベルの出力信号Ｑを出力する。

そして、ＲＳ−ＦＦ回路１３の出力信号Ｑは、インバータ回路１５を介して第１駆動信号ＳＧ１としてメイン側トランジスタＱ１のゲートに供給されるとともに、インバータ回路１６を介して第２駆動信号ＳＧ２として同期側トランジスタＱ２のゲートに供給される。このように、制御回路１０は、発振器を利用せずに、出力電圧Ｖｏに応じたデューティ比を持つ第１及び第２駆動信号ＳＧ１，ＳＧ２を生成し、それらの信号によりメイン側トランジスタＱ１及び同期側トランジスタＱ２をオン・オフ制御する。すなわち、本実施形態のＤＣ−ＤＣコンバータ１は、いわゆる自励方式のＤＣ−ＤＣコンバータである。

つぎに、このように構成されたＤＣ−ＤＣコンバータ１の動作を図２に従って説明する。なお、図２において、横軸及び縦軸は、説明の簡便化のため、適宜拡大、縮小して示している。

まず、電力供給量の多い重負荷時におけるＤＣ−ＤＣコンバータ１の動作について図２（ａ）にしたがって説明する。
今、制御回路１０からＨレベルの出力信号Ｑ（Ｌレベルの第１駆動信号ＳＧ１及びＨレベルの第２駆動信号）が出力され、メイン側トランジスタＱ１がオンされ、同期側トランジスタＱ２がオフされている（時刻ｔ１）。このようにメイン側トランジスタＱ１がオンされると、入力電圧ＶｉｎからチョークコイルＬ１を介して出力端子Ｔｏに至る電流経路が形成され、チョークコイルＬ１に流れるコイル電流ＩＬが徐々に増加してチョークコイルＬ１にエネルギーが蓄積される。これにより、出力電圧Ｖｏ（分圧電圧Ｖ１）が徐々に上昇する（時刻ｔ１〜ｔ２）。

やがて、分圧電圧Ｖ１が第１基準電圧Ｖｒ１よりも高くなると（時刻ｔ２）、第１比較回路１１からＨレベルの出力信号Ｓ１（リセット信号）がＲＳ−ＦＦ回路１３のリセット端子Ｒに出力され、ＲＳ−ＦＦ回路１３がリセットされる。このため、ＲＳ−ＦＦ回路１３からＬレベルの出力信号Ｑ（Ｈレベルの第１駆動信号ＳＧ１及びＬレベルの第２駆動信号ＳＧ２）が出力される。これにより、メイン側トランジスタＱ１がオフされ、同期側トランジスタＱ２がオンされる。すると、グランドから出力端子Ｔｏに至る電流経路が形成され、この電流経路に流れるコイル電流ＩＬが減少してチョークコイルＬ１に蓄積されたエネルギーが出力端子Ｔｏに向けて放出される。これにより、出力電圧Ｖｏ（分圧電圧Ｖ１）が徐々に低下する（時刻ｔ２〜ｔ３）。なお、このメイン側トランジスタＱ１のオフ期間では（時刻ｔ２〜ｔ３）、コイル電流ＩＬが徐々に減少するものの、重負荷時には負荷電流のピーク値が高いため、コイル電流ＩＬが０（ゼロ）まで減少しない。すなわち、同期側トランジスタＱ２を流れる第１電流ＩＬ１が負荷側からグランドに向かって逆流しない。したがって、このような重負荷時には、第２基準電圧Ｖｒ２の電圧値は電圧値Ｖｒ２１に固定されている。

そして、分圧電圧Ｖ１が第２基準電圧Ｖｒ２（電圧値Ｖｒ２１）よりも低くなると（時刻ｔ３）、第２比較回路１２からＨレベルの出力信号Ｓ２（セット信号）がＲＳ−ＦＦ回路１３のセット端子Ｓに出力され、ＲＳ−ＦＦ回路１３がセットされる。このため、ＲＳ−ＦＦ回路１３からＨレベルの出力信号Ｑ（Ｌレベルの第１駆動信号ＳＧ１及びＨレベルの第２駆動信号ＳＧ２）が出力される。これにより、メイン側トランジスタＱ１がオンされ、同期側トランジスタＱ２がオフされるため、再び出力電圧Ｖｏが徐々に上昇する。このようなメイン側トランジスタＱ１及び同期側トランジスタＱ２のスイッチング動作によって、出力電圧Ｖｏが目標電圧に基づく一定電圧に維持される。

つぎに、電力供給量の少ない軽負荷時におけるＤＣ−ＤＣコンバータ１の動作について図２（ｂ）にしたがって説明する。
今、制御回路１０からＨレベルの出力信号Ｑ（Ｌレベルの第１駆動信号ＳＧ１及びＨレベルの第２駆動信号ＳＧ２）が出力され、メイン側トランジスタＱ１がオンされ、同期側トランジスタＱ２がオフされている（時刻ｔ１１）。このようにメイン側トランジスタＱ１がオンされると、コイル電流ＩＬが徐々に増加するとともに、出力電圧Ｖｏ（分圧電圧Ｖ１）が徐々に上昇する（時刻ｔ１１〜ｔ１２）。やがて、分圧電圧Ｖ１が第１基準電圧Ｖｒ１よりも高くなると（時刻ｔ１２）、メイン側トランジスタＱ１がオフされ、同期側トランジスタＱ２がオンされる。すると、コイル電流ＩＬが徐々に減少するとともに、出力電圧Ｖｏ（分圧電圧Ｖ１）が徐々に低下する（時刻ｔ１２〜ｔ１３）。

ここで、軽負荷時においては負荷電流のピーク値が低いため、コイル電流ＩＬのボトム値が０（ゼロ）よりも小さくなり負となる（破線参照）。このとき、逆流を許容する従来のＤＣ−ＤＣコンバータでは、コイル電流ＩＬが０（ゼロ）となる時刻ｔ１３から分圧電圧Ｖ１が第２基準電圧Ｖｒ２よりも低くなる時刻ｔ１４までの期間、第１電流ＩＬ１（コイル電流ＩＬ）が負荷側からグランドに向かって逆流する。一方、逆流を許容しない従来のＤＣ−ＤＣコンバータでは、上記時刻ｔ１３〜ｔ１４の期間、同期側トランジスタＱ２がオフ状態に維持され、コイル電流ＩＬが０（ゼロ）に維持されコイル電流ＩＬの変化が不連続となって電流不連続モードで動作することになる。

これに対し、本実施形態のＤＣ−ＤＣコンバータ１では、コイル電流ＩＬ（第１電流ＩＬ１）のボトム値が負になるときに、第２基準電圧Ｖｒ２の電圧値を上昇させるようにした。具体的には、図２（ｂ）に示すように、第２基準電圧Ｖｒ２の電圧値を、重負荷時の電圧値Ｖｒ２１よりも高い電圧値Ｖｒ２２に上昇させるようにした。これにより、第１及び第２比較回路１１，１２からなるヒステリシスコンパレータのヒステリシス幅が狭くなる。このため、第２基準電圧Ｖｒ２が電圧値Ｖｒ２１に固定されている場合に比べて、分圧電圧Ｖ１が第２基準電圧Ｖｒ２よりも低くなるタイミング、すなわち第２比較回路１２からＨレベルの出力信号Ｓ２が出力されるタイミングを早くすることができる。さらに、上記第２基準電圧Ｖｒ２の電圧値Ｖｒ２２は、第１電流ＩＬ１が逆流する前にメイン側トランジスタＱ１をオンさせるように設定されている。このため、コイル電流ＩＬが０（ゼロ）になり第１電流ＩＬ１が逆流しようとするときに（時刻ｔ１３）、分圧電圧Ｖ１が第２基準電圧Ｖｒ２（電圧値Ｖｒ２２）よりも低くなる。すると、第２比較回路１２からＨレベルの出力信号Ｓ２が出力され、メイン側トランジスタＱ１がオンされ、同期側トランジスタＱ２がオフされる。このように時刻ｔ１３においてメイン側トランジスタＱ１がオンされると、時刻ｔ１３まで徐々に減少していたコイル電流ＩＬが時刻ｔ１３から徐々に増加し始める。これにより、第１電流ＩＬ１が逆流する前に（コイル電流ＩＬのボトム値が負になる前に）、メイン側トランジスタＱ１をオンさせてコイル電流ＩＬを徐々に増加させることができる。したがって、コイル電流ＩＬ（第１電流ＩＬ１）が逆流することを抑制できるとともに、軽負荷時においてもコイル電流ＩＬが連続的に変化する、いわゆる電流連続モードでＤＣ−ＤＣコンバータ１を動作させることができる。

以上説明したように、本実施形態によれば、以下の効果を奏することができる。
（１）コイル電流ＩＬ（第１電流ＩＬ１）のボトム値が負になるときに、メイン側トランジスタＱ１のオンタイミングを設定する第２基準電圧Ｖｒ２の電圧値を上昇させてメイン側トランジスタＱ１のスイッチング周波数が高くなるように可変した。また、その第２基準電圧Ｖｒ２の電圧値を、第１電流ＩＬ１が逆流する前にメイン側トランジスタＱ１をオンさせるように設定した。これにより、第１電流ＩＬ１が逆流する前にメイン側トランジスタＱ１をオンさせてコイル電流ＩＬを徐々に増加させることができる。したがって、コイル電流ＩＬ（第１電流ＩＬ１）が逆流することを効果的に抑制できるとともに、軽負荷時においてもコイル電流ＩＬが連続的に変化する、いわゆる電流連続モードでＤＣ−ＤＣコンバータ１を動作させることができる。

（２）同期側トランジスタＱ２に流れる第１電流ＩＬ１に応じて、メイン側トランジスタＱ１のスイッチング周波数を可変するようにした。ここで、上記第１電流ＩＬ１は、負荷に応じてその電流値が変動する。このため、上記スイッチング周波数を負荷に応じて可変することができる。したがって、どのような負荷状態においても、第１電流が逆流する前にメイン側トランジスタＱ１がオンされるようにスイッチング周波数が可変される。この結果、ＤＣ−ＤＣコンバータ１を、全負荷領域において電流連続モードで動作させることができる。これによって、電流不連続モードにより発生するおそれのあったＥＭＩノイズの発生を効果的に抑制することができる。

（３）例えば発振器を利用したＰＷＭ方式などの他励方式のＤＣ−ＤＣコンバータを、本実施形態のように負荷に応じてスイッチング周波数を可変させると、そのスイッチング周波数の変動に伴って位相補償も変化してしまう。すると、周波数帯域によっては動作が不安定になる場合がある。これに対して、本実施形態のような自励方式のＤＣ−ＤＣコンバータ１では、もともと位相補償が必要ないため、どの周波数帯域であっても安定した動作を実現することができる。

（第２実施形態）
以下、本発明を具体化した第２実施形態を図３及び図４に従って説明する。先の図１及び図２に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。

図３に示す制御回路２０では、出力電圧Ｖｏの分圧電圧Ｖ１が第１比較回路２１の非反転入力端子及び第２比較回路２２の反転入力端子に入力される。第１比較回路２１は、分圧電圧Ｖ１と第１基準電圧Ｖｒｅｆ１とを比較し、その比較結果に応じたレベルの出力信号Ｓ１をＤ−フリップフロップ回路（Ｄ−ＦＦ回路）２３のクリア端子ＣＬＲに出力する。また、第２比較回路２２は、分圧電圧Ｖ１と第２基準電圧Ｖｒｅｆ２とを比較し、その比較結果に応じたレベルの出力信号Ｓ２をＤ−ＦＦ回路２３のプリセット端子ＰＳに出力する。なお、第１基準電圧Ｖｒｅｆ１及び第２基準電圧Ｖｒｅｆ２は、出力電圧Ｖｏの目標電圧に応じて設定される固定電圧である。また、第１基準電圧Ｖｒｅｆ１は、メイン側トランジスタＱ１のオンタイミングを設定するしきい値電圧であり、第２基準電圧Ｖｒｅｆ２は、メイン側トランジスタＱ１のオフタイミングを設定するしきい値電圧である。すなわち、第１及び第２比較回路２１，２２によってヒステリシスコンパレータが構成される。

Ｄ−ＦＦ回路２３のデータ端子Ｄには、高電位電源電圧ＶＤＤが入力され、Ｄ−ＦＦ回路２３のクロック端子ＣＬＫには、同期側トランジスタＱ２の両端子が接続された第３比較回路２４から出力される制御信号ＳＣ２が入力される。詳しくは、同期側トランジスタＱ２のドレインが第３比較回路２４の非反転入力端子に接続され、同期側トランジスタＱ２のソースが第３比較回路２４の反転入力端子に接続されている。この第３比較回路２４は、同期側トランジスタＱ２のソースとドレインの電位に基づいて、同期側トランジスタＱ２に流れる第１電流ＩＬ１を検出し、その検出結果に応じたレベルの制御信号ＳＣ２をＤ−ＦＦ回路２３のクロック端子ＣＬＫに出力する。本実施形態では、第３比較回路２４は、グランドから出力端子（負荷）に向かって第１電流ＩＬ１が流れるときにＬレベルの制御信号ＳＣ２を出力し、第１電流ＩＬ１（コイル電流ＩＬ）が０（ゼロ）になったときにメイン側トランジスタＱ１をオンさせるためのＨレベルの制御信号ＳＣ２を出力する。

Ｄ−ＦＦ回路２３は、データ端子Ｄに常に高電位電源電圧ＶＤＤが供給されているため、クロック端子ＣＬＫに入力される制御信号ＳＣ２がＨレベルに立ち上がると、Ｈレベルの出力信号Ｑを出力する。また、分圧電圧Ｖ１が第１基準電圧Ｖｒｅｆ１よりも高くなってＨレベルの出力信号Ｓ１がクリア端子ＣＬＲに入力されると、Ｄ−ＦＦ回路２３は、上記制御信号ＳＣ２に関わらずＬレベルの出力信号Ｑを出力する。一方、分圧電圧Ｖ１が第２基準電圧Ｖｒｅｆ２よりも低くなってＨレベルの出力信号Ｓ２がプリセット端子ＰＳに入力されると、Ｄ−ＦＦ回路２３は、上記制御信号ＳＣ２に関わらずＨレベルの出力信号Ｑを出力する。すなわち、Ｄ−ＦＦ回路２３は、Ｈレベルの制御信号ＳＣ２及びＨレベルの出力信号Ｓ２のいずれか早く入力される信号に応じて、Ｈレベルの出力信号Ｑを出力する。

そして、Ｄ−ＦＦ回路２３から出力される出力信号Ｑは、インバータ回路２５を介して第１駆動信号ＳＧ１としてメイン側トランジスタＱ１のゲートに供給されるとともに、インバータ回路２６を介して第２駆動信号ＳＧ２として同期側トランジスタＱ２のゲートに供給される。このように、制御回路１０は、発振器を利用せずに、出力電圧Ｖｏ又は第１電流ＩＬ１に応じたデューティ比を持つ第１及び第２駆動信号ＳＧ１，ＳＧ２を生成し、それらの信号によりメイン側トランジスタＱ１及び同期側トランジスタＱ２をオン・オフ制御する。すなわち、本実施形態のＤＣ−ＤＣコンバータ２は、いわゆる自励方式のＤＣ−ＤＣコンバータである。

つぎに、このように構成されたＤＣ−ＤＣコンバータ２の動作を図４に従って説明する。なお、図４において、横軸及び縦軸は、説明の簡便化のため、適宜拡大、縮小して示している。

まず、電力供給量の多い重負荷時におけるＤＣ−ＤＣコンバータ２の動作について図４（ａ）にしたがって説明する。
今、制御回路２０からＨレベルの出力信号Ｑ（Ｌレベルの第１駆動信号ＳＧ１及びＨレベルの第２駆動信号ＳＧ２）が出力され、メイン側トランジスタＱ１がオンされ、同期側トランジスタＱ２がオフされている（時刻ｔ２１）。このようにメイン側トランジスタＱ１がオンされると、コイル電流ＩＬが徐々に増加するとともに、出力電圧Ｖｏ（分圧電圧Ｖ１）が徐々に上昇する（時刻ｔ２１〜ｔ２２）。

やがて、分圧電圧Ｖ１が第１基準電圧Ｖｒｅｆ１よりも高くなると（時刻ｔ２２）、第１比較回路２１からＨレベルの出力信号Ｓ１（クリア信号）がＤ−ＦＦ回路２３のクリア端子ＣＬＲに出力され、Ｄ−ＦＦ回路２３がクリアされる。このため、Ｄ−ＦＦ回路２３からＬレベルの出力信号Ｑ（Ｈレベルの第１駆動信号ＳＧ１及びＬレベルの第２駆動信号ＳＧ２）が出力される。これにより、メイン側トランジスタＱ１がオフされ、同期側トランジスタＱ２がオンされる。すると、コイル電流ＩＬが徐々に減少するとともに、出力電圧Ｖｏが徐々に減少する（時刻ｔ２２〜ｔ２３）。なお、このメイン側トランジスタＱ１のオフ期間では（時刻ｔ２２〜ｔ２３）、コイル電流ＩＬが徐々に減少するものの、重負荷時には負荷電流のピーク値が高いため、コイル電流ＩＬが０（ゼロ）まで減少しない。したがって、第３比較回路２４から出力される制御信号ＳＣ２は、Ｌレベルに維持される。このため、メイン側トランジスタＱ１のオンタイミングは、第２比較回路２２からの出力信号Ｓ２によって決定される。

詳しくは、分圧電圧Ｖ１が第２基準電圧Ｖｒｅｆ２よりも低くなると（時刻ｔ２３）、第２比較回路２２からＨレベルの出力信号Ｓ２（プリセット信号）がＤ−ＦＦ回路２３に出力される。このため、Ｄ−ＦＦ回路２３からＨレベルの出力信号Ｑ（Ｌレベルの第１駆動信号ＳＧ１及びＨレベルの第２駆動信号ＳＧ２）が出力される。これにより、メイン側トランジスタＱ１がオンされ、同期側トランジスタＱ２がオフされるため、再び出力電圧Ｖｏが徐々に上昇する。このようなメイン側トランジスタＱ１と同期側トランジスタＱ２とのスイッチング動作により、出力電圧Ｖｏが目標電圧に基づく一定電圧に維持される。

つぎに、電力供給量の少ない軽負荷時におけるＤＣ−ＤＣコンバータ２の動作について図４（ｂ）にしたがって説明する。
今、制御回路２０からＨレベルの出力信号Ｑ（Ｌレベルの第１駆動信号ＳＧ１及びＨレベルの第２駆動信号ＳＧ２）が出力され、メイン側トランジスタＱ１がオンされ、同期側トランジスタＱ２がオフされている（時刻ｔ３１）。このようにメイン側トランジスタＱ１がオンされると、コイル電流ＩＬが徐々に増加するとともに、出力電圧Ｖｏ（分圧電圧Ｖ１）が徐々に上昇する（時刻ｔ３１〜ｔ３２）。やがて、分圧電圧Ｖ１が第１基準電圧Ｖｒｅｆ１よりも高くなると（時刻ｔ３２）、メイン側トランジスタＱ１がオフされ、同期側トランジスタＱ２がオンされる。すると、コイル電流ＩＬが徐々に減少するとともに、出力電圧Ｖｏ（分圧電圧Ｖ１）が徐々に低下する（時刻ｔ３２〜ｔ３３）。

ここで、軽負荷時においては負荷電流のピーク値が低いため、コイル電流ＩＬのボトム値が０（ゼロ）よりも小さくなり負となる（破線参照）。このため、コイル電流ＩＬが０（ゼロ）になると、第１電流ＩＬ１が逆流しようとする。このとき、本実施形態のＤＣ−ＤＣコンバータ２では、第１電流ＩＬ１（コイル電流ＩＬ）が０（ゼロ）になったときに（時刻ｔ３３）、第３比較回路２４にてメイン側トランジスタＱ１をオンさせるためのＨレベルの制御信号ＳＣ２が生成される。このＨレベルの制御信号ＳＣ２がクロック端子ＣＬＫに入力されると、Ｄ−ＦＦ回路２３は、Ｈレベルの出力信号Ｑ（Ｌレベルの第１駆動信号ＳＧ１及びＨレベルの第２駆動信号ＳＧ２）を出力する。すなわち、Ｄ−ＦＦ回路２３は、第２比較回路１２からの出力信号Ｓ２に関わらず、第１電流ＩＬ１がゼロになったときに、Ｈレベルの出力信号Ｑを出力する。これにより、メイン側トランジスタＱ１がオンされ、同期側トランジスタＱ２がオフされる。このように時刻ｔ３３においてメイン側トランジスタＱ１がオンされると、時刻ｔ３３まで徐々に減少していたコイル電流ＩＬがその時刻ｔ３３から徐々に増加し始める。これにより、第１電流ＩＬ１が逆流する前に（コイル電流ＩＬのボトム値が負になる前に）、メイン側トランジスタＱ１をオンさせてコイル電流ＩＬを徐々に増加させることができる。したがって、コイル電流ＩＬ（第１電流ＩＬ１）が逆流することを抑制できるとともに、軽負荷時においてもコイル電流ＩＬが連続的に変化する、いわゆる電流連続モードでＤＣ−ＤＣコンバータ１を動作させることができる。

以上説明したように、本実施形態によれば、上記第１実施形態と同様の効果を奏する。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、ヒステリシスコンパレータを用いた自励方式のＤＣ−ＤＣコンバータに具体化したが、１ショットフリップフロップ回路を用いた自励方式のＤＣ−ＤＣコンバータに具体化してもよい。例えば第１実施形態の第１及び第２比較回路１１，１２からなるヒステリシスコンパレータを１ショットフリップフロップ回路に変更した変形例を図５に示す。

図５に示したＤＣ−ＤＣコンバータ３の制御回路３０内の比較回路３１は、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分圧した分圧電圧Ｖ１と基準電圧Ｖｒとを比較する。この比較回路３１は、分圧電圧Ｖ１が基準電圧Ｖｒよりも高いときはＬレベルの出力信号Ｓ３を生成し、分圧電圧Ｖ１が基準電圧Ｖｒよりも低いときはＨレベルの出力信号Ｓ３を生成する。

比較回路３１の出力信号Ｓ３は、１ショットフリップフロップ回路３２のセット端子に入力される。１ショットフリップフロップ回路３２は、セット端子にＨレベルの出力信号Ｓ３が入力されると、セット状態になり、出力端子からＨレベルの出力信号を一定時間出力し、メイン側トランジスタＱ１を一定時間オンする。そして、一定時間が経過すると、１ショットフリップフロップ回路３２は、リセット状態に戻り、出力端子からＬレベルの出力信号を出力し、メイン側トランジスタＱ１をオフする。

ここで、上記基準電圧Ｖｒは、メイン側トランジスタＱ１のオンタイミングを設定するための電圧である。そして、この基準電圧Ｖｒは、電流検出回路１４の制御信号ＳＣ１に応じて、上記第１電流ＩＬ１が逆流する前にメイン側トランジスタＱ１をオンさせるように、第１電流ＩＬ１がゼロに近づくほど電圧値が上昇されるように可変される。これによって、第１実施形態と同様の効果を奏することができる。

・上記各実施形態では、電流検出回路１４又は第３比較回路２４によって、同期側トランジスタＱ２に流れる第１電流ＩＬ１を監視し、その第１電流ＩＬ１に応じてスイッチング周波数を可変するようにした。これに限らず、例えばチョークコイルＬ１に流れるコイル電流ＩＬを監視し、そのコイル電流ＩＬに応じてスイッチング周波数を可変するようにしてもよい。

・上記各実施形態では、降圧型のＤＣ−ＤＣコンバータに具体化したが、昇圧型のＤＣ−ＤＣコンバータに具体化してもよい。
・上記各実施形態では、電圧制御モードのＤＣ−ＤＣコンバータに具体化したが、電流制御モードのＤＣ−ＤＣコンバータに具体化してもよい。

以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
出力電圧又は出力電流に応じてメイン側スイッチング素子と同期側スイッチング素子とを相補的にオン・オフ制御することにより、前記出力電圧を制御する電源電圧制御回路であって、
前記同期側スイッチング素子に流れる第１電流又はチョークコイルに流れるコイル電流に応じて、負荷側から前記同期側スイッチング素子に向かって前記第１電流が逆流する前に前記メイン側スイッチング素子をオンさせるように、前記メイン側スイッチング素子のスイッチング周波数を可変する周波数制御回路と、
を備えることを特徴とする電源電圧制御回路。
（付記２）
前記出力電圧に比例したフィードバック信号と基準電圧とを比較し、その比較結果に応じた検出信号を生成する比較回路と、
前記検出信号に応じて、前記メイン側スイッチング素子と前記同期側スイッチング素子とを相補的にオン・オフ制御する駆動回路とを有し、
前記比較回路は、前記メイン側スイッチング素子のオフタイミングを設定する第１基準電圧とメイン側スイッチング素子のオンタイミングを設定する第２基準電圧とを有するヒステリシスコンパレータであり、前記フィードバック信号が前記第１基準電圧を横切る場合を検出して第１検出信号を生成し、前記フィードバック信号が前記第２基準電圧を横切る場合を検出して第２検出信号を生成し、
前記駆動回路は、前記第１検出信号に応じて、前記メイン側スイッチング素子をターンオフさせるとともに、前記第２検出信号に応じて、前記メイン側スイッチング素子をオンさせ、
前記周波数制御回路は、前記第１電流を検出してその電流量に応じた制御信号を生成する電流検出回路を備え、前記制御信号に応じて、前記第１電流がゼロに近づくほど、前記第２基準電圧の電圧値を上昇させることを特徴とする付記１に記載の電源電圧制御回路。（付記３）
前記周波数制御回路は、
前記同期側スイッチング素子の両端子における電位差により前記第１電流を検出し、該第１電流がゼロになったことを検出して前記メイン側スイッチング素子をオンさせるための制御信号を生成する電流検出回路を備え、
当該電源電圧制御回路は、前記検出信号又は前記制御信号に応じて、前記メイン側スイッチング素子と前記同期側スイッチング素子とを相補的にオン・オフ制御する駆動回路を有することを特徴とする付記１に記載の電源電圧制御回路。
（付記４）
前記出力電圧に比例したフィードバック信号と基準電圧とを比較し、その比較結果に応じた検出信号を生成する比較回路と、
前記検出信号に応じて、前記メイン側スイッチング素子と前記同期側スイッチング素子とを相補的にオン・オフ制御する駆動回路とを有し、
前記比較回路は、前記メイン側スイッチング素子のオフタイミングを設定する第１基準電圧とメイン側スイッチング素子のオンタイミングを設定する第２基準電圧とを有するヒステリシスコンパレータであり、前記フィードバック信号が前記第１基準電圧を横切る場合を検出して第１検出信号を生成し、前記フィードバック信号が前記第２基準電圧を横切る場合を検出して第２検出信号を生成し、
前記駆動回路は、前記第１検出信号に応じて、前記メイン側スイッチング素子をターンオフさせるとともに、前記第２検出信号及び前記制御信号のいずれか早く入力された信号に応じて、前記メイン側スイッチング素子をオンさせることを特徴とする付記３に記載の電源電圧制御回路。
（付記５）
前記出力電圧に比例したフィードバック信号と基準電圧とを比較し、その比較結果に応じた検出信号を生成する比較回路を有し、
前記比較回路は、前記フィードバック信号が前記基準電圧を横切る場合を検出して検出信号を生成し、
前記駆動回路は、前記検出信号及び前記制御信号のいずれか早く入力された信号に応じて、前記メイン側スイッチング素子をオンさせるための１ショットパルス信号を生成する１ショットパルス生成回路を備えることを特徴とする付記３に記載の電源電圧制御回路。（付記６）
前記出力電圧に比例したフィードバック信号と基準電圧とを比較し、その比較結果に応じた検出信号を生成する比較回路と、
前記検出信号に応じて、前記メイン側スイッチング素子と前記同期側スイッチング素子とを相補的にオン・オフ制御する駆動回路とを有し、
前記比較回路は、前記フィードバック信号が前記基準電圧を横切る場合を検出して前記検出信号を生成し、
前記駆動回路は、前記検出信号に応じて、前記メイン側スイッチング素子をオンさせるための１ショットパルス信号を生成する１ショットパルス生成回路を備え、
前記周波数制御回路は、前記第１電流を検出してその電流量に応じた制御信号を生成する電流検出回路を備え、前記制御信号に応じて、前記第１電流がゼロに近づくほど、前記基準電圧の電圧値を上昇させることを特徴とする付記１に記載の電源電圧制御回路。
（付記７）
出力電圧又は出力電流に応じてメイン側スイッチング素子と同期側スイッチング素子とを相補的にオン・オフ制御することにより、前記出力電圧を制御する電源電圧制御方法であって、
前記同期側スイッチング素子に流れる第１電流又はチョークコイルに流れるコイル電流に応じて、負荷側から前記同期側スイッチング素子に向かって前記第１電流が逆流する前に前記メイン側スイッチング素子をオンさせるように、前記メイン側スイッチング素子のスイッチング周波数を可変することを特徴とする電源電圧制御方法。
（付記８）
付記１〜６のいずれか１つに記載の電源電圧制御回路を備えたＤＣ−ＤＣコンバータ。

１，２，３ ＤＣ−ＤＣコンバータ
１０，２０，３０ 制御回路（電源電圧制御回路）
１１，１２ 比較回路（ヒステリシスコンパレータ）
１３ ＲＳ−フリップフロップ回路（駆動回路）
１４ 電流検出回路（周波数制御回路）
１５，１６ インバータ回路（駆動回路）
２１，２２ 比較回路（ヒステリシスコンパレータ）
２３ Ｄ−フリップフロップ回路（駆動回路）
２４ 第３比較回路（周波数制御回路）
２５，２６ インバータ回路（駆動回路）
３１ 比較回路
３２ １ショットフリップフロップ回路（１ショットパルス生成回路）
Ｑ１ メイン側トランジスタ（メイン側スイッチング素子）
Ｑ２ 同期側トランジスタ（同期側スイッチング素子）
Ｌ１ チョークコイル
ｅ２ 第２基準電源（周波数制御回路）

Claims (3)

1. インダクタに接続される、メイン側スイッチング素子と同期側スイッチング素子とを相補にオン・オフ制御することにより、出力電圧を制御する電源電圧制御回路であって、
   前記メイン側スイッチング素子のスイッチング周波数を可変する周波数制御回路と、
   前記出力電圧に比例したフィードバック信号と第１基準電圧との比較結果に基づいて第１検出信号を生成し、前記フィードバック信号と第２基準電圧との比較結果に基づいて第２検出信号を生成する比較回路と、
   前記第１検出信号に応じて、前記メイン側スイッチング素子をオフするとともに、前記第２検出信号に応じて、前記メイン側スイッチング素子をオンする駆動回路とを有し、
   前記周波数制御回路は、前記同期側スイッチング素子に流れる第１電流を検出して該第１電流の電流量に応じた制御信号を生成する電流検出回路を備え、前記制御信号に応じて、前記第１電流がゼロに近づくほど、前記第２基準電圧の電圧値を上昇させることを特徴とする電源電圧制御回路。
2. インダクタに接続される、メイン側スイッチング素子と同期側スイッチング素子とを相補にオン・オフ制御することにより、出力電圧を制御する電源電圧制御回路であって、
   前記メイン側スイッチング素子のスイッチング周波数を可変する周波数制御回路と、
   前記出力電圧に比例したフィードバック信号と基準電圧との比較結果に基づいて検出信号を生成する比較回路と、
   前記検出信号に応じて、前記メイン側スイッチング素子をオンさせ、所定期間経過後オフさせる１ショットパルス信号を生成する１ショットパルス生成回路を備える駆動回路とを有し、
   前記周波数制御回路は、前記同期側スイッチング素子に流れる第１電流を検出して該第１電流の電流量に応じた制御信号を生成する電流検出回路を備え、前記制御信号に応じて、前記第１電流がゼロに近づくほど、前記基準電圧の電圧値を上昇させることを特徴とする電源電圧制御回路。
3. インダクタに接続される、メイン側スイッチング素子と同期側スイッチング素子とを相補にオン・オフ制御することにより、出力電圧を制御する電源電圧制御方法であって、
   前記出力電圧に比例したフィードバック信号と前記メイン側スイッチング素子のオフタイミングを設定する第１基準電圧との比較結果に基づいて第１検出信号を生成し、前記フィードバック信号とメイン側スイッチング素子のオンタイミングを設定する第２基準電圧との比較結果に基づいて第２検出信号を生成し、
   前記第１検出信号に応じて、前記メイン側スイッチング素子をオフするとともに、前記第２検出信号に応じて、前記メイン側スイッチング素子をオンし、
   前記同期側スイッチング素子に流れる第１電流を検出して該第１電流の電流量に応じた制御信号を生成し、該制御信号に応じて、前記第１電流がゼロに近づくほど、前記第２基準電圧の電圧値を上昇させることを特徴とする電源電圧制御方法。