JP5973801B2 - スイッチングレギュレータ制御回路 - Google Patents

スイッチングレギュレータ制御回路 Download PDF

Info

Publication number
JP5973801B2
JP5973801B2 JP2012137477A JP2012137477A JP5973801B2 JP 5973801 B2 JP5973801 B2 JP 5973801B2 JP 2012137477 A JP2012137477 A JP 2012137477A JP 2012137477 A JP2012137477 A JP 2012137477A JP 5973801 B2 JP5973801 B2 JP 5973801B2
Authority
JP
Japan
Prior art keywords
level
signal
synchronous rectification
transistor
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012137477A
Other languages
English (en)
Other versions
JP2014003804A (ja
Inventor
博史 藤原
博史 藤原
弘和 河越
弘和 河越
恭大 小坂
恭大 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012137477A priority Critical patent/JP5973801B2/ja
Priority to US13/919,201 priority patent/US9760101B2/en
Publication of JP2014003804A publication Critical patent/JP2014003804A/ja
Application granted granted Critical
Publication of JP5973801B2 publication Critical patent/JP5973801B2/ja
Priority to US15/673,624 priority patent/US20170364107A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明はスイッチングレギュレータ制御回路及びスイッチングレギュレータ制御方法に関し、例えば負荷の状態に応じてキャリア周波数を自動的に切り替えるＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式のスイッチングレギュレータに好適に利用できる。
近年、家庭用又は産業用の電子機器にはマイクロコントローラが搭載されている。マイクロコントローラを駆動する安定化直流電源として、ＤＣ−ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ ｔｏ Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）コンバータを備えた電源システムが広く用いられている。ＤＣ−ＤＣコンバータとしては主にスイッチングレギュレータが用いられている。スイッチングレギュレータは、出力パワートランジスタと、出力パワートランジスタのオン／オフ動作を制御するスイッチングレギュレータ制御回路とを備える。スイッチングレギュレータ制御回路は電源ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）に搭載される。このマイクロコントローラ用の電源システムには、マイクロコントローラの待機時と動作時の両方において高効率が要求される。待機時のような軽負荷時には、マイクロコントローラのような負荷で消費する電力よりスイッチングレギュレータ制御回路で消費する電力が大きくなるため、電源システムの効率が低下する。したがって、軽負荷時における高効率化が特に重要である。スイッチングレギュレータ制御回路の要素回路の中では、内部発振器とトランジスタドライブ回路とが主に電力を消費する。内部発振器は、キャリア信号を生成する。トランジスタドライブ回路は、キャリア信号と同じ周波数で動作する出力パワートランジスタを駆動する。
スイッチングレギュレータ制御回路として、ＰＷＭ方式のスイッチングレギュレータ制御回路と、ＰＦＭ（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）方式のスイッチングレギュレータ制御回路とが知られている。特許文献１は、ＰＷＭ方式のスイッチングレギュレータ制御回路の一例を開示している。特許文献２は、ＰＦＭ方式のスイッチングレギュレータ制御回路の一例を開示している。
スイッチングレギュレータの動作状態には、電流連続モードと電流不連続モードとがあることが知られている。電流不連続モードは、電流断続モードと称される場合がある。特許文献３の記載によれば、同期整流方式のスイッチングレギュレータにおいて、負荷がスタンバイ状態やスリープモードのような軽負荷状態において電流不連続モードになると、効率が著しく低下してしまう。そこで、特許文献３は、同期整流方式とダイオード整流方式の切り替えが可能なスイッチングレギュレータを開示している。ここで、スイッチングレギュレータの出力電圧を分圧した電圧と第１の基準電圧との差を増幅した誤差電圧が出力され、誤差電圧に基づいてスイッチングレギュレータの駆動パルスが生成され、誤差電圧と第２の基準電圧との比較に基づいて同期整流方式からダイオード整流方式に切り替えられる。
特許文献４の記載によれば、負荷の大きさを判定するために、ＤＣ−ＤＣコンバータが電流連続モードで動作しているか、電流不連続モードで動作しているかを判定する方法が知られている。ＤＣ−ＤＣコンバータのインダクタに直列となるように抵抗を設け、その抵抗の電圧降下に基づいて電流連続モードか電流不連続モードかを判定する方法では、その抵抗に流れる電流による損失が発生し、ＤＣ−ＤＣコンバータの電力変換効率が低下してしまう。そこで、特許文献４は、ＤＣ−ＤＣコンバータの電力変換効率を低下させることなく、ＤＣ−ＤＣコンバータの動作モードを簡易な回路構成にて精度よく判定できる動作モード判定部を開示している。動作モード判定部は、ＤＣ−ＤＣコンバータのスイッチング素子のオフ期間におけるスイッチング素子の出力端子電圧の検出結果に基づいて、ＤＣ−ＤＣコンバータが電流連続モードで動作しているか、電流不連続モードで動作しているかを判定する。ここで、ＤＣ−ＤＣコンバータは、スイッチング素子のオン／オフ動作によってインダクタ及びコンデンサにおけるエネルギの充放電現象を制御することにより直流電圧を出力する。ＤＣ−ＤＣコンバータが降圧型ＤＣ−ＤＣコンバータの場合、スイッチング素子はＰチャネル電界効果トランジスタである。インダクタの一方の端子には、Ｐチャネル電界効果トランジスタを介して入力電圧の出力端子が接続されるとともにダイオードのカソードが接続される。インダクタの他方の端子には、キャパシタを介してダイオードのアノードが接続される。動作モード判定部は、Ｐチャネルトランジスタのゲート電位及びドレイン電位に基づいて判定を行う。
特許文献５は、ＰＷＭ方式のスイッチングレギュレータの効率が軽負荷時において低下するという問題の解決策として、重負荷時にはＰＷＭ方式で出力パワートランジスタのスイッチング駆動を行い、軽負荷時にはＰＦＭ方式で出力パワートランジスタのスイッチング駆動を行うスイッチングレギュレータを開示している。しかしながら、ＰＦＭ方式では動作周波数が不定であるため、ＰＦＭ方式で動作するスイッチングレギュレータがマイクロコントローラ等の他の回路に対するノイズ源として働くおそれがある。
特許文献１は、ＰＷＭ方式のスイッチングレギュレータの効率が軽負荷時において低下するという問題の他の解決策として、負荷の状態に応じて発振周波数が変化する発振回路を備えたＰＷＭ方式のスイッチングレギュレータを開示している。エラーアンプは、スイッチングレギュレータの出力電圧を分圧した電圧と第１の基準電圧との差電圧を増幅して出力する。ここで、エラーアンプの出力は、負荷電流に対応して変化する。発振回路は三角波を出力する。ＰＷＭコンパレータは、三角波とエラーアンプの出力との比較に基づいて信号を出力する。ＰＷＭコンパレータの出力信号に基づいて、スイッチングレギュレータのスイッチ素子のオン／オフ動作が行われる。コンパレータは、エラーアンプの出力電圧が第２の基準電圧より高いか低いかを判定する。発振回路は、判定結果に従って発振周波数が変化するように構成されている。負荷が軽くなると、すなわち負荷電流値が小さくなると、発振回路の発振周波数を下げることで、軽負荷時の効率が改善される。
特許文献１に開示された発明では、エラーアンプの出力に基づいて発振周波数を変化させている。そのため、本発明者は、以下の問題を発見した。第１に、負荷の状態変化に対するエラーアンプの応答が遅く、負荷の状態が変化してから発振回路の発振周波数が変化するまで時間がかかるという問題がある。その理由は、特許文献６にも開示されている通り、スイッチングレギュレータの伝達特性には、スイッチング動作とインダクタを介した整流平滑動作のために時間遅れがあり、制御の安定性を確保するために、さらに制御回路の応答速度も速くできないからである。第２に、負荷電流とデューティ比の関係が変化した場合、結果として効率向上効果が得られないという問題がある。その理由は、エラーアンプの出力電圧がデューティ比に対応し、エラーアンプの出力電圧に基づいて負荷が軽負荷か重負荷かを判定しているため、負荷の状態を監視する方法が間接的であり、判定の基準値としての第２の基準電圧もその間接的な方法の上で決められているからである。第３に、判定の基準値としての第２の基準電圧は回路設計時に決定しておく必要があるため、スイッチングレギュレータが負荷としてのマイクロコントローラと共にシステムに組み込まれた後では基準値の調整が困難であるという問題がある。そのため、軽負荷と重負荷とを分ける閾値となるデューティ比が製造ばらつきや使用条件により変化すると、結果として効率向上効果が得られないおそれがある。
特開平１１―１５５２８１号公報 特開平１１−２３５０２３号公報 特開２００６−１６６６６７号公報 特開２００８−１０９７６１号公報 特開２０１１−２４３４５号公報 特開２００７−２３６０５１号公報
従来技術では、負荷の状態を監視する方法が間接的であり、結果として効率向上効果が得られないという問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によるスイッチングレギュレータ制御回路は、キャリア信号を発生する発振器と、前記キャリア信号に基づいて生成された第１ＰＷＭ信号に基づいて第１スイッチングトランジスタ及び第１同期整流トランジスタを駆動する第１トランジスタドライブ回路とを具備する。前記発振器は、前記第１同期整流トランジスタのソース−ドレイン間電圧の方向に基づいて前記キャリア信号の周波数を切り替える。
他の実施の形態によるスイッチングレギュレータ制御方法は、キャリア信号に基づいて第１ＰＷＭ信号を生成することと、前記第１ＰＷＭ信号に基づいて第１スイッチングトランジスタ及び第１同期整流トランジスタを駆動することと、前記第１同期整流トランジスタのソース−ドレイン間電圧の方向に基づいて前記キャリア信号の周波数を切り替えることとを具備する。
前記一実施の形態によれば、負荷の状態を監視する方法が直接的であるため、負荷の状態が軽負荷の場合におけるスイッチングレギュレータの効率を安定して向上させることができる。
図１は、第１の実施形態に係る降圧型スイッチングレギュレータの回路図である。 図２は、第１の実施形態に係る降圧型スイッチングレギュレータが備えるＮチャネルトランジスタドライブ回路の回路図である。 図３は、動作状態が電流連続モードから電流不連続モードに変化した場合における第１の実施形態に係る降圧型スイッチングレギュレータの動作波形を示すタイミングチャートである。 図４は、動作状態が電流不連続モードから電流連続モードに変化した場合における第１の実施形態に係る降圧型スイッチングレギュレータの動作波形を示すタイミングチャートである。 図５は、第２の実施形態に係る降圧型スイッチングレギュレータの回路図である。 図６は、第２の実施形態に係る降圧型スイッチングレギュレータの動作波形を示すタイミングチャートである。 図７は、第３の実施形態に係る昇圧型スイッチングレギュレータの回路図である。 図８は、第３の実施形態に係る昇圧型スイッチングレギュレータが備えるＰチャネルトランジスタドライブ回路の回路図である。 図９は、動作状態が電流連続モードから電流不連続モードに変化した場合における第３の実施形態に係る昇圧型スイッチングレギュレータの動作波形を示すタイミングチャートである。 図１０は、動作状態が電流不連続モードから電流連続モードに変化した場合における第３の実施形態に係る昇圧型スイッチングレギュレータの動作波形を示すタイミングチャートである。
添付図面を参照して、スイッチングレギュレータ制御回路及びスイッチングレギュレータ制御方法を実施するための形態を以下に説明する。
（第１の実施形態） 図１を参照して、第１の実施形態に係る降圧型スイッチングレギュレータ１０１を説明する。降圧型スイッチングレギュレータ１０１は、相対的に高い入力電圧（電源電位ＶＤＤ−接地電位）から相対的に低い出力電圧（出力電位Ｖｏｕｔ−接地電位）を生成して負荷（不図示）に供給するために用いられる。負荷は、例えばマイクロコントローラである。降圧型スイッチングレギュレータ１０１は、基準電圧回路１０と、電圧検出抵抗１１及び１２と、スイッチングレギュレータ制御回路６１と、Ｐチャネルトランジスタ２１と、Ｎチャネルトランジスタ２２と、インダクタ２３と、平滑コンデンサ２４とを備える。Ｐチャネルトランジスタ２１は、Ｐチャネル出力パワートランジスタと称される場合がある。Ｎチャネルトランジスタ２２は、Ｎチャネル出力パワートランジスタと称される場合がる。Ｐチャネルトランジスタ２１は、例えば、ＰチャネルＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）である。Ｎチャネルトランジスタ２２は、例えば、ＮチャネルＭＯＳＦＥＴである。インダクタ２３は、例えばコイルである。スイッチングレギュレータ制御回路６１は、エラーアンプ１３と、発振器１４と、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）コンパレータ１５と、トランジスタドライブ回路３０とを備える。トランジスタドライブ回路３０は、Ｐチャネルトランジスタドライブ回路３１と、Ｎチャネルトランジスタドライブ回路３２と、ヒステリシスコンパレータ３３とを備える。発振器１４は、内部発振器と称される場合がある。スイッチングレギュレータ制御回路６１は、一つの電源ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップに設けられる場合がある。
Ｐチャネルトランジスタ２１は、スイッチングトランジスタ２１と称される場合がある。Ｎチャネルトランジスタ２２は、同期整流トランジスタ２２と称される場合がある。Ｐチャネルトランジスタドライブ回路３１は、スイッチングトランジスタドライブ回路３１と称される場合がある。Ｎチャネルトランジスタドライブ回路３２は、同期整流トランジスタドライブ回路３２と称される場合がある。
Ｐチャネルトランジスタ２１のソースは、電源電位ＶＤＤに接続されている。Ｐチャネルトランジスタ２１のドレインは、Ｎチャネルトランジスタ２２のドレイン及びインダクタ２３の一の端子に接続されている。インダクタ２３の一の端子の電位をインダクタ電位Ｌｏｕｔと称する。インダクタ電位Ｌｏｕｔ、Ｐチャネルトランジスタ２１のドレインの電位、及びＮチャネルトランジスタ２２のドレインの電位は互いに等しい。Ｎチャネルトランジスタ２２のソースは、接地電位に接続されている。インダクタ２３の他の端子は、負荷に接続され、平滑コンデンサ２４を介して接地電位に接続され、直列に配置された電圧検出抵抗１１及び１２を介して接地電位に接続されている。インダクタ２３の他の端子の電位は、出力電位Ｖｏｕｔに等しい。電流ＩＬはインダクタ２３を流れる電流を示している。インダクタ２３の一の端子から他の端子に電流ＩＬが流れるとき、すなわち、図中の矢印の方向に電流ＩＬが流れるとき、電流ＩＬの方向は正（＋）である。矢印の方向の逆方向に電流ＩＬが流れるとき、電流ＩＬの方向は負（−）である。基準電圧回路１０は、電源電位ＶＤＤ及び接地電位に接続されている。基準電圧回路１０の出力端子は、エラーアンプ１３の（＋）入力端子に接続されている。電圧検出抵抗１１及び１２の間のノードは、エラーアンプ１３の（−）入力端子に接続されている。エラーアンプ１３の出力端子は、ＰＷＭコンパレータ１５の（−）入力端子に接続されている。発振器１４の出力端子は、ＰＷＭコンパレータ１５の（＋）入力端子に接続されている。ＰＷＭコンパレータ１５の出力端子は、Ｐチャネルトランジスタドライブ回路３１の入力端子とＮチャネルトランジスタドライブ回路３２のＰＷＭ入力端子とに接続されている。Ｐチャネルトランジスタドライブ回路３１の出力端子はＰチャネルトランジスタ２１のゲートに接続されている。Ｎチャネルトランジスタドライブ回路３２のＮＧ出力端子は、Ｎチャネルトランジスタ２２のゲートに接続されている。Ｎチャネルトランジスタドライブ回路３２のＨＹＳ出力端子は、ヒステリシスコンパレータ３３の制御信号入力端子に接続されている。Ｎチャネルトランジスタドライブ回路３２のＳＥＬ出力端子は、発振器１４の入力端子に接続されている。ヒステリシスコンパレータ３３の（＋）入力端子は、Ｎチャネルトランジスタ２２のドレインに接続されている。ヒステリシスコンパレータ３３の（−）入力端子は、接地電位に接続されている。すなわち、ヒステリシスコンパレータ３３の（−）入力端子は、Ｎチャネルトランジスタ２２のソースに接続されている。ヒステリシスコンパレータ３３の出力端子は、Ｎチャネルトランジスタドライブ回路３２のＣＯＭＰ入力端子に接続されている。
基準電圧回路１０は、電源電位ＶＤＤ及び接地電位に基づいて、基準電位を出力する。エラーアンプ１３は、基準電位と電圧検出抵抗１１及び１２の間のノードの電位とに基づいて誤差信号ＥＲＲを出力する。言い換えると、エラーアンプ１３は、基準電圧（基準電位−接地電位）と出力電圧（出力電位Ｖｏｕｔ−接地電位）を分圧した電圧（電圧検出抵抗１１及び１２の間のノードの電位−接地電位）に基づいて誤差信号ＥＲＲを出力する。発振器１４は、Ｎチャネルトランジスタドライブ回路３２が出力する周波数選択信号ＳＥＬに基づいて、キャリア信号ＶＲＡＭＰを生成する。キャリア信号ＶＲＡＭＰは、三角波信号又は鋸波信号である。発振器１４は、キャリア信号ＶＲＡＭＰの周波数を周波数選択信号ＳＥＬに基づいて切り替える。発振器１４は、周波数選択信号ＳＥＬがＨ（ハイ）レベルのときキャリア信号を低い周波数に設定し、周波数選択信号ＳＥＬがＬ（ロー）レベルのときキャリア信号を高い周波数に設定する。発振器１４がキャリア信号の周波数を変化させる方法として、例えば、特開平１１―１５５２８１号公報に開示された方法を用いることができる。ＰＷＭコンパレータ１５は、誤差信号ＥＲＲ及びキャリア信号ＶＲＡＭＰに基づいてＰＷＭ信号ＰＷＭを生成する。
Ｐチャネルトランジスタドライブ回路３１は、ＰＷＭ信号ＰＷＭに基づいてＰチャネルトランジスタ２１を駆動する。より具体的には、Ｐチャネルトランジスタドライブ回路３１は、ＰＷＭ信号ＰＷＭに基づいてＰチャネルトランジスタ２１のゲート電位ＰＧを制御することでＰチャネルトランジスタ２１のオン／オフ動作を実行する。Ｐチャネルトランジスタ２１は、ＰＷＭ信号ＰＷＭがＨレベルのときオフ状態をとり、ＰＷＭ信号ＰＷＭがＬレベルのときオン状態をとる。すなわち、Ｐチャネルトランジスタ２１は、ＰＷＭ信号ＰＷＭが出力されるＰＷＭコンパレータ１５の出力端子がＨレベル及びＬレベルのときそれぞれオフ状態及びオン状態をとる。Ｎチャネルトランジスタドライブ回路３２は、ＰＷＭ信号ＰＷＭとヒステリシスコンパレータ３３が出力する監視信号ＣＯＭＰとに基づいて、Ｎチャネルトランジスタ２２を駆動する。より具体的には、Ｎチャネルトランジスタドライブ回路３２は、ＰＷＭ信号ＰＷＭと監視信号ＣＯＭＰとに基づいて、Ｎチャネルトランジスタ２２のゲート電位ＮＧを制御することでＮチャネルトランジスタ２２のオン／オフ動作を実行する。Ｎチャネルトランジスタ２２は、ＰＷＭ信号ＰＷＭがＨレベルのときオン状態又はオフ状態をとり、ＰＷＭ信号ＰＷＭがＬレベルのときオフ状態をとる。ＰＷＭ信号ＰＷＭがＨレベルのときにＮチャネルトランジスタ２２がオフ状態をとる場合があるのは、Ｎチャネルゲート電位ＮＧがＰＷＭ信号ＰＷＭだけでなく監視信号ＣＯＭＰにも依存するためである。Ｎチャネルトランジスタドライブ回路３２は、更に、ＰＷＭ信号ＰＷＭと監視信号ＣＯＭＰとに基づいて、制御信号ＨＹＳ及び周波数選択信号ＳＥＬを出力する。ヒステリシスコンパレータ３３は、Ｎチャネルトランジスタ２２のソース−ドレイン間の電圧の方向と制御信号ＨＹＳとに基づいて、監視信号ＣＯＭＰを出力する。監視信号ＣＯＭＰは、負荷の動作状態が重負荷状態か軽負荷状態かを監視するための信号である。重負荷状態は、例えば、負荷が動作中の状態である。軽負荷状態は、例えば、負荷が待機中の状態である。制御信号ＨＹＳがＬレベルのとき、監視信号ＣＯＭＰは、Ｎチャネルトランジスタ２２のソース−ドレイン間の電圧の方向と無関係にＬレベルに固定される。制御信号ＨＹＳがＨレベルのとき、監視信号ＣＯＭＰは、Ｎチャネルトランジスタ２２のソース−ドレイン間の電圧の方向に基づいてＨレベル又はＬレベルに設定される。すなわち、制御信号入力端子がＬレベルの場合、ヒステリシスコンパレータ３３の出力端子は、ヒステリシスコンパレータ３３の（＋）入力端子及び（−）入力端子の電位と無関係にＬレベルである。制御信号入力端子がＨレベル且つヒステリシスコンパレータ３３の（＋）入力端子の電位が（−）入力端子の電位より高い場合、ヒステリシスコンパレータ３３の出力端子はＨレベルである。制御信号入力端子がＨレベル且つヒステリシスコンパレータ３３の（＋）入力端子の電位が（−）入力端子の電位より低い場合、ヒステリシスコンパレータ３３の出力端子はＬレベルである。
図２を参照して、Ｎチャネルトランジスタドライブ回路３２を詳細に説明する。Ｎチャネルトランジスタドライブ回路３２は、ＡＮＤ回路４０と、ＤＦＦ（Ｄフリップフロップ）４１と、ＡＮＤ回路４２と、立ち下り遅延反転回路４３と、ＤＦＦ４４と、立ち下り遅延回路４５とを備える。ＡＮＤ回路４０の第１入力端子は、Ｎチャネルトランジスタドライブ回路３２のＣＯＭＰ入力端子に接続されている。ＡＮＤ回路４０の第２入力端子は、立ち下り遅延回路４５の出力端子に接続されている。ＡＮＤ回路４０の出力端子は、ＤＦＦ４１のＣＫ（クロック）入力端子に接続されている。ＤＦＦ４１のＤ入力端子は、電源電位ＶＤＤに接続されている。ＤＦＦ４１のＲＢ（反転リセット）入力端子は、Ｎチャネルトランジスタドライブ回路３２のＰＷＭ入力端子に接続されている。ＤＦＦ４１のＱ出力端子は、ＤＦＦ４４のＤ入力端子に接続されている。ＤＦＦ４１のＱＢ出力端子は、ＡＮＤ回路４２の第１入力端子に接続されている。ＡＮＤ回路４２の第２入力端子は、Ｎチャネルトランジスタドライブ回路３２のＰＷＭ入力端子に接続されている。ＡＮＤ回路４２の出力端子は、立ち下り遅延反転回路４３の入力端子と、Ｎチャネルトランジスタドライブ回路３２のＮＧ出力端子と、立ち下り遅延回路４５の入力端子とに接続されている。立ち下り遅延反転回路４３の出力端子は、ＤＦＦ４４のＣＫ入力端子に接続されている。ＤＦＦ４４のＱ出力端子は、Ｎチャネルトランジスタドライブ回路３２のＳＥＬ出力端子に接続されている。ＤＦＦ４４のＱＢ出力端子は、どこにも接続されていない。立ち下り遅延回路４５の出力端子は、ＡＮＤ回路４０の第２入力端子とＮチャネルトランジスタドライブ回路３２のＨＹＳ出力端子とに接続されている。
ＡＮＤ回路４０は、監視信号ＣＯＭＰと立ち下り遅延回路４５が出力する遅延信号Ｖｄｌｙ２とに基づいて論理積信号Ｖａｎｄ１を出力する。監視信号ＣＯＭＰ及び遅延信号Ｖｄｌｙ２の両方がＨレベルのとき、論理積信号Ｖａｎｄ１はＨレベルである。監視信号ＣＯＭＰ及び遅延信号Ｖｄｌｙ２の両方がＨレベルでないとき、論理積信号Ｖａｎｄ１はＬレベルである。
ＤＦＦ４１は、電源電位ＶＤＤと、論理積信号Ｖａｎｄ１と、ＰＷＭ信号ＰＷＭとに基づいて、Ｑ出力信号Ｖｄｆｆ１ＱとＱＢ出力信号Ｖｄｆｆ１ＱＢとを出力する。ＤＦＦ４１のＤ入力端子が電源電位ＶＤＤによってＨレベルに固定されるため、論理積信号Ｖａｎｄ１がＬレベルからＨレベルに立ち上がるとＱ出力信号Ｖｄｆｆ１Ｑの次のステートはＨレベルである。論理積信号Ｖａｎｄ１がＨレベルからＬレベルに立ち下がるとＱ出力信号Ｖｄｆｆ１Ｑの次のステートは前のステートの保持である。ＰＷＭ信号がＨレベルからＬレベルに立ち下がるとＱ出力信号Ｖｄｆｆ１ＱはＬレベルにリセットされる。ＱＢ出力信号Ｖｄｆｆ１ＱＢは、Ｑ出力信号Ｖｄｆｆ１Ｑの反転信号である。
ＡＮＤ回路４２は、ＱＢ出力信号Ｖｄｆｆ１ＱＢとＰＷＭ信号ＰＷＭとに基づいてＮチャネルゲート電位ＮＧを出力する。Ｎチャネルゲート電位ＮＧは、ＱＢ出力信号Ｖｄｆｆ１ＱＢ及びＰＷＭ信号ＰＷＭの論理積信号である。したがって、ＱＢ出力信号Ｖｄｆｆ１ＱＢ及びＰＷＭ信号ＰＷＭの両方がＨレベルのとき、Ｎチャネルゲート電位ＮＧはＨレベルである。ＱＢ出力信号Ｖｄｆｆ１ＱＢ及びＰＷＭ信号ＰＷＭの両方がＨレベルでないとき、Ｎチャネルゲート電位ＮＧはＬレベルである。Ｎチャネルゲート電位ＮＧがＨレベルのとき、すなわちＡＮＤ回路４２の出力端子がＨレベルのとき、Ｎチャネルトランジスタ２２はオン状態である。Ｎチャネルゲート電位ＮＧがＬレベルのとき、すなわちＡＮＤ回路４２の出力端子がＬレベルのとき、Ｎチャネルトランジスタ２２はオフ状態である。
立ち下り遅延反転回路４３は、Ｎチャネルゲート電位ＮＧに基づいて遅延信号Ｖｄｌｙ１を出力する。Ｎチャネルゲート電位ＮＧがＬレベルからＨレベルに立ち上がると、遅延信号Ｖｄｌｙ１は遅延せずにＨレベルからＬレベルに立ち下がる。Ｎチャネルゲート電位ＮＧがＨレベルからＬレベルに立ち下がると、遅延信号Ｖｄｌｙ１は所定の時間遅延してＬレベルからＨレベルに立ち上がる。
ＤＦＦ４４は、Ｑ出力信号Ｖｄｆｆ１Ｑと遅延信号Ｖｄｌｙ１とに基づいて、周波数選択信号ＳＥＬを出力する。Ｑ出力信号Ｖｄｆｆ１ＱがＬレベルのときに遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がると、周波数選択信号ＳＥＬの次のステートはＬレベルである。Ｑ出力信号Ｖｄｆｆ１ＱがＨレベルのときに遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がると、周波数選択信号ＳＥＬの次のステートはＨレベルである。遅延信号Ｖｄｌｙ１がＨレベルからＬレベルに立ち下がると、周波数選択信号ＳＥＬの次のステートは前のステートの保持である。ＤＦＦ４４の出力端子は、周波数選択信号ＳＥＬと同じレベルをとる。
立ち下り遅延回路４５は、Ｎチャネルゲート電位ＮＧに基づいて遅延信号Ｖｄｌｙ２を出力する。Ｎチャネルゲート電位ＮＧがＬレベルからＨレベルに立ち上がると、遅延信号Ｖｄｌｙ２は遅延せずにＬレベルからＨレベルに立ち上がる。Ｎチャネルゲート電位ＮＧがＨレベルからＬレベルに立ち下がると、遅延信号Ｖｄｌｙ２は所定の時間遅延してＨレベルからＬレベルに立ち下がる。遅延信号Ｖｄｌｙ２は、制御信号ＨＹＳとしてＮチャネルトランジスタドライブ回路３２からヒステリシスコンパレータ３３に出力される。
尚、監視信号ＣＯＭＰがＤＦＦ４１のＣＫ入力端子に直接入力されずに、ＡＮＤ回路４０が監視信号ＣＯＭＰ及び遅延信号Ｖｄｌｙ２に基づいて出力した論理積信号Ｖａｎｄ１がＤＦＦ４１のＣＫ入力端子に入力されるため、監視信号ＣＯＭＰのノイズによりＤＦＦ４１が誤動作することが防がれる。
本実施形態では、降圧型スイッチングレギュレータ１０１が電流連続モードのときに負荷が重負荷状態であると判断し、降圧型スイッチングレギュレータ１０１が電流不連続モードのときに負荷が軽負荷状態であると判断する。
降圧型スイッチングレギュレータ１０１の電流連続モード及び電流不連続モードを説明する。降圧型スイッチングレギュレータ１０１の１周期に、インダクタ２３へのエネルギの供給とインダクタ２３から平滑コンデンサ２４へのエネルギの放出とが行われる。インダクタ２３へのエネルギの供給時には、Ｐチャネルトランジスタ２１がオン状態且つＮチャネルトランジスタ２２がオフ状態である。インダクタ２３から平滑コンデンサ２４へのエネルギの放出時には、Ｐチャネルトランジスタ２１がオフ状態且つＮチャネルトランジスタ２２がオン状態である。電流連続モードでは、スイッチングレギュレータ１０１の１周期中で、常にインダクタ２３を図１の矢印の方向に電流ＩＬが流れる。これは、インダクタ２３に貯えられたエネルギが放出され尽くす前に次の供給が開始されるためである。電流不連続モードでは、Ｐチャネルトランジスタ２１がオフ状態且つＮチャネルトランジスタ２２がオン状態でインダクタ２３からエネルギを放出している期間にインダクタ２３を流れる電流ＩＬの向きが図１の矢印の方向から逆方向に変化する。これは、インダクタ２３に貯えられたエネルギが放出され尽くすためである。図１の矢印の逆方向に流れる電流ＩＬは、平滑コンデンサ２４からインダクタ２３、Ｎチャネルトランジスタ２２のドレイン、Ｎチャネルトランジスタ２２のソースという経路で流れる。この逆方向の電流ＩＬは逆流電流と称される場合がある。
したがって、インダクタ電位Ｌｏｕｔと接地電位との関係は、電流連続モードにおけるインダクタ２３からのエネルギ放出時は常に接地電位がインダクタ電位Ｌｏｕｔより高いが、電流不連続モードにおけるインダクタ２３からのエネルギ放出時、電流ＩＬが逆流電流になると、接地電位がインダクタ電位Ｌｏｕｔより低くなる。接地電位がインダクタ電位Ｌｏｕｔより低くなること、すなわち、Ｎチャネルトランジスタ２２のソース電位がドレイン電位より低くなることを検知するためにヒステリシスコンパレータ３３が設けられている。ヒステリシスコンパレータ３３の（＋）入力及び（−）入力がそれぞれインダクタ電位Ｌｏｕｔ及び接地電位（Ｎチャネルトランジスタ２２のドレイン及びソース）に接続されているため、電流ＩＬが逆流電流になるとヒステリシスコンパレータ３３はＨレベルの監視信号ＣＯＭＰを出力する。
ここで、Ｎチャネルトランジスタドライブ回路３２が監視信号ＣＯＭＰに基づいて周波数選択信号ＳＥＬを出力し、発振器１４はキャリア信号ＶＲＡＭＰの周波数を周波数選択信号ＳＥＬに基づいて切り替える。したがって、発振器１４は、Ｎチャネルトランジスタ２２のソース−ドレイン間電圧の方向に基づいてキャリア信号ＶＲＡＭＰの周波数を切り替える。したがって、本実施形態における負荷の動作状態を監視する方法が直接的であり、負荷の動作状態の判定が製造ばらつきや使用条件による影響を受けにくい。そのため、負荷の状態が軽負荷の場合におけるスイッチングレギュレータの効率を安定して向上させることができる。
以下、降圧型スイッチングレギュレータ１０１の制御方法を説明する。
図３を参照して、降圧型スイッチングレギュレータ１０１の動作状態が電流連続モードから電流不連続モードに変化したときの制御方法を説明する。
時間Ｔ１１の前において、降圧型スイッチングレギュレータ１０１の動作状態は電流連続モードである。周波数選択信号ＳＥＬはＬレベルである。したがって、キャリア信号ＶＲＡＭＰの周波数は高い。キャリア信号ＶＲＡＭＰの電位は、誤差信号ＥＲＲの電位より高い。ＰＷＭ信号ＰＷＭはＨレベルである。Ｐチャネルゲート電位ＰＧはＨレベルであり、Ｐチャネルトランジスタ２１はオフ状態である。Ｎチャネルゲート電位ＮＧはＨレベルであり、Ｎチャネルトランジスタ２２はオン状態である。電流ＩＬの向きは正方向である。インダクタ電位Ｌｏｕｔは、接地電位より低い。監視信号ＣＯＭＰはＬレベルである。論理積信号Ｖａｎｄ１はＬレベルである。Ｑ出力信号Ｖｄｆｆ１ＱはＬレベルである。ＱＢ出力信号Ｖｄｆｆ１ＱＢはＨレベルである。遅延信号Ｖｄｌｙ１はＬレベルである。遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳはＨレベルである。
時間Ｔ１１において、ヒステリシスコンパレータ３３は、インダクタ電位Ｌｏｕｔ（Ｎチャネルトランジスタ２２のドレインの電位）が接地電位（Ｎチャネルトランジスタ２２のソースの電位）より高くなったことを検出し、すなわち、電流ＩＬの逆流電流を検出し、監視信号ＣＯＭＰをＬレベルからＨレベルに変化させる。論理積信号Ｖａｎｄ１もＬレベルからＨレベルに立ち上がるため、Ｑ出力信号Ｖｄｆｆ１ＱがＬレベルからＨレベルに変化し、ＱＢ出力信号Ｖｄｆｆ１ＱＢがＨレベルからＬレベルに変化する。したがって、ＰＷＭ信号ＰＷＭとＱＢ出力信号Ｖｄｆｆ１ＱＢの論理積であるＮチャネルゲート電位ＮＧがＨレベルからＬレベルに変化する。これによりＮチャネルトランジスタ２２がオフ状態になり、電流ＩＬの逆流電流が遮断される。この逆流電流の遮断により降圧型スイッチングレギュレータ１０１の効率低下が防がれる。この後、インダクタ電位Ｌｏｕｔは共振による振動を開始する。
時間Ｔ１１から所定時間後の時間Ｔ１２において、遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳがＨレベルからＬレベルに立ち下がる。すなわち、Ｎチャネルゲート電位ＮＧの立ち下りから所定時間遅延して、遅延信号Ｖｄｌｙ１が立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳが立ち下がる。Ｑ出力信号Ｖｄｆｆ１ＱがＨレベルのときに遅延信号Ｖｄｌｙ１が立ち上がるため、周波数選択信号ＳＥＬは、ＬレベルからＨレベルに変化する。したがって、キャリア信号ＶＲＡＭＰの周波数が低くなる。制御信号ＨＹＳがＬレベルになるため、監視信号ＣＯＭＰはＨレベルからＬレベルに変化する。監視信号ＣＯＭＰと遅延信号Ｖｄｌｙ２の論理積である論理積信号Ｖａｎｄ１もＨレベルからＬレベルに変化する。このとき、ＤＦＦ４１はＱ出力信号Ｖｄｆｆ１Ｑ及びＱＢ出力信号Ｖｄｆｆ１ＱＢをそれぞれ前のステートであるＨレベル及びＬレベルに保持する。
時間Ｔ１３において、キャリア信号ＶＲＡＭＰが誤差信号ＥＲＲより高い電位から低い電位に変化し、ＰＷＭ信号ＰＷＭはＨレベルからＬレベルに変化する。すると、Ｐチャネルゲート電位ＰＧがＨレベルからＬレベルに変化するため、Ｐチャネルトランジスタ２１がオン状態に変化する。そのため、インダクタ２３に正方向の電流ＩＬが流れ、インダクタ電位Ｌｏｕｔは接地電位より高くなる。しかし、制御信号ＨＹＳがＬレベルであるため、監視信号ＣＯＭＰはＬレベルに保持される。監視信号ＣＯＭＰがＬレベルに保持されるため、論理積信号Ｖａｎｄ１もＬレベルに保持される。また、ＰＷＭ信号ＰＷＭがＨレベルからＬレベルに変化するためにＤＦＦ４１がリセットされ、Ｑ出力信号Ｖｄｆｆ１ＱがＨレベルからＬレベルに変化し、ＱＢ出力信号Ｖｄｆｆ１ＱＢがＬレベルからＨレベルに変化する。ＰＷＭ信号ＰＷＭとＱＢ出力信号Ｖｄｆｆ１ＱＢの論理積であるＮチャネルゲート電位ＮＧはＬレベルに保持され、Ｎチャネルトランジスタ２２はオフ状態に保持される。Ｎチャネルゲート電位ＮＧはＬレベルに保持されるので、遅延信号Ｖｄｌｙ１がＨレベルに保持され、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳがＬレベルに保持される。
時間Ｔ１４において、キャリア信号ＶＲＡＭＰが誤差信号ＥＲＲより低い電位から高い電位に変化し、ＰＷＭ信号ＰＷＭはＬレベルからＨレベルに変化する。すると、Ｐチャネルゲート電位ＰＧがＬレベルからＨレベルに変化するため、Ｐチャネルトランジスタ２１がオフ状態に変化する。ＰＷＭ信号ＰＷＭはＬレベルからＨレベルに変化するため、ＰＷＭ信号ＰＷＭとＱＢ出力信号Ｖｄｆｆ１ＱＢの論理積であるＮチャネルゲート電位ＮＧは、ＬレベルからＨレベルに変化する。すると、Ｎチャネルトランジスタ２２がオン状態に変化する。Ｐチャネルトランジスタ２１がオフ状態に変化し、Ｎチャネルトランジスタ２２がオン状態に変化するため、インダクタ２３を正方向に流れる電流ＩＬの大きさが減少に転じ、インダクタ電位Ｌｏｕｔは接地電位より低くなる。Ｎチャネルゲート電位ＮＧがＬレベルからＨレベルに立ち上がるため、遅延信号Ｖｄｌｙ１は遅延しないでＨレベルからＬレベルに立ち下がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳは遅延しないでＬレベルからＨレベルに立ち上がる。遅延信号Ｖｄｌｙ１がＨレベルからＬレベルに立ち下がるため、周波数選択信号ＳＥＬは前のステートであるＨレベルに保持される。
時間Ｔ１５において、ヒステリシスコンパレータ３３は、インダクタ電位Ｌｏｕｔが接地電位より高くなったことを検出し、すなわち、電流ＩＬの逆流電流を検出し、監視信号ＣＯＭＰをＬレベルからＨレベルに変化させる。論理積信号Ｖａｎｄ１もＬレベルからＨレベルに立ち上がるため、Ｑ出力信号Ｖｄｆｆ１ＱがＬレベルからＨレベルに変化し、ＱＢ出力信号Ｖｄｆｆ１ＱＢがＨレベルからＬレベルに変化する。したがって、ＰＷＭ信号ＰＷＭとＱＢ出力信号Ｖｄｆｆ１ＱＢの論理積であるＮチャネルゲート電位ＮＧがＨレベルからＬレベルに変化する。これによりＮチャネルトランジスタ２２がオフ状態になり、電流ＩＬの逆流電流が遮断される。この逆流電流の遮断により降圧型スイッチングレギュレータ１０１の効率低下が防がれる。この後、インダクタ電位Ｌｏｕｔは共振により減衰しながら振動する。
時間Ｔ１５から所定時間後の時間Ｔ１６において、遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳがＨレベルからＬレベルに立ち下がる。すなわち、Ｎチャネルゲート電位ＮＧの立ち下りから所定時間遅延して、遅延信号Ｖｄｌｙ１が立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳが立ち下がる。Ｑ出力信号Ｖｄｆｆ１ＱがＨレベルのときに遅延信号Ｖｄｌｙ１が立ち上がるので、周波数選択信号ＳＥＬはＨレベルで保持される。制御信号ＨＹＳがＬレベルになるため、監視信号ＣＯＭＰはＨレベルからＬレベルに変化する。監視信号ＣＯＭＰと遅延信号Ｖｄｌｙ２の論理積である論理積信号Ｖａｎｄ１もＨレベルからＬレベルに変化する。このとき、ＤＦＦ４１はＱ出力信号Ｖｄｆｆ１Ｑ及びＱＢ出力信号Ｖｄｆｆ１ＱＢをそれぞれ前のステートであるＨレベル及びＬレベルに保持する。
時間Ｔ１７における動作は、時間Ｔ１３における動作と同様である。
上述したように、周波数選択信号ＳＥＬは、電流ＩＬの逆流電流が一度検出されるとＨレベルに固定される。周波数選択信号ＳＥＬがＬレベルに戻るのは、ＰＷＭ信号ＰＷＭがＨレベルの期間において、電流ＩＬの逆流電流が検出されないとき、すなわち、インダクタ電位Ｌｏｕｔが接地電位より高くならないときである。言い換えると、周波数選択信号ＳＥＬは、電流不連続モードのときはＨレベルであり、電流連続モードのときはＬレベルである。したがって、電流不連続モードのときは、キャリア信号ＶＲＡＭＰは低い周波数に固定される。
図４を参照して、降圧型スイッチングレギュレータ１０１の動作状態が電流不連続モードから電流連続モードに変化したときの制御方法を説明する。
時間Ｔ２１の前において、降圧型スイッチングレギュレータ１０１の動作状態は電流不連続モードである。周波数選択信号ＳＥＬはＨレベルである。したがって、キャリア信号ＶＲＡＭＰの周波数は低い。キャリア信号ＶＲＡＭＰの電位は、誤差信号ＥＲＲの電位より高い。ＰＷＭ信号ＰＷＭはＨレベルである。Ｐチャネルゲート電位ＰＧはＨレベルであり、Ｐチャネルトランジスタ２１はオフ状態である。Ｎチャネルゲート電位ＮＧはＨレベルであり、Ｎチャネルトランジスタ２２はオン状態である。電流ＩＬの向きは正方向である。インダクタ電位Ｌｏｕｔは、接地電位より低い。監視信号ＣＯＭＰはＬレベルである。論理積信号Ｖａｎｄ１はＬレベルである。Ｑ出力信号Ｖｄｆｆ１ＱはＬレベルである。ＱＢ出力信号Ｖｄｆｆ１ＱＢはＨレベルである。遅延信号Ｖｄｌｙ１はＬレベルである。遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳはＨレベルである。
ＰＷＭ信号ＰＷＭがＨレベルに保持される時間Ｔ２１より前の期間において、インダクタ電流ＩＬが一度も逆流電流にならず、インダクタ電位Ｌｏｕｔが一度も接地電位より高くならなかったため、監視信号ＣＯＭＰはＬレベルに保持される。
時間Ｔ２１において、キャリア信号ＶＲＡＭＰが誤差信号ＥＲＲより高い電位から低い電位に変化し、ＰＷＭ信号ＰＷＭがＨレベルからＬレベルに変化する。これは、時間Ｔ１４と時間Ｔ１７との間にインダクタ電位Ｌｏｕｔが接地電位より高くならず、電流ＩＬの逆流電流が発生しなかった場合に相当する。ＰＷＭ信号ＰＷＭがＨレベルからＬレベルに変化すると、ＤＦＦ４１にリセットがかかり、Ｑ出力信号Ｖｄｆｆ１ＱはＬレベルに保持され、ＱＢ出力信号Ｖｄｆｆ１ＱＢはＨレベルに保持される。ＰＷＭ信号ＰＷＭとＱＢ出力信号Ｖｄｆｆ１ＱＢの論理積であるＮチャネルゲート電位ＮＧはＨレベルからＬレベルに変化する。ＰＷＭ信号ＰＷＭがＨレベルからＬレベルに変化すると、Ｐチャネルゲート電位ＰＧはＨレベルからＬレベルに変化する。Ｐチャネルトランジスタ２１がオン状態になり、Ｎチャネルトランジスタ２２がオフ状態になるため、インダクタ２３を正方向に流れる電流ＩＬが増加に転じ、インダクタ電位Ｌｏｕｔは接地電位より高くなる。ここで、制御信号ＨＹＳ及び遅延信号Ｖｄｌｙ２がＨレベルであるため、監視信号ＣＯＭＰ及び論理積信号Ｖａｎｄ１はＬレベルからＨレベルに変化する。
時間Ｔ２１から所定時間後の時間Ｔ２２において、遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳがＨレベルからＬレベルに立ち下がる。すなわち、Ｎチャネルゲート電位ＮＧの立ち下りから所定時間遅延して、遅延信号Ｖｄｌｙ１が立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳが立ち下がる。Ｑ出力信号Ｖｄｆｆ１ＱがＬレベルのときに遅延信号Ｖｄｌｙ１が立ち上がるため、周波数選択信号ＳＥＬはＨレベルからＬレベルに変化する。したがって、キャリア信号ＶＲＡＭＰの周波数が高くなる。電流連続モードのとき、キャリア信号ＶＲＡＭＰの周波数は高い値に固定される。制御信号ＨＹＳ及び遅延信号Ｖｄｌｙ２がＬレベルになるため、監視信号ＣＯＭＰ及び論理積信号Ｖａｎｄ１はＨレベルからＬレベルに変化する。このとき、ＤＦＦ４１は、Ｑ出力信号Ｖｄｆｆ１ＱをＬレベルに保持し、ＱＢ出力信号をＨレベルに保持する。
時間Ｔ２３において、キャリア信号ＶＲＡＭＰが誤差信号ＥＲＲより低い電位から高い電位に変化し、ＰＷＭ信号がＬレベルからＨレベルに変化する。すると、Ｐチャネルゲート電位ＰＧがＬレベルからＨレベルに変化するため、Ｐチャネルトランジスタがオフ状態に変化する。ＰＷＭ信号ＰＷＭはＬレベルからＨレベルに変化するため、ＰＷＭ信号ＰＷＭとＱＢ出力信号Ｖｄｆｆ１ＱＢの論理積であるＮチャネルゲート電位ＮＧは、ＬレベルからＨレベルに変化する。すると、Ｎチャネルトランジスタ２２がオン状態に変化する。Ｐチャネルトランジスタ２１がオフ状態に変化し、Ｎチャネルトランジスタ２２がオン状態に変化するため、インダクタ２３を正方向に流れる電流ＩＬの大きさが減少に転じ、インダクタ電位Ｌｏｕｔは接地電位より低くなる。Ｎチャネルゲート電位ＮＧがＬレベルからＨレベルに立ち上がるため、遅延信号Ｖｄｌｙ１は遅延しないでＨレベルからＬレベルに立ち下がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳは遅延しないでＬレベルからＨレベルに立ち上がる。遅延信号Ｖｄｌｙ１がＨレベルからＬレベルに立ち下がるため、周波数選択信号ＳＥＬは前のステートであるＬレベルに保持される。
時間Ｔ２４において、キャリア信号ＶＲＡＭＰが誤差信号ＥＲＲより高い電位から低い電位に変化し、ＰＷＭ信号ＰＷＭがＨレベルからＬレベルに変化する。ＰＷＭ信号ＰＷＭがＨレベルからＬレベルに変化すると、ＤＦＦ４１にリセットがかかり、Ｑ出力信号Ｖｄｆｆ１Ｑ信号はＬレベルに保持され、ＱＢ出力信号Ｖｄｆｆ１ＱＢはＨレベルに保持される。ＰＷＭ信号ＰＷＭとＱＢ出力信号Ｖｄｆｆ１ＱＢの論理積であるＮチャネルゲート電位ＮＧはＨレベルからＬレベルに変化する。ＰＷＭ信号ＰＷＭがＨレベルからＬレベルに変化すると、Ｐチャネルゲート電位ＰＧはＨレベルからＬレベルに変化する。Ｐチャネルトランジスタ２１がオン状態になり、Ｎチャネルトランジスタ２２がオフ状態になるため、インダクタ２３を正方向に流れる電流ＩＬが増加に転じ、インダクタ電位Ｌｏｕｔは接地電位より高くなる。ここで、制御信号ＨＹＳ及び遅延信号Ｖｄｌｙ２がＨレベルであるため、監視信号ＣＯＭＰ及び論理積信号Ｖａｎｄ１はＬレベルからＨレベルに変化する。
時間Ｔ２４から所定時間後の時間Ｔ２５において、遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳがＨレベルからＬレベルに立ち下がる。すなわち、Ｎチャネルゲート電位ＮＧの立ち下りから所定時間遅延して、遅延信号Ｖｄｌｙ１が立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳが立ち下がる。Ｑ出力信号Ｖｄｆｆ１ＱがＬレベルのときに遅延信号Ｖｄｌｙ１が立ち上がるため、周波数選択信号ＳＥＬはＬレベルに保持される。したがって、電流連続モードが保持される。制御信号ＨＹＳ及び遅延信号Ｖｄｌｙ２がＬレベルになるため、監視信号ＣＯＭＰ及び論理積信号Ｖａｎｄ１はＨレベルからＬレベルに変化する。このとき、ＤＦＦ４１は、Ｑ出力信号Ｖｄｆｆ１ＱをＬレベルに保持し、ＱＢ出力信号をＨレベルに保持する。
時間Ｔ２６における動作は、時間Ｔ２３における動作と同様である。
本実施形態では、スイッチングレギュレータ制御回路６１は、発振器１４と、ＰＷＭコンパレータ１５と、トランジスタドライブ回路３０とを備える。発振器１４はキャリア信号ＶＲＡＭＰを生成する。ＰＷＭコンパレータ１５は、キャリア信号ＶＲＡＭＰに基づいてＰＷＭ信号ＰＷＭを生成する。トランジスタドライブ回路３０は、ＰＷＭ信号ＰＷＭに基づいてスイッチングトランジスタ２１及び同期整流トランジスタ２２を駆動する。発振器１４は、インダクタ２３を流れる電流ＩＬの向きと対応する同期整流トランジスタ２２のソースードレイン間の電圧の方向に基づいて、キャリア信号ＶＲＡＭＰの周波数を切り替えている。そのため、負荷の動作状態を監視する方法が直接的であり、軽負荷と重負荷とを分ける閾値が製造ばらつきや使用条件により変化しない。したがって、負荷の状態が軽負荷の場合における降圧型スイッチングレギュレータ１０１の効率を安定して向上させることができる。
更に、インダクタ２３を流れる電流ＩＬの向きと対応する同期整流トランジスタ２２のソースードレイン間の電圧の方向をヒステリシスコンパレータ３３により監視しているため、インダクタ２３に逆流電流が流れると即座にキャリア信号ＶＲＡＭＰの周波数を切り替えることができる。
また、スイッチングトランジスタ２１がオフ状態且つ同期整流トランジスタ２２がオン状態の期間に同期整流トランジスタ２２のソース−ドレイン間電圧の方向が同期整流トランジスタ２２に逆流電流が流れる方向になると、発振器１４はキャリア信号ＶＲＡＭＰの周波数を高周波から低周波に切り替える。スイッチングトランジスタ２１がオフ状態且つ同期整流トランジスタ２２がオン状態の期間に同期整流トランジスタ２２のソース−ドレイン間電圧の方向が同期整流トランジスタ２２に逆流電流が流れる方向に一度もならないと、発振器１４はキャリア信号ＶＲＡＭＰの周波数を低周波から高周波に切り替える。スイッチングの１周期ごとに同期整流トランジスタ２２のソースードレイン間の電圧の方向を監視してキャリア信号ＶＲＡＭＰの周波数を固定しているため、スイッチング周期ごとに適切なキャリア周波数を設定することができる。
また、スイッチングトランジスタ２１がオフ状態且つ同期整流トランジスタ２２がオン状態の期間に同期整流トランジスタ２２のソース−ドレイン間電圧の方向が同期整流トランジスタ２２に逆流電流が流れる方向になると、トランジスタドライブ回路３０は同期整流トランジスタ２２をオフ状態にする。したがって、電流ＩＬの逆流電流が遮断されて降圧型スイッチングレギュレータ１０１の効率低下が防がれる。
（第２の実施形態） 図５を参照して、第２の実施形態に係る降圧型スイッチングレギュレータ１０２を説明する。降圧型スイッチングレギュレータ１０２は、複数の負荷に電力を供給することが可能なマルチ出力の電源システムである。ここでは、降圧型スイッチングレギュレータ１０２が３つの電圧変換回路５１乃至５３を備える場合を説明するが、降圧型スイッチングレギュレータ１０２が備える電圧変換回路の数は２でも４以上でもよい。
降圧型スイッチングレギュレータ１０２は、電圧変換回路５１乃至５３と、基準電圧回路１０と、発振器１４と、ＡＮＤ回路５４とを備える。電圧変換回路５１は、相対的に高い入力電圧（電源電位ＶＤＤ−接地電位）から相対的に低い第１出力電圧（出力電位Ｖｏｕｔ１−接地電位）を生成して第１負荷（不図示）に供給する。電圧変換回路５２は、相対的に高い入力電圧（電源電位ＶＤＤ−接地電位）から相対的に低い第２出力電圧（出力電位Ｖｏｕｔ２−接地電位）を生成して第２負荷（不図示）に供給する。電圧変換回路５３は、相対的に高い入力電圧（電源電位ＶＤＤ−接地電位）から相対的に低い第３出力電圧（出力電位Ｖｏｕｔ３−接地電位）を生成して第３負荷（不図示）に供給する。
電圧変換回路５１は、電圧検出抵抗１１１及び１２１と、Ｐチャネルトランジスタ２１１と、Ｎチャネルトランジスタ２２１と、インダクタ２３１と、平滑コンデンサ２４１と、エラーアンプ１３１と、ＰＷＭコンパレータ１５１と、トランジスタドライブ回路３０１とを備える。トランジスタドライブ回路３０１は、Ｐチャネルトランジスタドライブ回路３１１と、Ｎチャネルトランジスタドライブ回路３２１と、ヒステリシスコンパレータ３３１とを備える。Ｐチャネルトランジスタドライブ回路３１１及びＮチャネルトランジスタドライブ回路３２１は、それぞれＰチャネルトランジスタドライブ回路３１及びＮチャネルトランジスタドライブ回路３２と同様に構成されている。電圧検出抵抗１１１の接続関係は、電圧検出抵抗１１の接続関係と同様である。電圧検出抵抗１２１の接続関係は、電圧検出抵抗１２の接続関係と同様である。Ｐチャネルトランジスタ２１１の接続関係は、Ｐチャネルトランジスタ２１の接続関係と同様である。Ｎチャネルトランジスタ２２１の接続関係は、Ｎチャネルトランジスタ２２の接続関係と同様である。インダクタ２３１の接続関係は、インダクタ２３の接続関係と同様である。平滑コンデンサ２４１の接続関係は、平滑コンデンサ２４の接続関係と同様である。エラーアンプ１３１の接続関係は、エラーアンプ１３の接続関係と同様である。ＰＷＭコンパレータ１５１の接続関係は、ＰＷＭコンパレータ１５の接続関係と同様である。Ｐチャネルトランジスタドライブ回路３１１の接続関係は、Ｐチャネルトランジスタドライブ回路３１の接続関係と同様である。Ｎチャネルトランジスタドライブ回路３２１の接続関係は、Ｎチャネルトランジスタドライブ回路３２の接続関係と同様である。ヒステリシスコンパレータ３３１の接続関係は、ヒステリシスコンパレータ３３の接続関係と同様である。
ＰＷＭコンパレータ１５１の（＋）入力端子は、発振器１４の出力端子に接続されている。Ｎチャネルトランジスタドライブ回路３２１のＳＥＬ出力端子はどこにも接続されていない。Ｐチャネルトランジスタ２１１のソースは、電源電位ＶＤＤに接続されている。Ｎチャネルトランジスタ２２１のソースは、接地電位に接続されている。インダクタ２３１の一の端子は、Ｐチャネルトランジスタ２１１のドレイン及びＮチャネルトランジスタ２２１のドレインに接続されている。インダクタ２３１の一の端子の電位をインダクタ電位Ｌｏｕｔ１と称する。インダクタ２３１の他の端子は、第１負荷に接続され、平滑コンデンサ２４１を介して接地電位に接続され、直列に配置された電圧検出抵抗１１１及び１２１を介して接地電位に接続されている。インダクタ２３１の他の端子の電位は、出力電位Ｖｏｕｔ１に等しい。電流ＩＬ１はインダクタ２３１を流れる電流を示している。インダクタ２３１の一の端子から他の端子に電流ＩＬ１が流れるとき、すなわち、図中の矢印の方向に電流ＩＬ１が流れるとき、電流ＩＬ１の方向は正（＋）である。
エラーアンプ１３１は、基準電圧回路１０が出力する基準電位と電圧検出抵抗１１１及び１２１の間のノードの電位とに基づいて誤差信号ＥＲＲ１を出力する。ＰＷＭコンパレータ１５１は、誤差信号ＥＲＲ１及び発振器１４が出力するキャリア信号ＶＲＡＭＰに基づいてＰＷＭ信号ＰＷＭ１を生成する。Ｐチャネルトランジスタドライブ回路３１１は、ＰＷＭ信号ＰＷＭ１に基づいてＰチャネルトランジスタ２１１を駆動する。より具体的には、Ｐチャネルトランジスタドライブ回路３１１は、ＰＷＭ信号ＰＷＭ１に基づいてＰチャネルトランジスタ２１１のゲート電位ＰＧ１を制御することでＰチャネルトランジスタ２１１のオン／オフ動作を実行する。Ｎチャネルトランジスタドライブ回路３２１は、ＰＷＭ信号ＰＷＭ１とヒステリシスコンパレータ３３１が出力する監視信号ＣＯＭＰ１とに基づいて、Ｎチャネルトランジスタ２２１を駆動する。より具体的には、Ｎチャネルトランジスタドライブ回路３２１は、ＰＷＭ信号ＰＷＭ１と監視信号ＣＯＭＰ１とに基づいて、Ｎチャネルトランジスタ２２１のゲート電位ＮＧ１を制御することでＮチャネルトランジスタ２２１のオン／オフ動作を実行する。Ｎチャネルトランジスタドライブ回路３２１は、更に、ＰＷＭ信号ＰＷＭ１と監視信号ＣＯＭＰ１とに基づいて、制御信号ＨＹＳ１及び周波数選択信号ＳＥＬ１を出力する。ただし、Ｎチャネルトランジスタドライブ回路３２１のＳＥＬ出力端子がどこにも接続されていないため、周波数選択信号ＳＥＬ１は利用されない。ヒステリシスコンパレータ３３１は、Ｎチャネルトランジスタ２２１のソース−ドレイン間の電圧の方向と制御信号ＨＹＳ１とに基づいて、監視信号ＣＯＭＰ１を出力する。監視信号ＣＯＭＰ１は、第１負荷の動作状態が重負荷状態か軽負荷状態かを監視するための信号である。制御信号ＨＹＳ１がＬレベルのとき、監視信号ＣＯＭＰ１は、Ｎチャネルトランジスタ２２１のソース−ドレイン間の電圧の方向と無関係にＬレベルに固定される。制御信号ＨＹＳ１がＨレベルのとき、監視信号ＣＯＭＰ１は、Ｎチャネルトランジスタ２２１のソース−ドレイン間の電圧の方向に基づいてＨレベル又はＬレベルに設定される。
電圧変換回路５２は、電圧検出抵抗１１２及び１２２と、Ｐチャネルトランジスタ２１２と、Ｎチャネルトランジスタ２２２と、インダクタ２３２と、平滑コンデンサ２４２と、エラーアンプ１３２と、ＰＷＭコンパレータ１５２と、トランジスタドライブ回路３０２とを備える。トランジスタドライブ回路３０２は、Ｐチャネルトランジスタドライブ回路３１２と、Ｎチャネルトランジスタドライブ回路３２２と、ヒステリシスコンパレータ３３２とを備える。電圧変換回路５２は、電圧変換回路５１と同様に構成されている。
ＰＷＭコンパレータ１５２の（＋）入力端子は、発振器１４の出力端子に接続されている。Ｎチャネルトランジスタドライブ回路３２２のＳＥＬ出力端子は、ＡＮＤ回路５４の第１入力端子に接続されている。Ｐチャネルトランジスタ２１２のソースは、電源電位ＶＤＤに接続されている。Ｎチャネルトランジスタ２２２のソースは、接地電位に接続されている。インダクタ２３２の一の端子は、Ｐチャネルトランジスタ２１２のドレイン及びＮチャネルトランジスタ２２２のドレインに接続されている。インダクタ２３２の一の端子の電位をインダクタ電位Ｌｏｕｔ２称する。インダクタ２３２の他の端子は、第２負荷に接続され、平滑コンデンサ２４２を介して接地電位に接続され、直列に配置された電圧検出抵抗１１２及び１２２を介して接地電位に接続されている。インダクタ２３２の他の端子の電位は、出力電位Ｖｏｕｔ２に等しい。電流ＩＬ２はインダクタ２３２を流れる電流を示している。インダクタ２３２の一の端子から他の端子に電流ＩＬ２が流れるとき、すなわち、図中の矢印の方向に電流ＩＬ２が流れるとき、電流ＩＬ２の方向は正（＋）である。
エラーアンプ１３２は、基準電圧回路１０が出力する基準電位と電圧検出抵抗１１２及び１２２の間のノードの電位とに基づいて誤差信号ＥＲＲ２を出力する。ＰＷＭコンパレータ１５２は、誤差信号ＥＲＲ２及び発振器１４が出力するキャリア信号ＶＲＡＭＰに基づいてＰＷＭ信号ＰＷＭ２を生成する。Ｐチャネルトランジスタドライブ回路３１２は、ＰＷＭ信号ＰＷＭ２に基づいてＰチャネルトランジスタ２１２を駆動する。より具体的には、Ｐチャネルトランジスタドライブ回路３１２は、ＰＷＭ信号ＰＷＭ２に基づいてＰチャネルトランジスタ２１２のゲート電位ＰＧ２を制御することでＰチャネルトランジスタ２１２のオン／オフ動作を実行する。Ｎチャネルトランジスタドライブ回路３２２は、ＰＷＭ信号ＰＷＭ２とヒステリシスコンパレータ３３２が出力する監視信号ＣＯＭＰ２とに基づいて、Ｎチャネルトランジスタ２２２を駆動する。より具体的には、Ｎチャネルトランジスタドライブ回路３２２は、ＰＷＭ信号ＰＷＭ２と監視信号ＣＯＭＰ２とに基づいて、Ｎチャネルトランジスタ２２２のゲート電位ＮＧ２を制御することでＮチャネルトランジスタ２２２のオン／オフ動作を実行する。Ｎチャネルトランジスタドライブ回路３２２は、更に、ＰＷＭ信号ＰＷＭ２と監視信号ＣＯＭＰ２とに基づいて、制御信号ＨＹＳ２及び周波数選択信号ＳＥＬ２を出力する。ヒステリシスコンパレータ３３２は、Ｎチャネルトランジスタ２２２のソース−ドレイン間の電圧の方向と制御信号ＨＹＳ２とに基づいて、監視信号ＣＯＭＰ２を出力する。監視信号ＣＯＭＰ２は、第２負荷の動作状態が重負荷状態か軽負荷状態かを監視するための信号である。制御信号ＨＹＳ２がＬレベルのとき、監視信号ＣＯＭＰ２は、Ｎチャネルトランジスタ２２２のソース−ドレイン間の電圧の方向と無関係にＬレベルに固定される。制御信号ＨＹＳ２がＨレベルのとき、監視信号ＣＯＭＰ２は、Ｎチャネルトランジスタ２２２のソース−ドレイン間の電圧の方向に基づいてＨレベル又はＬレベルに設定される。
電圧変換回路５３は、電圧検出抵抗１１３及び１２３と、Ｐチャネルトランジスタ２１３と、Ｎチャネルトランジスタ２２３と、インダクタ２３３と、平滑コンデンサ２４３と、エラーアンプ１３３と、ＰＷＭコンパレータ１５３と、トランジスタドライブ回路３０３とを備える。トランジスタドライブ回路３０３は、Ｐチャネルトランジスタドライブ回路３１３と、Ｎチャネルトランジスタドライブ回路３２３と、ヒステリシスコンパレータ３３３とを備える。電圧変換回路５３は、電圧変換回路５１と同様に構成されている。
ＰＷＭコンパレータ１５３の（＋）入力端子は、発振器１４の出力端子に接続されている。Ｎチャネルトランジスタドライブ回路３２３のＳＥＬ出力端子は、ＡＮＤ回路５４の第２入力端子に接続されている。Ｐチャネルトランジスタ２１３のソースは、電源電位ＶＤＤに接続されている。Ｎチャネルトランジスタ２２３のソースは、接地電位に接続されている。インダクタ２３３の一の端子は、Ｐチャネルトランジスタ２１３のドレイン及びＮチャネルトランジスタ２２３のドレインに接続されている。インダクタ２３３の一の端子の電位をインダクタ電位Ｌｏｕｔ３称する。インダクタ２３３の他の端子は、第３負荷に接続され、平滑コンデンサ２４３を介して接地電位に接続され、直列に配置された電圧検出抵抗１１３及び１２３を介して接地電位に接続されている。インダクタ２３３の他の端子の電位は、出力電位Ｖｏｕｔ３に等しい。電流ＩＬ３はインダクタ２３３を流れる電流を示している。インダクタ２３３の一の端子から他の端子に電流ＩＬ３が流れるとき、すなわち、図中の矢印の方向に電流ＩＬ３が流れるとき、電流ＩＬ３の方向は正（＋）である。
エラーアンプ１３３は、基準電圧回路１０が出力する基準電位と電圧検出抵抗１１３及び１２３の間のノードの電位とに基づいて誤差信号ＥＲＲ３を出力する。ＰＷＭコンパレータ１５３は、誤差信号ＥＲＲ３及び発振器１４が出力するキャリア信号ＶＲＡＭＰに基づいてＰＷＭ信号ＰＷＭ３を生成する。Ｐチャネルトランジスタドライブ回路３１３は、ＰＷＭ信号ＰＷＭ３に基づいてＰチャネルトランジスタ２１３を駆動する。より具体的には、Ｐチャネルトランジスタドライブ回路３１３は、ＰＷＭ信号ＰＷＭ３に基づいてＰチャネルトランジスタ２１３のゲート電位ＰＧ３を制御することでＰチャネルトランジスタ２１３のオン／オフ動作を実行する。Ｎチャネルトランジスタドライブ回路３２３は、ＰＷＭ信号ＰＷＭ３とヒステリシスコンパレータ３３３が出力する監視信号ＣＯＭＰ３とに基づいて、Ｎチャネルトランジスタ２２３を駆動する。より具体的には、Ｎチャネルトランジスタドライブ回路３２３は、ＰＷＭ信号ＰＷＭ３と監視信号ＣＯＭＰ３とに基づいて、Ｎチャネルトランジスタ２２３のゲート電位ＮＧ３を制御することでＮチャネルトランジスタ２２３のオン／オフ動作を実行する。Ｎチャネルトランジスタドライブ回路３２３は、更に、ＰＷＭ信号ＰＷＭ３と監視信号ＣＯＭＰ３とに基づいて、制御信号ＨＹＳ３及び周波数選択信号ＳＥＬ３を出力する。ヒステリシスコンパレータ３３３は、Ｎチャネルトランジスタ２２３のソース−ドレイン間の電圧の方向と制御信号ＨＹＳ３とに基づいて、監視信号ＣＯＭＰ３を出力する。監視信号ＣＯＭＰ３は、第３負荷の動作状態が重負荷状態か軽負荷状態かを監視するための信号である。制御信号ＨＹＳ３がＬレベルのとき、監視信号ＣＯＭＰ３は、Ｎチャネルトランジスタ２２３のソース−ドレイン間の電圧の方向と無関係にＬレベルに固定される。制御信号ＨＹＳ３がＨレベルのとき、監視信号ＣＯＭＰ３は、Ｎチャネルトランジスタ２２３のソース−ドレイン間の電圧の方向に基づいてＨレベル又はＬレベルに設定される。
ＡＮＤ回路５４は、周波数選択信号ＳＥＬ２及びＳＥＬ３に基づいて、周波数選択信号ＳＥＬ０を出力する。周波数選択信号ＳＥＬ２及びＳＥＬ３の両方がＨレベルのとき、周波数選択信号ＳＥＬ０はＨレベルである。周波数選択信号ＳＥＬ２及びＳＥＬ３の両方がＨレベルでないとき、周波数選択信号０はＬレベルである。発振器１４は、周波数選択信号ＳＥＬ０に基づいて、キャリア信号ＶＲＡＭＰを生成する。発振器１４は、周波数選択信号ＳＥＬ０がＨレベルのときキャリア信号ＶＲＡＭＰを低い周波数に設定し、周波数選択信号ＳＥＬ０がＬレベルのときキャリア信号ＶＲＡＭＰを高い周波数に設定する。
降圧型スイッチングレギュレータ１０２のスイッチングレギュレータ制御回路６２は、発振器１４と、ＡＮＤ回路５４と、エラーアンプ１３１乃至１３３と、ＰＷＭコンパレータ１５１乃至１５３と、トランジスタドライブ回路３０１乃至３０３とを備える。スイッチングレギュレータ制御回路６２は、一つの電源ＩＣチップに設けられる場合がある。
図６を参照して、降圧型スイッチングレギュレータ１０２におけるキャリア信号ＶＲＡＭＰの周波数の切り替え動作を説明する。
時間Ｔ３１より前において、周波数選択信号ＳＥＬ０、ＳＥＬ２、及びＳＥＬ３はＬレベルであり、キャリア信号ＶＲＡＭＰの周波数は高い。
時間Ｔ３１において、電圧変換回路５２において電流ＩＬ２の逆流電流が検出されて周波数選択信号ＳＥＬ２がＬレベルからＨレベルに変化する。周波数選択信号ＳＥＬ２及びＳＥＬ３の論理積である周波数選択信号ＳＥＬ０はＬレベルのままなので、キャリア信号ＶＲＡＭＰの周波数は切り替わらない。
時間Ｔ３２において、電圧変換回路５３においても電流ＩＬ３の逆流電流が検出されて周波数選択信号ＳＥＬ３がＬレベルからＨレベルに変化する。周波数選択信号ＳＥＬ２及びＳＥＬ３の両方がＨレベルになるため、周波数選択信号ＳＥＬ０がＬレベルからＨレベルに変化する。したがって、キャリア信号ＶＲＡＭＰの周波数が高い周波数から低い周波数に切り替わる。
時間Ｔ３３において、電圧変換回路５２において電流ＩＬ２の逆流電流が検出されなくなって周波数選択信号ＳＥＬ２がＨレベルからＬレベルに変化すると、周波数選択信号ＳＥＬ２及びＳＥＬ３の論理積である周波数選択信号ＳＥＬ０もＨレベルからＬレベルに変化する。したがって、キャリア信号ＶＲＡＭＰの周波数が低い周波数から高い周波数に切り替わる。
すなわち、電圧変換回路５１、５２、及び５３の動作周期は、電圧変換回路５２及び５３から出力される周波数選択信号ＳＥＬ２及びＳＥＬ３に基づいて決定される。
第２の実施形態に係る降圧型スイッチングレギュレータ１０２による効果を以下に説明する。仮に電圧変換回路５１乃至５３がそれぞれ専用の発振器を備え、それぞれの周波数選択信号ＳＥＬ１乃至ＳＥＬ３でキャリア周波数を切り替えた場合、電圧変換回路５１乃至５３が同一のキャリア周波数で動作する確率は２５％である。残りの７５％は、電圧変換回路５１乃至５３のキャリア周波数に高周波及び低周波が混在することになる。また、キャリア周波数の切り替えのタイミングは負荷に依存するため不定である。負荷としてのマイクロコントローラと降圧型スイッチングレギュレータ１０２とを含むシステムにおいて、電圧変換回路５１乃至５３のキャリア周波数が互いに独立に切り替わる場合、電圧変換回路５１乃至５３は、ＰＦＭ方式のスイッチングレギュレータと同様に他のシステムに対するノイズ源となるおそれがある。上述したように電圧変換回路５１乃至５３のキャリア周波数を同時に切り替えることで、電圧変換回路５１乃至５３が他のシステムに対するノイズ源となることが防がれる。この場合、電圧変換回路５１乃至５３が同一のキャリア周波数で動作する確率は１００％である。この動作は、電圧変換回路５１乃至５３がノイズ源となる可能性を大幅に低減することができるので非常に有効である。
ところで、降圧型スイッチングレギュレータ１０２において、電圧変換回路５１が出力する周波数選択信号ＳＥＬ１は発振器１４が生成するキャリア信号ＶＲＡＭＰの周波数制御に影響を及ぼさない。これは電圧変換回路５１が電力を供給する第１負荷が第２負荷及び第３負荷より軽い場合を想定しているためである。降圧型スイッチングレギュレータ１０２が電力を供給する第１乃至第３負荷が同じ負荷レベルになることはまれである。例えば、電圧変換回路５２及び５３が電力を供給する第２負荷及び第３負荷が数アンペアレベルとすると、電圧変換回路５１が電力を供給する第１負荷は数百ミリアンペアレベルになる。この場合、電圧変換回路５２及び５３のＰチャネル及びＮチャネルトランジスタ２１２、２１３、２２２、及び２２３のサイズは電圧変換回路５１のＰチャネル及びＮチャネルトランジスタ２１１及び２２１のサイズより大きい。この場合、更に、電圧変換回路５２及び５３のＰチャネル及びＮチャネルトランジスタドライブ回路３１２、３１３、３２２、及び３２３のサイズは電圧変換回路５１のＰチャネル及びＮチャネルトランジスタドライブ回路３１１及び３２１のサイズより大きい。第２負荷及び第３負荷が軽負荷状態になったとき、これらのサイズが大きい回路の電力消費により効率が低下する。したがって、大電流を供給する電圧変換回路５２及び５３が出力する周波数選択信号ＳＥＬ２及びＳＥＬ３に基づいてキャリア信号ＶＲＡＭＰの周波数を切り替えることは、効率向上効果を高める上で有効である。
尚、第２負荷が第１負荷及び第３負荷より重い場合、ＡＮＤ回路５４が設けられずに発振器１４が周波数選択信号ＳＥＬ２のみに基づいてキャリア信号ＶＲＡＭＰの周波数を切り替えてもよい。また、電圧変換回路５１が設けられなくてもよい。
本実施形態は、例えば、以下のように把握される。スイッチングレギュレータ制御回路６２は、発振器１４と、ＰＷＭコンパレータ１５２と、トランジスタドライブ回路３０２と、ＰＷＭコンパレータ１５３と、トランジスタドライブ回路３０３とを備える。発振器１４はキャリア信号ＶＲＡＭＰを生成する。ＰＷＭコンパレータ１５２は、キャリア信号ＶＲＡＭＰに基づいてＰＷＭ信号ＰＷＭ２を生成する。トランジスタドライブ回路３０２は、ＰＷＭ信号ＰＷＭ２に基づいてスイッチングトランジスタ２１２及び同期整流トランジスタ２２２を駆動する。ＰＷＭコンパレータ１５３は、キャリア信号ＶＲＡＭＰに基づいてＰＷＭ信号ＰＷＭ３を生成する。トランジスタドライブ回路３０３は、ＰＷＭ信号ＰＷＭ３に基づいてスイッチングトランジスタ２１３及び同期整流トランジスタ２２３を駆動する。発振器１４は、同期整流トランジスタ２２２のソース−ドレイン間電圧の方向に基づいてキャリア信号ＶＲＡＭＰの周波数を切り替える。スイッチングトランジスタ２１２及び同期整流トランジスタ２２２を備える電圧変換回路５２の動作周波数とスイッチングトランジスタ２１３及び同期整流トランジスタ２２３を備える電圧変換回路５３の動作周波数とが同一の周波数であり且つ同時に切り替わるため、電圧変換回路５２及び５３がノイズ源となる可能性が低減される。これは、ＡＮＤ回路５４が設けられる場合と設けられない場合の両方に対応している。
更に、ＡＮＤ回路５４が設けられる場合、本実施形態は、例えば、以下のように把握される。トランジスタドライブ回路３０２は周波数選択信号ＳＥＬ２を出力する。周波数選択信号ＳＥＬ２は、スイッチングトランジスタ２１２がオフ状態且つ同期整流トランジスタ２２２がオン状態の期間に同期整流トランジスタ２２２のソース−ドレイン間電圧の方向が同期整流トランジスタ２２２に逆流電流が流れる方向になると、ＬレベルからＨレベルに変化する。周波数選択信号ＳＥＬ２は、スイッチングトランジスタ２１２がオフ状態且つ同期整流トランジスタ２２２がオン状態の期間に同期整流トランジスタ２２２のソース−ドレイン間電圧の方向が同期整流トランジスタ２２２に逆流電流が流れる方向に一度もならないと、ＨレベルからＬレベルに変化する。トランジスタドライブ回路３０３は周波数選択信号ＳＥＬ３を出力する。周波数選択信号ＳＥＬ３は、スイッチングトランジスタ２１３がオフ状態且つ同期整流トランジスタ２２３がオン状態の期間に同期整流トランジスタ２２３のソース−ドレイン間電圧の方向が同期整流トランジスタ２２３に逆流電流が流れる方向になると、ＬレベルからＨレベルに変化する。周波数選択信号ＳＥＬ３は、スイッチングトランジスタ２１３がオフ状態且つ同期整流トランジスタ２２３がオン状態の期間に同期整流トランジスタ２２３のソース−ドレイン間電圧の方向が同期整流トランジスタ２２３に逆流電流が流れる方向に一度もならないと、ＨレベルからＬレベルに変化する。周波数選択信号ＳＥＬ２がＨレベル且つ周波数選択信号ＳＥＬ３がＨレベルのとき、キャリア信号ＶＲＡＭＰは低周波である。周波数選択信号ＳＥＬ２がＨレベル且つ周波数選択信号ＳＥＬ３がＨレベルでないとき、キャリア信号ＶＲＡＭＰは高周波である。
（第３の実施形態） 図７を参照して、第３の実施形態に係る昇圧型スイッチングレギュレータ１０１Ａを説明する。昇圧型スイッチングレギュレータ１０１Ａは、相対的に低い入力電圧（電源電位ＶＤＤ−接地電位）から相対的に高い出力電圧（出力電位Ｖｏｕｔ−接地電位）を生成して負荷（不図示）に供給するために用いられる。負荷は、例えばマイクロコントローラである。昇圧型スイッチングレギュレータ１０１Ａは、基準電圧回路１０Ａと、電圧検出抵抗１１Ａ及び１２Ａと、スイッチングレギュレータ制御回路６１Ａと、Ｐチャネルトランジスタ２１Ａと、Ｎチャネルトランジスタ２２Ａと、インダクタ２３Ａと、平滑コンデンサ２４Ａとを備える。Ｐチャネルトランジスタ２１Ａは、Ｐチャネル出力パワートランジスタと称される場合がある。Ｎチャネルトランジスタ２２Ａは、Ｎチャネル出力パワートランジスタと称される場合がる。Ｐチャネルトランジスタ２１Ａは、例えば、ＰチャネルＭＯＳＦＥＴである。Ｎチャネルトランジスタ２２Ａは、例えば、ＮチャネルＭＯＳＦＥＴである。インダクタ２３Ａは、例えばコイルである。スイッチングレギュレータ制御回路６１Ａは、エラーアンプ１３Ａと、発振器１４Ａと、ＰＷＭコンパレータ１５Ａと、トランジスタドライブ回路３０Ａとを備える。トランジスタドライブ回路３０Ａは、Ｐチャネルトランジスタドライブ回路３１Ａと、Ｎチャネルトランジスタドライブ回路３２Ａと、ヒステリシスコンパレータ３３Ａと、インバータ３４Ａと、ＡＮＤ回路３５Ａとを備える。スイッチングレギュレータ制御回路６１Ａは、一つの電源ＩＣチップに設けられる場合がある。
Ｐチャネルトランジスタ２１Ａは、同期整流トランジスタ２１Ａと称される場合がある。Ｎチャネルトランジスタ２２Ａは、スイッチングトランジスタ２２Ａと称される場合がある。Ｐチャネルトランジスタドライブ回路３１Ａは、同期整流トランジスタドライブ回路３１Ａと称される場合がある。Ｎチャネルトランジスタドライブ回路３２Ａは、スイッチングトランジスタドライブ回路３２Ａと称される場合がある。
Ｎチャネルトランジスタ２２Ａのソースは、接地電位に接続されている。Ｎチャネルトランジスタ２２Ａのドレインは、インダクタ２３Ａの一の端子及びＰチャネルトランジスタ２１Ａのドレインに接続されている。インダクタ２３の一の端子の電位をインダクタ電位Ｌｏｕｔと称する。インダクタ電位Ｌｏｕｔ、Ｐチャネルトランジスタ２１Ａのドレインの電位、及びＮチャネルトランジスタ２２Ａのドレインの電位は互いに等しい。インダクタ２３Ａの他の端子は、電源電位ＶＤＤに接続されている。Ｐチャネルトランジスタ２１Ａのソースは、負荷に接続され、平滑コンデンサ２４Ａを介して接地電位に接続され、直列に配置された電圧検出抵抗１１Ａ及び１２Ａを介して接地電位に接続されている。Ｐチャネルトランジスタ２１Ａのソースの電位は、出力電位Ｖｏｕｔに等しい。電流ＩＤＳはＰチャネルトランジスタ２１Ａのドレイン−ソース間を流れる電流を示している。Ｐチャネルトランジスタ２１Ａのドレインからソースに電流ＩＤＳが流れるとき、すなわち、図中の矢印の方向に電流ＩＤＳが流れるとき、電流ＩＤＳの方向は正（＋）である。矢印の方向の逆方向に電流ＩＤＳが流れるとき、電流ＩＤＳの方向は負（−）である。基準電圧回路１０Ａは、電源電位ＶＤＤ及び接地電位に接続されている。基準電圧回路１０Ａの出力端子は、エラーアンプ１３Ａの（＋）入力端子に接続されている。電圧検出抵抗１１Ａ及び１２Ａの間のノードは、エラーアンプ１３Ａの（−）入力端子に接続されている。エラーアンプ１３Ａの出力端子は、ＰＷＭコンパレータ１５Ａの（＋）入力端子に接続されている。発振器１４Ａの出力端子は、ＰＷＭコンパレータ１５Ａの（−）入力端子に接続されている。ＰＷＭコンパレータ１５Ａの出力端子は、インバータ３４Ａの入力端子と、Ｐチャネルトランジスタドライブ回路３１ＡのＰＷＭ入力端子と、Ｎチャネルトランジスタドライブ回路３２Ａの入力端子とに接続されている。ＡＮＤ回路３５Ａの第１入力端子は、ヒステリシスコンパレータ３３Ａの出力端子に接続されている。ＡＮＤ回路３５Ａの第２入力端子は、インバータ３４Ａの出力端子に接続されている。ＡＮＤ回路３５Ａの出力端子は、Ｐチャネルトランジスタドライブ回路３１ＡのＣＯＭＰ入力端子に接続されている。Ｐチャネルトランジスタドライブ回路３１ＡのＰＧ出力端子はＰチャネルトランジスタ２１Ａのゲートに接続されている。Ｐチャネルトランジスタドライブ回路３１ＡのＨＹＳ出力端子は、ヒステリシスコンパレータ３３Ａの制御信号入力端子に接続されている。Ｐチャネルトランジスタドライブ回路３１ＡのＳＥＬ出力端子は、発振器１４Ａの入力端子に接続されている。Ｎチャネルトランジスタドライブ回路３２Ａの出力端子は、Ｎチャネルトランジスタ２２Ａのゲートに接続されている。ヒステリシスコンパレータ３３Ａの（−）入力端子は、Ｐチャネルトランジスタ２１Ａのドレインに接続されている。ヒステリシスコンパレータ３３Ａの（＋）入力端子は、Ｐチャネルトランジスタ２１Ａのソースに接続されている。
基準電圧回路１０Ａは、電源電位ＶＤＤ及び接地電位に基づいて、基準電位を出力する。エラーアンプ１３Ａは、基準電位と電圧検出抵抗１１Ａ及び１２Ａの間のノードの電位とに基づいて誤差信号ＥＲＲを出力する。言い換えると、エラーアンプ１３Ａは、基準電圧（基準電位−接地電位）と出力電圧（出力電位Ｖｏｕｔ−接地電位）を分圧した電圧（電圧検出抵抗１１Ａ及び１２Ａの間のノードの電位−接地電位）に基づいて誤差信号ＥＲＲを出力する。発振器１４Ａは、Ｐチャネルトランジスタドライブ回路３１Ａが出力する周波数選択信号ＳＥＬに基づいて、キャリア信号ＶＲＡＭＰを生成する。キャリア信号ＶＲＡＭＰは、三角波信号又は鋸波信号である。発振器１４Ａは、キャリア信号ＶＲＡＭＰの周波数を周波数選択信号ＳＥＬに基づいて切り替える。発振器１４Ａは、周波数選択信号ＳＥＬがＨレベルのときキャリア信号を低い周波数に設定し、周波数選択信号ＳＥＬがＬレベルのときキャリア信号を高い周波数に設定する。発振器１４Ａがキャリア信号の周波数を変化させる方法として、例えば、特開平１１―１５５２８１号公報に開示された方法を用いることができる。ＰＷＭコンパレータ１５Ａは、誤差信号ＥＲＲ及びキャリア信号ＶＲＡＭＰに基づいてＰＷＭ信号ＰＷＭを生成する。
インバータ３４Ａ及びＡＮＤ回路３５Ａの動作を説明する。インバータ３４Ａは、ＰＷＭ信号ＰＷＭの反転信号を出力する。ＡＮＤ回路３５Ａは、ヒステリシスコンパレータ３３Ａが出力したコンパレータ出力信号Ｓ３３ＡとＰＷＭ信号ＰＷＭの反転信号とに基づいて、監視信号ＣＯＭＰを出力する。監視信号ＣＯＭＰは、コンパレータ出力信号Ｓ３３Ａ及びＰＷＭ信号ＰＷＭの反転信号の論理積信号である。したがって、ＰＷＭ信号がＬレベル且つコンパレータ出力信号Ｓ３３ＡがＨレベルのとき、監視信号ＣＯＭＰはＨレベルである。ＰＷＭ信号がＬレベル且つコンパレータ出力信号Ｓ３３ＡがＨレベルでないとき、監視信号ＣＯＭＰはＬレベルである。監視信号ＣＯＭＰは、負荷の動作状態が重負荷状態か軽負荷状態かを監視するための信号である。重負荷状態は、例えば、負荷が動作中の状態である。軽負荷状態は、例えば、負荷が待機中の状態である。
Ｐチャネルトランジスタドライブ回路３１Ａは、ＰＷＭ信号ＰＷＭと監視信号ＣＯＭＰとに基づいて、Ｐチャネルトランジスタ２１Ａを駆動する。より具体的には、Ｐチャネルトランジスタドライブ回路３１Ａは、ＰＷＭ信号ＰＷＭと監視信号ＣＯＭＰとに基づいて、Ｐチャネルトランジスタ２１Ａのゲート電位ＰＧを制御することでＰチャネルトランジスタ２１Ａのオン／オフ動作を実行する。Ｐチャネルトランジスタ２１Ａは、ＰＷＭ信号ＰＷＭがＨレベルのときオフ状態をとり、ＰＷＭ信号ＰＷＭがＬレベルのときオン状態又はオフ状態をとる。ＰＷＭ信号ＰＷＭがＬレベルのときにＰチャネルトランジスタ２１Ａがオフ状態をとる場合があるのは、Ｐチャネルゲート電位ＰＧがＰＷＭ信号ＰＷＭだけでなく監視信号ＣＯＭＰにも依存するためである。尚、Ｐチャネルゲート電位ＰＧのＨレベルを出力電位Ｖｏｕｔに等しくするため、Ｐチャネルトランジスタドライブ回路３１Ａは出力電位Ｖｏｕｔに接続されている。Ｐチャネルトランジスタドライブ回路３１Ａは、更に、ＰＷＭ信号ＰＷＭと監視信号ＣＯＭＰとに基づいて、制御信号ＨＹＳ及び周波数選択信号ＳＥＬを出力する。ヒステリシスコンパレータ３３Ａは、Ｐチャネルトランジスタ２１Ａのソース−ドレイン間の電圧の方向と制御信号ＨＹＳとに基づいて、コンパレータ出力信号Ｓ３３Ａを出力する。制御信号ＨＹＳがＬレベルのとき、コンパレータ出力信号Ｓ３３Ａは、Ｐチャネルトランジスタ２１Ａのソース−ドレイン間の電圧の方向と無関係にＬレベルに固定される。制御信号ＨＹＳがＨレベルのとき、コンパレータ出力信号Ｓ３３Ａは、Ｐチャネルトランジスタ２１Ａのソース−ドレイン間の電圧の方向に基づいてＨレベル又はＬレベルに設定される。すなわち、制御信号入力端子がＬレベルの場合、ヒステリシスコンパレータ３３Ａの出力端子は、ヒステリシスコンパレータ３３Ａの（＋）入力端子及び（−）入力端子の電位と無関係にＬレベルである。制御信号入力端子がＨレベル且つヒステリシスコンパレータ３３Ａの（＋）入力端子の電位が（−）入力端子の電位より高い場合、ヒステリシスコンパレータ３３Ａの出力端子はＨレベルである。制御信号入力端子がＨレベル且つヒステリシスコンパレータ３３Ａの（＋）入力端子の電位が（−）入力端子の電位より低い場合、ヒステリシスコンパレータ３３Ａの出力端子はＬレベルである。Ｎチャネルトランジスタドライブ回路３２Ａは、ＰＷＭ信号ＰＷＭに基づいてＮチャネルトランジスタ２２Ａを駆動する。より具体的には、Ｎチャネルトランジスタドライブ回路３２Ａは、ＰＷＭ信号ＰＷＭに基づいてＮチャネルトランジスタ２２Ａのゲート電位ＮＧを制御することでＮチャネルトランジスタ２２Ａのオン／オフ動作を実行する。Ｎチャネルトランジスタ２２Ａは、ＰＷＭ信号ＰＷＭがＨレベルのときオン状態をとり、ＰＷＭ信号ＰＷＭがＬレベルのときオフ状態をとる。すなわち、Ｎチャネルトランジスタ２２Ａは、ＰＷＭ信号ＰＷＭが出力されるＰＷＭコンパレータ１５Ａの出力端子がＨレベル及びＬレベルのときそれぞれオン状態及びオフ状態をとる。
図８を参照して、Ｐチャネルトランジスタドライブ回路３１Ａを詳細に説明する。Ｐチャネルトランジスタドライブ回路３１Ａは、ＡＮＤ回路４０Ａと、ＤＦＦ４１Ａと、ＯＲ回路４２Ａと、立ち上がり遅延回路４３Ａと、ＤＦＦ４４Ａと、立ち上がり遅延反転回路４５Ａとを備える。ＡＮＤ回路４０Ａの第１入力端子は、Ｐチャネルトランジスタドライブ回路３１ＡのＣＯＭＰ入力端子に接続されている。ＡＮＤ回路４０Ａの第２入力端子は、立ち上がり遅延反転回路４５Ａの出力端子に接続されている。ＡＮＤ回路４０Ａの出力端子は、ＤＦＦ４１ＡのＣＫ入力端子に接続されている。ＤＦＦ４１ＡのＤ入力端子は、電源電位ＶＤＤに接続されている。ＤＦＦ４１ＡのＲ（リセット）入力端子は、Ｐチャネルトランジスタドライブ回路３１ＡのＰＷＭ入力端子に接続されている。ＤＦＦ４１ＡのＱ出力端子は、ＤＦＦ４４ＡのＤ入力端子とＯＲ回路４２Ａの第１入力端子に接続されている。ＤＦＦ４１ＡのＱＢ出力端子は、どこにも接続されていない。ＯＲ回路４２Ａの第２入力端子は、Ｐチャネルトランジスタドライブ回路３１ＡのＰＷＭ入力端子に接続されている。ＯＲ回路４２Ａの出力端子は、立ち上がり遅延回路４３Ａの入力端子と、Ｐチャネルトランジスタドライブ回路３１ＡのＰＧ出力端子と、立ち上がり遅延反転回路４５Ａの入力端子とに接続されている。立ち上がり遅延回路４３Ａの出力端子は、ＤＦＦ４４ＡのＣＫ入力端子に接続されている。ＤＦＦ４４ＡのＱ出力端子は、Ｐチャネルトランジスタドライブ回路３１ＡのＳＥＬ出力端子に接続されている。ＤＦＦ４４ＡのＱＢ出力端子は、どこにも接続されていない。立ち上がり遅延反転回路４５Ａの出力端子は、ＡＮＤ回路４０Ａの第２入力端子とＰチャネルトランジスタドライブ回路３１ＡのＨＹＳ出力端子とに接続されている。
ＡＮＤ回路４０Ａは、監視信号ＣＯＭＰと立ち上がり遅延反転回路４５Ａが出力する遅延信号Ｖｄｌｙ２とに基づいて論理積信号Ｖａｎｄ１を出力する。監視信号ＣＯＭＰ及び遅延信号Ｖｄｌｙ２の両方がＨレベルのとき、論理積信号Ｖａｎｄ１はＨレベルである。荷状態監視信号ＣＯＭＰ及び遅延信号Ｖｄｌｙ２の両方がＨレベルでないとき、論理積信号Ｖａｎｄ１はＬレベルである。
ＤＦＦ４１Ａは、電源電位ＶＤＤと、論理積信号Ｖａｎｄ１と、ＰＷＭ信号ＰＷＭとに基づいて、Ｑ出力信号Ｖｄｆｆ１Ｑを出力する。ＤＦＦ４１ＡのＤ入力端子が電源電位ＶＤＤによってＨレベルに固定されるため、論理積信号Ｖａｎｄ１がＬレベルからＨレベルに立ち上がるとＱ出力信号Ｖｄｆｆ１Ｑの次のステートはＨレベルである。論理積信号Ｖａｎｄ１がＨレベルからＬレベルに立ち下がるとＱ出力信号Ｖｄｆｆ１Ｑの次のステートは前のステートの保持である。ＰＷＭ信号がＬレベルからＨレベルに立ちあがるとＱ出力信号Ｖｄｆｆ１ＱはＬレベルにリセットされる。
ＯＲ回路４２Ａは、Ｑ出力信号Ｖｄｆｆ１ＱとＰＷＭ信号ＰＷＭとに基づいてＰチャネルゲート電位ＰＧを出力する。Ｐチャネルゲート電位ＰＧは、Ｑ出力信号Ｖｄｆｆ１Ｑ及びＰＷＭ信号ＰＷＭの論理和信号である。したがって、Ｑ出力信号Ｖｄｆｆ１Ｑ及びＰＷＭ信号ＰＷＭの少なくとも一方がＨレベルのとき、Ｐチャネルゲート電位ＰＧはＨレベルである。Ｑ出力信号Ｖｄｆｆ１Ｑ及びＰＷＭ信号ＰＷＭの両方がＬレベルのとき、Ｐチャネルゲート電位ＰＧはＬレベルである。Ｐチャネルゲート電位ＰＧがＨレベルのとき、すなわちＯＲ回路４２Ａの出力端子がＨレベルのとき、Ｐチャネルトランジスタ３１Ａはオフ状態である。Ｐチャネルゲート電位ＰＧがＬレベルのとき、すなわちＯＲ回路４２Ａの出力端子がＬレベルのとき、Ｐチャネルトランジスタ３１Ａはオン状態である。
立ち上がり遅延回路４３Ａは、Ｐチャネルゲート電位ＰＧに基づいて遅延信号Ｖｄｌｙ１を出力する。Ｐチャネルゲート電位ＰＧがＬレベルからＨレベルに立ち上がると、遅延信号Ｖｄｌｙ１は所定の時間遅延してＬレベルからＨレベルに立ち上がる。Ｐチャネルゲート電位ＰＧがＨレベルからＬレベルに立ち下がると、遅延信号Ｖｄｌｙ１は遅延せずにＨレベルからＬレベルに立ち下がる。
ＤＦＦ４４Ａは、Ｑ出力信号Ｖｄｆｆ１Ｑと遅延信号Ｖｄｌｙ１とに基づいて、周波数選択信号ＳＥＬを出力する。Ｑ出力信号Ｖｄｆｆ１ＱがＬレベルのときに遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がると、周波数選択信号ＳＥＬの次のステートはＬレベルである。Ｑ出力信号Ｖｄｆｆ１ＱがＨレベルのときに遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がると、周波数選択信号ＳＥＬの次のステートはＨレベルである。遅延信号Ｖｄｌｙ１がＨレベルからＬレベルに立ち下がると、周波数選択信号ＳＥＬの次のステートは前のステートの保持である。ＤＦＦ４４Ａの出力端子は、周波数選択信号ＳＥＬと同じレベルをとる。
立ち上がり遅延反転回路４５Ａは、Ｐチャネルゲート電位ＰＧに基づいて遅延信号Ｖｄｌｙ２を出力する。Ｐチャネルゲート電位ＰＧがＬレベルからＨレベルに立ち上がると、遅延信号Ｖｄｌｙ２は所定の時間遅延してＨレベルからＬレベルに立ち下がる。Ｐチャネルゲート電位ＰＧがＨレベルからＬレベルに立ち下がると、遅延信号Ｖｄｌｙ２は遅延せずにＬレベルからＨレベルに立ち上がる。遅延信号Ｖｄｌｙ２は、制御信号ＨＹＳとしてＰチャネルトランジスタドライブ回路２１［３１］Ａからヒステリシスコンパレータ３３Ａに出力される。
尚、監視信号ＣＯＭＰがＤＦＦ４１ＡのＣＫ入力端子に直接入力されずに、ＡＮＤ回路４０Ａが監視信号ＣＯＭＰ及び遅延信号Ｖｄｌｙ２に基づいて出力した論理積信号Ｖａｎｄ１がＤＦＦ４１ＡのＣＫ入力端子に入力されるため、監視信号ＣＯＭＰのノイズによりＤＦＦ４１Ａが誤動作することが防がれる。
本実施形態では、昇圧型スイッチングレギュレータ１０１Ａが電流連続モードのときに負荷が重負荷状態であると判断し、昇圧型スイッチングレギュレータ１０１Ａが電流不連続モードのときに負荷が軽負荷状態であると判断する。
昇圧型スイッチングレギュレータ１０１Ａの電流連続モード及び電流不連続モードを説明する。昇圧型スイッチングレギュレータ１０１Ａの１周期に、インダクタ２３Ａへのエネルギの供給とインダクタ２３Ａから平滑コンデンサ２４Ａへのエネルギの放出とが行われる。インダクタ２３Ａへのエネルギの供給時には、Ｎチャネルトランジスタ２２Ａがオン状態且つＰチャネルトランジスタ２１Ａがオフ状態である。インダクタ２３Ａから平滑コンデンサ２４Ａへのエネルギの放出時には、Ｎチャネルトランジスタ２２Ａがオフ状態且つＰチャネルトランジスタ２１Ａがオン状態である。電流連続モードでは、Ｐチャネルトランジスタ２１Ａがオン状態の期間中、常にＰチャネルトランジスタ２１Ａを図７の矢印の方向に電流ＩＤＳが流れる。これは、インダクタ２３Ａに貯えられたエネルギが放出され尽くす前に次の供給が開始されるためである。電流不連続モードでは、Ｐチャネルトランジスタ２１Ａがオン状態の期間に、Ｐチャネルトランジスタ２１Ａのソース−ドレイン間を流れる電流ＩＤＳの向きが図７の矢印の方向から逆方向に変化する。これは、インダクタ２３Ａに貯えられたエネルギが放出され尽くすためである。図７の矢印の逆方向に流れる電流ＩＤＳは、平滑コンデンサ２４ＡからＰチャネルトランジスタ２１Ａのソース、Ｐチャネルトランジスタ２１Ａのドレイン、インダクタ２３Ａという経路で流れる。この逆方向の電流ＩＤＳは逆流電流と称される場合がある。
したがって、出力電位Ｖｏｕｔとインダクタ電位Ｌｏｕｔとの関係は、電流連続モードにおけるインダクタ２３Ａからのエネルギ放出時は常にインダクタ電位Ｌｏｕｔが出力電位Ｖｏｕｔより高いが、電流不連続モードにおけるインダクタ２３Ａからのエネルギ放出時、電流ＩＤＳが逆流電流になると、インダクタ電位Ｌｏｕｔが出力電位Ｖｏｕｔより低くなる。インダクタ電位Ｌｏｕｔが出力電位Ｖｏｕｔより低くなること、すなわち、Ｐチャネルトランジスタ２１Ａのドレイン電位がソース電位より低くなることを検知するためにヒステリシスコンパレータ３３Ａが設けられている。ヒステリシスコンパレータ３３Ａの（＋）入力及び（−）入力がそれぞれ出力電位Ｖｏｕｔ及びインダクタ電位Ｌｏｕｔ（Ｐチャネルトランジスタ２１Ａのソース及びドレイン）に接続されているため、電流ＩＤＳが逆流電流になるとヒステリシスコンパレータ３３ＡはＨレベルのコンパレータ出力信号Ｓ３３Ａを出力する。
ここで、監視信号ＣＯＭＰがコンパレータ出力信号Ｓ３３Ａに基づいており、Ｐチャネルトランジスタドライブ回路３１Ａが監視信号ＣＯＭＰに基づいて周波数選択信号ＳＥＬを出力し、発振器１４Ａはキャリア信号ＶＲＡＭＰの周波数を周波数選択信号ＳＥＬに基づいて切り替える。したがって、発振器１４Ａは、Ｐチャネルトランジスタ２１Ａのソース−ドレイン間電圧の方向に基づいてキャリア信号ＶＲＡＭＰの周波数を切り替える。したがって、本実施形態における負荷の動作状態を監視する方法が直接的であり、負荷の動作状態の判定が製造ばらつきや使用条件による影響を受けにくい。そのため、負荷の状態が軽負荷の場合におけるスイッチングレギュレータの効率を安定して向上させることができる。
以下、昇圧型スイッチングレギュレータ１０１Ａの制御方法を説明する。
図９を参照して、昇圧型スイッチングレギュレータ１０１Ａの動作状態が電流連続モードから電流不連続モードに変化したときの制御方法を説明する。
時間Ｔ４１の前において、昇圧型スイッチングレギュレータ１０１Ａの動作状態は電流連続モードである。周波数選択信号ＳＥＬはＬレベルである。したがって、キャリア信号ＶＲＡＭＰの周波数は高い。キャリア信号ＶＲＡＭＰの電位は、誤差信号ＥＲＲの電位より高い。ＰＷＭ信号ＰＷＭはＬレベルである。Ｐチャネルゲート電位ＰＧはＬレベルであり、Ｐチャネルトランジスタ２１Ａはオン状態である。Ｎチャネルゲート電位ＮＧはＬレベルであり、Ｎチャネルトランジスタ２２Ａはオフ状態である。電流ＩＤＳの向きは正方向である。インダクタ電位Ｌｏｕｔは、出力電位Ｖｏｕｔより高い。コンパレータ出力信号Ｓ３３ＡはＬレベルである。監視信号ＣＯＭＰはＬレベルである。論理積信号Ｖａｎｄ１はＬレベルである。Ｑ出力信号Ｖｄｆｆ１ＱはＬレベルである。遅延信号Ｖｄｌｙ１はＬレベルである。遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳはＨレベルである。
時間Ｔ４１において、ヒステリシスコンパレータ３３Ａは、インダクタ電位Ｌｏｕｔ（Ｐチャネルトランジスタ２１Ａのドレインの電位）が出力電位Ｖｏｕｔ（Ｐチャネルトランジスタ２１Ａのソースの電位）より低くなったことを検出し、すなわち、電流ＩＤＳの逆流電流を検出し、コンパレータ出力信号Ｓ３３ＡをＬレベルからＨレベルに変化させる。したがって、監視信号ＣＯＭＰがＬレベルからＨレベルに変化し、監視信号ＣＯＭＰと遅延信号Ｖｄｌｙ２の論理積である論理積信号Ｖａｎｄ１がＬレベルからＨレベルに変化する。論理積信号Ｖａｎｄ１がＬレベルからＨレベルに立ち上がるため、Ｑ出力信号Ｖｄｆｆ１ＱがＬレベルからＨレベルに変化する。したがって、ＰＷＭ信号ＰＷＭとＱ出力信号Ｖｄｆｆ１Ｑの論理和であるＰチャネルゲート電位ＰＧがＬレベルからＨレベルに変化する。これによりＰチャネルトランジスタ２１Ａがオフ状態になり、電流ＩＤＳの逆流電流が遮断される。この逆流電流の遮断により昇圧型スイッチングレギュレータ１０１Ａの効率低下が防がれる。
時間Ｔ４１から所定時間後の時間Ｔ４２において、遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳがＨレベルからＬレベルに立ち下がる。すなわち、Ｐチャネルゲート電位ＰＧの立ち上がりから所定時間遅延して、遅延信号Ｖｄｌｙ１が立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳが立ち下がる。Ｑ出力信号Ｖｄｆｆ１ＱがＨレベルのときに遅延信号Ｖｄｌｙ１が立ち上がるため、周波数選択信号ＳＥＬは、ＬレベルからＨレベルに変化する。したがって、キャリア信号ＶＲＡＭＰの周波数が低くなる。制御信号ＨＹＳがＬレベルになるため、コンパレータ出力信号Ｓ３３ＡはＨレベルからＬレベルに変化する。したがって、監視信号ＣＯＭＰはＨレベルからＬレベルに変化する。監視信号ＣＯＭＰと遅延信号Ｖｄｌｙ２の論理積である論理積信号Ｖａｎｄ１もＨレベルからＬレベルに変化する。このとき、ＤＦＦ４１ＡはＱ出力信号Ｖｄｆｆ１Ｑを前のステートであるＨレベルに保持する。
時間Ｔ４２より後、インダクタ電位Ｌｏｕｔは共振による振動を開始する。ただし、制御信号ＨＹＳがＬレベルであるため、インダクタ電位Ｌｏｕｔが出力電位Ｖｏｕｔより低くなってもコンパレータ出力信号Ｓ３３ＡはＬレベルに保持される。
時間Ｔ４３において、キャリア信号ＶＲＡＭＰが誤差信号ＥＲＲより高い電位から低い電位に変化し、ＰＷＭ信号ＰＷＭはＬレベルからＨレベルに変化する。すると、Ｎチャネルゲート電位ＮＧがＬレベルからＨレベルに変化するため、Ｎチャネルトランジスタ２２Ａがオン状態に変化する。そのため、インダクタ電位Ｌｏｕｔは接地電位に等しくなる。すなわち、インダクタ電位Ｌｏｕｔは出力電位Ｖｏｕｔより低くなる。しかし、制御信号ＨＹＳがＬレベルであるため、コンパレータ出力信号Ｓ３３ＡはＬレベルに保持される。コンパレータ出力信号Ｓ３３ＡがＬレベルに保持されるため、監視信号ＣＯＭＰ及び論理積信号Ｖａｎｄ１もＬレベルに保持される。また、ＰＷＭ信号ＰＷＭがＬレベルからＨレベルに変化するためにＤＦＦ４１Ａがリセットされ、Ｑ出力信号Ｖｄｆｆ１ＱがＨレベルからＬレベルに変化する。ＰＷＭ信号ＰＷＭとＱ出力信号Ｖｄｆｆ１Ｑの論理和であるＰチャネルゲート電位ＰＧはＨレベルに保持され、Ｐチャネルトランジスタ２１Ａはオフ状態に保持される。Ｐチャネルゲート電位ＰＧはＨレベルに保持されるので、遅延信号Ｖｄｌｙ１がＨレベルに保持され、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳがＬレベルに保持される。
時間Ｔ４４において、キャリア信号ＶＲＡＭＰが誤差信号ＥＲＲより低い電位から高い電位に変化し、ＰＷＭ信号ＰＷＭはＨレベルからＬレベルに変化する。すると、Ｎチャネルゲート電位ＮＧがＨレベルからＬレベルに変化するため、Ｎチャネルトランジスタ２２Ａがオフ状態に変化する。ＰＷＭ信号ＰＷＭがＨレベルからＬレベルに変化するため、ＰＷＭ信号ＰＷＭとＱ出力信号Ｖｄｆｆ１Ｑの論理和であるＰチャネルゲート電位ＰＧは、ＨレベルからＬレベルに変化する。すると、Ｐチャネルトランジスタ２１Ａがオン状態に変化する。Ｎチャネルトランジスタ２２Ａがオフ状態に変化し、Ｐチャネルトランジスタ２１Ａがオン状態に変化するため、Ｐチャネルトランジスタ２１Ａに電流ＩＤＳが正方向に流れ、インダクタ電位Ｌｏｕｔは出力電位Ｖｏｕｔより高くなる。Ｐチャネルゲート電位ＰＧがＨレベルからＬレベルに立ち下がるため、遅延信号Ｖｄｌｙ１は遅延しないでＨレベルからＬレベルに立ち下がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳは遅延しないでＬレベルからＨレベルに立ち上がる。遅延信号Ｖｄｌｙ１がＨレベルからＬレベルに立ち下がるため、周波数選択信号ＳＥＬは前のステートであるＨレベルに保持される。
時間Ｔ４５において、ヒステリシスコンパレータ３３Ａは、インダクタ電位Ｌｏｕｔが出力電位Ｖｏｕｔより低くなったことを検出し、すなわち、電流ＩＤＳの逆流電流を検出し、コンパレータ出力信号Ｓ３３ＡをＬレベルからＨレベルに変化させる。これにより、監視信号ＣＯＭＰ及び論理積信号Ｖａｎｄ１もＬレベルからＨレベルに変化する。論理積信号Ｖａｎｄ１がＬレベルからＨレベルに立ち上がるため、Ｑ出力信号Ｖｄｆｆ１ＱがＬレベルからＨレベルに変化する。したがって、ＰＷＭ信号ＰＷＭとＱ出力信号Ｖｄｆｆ１Ｑの論理和であるＰチャネルゲート電位ＰＧがＬレベルからＨレベルに変化する。これによりＰチャネルトランジスタ２１Ａがオフ状態になり、電流ＩＤＳの逆流電流が遮断される。この逆流電流の遮断により昇圧型スイッチングレギュレータ１０１Ａの効率低下が防がれる。
時間Ｔ４５から所定時間後の時間Ｔ４６において、遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳがＨレベルからＬレベルに立ち下がる。すなわち、Ｐチャネルゲート電位ＰＧの立ち上がりから所定時間遅延して、遅延信号Ｖｄｌｙ１が立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳが立ち下がる。Ｑ出力信号Ｖｄｆｆ１ＱがＨレベルのときに遅延信号Ｖｄｌｙ１が立ち上がるため、周波数選択信号ＳＥＬは、Ｈレベルに保持される。制御信号ＨＹＳがＬレベルになるため、コンパレータ出力信号Ｓ３３ＡはＨレベルからＬレベルに変化する。したがって、監視信号ＣＯＭＰはＨレベルからＬレベルに変化する。監視信号ＣＯＭＰと遅延信号Ｖｄｌｙ２の論理積である論理積信号Ｖａｎｄ１もＨレベルからＬレベルに変化する。このとき、ＤＦＦ４１ＡはＱ出力信号Ｖｄｆｆ１Ｑを前のステートであるＨレベルに保持する。
時間Ｔ４６より後、インダクタ電位Ｌｏｕｔは共振による振動を開始する。ただし、制御信号ＨＹＳがＬレベルであるため、インダクタ電位Ｌｏｕｔが出力電位Ｖｏｕｔより低くなってもコンパレータ出力信号Ｓ３３ＡはＬレベルに保持される。
時間Ｔ４７における動作は、時間Ｔ４３における動作と同様である。
上述したように、周波数選択信号ＳＥＬは、電流ＩＤＳの逆流電流が一度検出されるとＨレベルに固定される。周波数選択信号ＳＥＬがＬレベルに戻るのは、ＰＷＭ信号ＰＷＭがＬレベルの期間において、電流ＩＤＳの逆流電流が検出されないとき、すなわち、インダクタ電位Ｌｏｕｔが出力電位Ｖｏｕｔより低くならないときである。言い換えると、周波数選択信号ＳＥＬは、電流不連続モードのときはＨレベルであり、電流連続モードのときはＬレベルである。したがって、電流不連続モードのときは、キャリア信号ＶＲＡＭＰは低い周波数に固定される。
図１０を参照して、昇圧型スイッチングレギュレータ１０１Ａの動作状態が電流不連続モードから電流連続モードに変化したときの制御方法を説明する。
時間Ｔ５１の前において、昇圧型スイッチングレギュレータ１０１Ａの動作状態は電流不連続モードである。周波数選択信号ＳＥＬはＨレベルである。したがって、キャリア信号ＶＲＡＭＰの周波数は低い。キャリア信号ＶＲＡＭＰの電位は、誤差信号ＥＲＲの電位より高い。ＰＷＭ信号ＰＷＭはＬレベルである。Ｐチャネルゲート電位ＰＧはＬレベルであり、Ｐチャネルトランジスタ２１Ａはオン状態である。Ｎチャネルゲート電位ＮＧはＬレベルであり、Ｎチャネルトランジスタ２２Ａはオフ状態である。電流ＩＤＳの向きは正方向である。インダクタ電位Ｌｏｕｔは、出力電位Ｖｏｕｔより高い。コンパレータ出力信号Ｓ３３ＡはＬレベルである。監視信号ＣＯＭＰはＬレベルである。論理積信号Ｖａｎｄ１はＬレベルである。Ｑ出力信号Ｖｄｆｆ１ＱはＬレベルである。遅延信号Ｖｄｌｙ１はＬレベルである。遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳはＨレベルである。
時間Ｔ５１において、キャリア信号ＶＲＡＭＰが誤差信号ＥＲＲより高い電位から低い電位に変化し、ＰＷＭ信号ＰＷＭはＬレベルからＨレベルに変化する。これは、時間Ｔ４４と時間Ｔ４７との間にインダクタ電位Ｌｏｕｔが出力電位Ｖｏｕｔより低くならず電流ＩＤＳの逆流電流が発生しなかった場合に相当する。すると、Ｎチャネルゲート電位ＮＧがＬレベルからＨレベルに変化するため、Ｎチャネルトランジスタ２２Ａがオン状態に変化する。Ｎチャネルトランジスタ２２Ａがオン状態に変化するため、インダクタ電位Ｌｏｕｔは接地電位に等しくなる。すなわち、インダクタ電位Ｌｏｕｔは出力電位Ｖｏｕｔより低くなる。また、ＰＷＭ信号ＰＷＭがＬレベルからＨレベルに変化するため、ＰＷＭ信号ＰＷＭとＱ出力信号Ｖｄｆｆ１Ｑの論理和であるＰチャネルゲート電位ＰＧはＬレベルからＨレベルに変化し、Ｐチャネルトランジスタ２１Ａがオフ状態に変化する。Ｐチャネルトランジスタ２１Ａがオフ状態に変化するため、Ｐチャネルトランジスタ２１Ａを流れる電流ＩＤＳが遮断される。ヒステリシスコンパレータ３３Ａは、インダクタ電位Ｌｏｕｔが出力電位Ｖｏｕｔより低くなったことを検出し、コンパレータ出力信号Ｓ３３ＡをＬレベルからＨレベルに変化させる。ただし、インバータ３４Ａ及びＡＮＤ回路３５Ａにより、監視信号ＣＯＭＰはＬレベルに保持される。すなわち、インバータ３４Ａ及びＡＮＤ回路３５Ａは、Ｎチャネルトランジスタ２２Ａがオン状態のときにコンパレータ出力信号Ｓ３３ＡがＨレベルになっても監視信号ＣＯＭＰをＬレベルに保持することで、電流ＩＤＳの逆流電流が発生しないときに監視信号ＣＯＭＰがＨレベルになることを防止する。監視信号ＣＯＭＰがＬレベルに保持されるため、論理積信号Ｖａｎｄ１もＬレベルに保持される。また、ＰＷＭ信号ＰＷＭがＬレベルからＨレベルに変化するためにＤＦＦ４１Ａがリセットされるが、Ｑ出力信号Ｖｄｆｆ１ＱはＬレベルに保持される。
時間Ｔ５１から所定時間後の時間Ｔ５２において、遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳがＨレベルからＬレベルに立ち下がる。すなわち、Ｐチャネルゲート電位ＰＧの立ち上がりから所定時間遅延して、遅延信号Ｖｄｌｙ１が立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳが立ち下がる。Ｑ出力信号Ｖｄｆｆ１ＱがＬレベルのときに遅延信号Ｖｄｌｙ１が立ち上がるため、周波数選択信号ＳＥＬは、ＨレベルからＬレベルに変化する。したがって、キャリア信号ＶＲＡＭＰの周波数が高くなる。制御信号ＨＹＳがＬレベルになるため、コンパレータ出力信号Ｓ３３ＡはＨレベルからＬレベルに変化する。監視信号ＣＯＭＰ及び論理積信号Ｖａｎｄ１はＬレベルに保持される。このとき、ＤＦＦ４１ＡはＱ出力信号Ｖｄｆｆ１ＱをＬレベルに保持する。
時間Ｔ５３において、キャリア信号ＶＲＡＭＰが誤差信号ＥＲＲより低い電位から高い電位に変化し、ＰＷＭ信号ＰＷＭはＨレベルからＬレベルに変化する。すると、Ｎチャネルゲート電位ＮＧがＨレベルからＬレベルに変化するため、Ｎチャネルトランジスタ２２Ａがオフ状態に変化する。ＰＷＭ信号ＰＷＭがＨレベルからＬレベルに変化するため、ＰＷＭ信号ＰＷＭとＱ出力信号Ｖｄｆｆ１Ｑの論理和であるＰチャネルゲート電位ＰＧは、ＨレベルからＬレベルに変化する。すると、Ｐチャネルトランジスタ２１Ａがオン状態に変化する。Ｎチャネルトランジスタ２２Ａがオフ状態に変化し、Ｐチャネルトランジスタ２１Ａがオン状態に変化するため、Ｐチャネルトランジスタ２１Ａに電流ＩＤＳが正方向に流れ、インダクタ電位Ｌｏｕｔは出力電位Ｖｏｕｔより高くなる。Ｐチャネルゲート電位ＰＧがＨレベルからＬレベルに立ち下がるため、遅延信号Ｖｄｌｙ１は遅延しないでＨレベルからＬレベルに立ち下がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳは遅延しないでＬレベルからＨレベルに立ち上がる。遅延信号Ｖｄｌｙ１がＨレベルからＬレベルに立ち下がるため、周波数選択信号ＳＥＬは前のステートであるＬレベルに保持される。
時間Ｔ５４において、キャリア信号ＶＲＡＭＰが誤差信号ＥＲＲより高い電位から低い電位に変化し、ＰＷＭ信号ＰＷＭはＬレベルからＨレベルに変化する。すると、Ｎチャネルゲート電位ＮＧがＬレベルからＨレベルに変化するため、Ｎチャネルトランジスタ２２Ａがオン状態に変化する。Ｎチャネルトランジスタ２２Ａがオン状態に変化するため、インダクタ電位Ｌｏｕｔは接地電位に等しくなる。すなわち、インダクタ電位Ｌｏｕｔは出力電位Ｖｏｕｔより低くなる。また、ＰＷＭ信号ＰＷＭがＬレベルからＨレベルに変化するため、ＰＷＭ信号ＰＷＭとＱ出力信号Ｖｄｆｆ１Ｑの論理和であるＰチャネルゲート電位ＰＧはＬレベルからＨレベルに変化し、Ｐチャネルトランジスタ２１Ａがオフ状態に変化する。Ｐチャネルトランジスタ２１Ａがオフ状態に変化するため、Ｐチャネルトランジスタ２１Ａを流れる電流ＩＤＳが遮断される。ヒステリシスコンパレータ３３Ａは、インダクタ電位Ｌｏｕｔが出力電位Ｖｏｕｔより低くなったことを検出し、コンパレータ出力信号Ｓ３３ＡをＬレベルからＨレベルに変化させる。ただし、インバータ３４Ａ及びＡＮＤ回路３５Ａにより、監視信号ＣＯＭＰはＬレベルに保持される。そのため、論理積信号Ｖａｎｄ１もＬレベルに保持される。また、ＰＷＭ信号ＰＷＭがＬレベルからＨレベルに変化するためにＤＦＦ４１Ａがリセットされるが、Ｑ出力信号Ｖｄｆｆ１ＱはＬレベルに保持される。
時間Ｔ５４から所定時間後の時間Ｔ５５において、遅延信号Ｖｄｌｙ１がＬレベルからＨレベルに立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳがＨレベルからＬレベルに立ち下がる。すなわち、Ｐチャネルゲート電位ＰＧの立ち上がりから所定時間遅延して、遅延信号Ｖｄｌｙ１が立ち上がり、遅延信号Ｖｄｌｙ２及び制御信号ＨＹＳが立ち下がる。Ｑ出力信号Ｖｄｆｆ１ＱがＬレベルのときに遅延信号Ｖｄｌｙ１が立ち上がるため、周波数選択信号ＳＥＬはＬレベルに保持される。制御信号ＨＹＳがＬレベルになるため、コンパレータ出力信号Ｓ３３ＡはＨレベルからＬレベルに変化する。監視信号ＣＯＭＰ及び論理積信号Ｖａｎｄ１はＬレベルに保持される。このとき、ＤＦＦ４１ＡはＱ出力信号Ｖｄｆｆ１ＱをＬレベルに保持する。
時間Ｔ５６における動作は、時間Ｔ５３における動作と同様である。
本実施形態では、スイッチングレギュレータ制御回路６１Ａは、発振器１４Ａと、ＰＷＭコンパレータ１５Ａと、トランジスタドライブ回路３０Ａとを備える。発振器１４Ａはキャリア信号ＶＲＡＭＰを生成する。ＰＷＭコンパレータ１５Ａは、キャリア信号ＶＲＡＭＰに基づいてＰＷＭ信号ＰＷＭを生成する。トランジスタドライブ回路３０Ａは、ＰＷＭ信号ＰＷＭに基づいてスイッチングトランジスタ２２Ａ及び同期整流トランジスタ２１Ａを駆動する。発振器１４Ａは、同期整流トランジスタ２１Ａを流れる電流ＩＤＳの向きと対応する同期整流トランジスタ２１Ａのソースードレイン間の電圧の方向に基づいて、キャリア信号ＶＲＡＭＰの周波数を切り替えている。そのため、負荷の動作状態を監視する方法が直接的であり、軽負荷と重負荷とを分ける閾値が製造ばらつきや使用条件により変化しない。したがって、負荷の状態が軽負荷の場合における昇圧型スイッチングレギュレータ１０１Ａの効率を安定して向上させることができる。
更に、同期整流トランジスタ２１Ａを流れる電流ＩＤＳの向きと対応する同期整流トランジスタ２１Ａのソースードレイン間の電圧の方向をヒステリシスコンパレータ３３Ａにより監視しているため、同期整流トランジスタ２１Ａに逆流電流が流れると即座にキャリア信号ＶＲＡＭＰの周波数を切り替えることができる。
また、スイッチングトランジスタ２２Ａがオフ状態且つ同期整流トランジスタ２１Ａがオン状態の期間に同期整流トランジスタ２１Ａのソース−ドレイン間電圧の方向が同期整流トランジスタ２１Ａに逆流電流が流れる方向になると、発振器１４Ａはキャリア信号ＶＲＡＭＰの周波数を高周波から低周波に切り替える。スイッチングトランジスタ２２Ａがオフ状態且つ同期整流トランジスタ２１Ａがオン状態の期間に同期整流トランジスタ２１Ａのソース−ドレイン間電圧の方向が同期整流トランジスタ２１Ａに逆流電流が流れる方向に一度もならないと、発振器１４Ａはキャリア信号ＶＲＡＭＰの周波数を低周波から高周波に切り替える。スイッチングの１周期ごとに同期整流トランジスタ２１Ａのソースードレイン間の電圧の方向を監視してキャリア信号ＶＲＡＭＰの周波数を固定しているため、スイッチング周期ごとに適切なキャリア周波数を設定することができる。
また、スイッチングトランジスタ２２Ａがオフ状態且つ同期整流トランジスタ２１Ａがオン状態の期間に同期整流トランジスタ２１Ａのソース−ドレイン間電圧の方向が同期整流トランジスタ２１Ａに逆流電流が流れる方向になると、トランジスタドライブ回路３０Ａは同期整流トランジスタ２１Ａをオフ状態にする。したがって、電流ＩＤＳの逆流電流が遮断されて昇圧型スイッチングレギュレータ１０１Ａの効率低下が防がれる。
尚、第２の実施形態の場合と同様に、複数の負荷に電力を供給することが可能なマルチ出力の電源システムに本実施形態を適用することが可能である。
以上、本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１０１、１０２…降圧型スイッチングレギュレータ
１０１Ａ…昇圧型スイッチングレギュレータ
１０、１０Ａ…基準電圧回路
１１、１２、１１Ａ、１２Ａ、１１１〜１１３、１２１〜１２３…電圧検出抵抗
１３、１３Ａ、１３１〜１３３…エラーアンプ
１４、１４Ａ…発振器
１５、１５Ａ、１５１〜１５３…ＰＷＭコンパレータ
２１、２１Ａ、２１１〜２１３…Ｐチャネルトランジスタ
２２、２２Ａ、２２１〜２２３…Ｎチャネルトランジスタ
２３、２３Ａ、２３１〜２３３…インダクタ
２４、２４Ａ、２４１〜２４３…コンデンサ
３０、３０Ａ、３０１〜３０３…トランジスタドライブ回路
３１、３１Ａ、３１１〜３１３…Ｐチャネルトランジスタドライブ回路
３２、３２Ａ、３２１〜３２３…Ｎチャネルトランジスタドライブ回路
３３、３３Ａ、３３１〜３３３…ヒステリシスコンパレータ
３４Ａ…インバータ３５Ａ…ＡＮＤ回路
４０、４０Ａ、４２…ＡＮＤ回路
４１、４１Ａ、４４、４４Ａ…Ｄフリップフロップ
４２Ａ…ＯＲ回路
４３…立ち下り遅延反転回路
４３Ａ…立ち上がり遅延回路
４５…立ち下り遅延回路
４５Ａ…立ち上がり遅延反転回路
５１〜５３…電圧変換回路
５４…ＡＮＤ回路
６１、６２、６１Ａ…スイッチングレギュレータ制御回路
ＶＤＤ…電源電位
ＥＲＲ、ＥＲＲ１〜ＥＲＲ３…誤差信号
ＶＲＡＭＰ…キャリア信号
ＰＷＭ、ＰＷＭ１〜ＰＷＭ３…ＰＷＭ信号
ＰＧ、ＰＧ１〜ＰＧ３…Ｐチャネルゲート電位
ＮＧ、ＮＧ１〜ＮＧ３…Ｎチャネルゲート電位
ＨＹＳ、ＨＹＳ１〜ＨＹＳ３…制御信号
ＣＯＭＰ、ＣＯＭＰ１〜ＣＯＭＰ３…監視信号
ＳＥＬ、ＳＥＬ０〜ＳＥＬ３…周波数選択信号
Ｌｏｕｔ、Ｌｏｕｔ１〜Ｌｏｕｔ３…インダクタ電位
Ｖｏｕｔ、Ｖｏｕｔ１〜Ｖｏｕｔ３…出力電位
Ｖｄｌｙ１、Ｖｄｌｙ２…遅延信号
Ｖａｎｄ１…論理積信号
Ｖｄｆｆ１Ｑ…Ｑ出力信号
Ｖｄｆｆ１ＱＢ…ＱＢ出力信号
ＩＬ、ＩＬ１〜ＩＬ３、ＩＤＳ…電流
Ｓ３３Ａ…コンパレータ出力信号

Claims (4)

  1. キャリア信号を生成する発振器と、
    前記キャリア信号に基づいて第１ＰＷＭ信号を生成する第１ＰＷＭコンパレータと、
    前記第１ＰＷＭ信号に基づいて第１スイッチングトランジスタ及び第１同期整流トランジスタを駆動する第１トランジスタドライブ回路と
    を具備し、
    前記発振器は、前記第１同期整流トランジスタのソース−ドレイン間電圧の方向に基づいて前記キャリア信号の周波数を切り替え、
    前記キャリア信号に基づいて第２ＰＷＭ信号を生成する第２ＰＷＭコンパレータと、
    前記第２ＰＷＭ信号に基づいて第２スイッチングトランジスタ及び第２同期整流トランジスタを駆動する第２トランジスタドライブ回路と
    を更に具備し、
    前記第１トランジスタドライブ回路は第１周波数選択信号を出力し、
    前記第１周波数選択信号は、前記第１スイッチングトランジスタがオフ状態且つ前記第１同期整流トランジスタがオン状態の期間に前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向になると、第１レベルから第２レベルに変化し、
    前記第１周波数選択信号は、前記第１スイッチングトランジスタがオフ状態且つ前記第１同期整流トランジスタがオン状態の期間に前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向に一度もならないと、前記第２レベルから前記第１レベルに変化し、
    前記第２トランジスタドライブ回路は第２周波数選択信号を出力し、
    前記第２周波数選択信号は、前記第２スイッチングトランジスタがオフ状態且つ前記第２同期整流トランジスタがオン状態の期間に前記第２同期整流トランジスタのソース−ドレイン間電圧の方向が前記第２同期整流トランジスタに逆流電流が流れる方向になると、第３レベルから第４レベルに変化し、
    前記第２周波数選択信号は、前記第２スイッチングトランジスタがオフ状態且つ前記第２同期整流トランジスタがオン状態の期間に前記第２同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第２同期整流トランジスタに逆流電流が流れる方向に一度もならないと、前記第４レベルから前記第３レベルに変化し、
    前記第１周波数選択信号が前記第２レベル且つ前記第２周波数選択信号が前記第４レベルのとき、前記キャリア信号の前記周波数は低周波であり、
    前記第１周波数選択信号が前記第２レベル且つ前記第２周波数選択信号が前記第４レベルでないとき、前記キャリア信号の前記周波数は高周波である
    スイッチングレギュレータ制御回路。
  2. キャリア信号を生成する発振器と、
    前記キャリア信号に基づいて第１ＰＷＭ信号を生成する第１ＰＷＭコンパレータと、
    前記第１ＰＷＭ信号に基づいて第１スイッチングトランジスタ及び第１同期整流トランジスタを駆動する第１トランジスタドライブ回路と
    を具備し、
    前記発振器は、前記第１同期整流トランジスタのソース−ドレイン間電圧の方向に基づいて前記キャリア信号の周波数を切り替え、
    前記第１スイッチングトランジスタがオフ状態且つ前記第１同期整流トランジスタがオン状態の期間に前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向になると、前記発振器は前記キャリア信号の前記周波数を高周波から低周波に切り替え、
    前記第１スイッチングトランジスタがオフ状態且つ前記第１同期整流トランジスタがオン状態の期間に前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向に一度もならないと、前記発振器は前記キャリア信号の前記周波数を前記低周波から前記高周波に切り替え、
    前記第１スイッチングトランジスタのソースは電源電位に接続され、
    前記第１スイッチングトランジスタのドレインは前記第１同期整流トランジスタのドレイン及びインダクタの一の端子に接続され、
    前記第１同期整流トランジスタのソースは接地電位に接続され、
    前記インダクタの他の端子は、負荷に接続され、平滑コンデンサを介して前記接地電位に接続され、
    前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向になるとき、前記第１同期整流トランジスタの前記ドレインの電位が前記ソースの電位より高くなり、
    前記第１トランジスタドライブ回路は、
    ヒステリシスコンパレータと、
    第１ＡＮＤ回路と、
    第１Ｄフリップフロップと、
    第２ＡＮＤ回路と、
    立ち下り遅延反転回路と、
    第２Ｄフリップフロップと、
    立ち下り遅延回路と
    を備え、
    前記ヒステリシスコンパレータの（＋）入力端子は前記第１同期整流トランジスタの前記ドレインに接続され、
    前記ヒステリシスコンパレータの（−）入力端子は前記第１同期整流トランジスタの前記ソースに接続され、
    前記ヒステリシスコンパレータの出力端子は前記第１ＡＮＤ回路の第１入力端子に接続され、
    前記第１ＡＮＤ回路の出力端子は前記第１Ｄフリップフロップのクロック入力端子に接続され、
    前記第１ＤフリップフロップのＤ入力端子は前記電源電位に接続され、
    前記第１Ｄフリップフロップの反転リセット入力端子は前記第１ＰＷＭコンパレータの出力端子に接続され、
    前記第１ＤフリップフロップのＱ出力端子は、前記第２ＤフリップフロップのＤ入力端子に接続され、
    前記第１ＤフリップフロップのＱＢ出力端子は、前記第２ＡＮＤ回路の第１入力端子に接続され、
    前記第２ＡＮＤ回路の第２入力端子は、前記第１ＰＷＭコンパレータの前記出力端子に接続され、
    前記第２ＡＮＤ回路の出力端子は、前記立ち下り遅延反転回路の入力端子と、前記第１同期整流トランジスタのゲートと、前記立ち下り遅延回路の入力端子とに接続され、
    前記立ち下り遅延反転回路の出力端子は、前記第２Ｄフリップフロップのクロック入力端子に接続され、
    前記第２ＤフリップフロップのＱ出力端子は、前記発振器の入力端子に接続され、
    前記立ち下り遅延回路の出力端子は、前記第１ＡＮＤ回路の第２入力端子と、前記ヒステリシスコンパレータの制御信号入力端子に接続され、
    前記制御信号入力端子がＬレベルの場合、前記ヒステリシスコンパレータの前記出力端子は前記（＋）入力端子及び前記（−）入力端子の電位と無関係にＬレベルであり、
    前記制御信号入力端子がＨレベル且つ前記（＋）入力端子の電位が前記（−）入力端子の電位より高い場合、前記ヒステリシスコンパレータの前記出力端子はＨレベルであり、
    前記制御信号入力端子がＨレベル且つ前記（＋）入力端子の電位が前記（−）入力端子の電位より低い場合、前記ヒステリシスコンパレータの前記出力端子はＬレベルであり、
    前記第２ＡＮＤ回路の前記出力端子がＨレベルのとき、前記第１同期整流トランジスタはオン状態であり、
    前記第２ＡＮＤ回路の前記出力端子がＬレベルのとき、前記第１同期整流トランジスタはオフ状態であり、
    前記第１ＰＷＭコンパレータの前記出力端子がＨレベルのとき、前記第１スイッチングトランジスタはオフ状態であり、
    前記第１ＰＷＭコンパレータの前記出力端子がＬレベルのとき、前記第１スイッチングトランジスタはオン状態であり、
    前記第２Ｄフリップフロップの前記Ｑ出力端子がＨレベルのとき前記キャリア信号の前記周波数は前記低周波であり、
    前記第２Ｄフリップフロップの前記Ｑ出力端子がＬレベルのとき前記キャリア信号の前記周波数は前記高周波である
    スイッチングレギュレータ制御回路。
  3. キャリア信号を生成する発振器と、
    前記キャリア信号に基づいて第１ＰＷＭ信号を生成する第１ＰＷＭコンパレータと、
    前記第１ＰＷＭ信号に基づいて第１スイッチングトランジスタ及び第１同期整流トランジスタを駆動する第１トランジスタドライブ回路と
    を具備し、
    前記発振器は、前記第１同期整流トランジスタのソース−ドレイン間電圧の方向に基づいて前記キャリア信号の周波数を切り替え、
    前記第１スイッチングトランジスタがオフ状態且つ前記第１同期整流トランジスタがオン状態の期間に前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向になると、前記発振器は前記キャリア信号の前記周波数を高周波から低周波に切り替え、
    前記第１スイッチングトランジスタがオフ状態且つ前記第１同期整流トランジスタがオン状態の期間に前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向に一度もならないと、前記発振器は前記キャリア信号の前記周波数を前記低周波から前記高周波に切り替え、
    前記第１スイッチングトランジスタのドレインは、インダクタの一の端子と、前記第１同期整流トランジスタのドレインに接続され、
    前記第１スイッチングトランジスタのソースは、接地電位に接続され、
    前記インダクタの他の端子は、電源電位に接続され、
    前記第１同期整流トランジスタのソースは、負荷に接続され、平滑コンデンサを介して前記接地電位に接続され、
    前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向になるとき、前記第１同期整流トランジスタの前記ドレインの電位が前記ソースの電位より低くなり、
    前記第１トランジスタドライブ回路は、
    ヒステリシスコンパレータと、
    第１ＡＮＤ回路と、
    第１Ｄフリップフロップと、
    ＯＲ回路と、
    立ち上がり遅延回路と、
    第２Ｄフリップフロップと、
    立ち上がり遅延反転回路と、
    インバータと、
    第２ＡＮＤ回路と
    を備え、
    前記ヒステリシスコンパレータの（＋）入力端子は前記第１同期整流トランジスタの前記ソースに接続され、
    前記ヒステリシスコンパレータの（−）入力端子は前記第１同期整流トランジスタの前記ドレインに接続され、
    前記ヒステリシスコンパレータの出力端子は前記第２ＡＮＤ回路の第１入力端子に接続され、
    前記インバータの入力端子は前記第１ＰＷＭコンパレータの出力端子に接続され、
    前記インバータの出力端子は前記第２ＡＮＤ回路の第２入力端子に接続され、
    前記第２ＡＮＤ回路の出力端子は、前記第１ＡＮＤ回路の第１入力端子に接続され、
    前記第１ＡＮＤ回路の出力端子は、前記第１Ｄフリップフロップのクロック入力端子に接続され、
    前記第１ＤフリップフロップのＤ入力端子は前記電源電位に接続され、
    前記第１Ｄフリップフロップのリセット入力端子は前記第１ＰＷＭコンパレータの前記出力端子に接続され、
    前記第１ＤフリップフロップのＱ出力端子は、前記第２ＤフリップフロップのＤ入力端子と、前記ＯＲ回路の第１入力端子とに接続され、
    前記ＯＲ回路の第２入力端子は、前記第１ＰＷＭコンパレータの前記出力端子に接続され、
    前記ＯＲ回路の出力端子は、前記立ち上がり遅延回路の入力端子と、前記第１同期整流トランジスタのゲートと、前記立ち上がり遅延反転回路の入力端子とに接続され、
    前記立ち上がり遅延回路の出力端子は、前記第２Ｄフリップフロップのクロック入力端子に接続され、
    前記第２ＤフリップフロップのＱ出力端子は、前記発振器の入力端子に接続され、
    前記立ち上がり遅延反転回路の出力端子は、前記第１ＡＮＤ回路の第２入力端子と、前記ヒステリシスコンパレータの制御信号入力端子に接続され、
    前記制御信号入力端子がＬレベルの場合、前記ヒステリシスコンパレータの前記出力端子は前記（＋）入力端子及び前記（−）入力端子の電位と無関係にＬレベルであり、
    前記制御信号入力端子がＨレベル且つ前記（＋）入力端子の電位が前記（−）入力端子の電位より高い場合、前記ヒステリシスコンパレータの前記出力端子はＨレベルであり、
    前記制御信号入力端子がＨレベル且つ前記（＋）入力端子の電位が前記（−）入力端子の電位より低い場合、前記ヒステリシスコンパレータの前記出力端子はＬレベルであり、
    前記ＯＲ回路の前記出力端子がＨレベルのとき、前記第１同期整流トランジスタはオフ状態であり、
    前記ＯＲ回路の前記出力端子がＬレベルのとき、前記第１同期整流トランジスタはオン状態であり、
    前記第１ＰＷＭコンパレータの前記出力端子がＨレベルのとき、前記第１スイッチングトランジスタはオン状態であり、
    前記第１ＰＷＭコンパレータの前記出力端子がＬレベルのとき、前記第１スイッチングトランジスタはオフ状態であり、
    前記第２Ｄフリップフロップの前記Ｑ出力端子がＨレベルのとき前記キャリア信号の前記周波数は前記低周波であり、
    前記第２Ｄフリップフロップの前記Ｑ出力端子がＬレベルのとき前記キャリア信号の前記周波数は前記高周波である
    スイッチングレギュレータ制御回路。
  4. キャリア信号に基づいて第１ＰＷＭ信号を生成することと、
    前記第１ＰＷＭ信号に基づいて第１スイッチングトランジスタ及び第１同期整流トランジスタを駆動することと、
    前記第１同期整流トランジスタのソース−ドレイン間電圧の方向に基づいて前記キャリア信号の周波数を切り替えることと
    を具備し、
    前記キャリア信号の前記周波数を切り替えることは、
    前記第１スイッチングトランジスタがオフ状態且つ前記第１同期整流トランジスタがオン状態の期間に前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向になると、前記キャリア信号の前記周波数を高周波から低周波に切り替えることと、
    前記第１スイッチングトランジスタがオフ状態且つ前記第１同期整流トランジスタがオン状態の期間に前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向に一度もならないと、前記キャリア信号の前記周波数を前記低周波から前記高周波に切り替えることと
    を含み、
    前記キャリア信号に基づいて第２ＰＷＭ信号を生成することと、
    前記第２ＰＷＭ信号に基づいて第２スイッチングトランジスタ及び第２同期整流トランジスタを駆動することと
    を更に具備し、
    前記キャリア信号の前記周波数を切り替えることは、
    前記第１スイッチングトランジスタがオフ状態且つ前記第１同期整流トランジスタがオン状態の期間に前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向になると、第１周波数選択信号が第１レベルから第２レベルに変化することと、
    前記第１スイッチングトランジスタがオフ状態且つ前記第１同期整流トランジスタがオン状態の期間に前記第１同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第１同期整流トランジスタに逆流電流が流れる方向に一度もならないと、前記第１周波数選択信号が前記第２レベルから前記第１レベルに変化することと、
    前記第２スイッチングトランジスタがオフ状態且つ前記第２同期整流トランジスタがオン状態の期間に前記第２同期整流トランジスタのソース−ドレイン間電圧の方向が前記第２同期整流トランジスタに逆流電流が流れる方向になると、第２周波数選択信号が第３レベルから第４レベルに変化することと、
    前記第２スイッチングトランジスタがオフ状態且つ前記第２同期整流トランジスタがオン状態の期間に前記第２同期整流トランジスタの前記ソース−ドレイン間電圧の方向が前記第２同期整流トランジスタに逆流電流が流れる方向に一度もならないと、前記第２周波数選択信号が前記第４レベルから前記第３レベルに変化することと
    を含み、
    前記第１周波数選択信号が前記第２レベル且つ前記第２周波数選択信号が前記第４レベルのとき、前記キャリア信号の前記周波数は低周波であり、
    前記第１周波数選択信号が前記第２レベル且つ前記第２周波数選択信号が前記第４レベルでないとき、前記キャリア信号の前記周波数は高周波である
    スイッチングレギュレータ制御方法。
JP2012137477A 2012-06-19 2012-06-19 スイッチングレギュレータ制御回路 Expired - Fee Related JP5973801B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012137477A JP5973801B2 (ja) 2012-06-19 2012-06-19 スイッチングレギュレータ制御回路
US13/919,201 US9760101B2 (en) 2012-06-19 2013-06-17 Switching regulator control circuit
US15/673,624 US20170364107A1 (en) 2012-06-19 2017-08-10 Switching regulator control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012137477A JP5973801B2 (ja) 2012-06-19 2012-06-19 スイッチングレギュレータ制御回路

Publications (2)

Publication Number Publication Date
JP2014003804A JP2014003804A (ja) 2014-01-09
JP5973801B2 true JP5973801B2 (ja) 2016-08-23

Family

ID=49755286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012137477A Expired - Fee Related JP5973801B2 (ja) 2012-06-19 2012-06-19 スイッチングレギュレータ制御回路

Country Status (2)

Country Link
US (2) US9760101B2 (ja)
JP (1) JP5973801B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5973801B2 (ja) * 2012-06-19 2016-08-23 ルネサスエレクトロニクス株式会社 スイッチングレギュレータ制御回路
JP6805798B2 (ja) * 2016-12-19 2020-12-23 セイコーエプソン株式会社 過電流検出回路、半導体装置、及び、電源装置
US10340789B2 (en) * 2016-12-30 2019-07-02 Texas Instruments Incorporated Dynamic threshold selection for transient detection in a coverter
JP6886343B2 (ja) * 2017-05-15 2021-06-16 ローム株式会社 Ｄｃ／ｄｃコンバータ
US11152859B2 (en) * 2017-12-27 2021-10-19 Intel Corporation Synchronous voltage regulators
FR3087064B1 (fr) * 2018-10-09 2020-11-20 Stmicroelectronics Razvoj Polprevodnikov D O O Source d'alimentation a decoupage d'un lecteur du type communication en champ proche
US11205962B2 (en) 2019-05-10 2021-12-21 Intel Corporation Real-time switching period estimation apparatus and method
US11307644B2 (en) * 2019-07-25 2022-04-19 Apple Inc. Cross-domain power control circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US112007A (en) * 1871-02-21 Improvement in buck-saw frames
JP3506913B2 (ja) * 1997-09-22 2004-03-15 セイコーインスツルメンツ株式会社 スイッチングレギュレータ
JP2946091B2 (ja) 1998-02-18 1999-09-06 セイコーインスツルメンツ株式会社 スイッチング・レギュレーター
JP2000217344A (ja) * 1999-01-26 2000-08-04 Sharp Corp スイッチング電源回路
JP2002281743A (ja) * 2001-03-19 2002-09-27 Hitachi Ltd 半導体集積回路および携帯用電子機器
US7298124B2 (en) * 2004-12-01 2007-11-20 Semiconductor Components Industries, L.L.C. PWM regulator with discontinuous mode and method therefor
JP2005160224A (ja) * 2003-11-26 2005-06-16 Toshiba Tec Corp 電力変換装置
US7301400B1 (en) * 2004-06-02 2007-11-27 Rf Micro Devices, Inc. Multi-phase switching power supply for mobile telephone applications
JP2006166667A (ja) * 2004-12-10 2006-06-22 Ricoh Co Ltd スイッチングレギュレータ
JP2007202281A (ja) * 2006-01-25 2007-08-09 Ricoh Co Ltd 電源回路
JP2007236051A (ja) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd スイッチングレギュレータ
JP5014714B2 (ja) 2006-09-12 2012-08-29 株式会社リコー スイッチングレギュレータ及びスイッチングレギュレータの制御回路
US7535210B2 (en) * 2006-10-18 2009-05-19 Texas Instruments Incorporated Predictive duty ratio generating circuit and method for synchronous boost converters operating in PFM mode
JP5034439B2 (ja) * 2006-10-24 2012-09-26 富士電機株式会社 Ｄｃ／ｄｃコンバータの動作モード判定回路
JP4720821B2 (ja) * 2007-12-14 2011-07-13 ミツミ電機株式会社 Ｄｃ−ｄｃコンバータおよび電源制御用半導体集積回路
US7872456B2 (en) * 2008-12-16 2011-01-18 Texas Instruments Incorporated Discontinuous conduction mode pulse-width modulation
JP5511245B2 (ja) * 2009-07-15 2014-06-04 ローム株式会社 スイッチングレギュレータ及びこれを用いた電子機器
JP5973801B2 (ja) * 2012-06-19 2016-08-23 ルネサスエレクトロニクス株式会社 スイッチングレギュレータ制御回路

Also Published As

Publication number Publication date
US20170364107A1 (en) 2017-12-21
US9760101B2 (en) 2017-09-12
US20130335050A1 (en) 2013-12-19
JP2014003804A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
JP5973801B2 (ja) スイッチングレギュレータ制御回路
US7876076B2 (en) Circuit for preventing through current in DC-DC converter
JP5942455B2 (ja) スイッチングレギュレータ
JP4689377B2 (ja) 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器
US8803500B2 (en) PFM SMPS with quick sudden load change response
JP4481879B2 (ja) スイッチング電源装置
EP2421137B1 (en) Switching power supply unit
JP6382002B2 (ja) Ｄｃ−ｄｃコンバータ
JP5304281B2 (ja) Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
JP2009148094A (ja) Ｄｃ−ｄｃコンバータおよび電源制御用半導体集積回路
JP2014050308A (ja) スイッチングレギュレータとその制御方法
JP2010259257A (ja) スイッチングレギュレータ及びその動作制御方法
JP4734382B2 (ja) Ｄｃ−ｄｃコンバータ用集積回路
JP2014023269A (ja) 半導体集積回路およびその動作方法
JP2010110070A (ja) Ｄｃ−ｄｃコンバータ
JP2008072873A (ja) Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法
JP2010154706A (ja) スイッチングレギュレータの制御回路、方法、およびそれらを用いたスイッチングレギュレータ
US20110175588A1 (en) Control circuit and method for switching supply
JP2009254009A (ja) Ｄｃ−ｄｃコンバータおよび電源制御用半導体集積回路
JP2010213559A (ja) 直流電源装置およびｄｃ−ｄｃコンバータ
JP5304173B2 (ja) 電源電圧制御回路及びｄｃ−ｄｃコンバータ
JP6619662B2 (ja) スイッチングレギュレータ
JP5719404B2 (ja) 電源電圧制御回路及び電源電圧制御方法
JP5071145B2 (ja) 制御回路および電源制御用半導体集積回路並びにｄｃ−ｄｃコンバータ
JP2011142761A (ja) Ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160715

R150 Certificate of patent or registration of utility model

Ref document number: 5973801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees