JP2011142761A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JP2011142761A JP2011142761A JP2010002505A JP2010002505A JP2011142761A JP 2011142761 A JP2011142761 A JP 2011142761A JP 2010002505 A JP2010002505 A JP 2010002505A JP 2010002505 A JP2010002505 A JP 2010002505A JP 2011142761 A JP2011142761 A JP 2011142761A
- Authority
- JP
- Japan
- Prior art keywords
- side switch
- low
- mode
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】適切なタイミングで同期整流モードとチョッパモードとを切り換えることができるDC−DCコンバータを提供する。
【解決手段】DC−DCコンバータは、入力電圧ライン1に接続されるハイサイドスイッチQ1と、ハイサイドスイッチQ1に直列に接続されたローサイドスイッチQ2と、ハイサイドドライバ3と、ローサイドドライバ4と、を備え、ハイサイドスイッチQ1とローサイドスイッチQ2とが交互にオンオフする同期整流モードと、ローサイドスイッチQ2がオフに維持されるチョッパモードとは、外部からローサイドドライバ4に供給される選択信号によって切り換えられる。
【選択図】図1
【解決手段】DC−DCコンバータは、入力電圧ライン1に接続されるハイサイドスイッチQ1と、ハイサイドスイッチQ1に直列に接続されたローサイドスイッチQ2と、ハイサイドドライバ3と、ローサイドドライバ4と、を備え、ハイサイドスイッチQ1とローサイドスイッチQ2とが交互にオンオフする同期整流モードと、ローサイドスイッチQ2がオフに維持されるチョッパモードとは、外部からローサイドドライバ4に供給される選択信号によって切り換えられる。
【選択図】図1
Description
本発明は、DC−DCコンバータに関する。
スイッチング式の降圧型DC−DCコンバータは、インダクタに流す電流をスイッチングし、コンデンサで平滑化して出力電圧として取り出す。同期整流方式の場合は、常時スイッチングを行うため、大電流時の効率は優れているが、小電流時におけるスイッチング損失が大きくなり効率が低下する。チョッパ方式の場合は、小電流時のスイッチング損失は少ないが、ローサイド素子をダイオードで構成するためダイオードによる電圧降下が大きく、大電流時の効率が悪い。
例えば特許文献1には、インダクタ電流を検出するセンス抵抗によって軽負荷であることが検出されると、ローサイドスイッチをオフにして同期整流を中止し、転流ダイオードを介してインダクタ電流を流すことが開示されている。すなわち、モード切り換えタイミングは、DC−DCコンバータの内部信号に依存している。
本発明は、適切なタイミングで同期整流モードとチョッパモードとを切り換えることができるDC−DCコンバータを提供する。
本発明の一態様によれば、入力電圧ラインに接続されるハイサイドスイッチと、前記ハイサイドスイッチに直列に接続されたローサイドスイッチと、前記ハイサイドスイッチを切り換えるハイサイドドライバと、前記ローサイドスイッチを切り換えるローサイドドライバと、を備え、前記ハイサイドスイッチと前記ローサイドスイッチとが交互にオンオフする同期整流モードと、前記ローサイドスイッチがオフに維持されるチョッパモードとは、外部から前記ローサイドドライバに供給される選択信号によって切り換えられることを特徴とするDC−DCコンバータが提供される。
本発明によれば、適切なタイミングで同期整流モードとチョッパモードとを切り換えることができるDC−DCコンバータが提供される。
以下、図面を参照し、本発明の実施形態について説明する。
図1は、本発明の実施形態に係るDC−DCコンバータの回路図である。
図1は、本発明の実施形態に係るDC−DCコンバータの回路図である。
このDC−DCコンバータは、入力電圧Vinよりも低い出力電圧Voutを出力する降圧型DC−DCコンバータ(buck converter)である。
図1に示す各要素において、例えばインダクタL、フィードバック抵抗R1、R2、平滑コンデンサC1は外付け部品であり、それら以外の要素は、共通の半導体基板に形成され、1つのチップもしくはパッケージ化された半導体装置として構成される。
入力電圧Vinが与えられる入力電圧ライン1とグランドとの間に、ハイサイドスイッチQ1とローサイドスイッチQ2とが直列に接続されている。ハイサイドスイッチQ1は、例えばp型MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)であり、ローサイドスイッチQ2は、例えばn型MOSFETである。なお、ハイサイドスイッチQ1として、n型MOSFETを用いてもよい。
ハイサイドスイッチQ1のソースは入力電圧ライン1に接続され、ドレインはローサイドスイッチQ2のドレインと接続されている。ローサイドスイッチQ2のソースはグランドに接続されている。
ハイサイドスイッチQ1のドレイン及びローサイドスイッチQ2のドレインは、インダクタLの一端と接続されている。図1において、ハイサイドスイッチQ1とローサイドスイッチQ2とインダクタLとの接続ノードをLxとする。
インダクタLの他端は出力端子もしくは出力電圧ライン2に接続され、出力電圧ライン2とグランドとの間に、平滑コンデンサC1が接続されている。インダクタLと平滑コンデンサC1は、出力電圧Voutを平滑化して安定化させるLCフィルタとして機能する。
インダクタLの一端(もしくはノードLx)と、グランドとの間には、ローサイドスイッチQ2に対して並列にダイオードDが接続されている。ダイオードDは、グランドからインダクタLの一端に向かう方向を順方向としている。
インダクタLの他端(もしくは出力電圧ライン2)と、グランドとの間には、フィードバック抵抗R1とフィードバック抵抗R2が直列に接続されている。フィードバック抵抗R1とフィードバック抵抗R2との接続ノードをフィードバック端子FBとする。
フィードバック端子FBは、エラーアンプ6の反転入力端子に接続されている。エラーアンプ6の非反転入力端子は、基準電圧源5と接続されている。エラーアンプ6の出力端子は、コンパレータ7の非反転入力端子に接続されている。
エラーアンプ6の出力端子とグランドとの間には、抵抗R3とコンデンサC2が直列に接続されている。抵抗R3とコンデンサC2は、エラーアンプ6の出力を安定化させる位相補償回路を構成する。
コンパレータ7の反転入力端子には、三角波発生回路8が接続されている。コンパレータ7の出力端子は、ハイサイドドライバ3の入力端子に接続されている。ハイサイドドライバ3は、例えばNOT回路である。ハイサイドドライバ3の出力端子は、ハイサイドスイッチQ1のゲートに接続され、ハイサイドドライバ3から供給されるローレベル信号またはハイレベル信号によって、ハイサイドスイッチQ1のオンオフが切り換えられる。
コンパレータ7の出力端子は、ローサイドドライバ4の一方の入力端子に接続されている。ローサイドドライバ4は、例えばNOR回路である。ローサイドドライバ4の出力端子は、ローサイドスイッチQ2のゲートに接続され、ローサイドドライバ4から供給されるハイレベル信号またはローレベル信号によって、ローサイドスイッチQ2のオンオフが切り換えられる。
ローサイドドライバ4の他方の入力端子には、同期整流モードまたはチョッパモードを選択する選択信号がラッチ回路12を介して入力する。ラッチ回路12は、NOT回路11を介して選択信号の入力ライン21と接続されている。また、ラッチ回路12は、NOT回路15を介してローサイドドライバ4と接続されている。
例えば、ラッチ回路12は、2つのNOR回路13、14を有する。NOR回路13の一方の入力端子は、NOT回路11の出力端子と接続されている。NOR回路13の他方の入力端子は、NOR回路14の出力端子と接続されている。
NOR回路13の出力端子は、NOT回路15の入力端子に接続されている。また、NOR回路13の出力端子は、NOR回路14の一方の入力端子と接続されている。NOR回路14の他方の入力端子は、コンパレータ7の出力端子と接続されている。
入力ライン21には、このDC−DCコンバータの外部から選択信号sel1が与えられる。例えば、同期整流モードを選択するときには、選択信号sel1としてハイレベル信号が与えられ、チョッパモードを選択するときには選択信号sel1としてローレベル信号が与えられる。
同期整流モードでは、ハイサイドスイッチQ1とローサイドスイッチQ2とが交互にオンオフされる。ハイサイドスイッチQ1がオンで、ローサイドスイッチQ2がオフのときは、入力電圧ライン1からハイサイドスイッチQ1及びインダクタLを経由して出力電圧ライン2に電流が供給される。このとき、インダクタ電流は増加し、インダクタLにエネルギーが蓄積される。
ハイサイドスイッチQ1がオフに、ローサイドスイッチQ2がオンになると、インダクタLは蓄積したエネルギーを放出し、グランドからローサイドスイッチQ2及びインダクタLを経由して出力電圧ライン2に電流が供給される。
チョッパモードでは、ローサイドスイッチQ2はオフに維持され、ハイサイドスイッチQ1のみがオンオフされる。チョッパモードでハイサイドスイッチQ1がオフになると、グランドからダイオードD及びインダクタLを経由して出力電圧ライン2に電流が供給される。
また、本実施形態では、出力電圧Voutを2個のフィードバック抵抗R1、R2により分割し、エラーアンプ6にて基準電圧源5がつくる基準電圧Vrefと比較して、その誤差分に基づいて、例えばPWM(Pulse Width Modulation)信号を生成し、ハイサイドスイッチQ1、ローサイドスイッチQ2のオンオフサイクルを制御する。このような出力電圧Voutをフィードバックする負帰還制御により、設定した電圧を安定化させる。
具体的に、エラーアンプ6は、基準電圧Vrefと、出力電圧Voutを抵抗R1、R2により分圧した電圧との電圧差を増幅し、誤差電圧Verrとして出力する。
コンパレータ7は、三角波発生回路8の出力(三角波)と、エラーアンプ6の出力(誤差電圧Verr)とを比較する。三角波の電圧が誤差電圧Verrより大きくなったときに、コンパレータ7の出力が反転する。すなわち、三角波発生回路8の出力の方が誤差電圧Verrよりも大きいとき、コンパレータ7はローレベルを出力し、三角波発生回路8の出力の方が誤差電圧Verrよりも小さいとき、コンパレータ7はハイレベルを出力する。したがって、コンパレータ7の出力は、誤差電圧Verrの大きさに対応してデューティ比が変化するPWM信号となる。
コンパレータ7の出力は、例えばNOT回路であるハイサイドドライバ3に入力する。ハイサイドスイッチQ1は、例えばp型MOSFETであるため、ハイサイドドライバ3の出力がローレベルのときハイサイドスイッチQ1はオンになり、ハイサイドドライバ3の出力がハイレベルのときハイサイドスイッチQ1はオフになる。
出力電圧Voutが低いほどエラーアンプ6の出力は上昇し、ハイサイドスイッチQ1のオンする期間が長くなり、出力電圧Voutが上昇する。逆に、出力電圧Voutが高いときは、ハイサイドスイッチQ1のオフする期間が長くなり、出力電圧Voutは降下する。
同期整流モードが選択されると、選択信号入力ライン21にハイレベルの選択信号sel1が供給される。したがって、NOT回路11の出力はローレベルとなる。同期整流モードでは、NOR回路14はローレベルを出力し、NOR回路13の2つの入力は共にローレベルとなり、NOR回路13はハイレベルを出力する。
同期整流モードで、ハイサイドスイッチQ1がオン、ローサイドスイッチQ2がオフのとき、ラッチ回路12の出力(NOR回路13の出力)sel2はハイレベルとなる。ハイサイドドライバ3はハイレベルの入力を受けてローレベルをハイサイドスイッチQ1のゲートに出力し、ハイサイドスイッチQ1をオンにする。ローサイドドライバ4の一方の入力端子には、ハイサイドドライバ3の入力と同じハイレベルが入力し、他方の入力端子には、NOT回路15を介して、sel2の反転信号であるローレベルが入力する。したがって、ローサイドドライバ4は、ローレベルをローサイドスイッチQ2のゲートに出力し、ローサイドスイッチQ2をオフにする。
同期整流モードで、ハイサイドスイッチQ1がオフになると、ハイサイドドライバ3の入力はローレベルとなり、ローサイドドライバ4の2つの入力は共にローレベルとなる。したがって、ローサイドドライバ4はハイレベルをローサイドスイッチQ2のゲートに出力し、ローサイドスイッチQ2をオンにする。
チョッパモードが選択されると、選択信号入力ライン21にローレベルの選択信号sel1が供給される。したがって、NOT回路11の出力はハイレベルとなり、NOR回路13の一方の入力は常にハイレベルとなる。このため、チョッパモード時、NOR回路13の出力sel2はローレベルに維持され、ローサイドドライバ4の一方の入力は常にハイレベルとなる。ローサイドドライバ4の他方の入力は、ハイサイドスイッチQ1のオンオフに応じてハイレベルまたはローレベルとなるが、一方の入力が常にハイレベルであるため、NOR回路であるローサイドドライバ4は、チョッパモード時、常にローレベルをローサイドスイッチQ2のゲートに供給する。これにより、ローサイドスイッチQ2は、チョッパモード時、オフに維持される。チョッパモード時、ハイサイドスイッチQ1は、エラーアンプ6の出力(誤差電圧Verr)に基づいて、オンオフされる。
すなわち、同期整流モード時は、sel1及びsel2はハイレベルとなり、これを反転したローレベルが、NOT回路15を介して、ローサイドドライバ4の一方の入力として与えられる。ハイサイドスイッチQ1がオフのとき、ローサイドドライバ4の2つの入力が共にローレベルとなり、ローサイドドライバ4の出力はハイレベルとなり、ローサイドスイッチQ2はオンになる。
チョッパモード時は、sel1及びsel2はローレベルとなり、これを反転したハイレベルが、NOT回路15を介して、ローサイドドライバ4の一方の入力として与えられる。したがって、ハイサイドスイッチQ1のオンオフに関係なく、ローサイドドライバ4の出力はローレベルとなり、ローサイドスイッチQ2はオフが維持される。
本実施形態によれば、DC−DCコンバータの内部信号ではなく、外部から任意のタイミングで与えることができる選択信号sel1によって、同期整流モードまたはチョッパモードを選択する。このため、負荷などに応じたモード選択の自由度が高く、効率の低下をより抑えた使い方が可能となる。
例えば、負荷電流が小さいときは、同期整流モード時よりもハイサイドスイッチQ1のスイッチング周波数を低くしたチョッパモードを選択することで、効率の低下を抑制できる。
チョッパモードにおいて、負荷電流が小さく、ハイサイドスイッチQ1がオフとなり、パルススキップ状態のとき、エラーアンプ6の出力は低くなっていて、コンパレータ7の出力はローレベルになっている。この状態で、同期整流モードに切り換わってローサイドスイッチQ2がオンになると、出力電圧が急激に低下する場合がある。出力電圧の急激な低下が起こっても、エラーアンプ6の出力の位相補償回路(抵抗R3及びコンデンサC2)の時定数により、エラーアンプ6の出力上昇が遅れ、出力電圧の回復が遅れ、出力電圧が大きく低下する場合がある。
そこで、本実施形態では、チョッパモードから同期整流モードに切り換えるとき、図2のタイミングチャートを参照して以下に説明するように、ハイサイドスイッチQ1がオンになるタイミングに合わせて同期整流モードを開始するようにする。すなわち、同期整流モードを選択するために選択信号sel1がハイレベルになっても、ハイサイドスイッチQ1がオンになるまでは、ローサイドスイッチQ2のオフは維持され、チョッパモードが維持される。
図2(a)は、ハイサイドスイッチQ1の駆動信号(ハイサイドドライバ3の出力信号)VgQ1を表し、ハイサイドスイッチQ1は、VgQ1がローレベルのときオンになり、VgQ1がハイレベルのときオフになる。
図2(b)は、ローサイドスイッチQ2の駆動信号(ローサイドドライバ4の出力信号)VgQ2を表し、ローサイドスイッチQ2は、VgQ2がハイレベルのときオンになり、VgQ2がローレベルのときオフになる。
図2(c)は、ノードLxの電位VLxを表す。図2(d)は、選択信号入力ライン21に与えられる選択信号sel1を表す。図2(e)は、ラッチ回路12の出力信号(NOR回路13の出力信号)を表す。
例えば、チョッパモードにおけるパルススキップ状態(ハイサイドスイッチQ1がオフ)の時刻t1で、sel1が、チョッパモードを選択するローレベルから、同期整流モードを選択するハイレベルに切り換わったとする。
NOR回路13の一方の入力端子には、NOT回路11を介してsel1の反転信号であるローレベルが入力する。チョッパモード時、NOR回路13の出力はローレベルとなっており、NOR回路14の一方の入力端子にはローレベルが入力している。ハイサイドスイッチQ1はオフであるため、NOR回路14の他方の入力端子にはローレベルが入力している。したがって、NOR回路14の2つの入力は共にローレベルであり、NOR回路14はハイレベルを出力し、このハイレベルはNOR回路13の他方の入力となる。したがって、NOR回路13の出力すなわちsel2は、sel1がハイレベルになったにもかかわらずローレベルに維持される。このため、ローサイドドライバ4の出力はローレベルが維持され、ローサイドスイッチQ2のオフが維持される。
そして、例えば時刻t2で、コンパレータ7の出力がハイレベルになってハイサイドスイッチQ1がオンになると、コンパレータ7からNOR回路14に入力する信号がハイレベルになる。これにより、NOR回路14の出力がローレベルになり、NOR回路13の2つの入力が共にローレベルになる。これにより、NOR回路13の出力すなわちsel2はハイレベルとなり、ローサイドドライバ4の一方の入力がローレベルになる。
そして、ハイサイドスイッチQ1がオフになれば、ローサイドドライバ4の他方の入力がローレベルになり、ローサイドドライバ4の2つの入力が共にローレベルになる。これにより、ローサイドドライバ4はハイレベルを出力し、ローサイドスイッチQ2がオンになる。
チョッパモードが選択されてsel1及びsel2がローレベルに切り換わるまで、ローサイドドライバ4の一方の入力はローレベルに維持され、他方の入力はハイサイドスイッチQ1のオンオフに応じて切り換わり、ハイサイドスイッチQ1とローサイドスイッチQ2とが交互にオンオフされる同期整流モードが続けられる。
すなわち、sel1が同期整流モードを選択するハイレベルに切り換わっても、ラッチ回路12によってsel2のハイレベルへの切り換わりが、ハイサイドスイッチQ1がオンになるタイミングまで遅延される。
したがって、チョッパモードから切り換わった後の同期整流モードは、ハイサイドスイッチQ1がオン、ローサイドスイッチQ2がオフとなり、ノードLxの電位VLxが正電位の状態から開始する。このため、負荷電流の少ない状態で、チョッパモードから同期整流モードに切り換わるときに生じる出力電圧の降下を抑制できる。
出力電圧が設定値よりも低下し、エラーアンプ6の出力が上昇し、コンパレータ7の出力がハイレベルになると、ハイサイドスイッチQ1はオンになる。すなわち、エラーアンプ6の出力が上昇した状態でチョッパモードから同期整流モードに切り換わるので、その切り換え時の出力電圧の下降分(変動)が少なくて済む。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
3…ハイサイドドライバ、4…ローサイドドライバ、6…エラーアンプ、7…コンパレータ、12…ラッチ回路、Q1…ハイサイドスイッチ、Q2…ローサイドスイッチ、L…インダクタ、D…ダイオード
Claims (5)
- 入力電圧ラインに接続されるハイサイドスイッチと、
前記ハイサイドスイッチに直列に接続されたローサイドスイッチと、
前記ハイサイドスイッチを切り換えるハイサイドドライバと、
前記ローサイドスイッチを切り換えるローサイドドライバと、
を備え、
前記ハイサイドスイッチと前記ローサイドスイッチとが交互にオンオフする同期整流モードと、前記ローサイドスイッチがオフに維持されるチョッパモードとは、外部から前記ローサイドドライバに供給される選択信号によって切り換えられることを特徴とするDC−DCコンバータ。 - 前記チョッパモードから前記同期整流モードへの切り換え時、前記ハイサイドスイッチがオンになるタイミングまで前記チョッパモードが維持されることを特徴とする請求項1記載のDC−DCコンバータ。
- 前記チョッパモードから切り換わった後の前記同期整流モードは、前記ハイサイドスイッチがオン、前記ローサイドスイッチがオフの状態から開始されることを特徴とする請求項1または2に記載のDC−DCコンバータ。
- 前記選択信号の入力ライン、前記ローサイドドライバ及び前記ハイサイドドライバに接続されたラッチ回路であって、前記チョッパモードから前記同期整流モードへの切り換え時、前記ハイサイドスイッチがオンになるタイミングまで、前記ローサイドドライバに入力される前記選択信号の切り換えを遅延させるラッチ回路をさらに備えたことを特徴とする請求項1〜3のいずれか1つに記載のDC−DCコンバータ。
- 前記選択信号と前記ハイサイドスイッチの駆動信号は、前記ローサイドドライバに入力され、
前記ローサイドドライバは、前記駆動信号が前記ハイサイドスイッチをオフにする信号であって、且つ前記選択信号が前記同期整流モードを選択する信号のときに、前記ローサイドスイッチをオンにすることを特徴とする請求項1〜4のいずれか1つに記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010002505A JP2011142761A (ja) | 2010-01-08 | 2010-01-08 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010002505A JP2011142761A (ja) | 2010-01-08 | 2010-01-08 | Dc−dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011142761A true JP2011142761A (ja) | 2011-07-21 |
Family
ID=44458199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010002505A Pending JP2011142761A (ja) | 2010-01-08 | 2010-01-08 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011142761A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023100509A1 (ja) * | 2021-12-03 | 2023-06-08 | ローム株式会社 | スイッチング電源装置、スイッチ制御装置、車載機器、及び車両 |
WO2023100508A1 (ja) * | 2021-12-03 | 2023-06-08 | ローム株式会社 | スイッチング電源装置、スイッチ制御装置、車載機器、及び車両 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161915A (ja) * | 2009-01-09 | 2010-07-22 | Sanyo Electric Co Ltd | スイッチング制御回路 |
-
2010
- 2010-01-08 JP JP2010002505A patent/JP2011142761A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010161915A (ja) * | 2009-01-09 | 2010-07-22 | Sanyo Electric Co Ltd | スイッチング制御回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023100509A1 (ja) * | 2021-12-03 | 2023-06-08 | ローム株式会社 | スイッチング電源装置、スイッチ制御装置、車載機器、及び車両 |
WO2023100508A1 (ja) * | 2021-12-03 | 2023-06-08 | ローム株式会社 | スイッチング電源装置、スイッチ制御装置、車載機器、及び車両 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9246387B2 (en) | Output voltage controller, electronic device, and output voltage control method | |
JP5493296B2 (ja) | スイッチングレギュレータ | |
TWI353102B (en) | Step-up/step-down type dc-dc converter, and contro | |
US7538526B2 (en) | Switching regulator, and a circuit and method for controlling the switching regulator | |
JP5211959B2 (ja) | Dc−dcコンバータ | |
US8803500B2 (en) | PFM SMPS with quick sudden load change response | |
US7250745B2 (en) | Control circuit of DC-DC converter and its control method | |
JP6209022B2 (ja) | スイッチングレギュレータ | |
JP2009148094A (ja) | Dc−dcコンバータおよび電源制御用半導体集積回路 | |
JP2010259257A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP2008228514A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP5865028B2 (ja) | Dcーdcコンバータ | |
JP2008131746A (ja) | 昇降圧型スイッチングレギュレータ | |
KR20120025387A (ko) | 스위칭 전원장치 | |
US8638082B2 (en) | Control circuit for step-down and boost type switching supply circuit and method for switching supply circuit | |
JP5708202B2 (ja) | Dc−dcコンバータの制御方法およびdc−dcコンバータの制御回路 | |
JP5023819B2 (ja) | 昇降圧型dc−dcコンバータの制御方法、昇降圧型dc−dcコンバータの制御回路、および昇降圧型dc−dcコンバータ | |
JP2006014559A (ja) | Dc−dcコンバータ | |
JP2006149107A (ja) | 多出力電源回路 | |
JP2008160904A (ja) | スイッチングレギュレータ | |
JP2010104207A (ja) | 電源電圧制御回路、電源電圧制御方法及びdc−dcコンバータ | |
JP4464263B2 (ja) | スイッチング電源装置 | |
JP2011142761A (ja) | Dc−dcコンバータ | |
JP5719404B2 (ja) | 電源電圧制御回路及び電源電圧制御方法 | |
JP5296508B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130628 |