JP4686285B2 - スイッチング制御回路、ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、スイッチング制御回路、ＤＣ−ＤＣコンバータに関する。

ＤＣ−ＤＣコンバータは、電子機器に組み込まれるローカルなスイッチング電源であり、他励型と自励型に大別される。ＤＣ−ＤＣコンバータは、インダクタンスと、そのインダクタンスに対して直流の入力電圧Ｖｉｎを印加して磁気エネルギーを充電する際にオフからオンへと切り替える充電用スイッチング素子と、そのインダクタンスに充電された磁気エネルギーを放電する際にオフからオンへと切り替える放電用スイッチング素子と、そのインダクタンスと接続され、出力電圧Ｖｏｕｔを平滑する平滑用コンデンサと、を有しており、充電用スイッチング素子及び放電用スイッチング素子と、を相補的にオンオフさせることで、入力電圧Ｖｉｎのレベルとは異なった目的レベルの出力電圧Ｖｏｕｔを得るスイッチング電源である。このような仕組みによって、ＤＣ−ＤＣコンバータは、自身と接続された負荷に必要な電源電圧を供給することができる。

図７は、降圧型ＤＣ−ＤＣコンバータの概念的な構成ならびにその主要信号の波形を示す図である。
降圧型ＤＣ−ＤＣコンバータは、充電用スイッチング素子Ｍ１をオン且つ放電用スイッチング素子Ｍ２をオフさせることで、インダクタンスＬ１に対して入力電圧Ｖｉｎに応じた磁気エネルギーを充電させる。インダクタンスＬ１に充電された磁気エネルギーは、平滑用コンデンサＣ１により充電且つ平滑化されるとともに出力端子に向けて放出される。つぎに、充電用スイッチング素子Ｍ１をオフ且つ放電用スイッチング素子Ｍ２をオンさせることで、放電用スイッチング素子Ｍ２、インダクタンスＬ１、平滑用コンデンサＣ１による閉ループを形成し、当該閉ループにおいて紙面時計回りに電流が流れる結果、インダクタンスＬ１に充電された磁気エネルギーが放電される。以上の動作の繰り返しにより、降圧型ＤＣ−ＤＣコンバータは、入力電圧Ｖｉｎのレベルよりも低い目的レベルの出力電圧Ｖｏｕｔを得る。

なお、降圧型ＤＣ−ＤＣコンバータの起動開始時に平滑用コンデンサＣ１を急速に充電させることに伴って、過大な充電電流が流れて充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２が破壊されることを防止すべく、起動開始時において出力電圧Ｖｏｕｔのレベルを徐々に上昇させる、いわゆる「ソフトスタート」が一般的になされる。このソフトスタートは、起動開始より一定期間（以下、ソフトスタート期間と称する。）、充電用スイッチング素子Ｍ１のオン期間を徐々に長くしていくことで実現される。ここで、降圧型ＤＣ−ＤＣコンバータの入出力電圧の関係をつぎの式（１）で表現しておく。なお、Ｄ（Ｍ１）は、充電用スイッチング素子Ｍ１のオン期間比率を表す。
Ｖｏｕｔ ＝ Ｖｉｎ × Ｄ（Ｍ１） ・・・式（１）

図８は、昇圧型ＤＣ−ＤＣコンバータの概念的な構成ならびにその主要信号の波形を示す図である。
昇圧型ＤＣ−ＤＣコンバータは、充電用スイッチング素子Ｍ３をオン且つ放電用スイッチング素子Ｍ４をオフさせることで、インダクタンスＬ２に対して入力電圧Ｖｉｎに応じた磁気エネルギーを充電させる。つぎに、充電用スイッチング素子Ｍ３をオフ且つ放電用スイッチング素子Ｍ４をオンさせることで、インダクタンスＬ２に充電された磁気エネルギーが、放電用スイッチング素子Ｍ４を介して出力端子に向けて放電されるとともに、平滑用コンデンサＣ２によって平滑化される。この磁気エネルギーの放電の際に、インダクタンスＬ２の電圧方向は、入力電圧Ｖｉｎと同方向であるため、入力電圧Ｖｉｎのレベルよりも高い目的レベルの出力電圧Ｖｏｕｔを得る。なお、降圧型ＤＣ−ＤＣコンバータと同様に、いわゆるソフトスタートがなされる。この場合、ソフトスタート期間の間、放電用スイッチング素子Ｍ４のオン期間を徐々に短くしていくことで実現される。ここで、昇圧型ＤＣ−ＤＣコンバータの入出力電圧の関係をつぎの式（２）で表現しておく。なお、Ｄ（Ｍ４）は、放電用スイッチング素子Ｍ４のオン期間比率を表す。
Ｖｏｕｔ ＝ Ｖｉｎ ÷ Ｄ（Ｍ４） ・・・式（２）

ところで、図７と図８を対比した場合、降圧型ならびに昇圧型ＤＣ−ＤＣコンバータは、入力と出力を入れ替えれば、表裏一体の関係にあることが分かる。例えば、図７に示す放電用スイッチング素子Ｍ２は図８に示す充電用スイッチング素子Ｍ３に対応し、図７に示す充電用スイッチング素子Ｍ１は図８に示す放電用スイッチング素子Ｍ４に対応する。この場合、降圧型ＤＣ−ＤＣコンバータの出力端子側から電圧を印加すれば、その入力端子側には出力端子側に印加された電圧を昇圧させた電圧が発生することになる。

かかる事象を図７に対応した図９の降圧型ＤＣ−ＤＣコンバータをもとに説明する。まず、降圧型ＤＣ−ＤＣコンバータの起動開始前、その出力端子側に、理想のゼロレベルではないプレバイアス電圧Ｖｐｂが出現する場合がある。なお、プレバイアス電圧Ｖｐｂとは、例えば、前回のＤＣ−ＤＣコンバータ動作終了時に、平滑用コンデンサＣ１が放電しきれずに残存していた充電電圧や、出力端子に接続されたその他のＤＣ−ＤＣコンバータや負荷側の回路よりリークされたリーク電圧等である。以下では、出力端子にプレバイアス電圧Ｖｐｂが発生している状態を「プレバイアス状態」と称する。

降圧型ＤＣ−ＤＣコンバータは、起動開始直後、まず、充電用スイッチング素子Ｍ１をオフ且つ放電用スイッチング素子Ｍ２をオンさせて、平滑用コンデンサＣ１、インダクタンスＬ１、放電用スイッチング素子Ｍ２による閉ループの紙面時計反対回りに電流を流すことで、プレバイアス電圧Ｖｐｂのレベルを降下させる方向に制御をかける。このとき、インダクタンスＬ１に対してプレバイアス電圧Ｖｐｂに応じた磁気エネルギーが充電されるため、放電用スイッチング素子Ｍ２は、充電用のスイッチング素子として機能する。つぎに、充電用スイッチング素子Ｍ１をオン且つ放電用スイッチング素子Ｍ２をオフさせることで、インダクタンスＬ１に充電された磁気エネルギーが、充電用スイッチング素子Ｍ１を介して入力端子に向けて放電される。なお、この磁気エネルギーの放電の際、インダクタンスＬ１の電圧方向は、プレバイアス電圧Ｖｐｂと同方向である。このため、降圧型ＤＣ−ＤＣコンバータの入力端子には、プレバイアス電圧Ｖｐｂのレベルよりも高い電圧が現れる。

このように、ＤＣ−ＤＣコンバータにおいて、出力端子から入力端子に向けてエネルギーが戻される動作を、以下では「回生動作」と称することとする。例えば、降圧型ＤＣ−ＤＣコンバータの起動開始時に、プレバイアス電圧Ｖｐｂによる回生動作が生じた場合を考える。この場合、前述したソフトスタートによって、起動開始当初、充電用スイッチング素子Ｍ１のオン期間（Ｄ（Ｍ１））が短く且つ放電用スイッチング素子Ｍ２のオン期間が長いため、プレバイアス電圧Ｖｐｂと対比して非常に高い電圧が入力端子に現れる。この結果、ＤＣ−ＤＣコンバータを破損したり、あるいは、ＤＣ−ＤＣコンバータの入力電圧を監視するための過電圧保護回路が用いられた場合、その過電圧保護回路が誤動作して起動不具合が生じることとなる。

そこで、回生動作に起因した不具合を解消すべく、ＤＣ−ＤＣコンバータの起動開始時には、充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２を共にオフとし、回生動作を抑える仕組みが提案されている（例えば、以下に示す非特許文献１を参照）。

図１０は、ソフトスタート機能ならびに回生動作を防止する機能を併せ持った、他励型・降圧型のＤＣ−ＤＣコンバータ６０の構成を示すものである。
ＤＣ−ＤＣコンバータ６０では、入力電圧Ｖｉｎの電源ラインと接地ラインとの間に、充電用スイッチング素子Ｍ１及び放電用スイッチング素子Ｍ２が直列接続される。充電用スイッチング素子Ｍ１及び放電用スイッチング素子Ｍ２を、駆動回路１３０によって相補的にオンオフさせることで、その接続点には、Ｈレベル又はＬレベルを示す矩形波信号が出現し、平滑用コイルＬ１と平滑用コンデンサＣ１で構成されるＬＣ平滑回路へと供給される。この結果、入力電圧Ｖｉｎよりも降圧され且つ平滑化された出力電圧Ｖｏｕｔが生成される。

出力電圧Ｖｏｕｔは、その目的レベルを調整するための抵抗素子Ｒ１、Ｒ２によって分圧された後に、誤差増幅器１００へと帰還される。誤差増幅器１００は、分圧電圧Ｖｆ、参照電圧Ｖｒｅｆ、ソフトスタート電圧Ｖｓｓが、それぞれ印加される。そして、誤差増幅器１００は、参照電圧Ｖｒｅｆ又はソフトスタート電圧Ｖｓｓのうちレベルの低い方と、分圧電圧Ｖｆとの誤差電圧Ｖｅを積分出力する。なお、ソフトスタート電圧Ｖｓｓとは、ＤＣ−ＤＣコンバータ６０の起動開始時、ソフトスタート用コンデンサＣｓｓに対して定電流Ｉｓｓを充電させていくことで徐々に上昇する、ソフトスタート用コンデンサＣｓｓの充電電圧である。

ＰＷＭ比較器１２０は、三角波発振器１１０より発振出力された三角波電圧Ｖｔと、誤差増幅器１００より出力された誤差電圧Ｖｅと、を比較することで、充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２をオンオフさせるＰＷＭ（Pulse Width Modulation）信号Ｄを生成する。なお、充電用スイッチング素子Ｍ１は、ＰＷＭ信号ＤがＨレベル期間のときオンし（放電用スイッチング素子Ｍ２はオフし）、ＰＷＭ信号ＤがＬレベル期間のときオフする（放電用スイッチング素子Ｍ２はオンする）。

なお、誤差増幅器１００より出力される誤差電圧Ｖｅは、ＤＣ−ＤＣコンバータ６０の起動開始より、三角波電圧Ｖｔのボトムレベルよりも低いレベルから徐々に上昇していき、やがて、三角波電圧Ｖｔのボトムレベルと交差することとなる。すなわち、ソフトスタート期間、ＰＷＭ比較器１２０より出力されるＰＷＭ信号Ｄは、Ｈレベルのパルス幅が徐々に長くなる。よって、充電用スイッチング素子Ｍ１のオン期間が徐々に長くなり且つ放電用スイッチング素子Ｍ２のオン期間が徐々に短くなるので、出力電圧Ｖｏｕｔのレベルは徐々に上昇する。このようにして、ソフトスタート機能が実現される。

回生防止回路２００は、分圧電圧Ｖｆとソフトスタート電圧Ｖｓｓとを比較器２１０において比較する。分圧電圧Ｖｆがソフトスタート電圧Ｖｓｓより高レベル（プレバイアス状態）の場合、回生防止回路２００は、駆動回路１３０に対して、充電用スイッチング素子Ｍ１及び放電用スイッチング素子Ｍ２を結果的に共にオフとさせる制御をかける。この結果、プレバイアス電圧Ｖｐｂに起因した回生動作が防止される。なお、充電用スイッチング素子Ｍ１は、かかる制御をかけなくても、自ずとオフを継続するため、回生防止回路２００は、放電用スイッチング素子Ｍ２のみを強制的にオフさせる。なお、かかる状態は、放電用スイッチング素子Ｍ２をダイオードとして機能させるとともに、充電用スイッチング素子Ｍ１、インダクタンスＬ１、平滑用コンデンサＣ１による整流動作が行われるため、一般的に、「ダイオード整流」と称される。

その後、ソフトスタート電圧Ｖｓｓのレベルが上昇し、分圧電圧Ｖｆがソフトスタート電圧Ｖｓｓより低レベルとなる場合、回生防止回路２００は、回生充電用スイッチング素子Ｍ１及び放電用スイッチング素子Ｍ２を結果的にともにオフさせる回生防止用の制御を解除する。この結果、ＰＷＭ信号Ｄによる充電用スイッチング素子Ｍ１及び放電用スイッチング素子Ｍ２の相補的なオンオフ動作が開始されるともに、インダクタンスＬ１、平滑用コンデンサＣ１による整流動作が行われる。なお、かかる状態は、一般的に、「同期整流」と称される。
"低入力電圧モード同期整流式バック・コントローラ（TPS40000,TPS40001,TPS40002,TPS40003,TPS40004,TPS40005、データシート）"、９頁、詳細説明、［online］、テキサス・インスツルメンツ、掲載場所、［平成１７年６月○日検索］、インターネット（URL：http://www.tij.co.jp/jsc/ds/SLUS585A.pdf）

ところで、ソフトスタート機能と回生防止機能を併せ持ったＤＣ−ＤＣコンバータの場合、図１１に示すように、回生防止解除により、ダイオード整流から同期整流へと切り替わるタイミングで、出力電圧Ｖｏｕｔの波形に電圧降下が生じる。
図１０に示したＤＣ−ＤＣコンバータ６０をもとに詳述すると、分圧電圧Ｖｆがソフトスタート電圧Ｖｓｓよりも高レベル（プレバイアス状態）の場合、誤差増幅器１００より出力される誤差電圧ＶｅはＬレベルに張り付いており、三角波電圧Ｖｔのボトムレベルよりも低レベルである。なお、この状態は、回生防止制御がかかっていない場合、充電用スイッチング素子Ｍ１がオフ且つ放電用スイッチング素子Ｍ２がオンの状態に相当する。
その後、ソフトスタート電圧Ｖｓｓのレベルが次第に上昇し、分圧電圧Ｖｆがソフトスタート電圧Ｖｓｓよりも低レベルとなったとき、回生充電用スイッチング素子Ｍ１及び放電用スイッチング素子Ｍ２を共にオフさせる回生防止が解除されて、同期整流が開始される。この結果、出力電圧Ｖｏｕｔ、ひいては、誤差増幅器１００より出力される誤差電圧Ｖｅは、何ら支障がなくレベル上昇し、定常状態へと移行するはずである。

しかしながら、誤差増幅器１００は、抵抗素子ＲｒとコンデンサＣｒによる積分回路構成となっているため、自身の出力である誤差電圧Ｖｅのレベルを急激に変化させることはできない。よって、回生防止解除によって、ダイオード整流から同期整流へと切り替わる直後、誤差増幅器１００より出力される誤差電圧ＶｅはＬレベルの状態をひきずっている。このため、充電用スイッチング素子Ｍ１がオフ且つ放電用スイッチング素子Ｍ２がオンの状態を継続してしまい、出力電圧Ｖｏｕｔの波形に電圧降下が生じるという課題があった。なお、このような出力電圧Ｖｏｕｔの電圧降下を看過すると、一般的に電源電圧を単調増加しながら印加することを要請されるＦＰＧＡやＤＳＰ等の負荷にとっては問題となる恐れがある。

前述した課題を解決するための主たる本発明は、インダクタンスと、前記インダクタンスに対して直流の入力電圧を印加して磁気エネルギーを充電する際にオフからオンへと切り替える第１のスイッチング素子と、前記インダクタンスに充電された前記磁気エネルギーを放電する際にオフからオンへと切り替える第２のスイッチング素子と、前記インダクタンスと接続され、出力電圧を平滑する平滑用コンデンサと、を有しており、前記第１及び前記第２のスイッチング素子を相補的にオンオフさせることで、前記入力電圧のレベルとは異なった目的レベルの前記出力電圧を発生するＤＣ−ＤＣコンバータに設けられるスイッチング制御回路において、前記出力電圧の変化を検出すべく、前記出力電圧を帰還させた帰還電圧と、前記ＤＣ−ＤＣコンバータの起動開始を契機としてレベル上昇する第１の参照電圧と、前記目的レベルに応じた第２の参照電圧と、が印加され、前記第１又は前記第２の参照電圧のうちレベルが低い方と前記帰還電圧との誤差電圧を生成する誤差増幅器と、前記出力電圧のレベルを前記目的レベルへと追従させるべく、前記誤差電圧に基づいて前記第１及び前記第２のスイッチング素子の相補的なオンオフを制御するスイッチング制御信号を生成するスイッチング制御信号生成回路と、前記帰還電圧と前記第１の参照電圧とを比較し、前記帰還電圧が前記第１の参照電圧を超える場合、前記第２のスイッチング素子をオフさせるべく前記スイッチング制御信号を制御し、前記帰還電圧が前記第１の参照電圧を超えない場合、前記第１のスイッチング素子を最初にオンさせるべく前記スイッチング制御信号を制御するスイッチング制御信号制御回路と、を有することとする。

本発明によれば、ソフトスタート機能と回生防止機能を併せ持ったＤＣ−ＤＣコンバータにおいて回生防止解除後に起こり得る出力電圧の電圧降下を抑制することができる。

＜他励型・降圧型ＤＣ−ＤＣコンバータの場合＞
＝＝＝全体構成・動作＝＝＝
図１は、本発明の一実施形態に係るソフトスタート機能ならびに回生防止機能を併せ持ったスイッチング制御回路３００に対して、降圧用の外付け部品を接続して構成された他励型・降圧型のＤＣ−ＤＣコンバータ１０の構成を示す図である。なお、図１０に示したＤＣ−ＤＣコンバータ６０と同一の構成要素に関しては同一の符号を付する。

なお、本実施形態において、スイッチング制御回路３００の外付け部品は、充電用スイッチング素子Ｍ１と放電用スイッチング素子Ｍ２の直列接続体と、インダクタンスＬ１と、平滑用コンデンサＣ１と、抵抗素子Ｒ１、Ｒ２の直列接続体である分圧回路と、ソフトスタート機能用の定電流源Ｉｓｓならびにソフトスタート用コンデンサＣｓｓと、誤差増幅器１００に対して積分動作させるべくコンデンサＣｒと抵抗素子Ｒｒを直列接続した積分回路である。なお、一般的に集積化が困難である、インダクタンスＬ１、平滑用コンデンサＣ１、ソフトスタート用コンデンサＣｓｓ、さらに、積分回路以外の外付け部品は、スイッチング制御回路３００に内蔵させる実施形態でもよい。

ＤＣ−ＤＣコンバータ１０は、インダクタンスＬ１と、そのインダクタンスＬ１に対して直流の入力電圧Ｖｉｎを印加して磁気エネルギーを充電する際にオフからオンへと切り替える充電用スイッチング素子Ｍ１（本発明に係る『第１のスイッチング素子』）と、そのインダクタンスＬ１に充電された磁気エネルギーを放電する際にオフからオンへと切り替える放電用スイッチング素子Ｍ２（本発明に係る『第２のスイッチング素子』）と、そのインダクタンスＬ１と接続され、出力電圧Ｖｏｕｔを平滑する平滑用コンデンサＣ１と、を有する。

充電用スイッチング素子Ｍ１をオン且つ放電用スイッチング素子Ｍ２をオフさせることで、インダクタンスＬ１に対して入力電圧Ｖｉｎに応じた磁気エネルギーを充電させる。インダクタンスＬ１に充電された磁気エネルギーは、平滑用コンデンサＣ１により充電且つ平滑化されるとともに出力端子に向けて放出される。つぎに、充電用スイッチング素子Ｍ１をオフ且つ放電用スイッチング素子Ｍ２をオンさせることで、放電用スイッチング素子Ｍ２、インダクタンスＬ１、平滑用コンデンサＣ１による閉ループを形成し、当該閉ループにおいて紙面時計回りの向きに電流が流れる結果、インダクタンスＬ１に充電された磁気エネルギーが放電される。以上の動作により、ＤＣ−ＤＣコンバータ１０は、入力電圧Ｖｉｎのレベルよりも低い目的レベルの出力電圧Ｖｏｕｔを得る。

抵抗素子Ｒ１、Ｒ２による分圧回路は、それぞれの抵抗値を変えることで、出力電圧Ｖｏｕｔの目的レベルを調整するものである。なお、出力電圧Ｖｏｕｔは、抵抗素子Ｒ１、Ｒ２による分圧比（＝Ｒ２／（Ｒ１＋Ｒ２））によって分圧電圧Ｖｆ（本発明に係る『帰還電圧』）へと変換される。そして、分圧電圧Ｖｆは、スイッチング制御回路３００の入力側へと帰還される。

誤差増幅器１００は、本発明に係る『誤差増幅器』の一実施形態である。誤差増幅器１００は、分圧電圧Ｖｆが反転入力端子に印加され、ソフトスタート電圧Ｖｓｓ（本発明に係る『第１の参照電圧』）と、参照電圧Ｖｒｅｆ（本発明に係る『第２の参照電圧』）、が、二入力の非反転入力端子へと印加される。また、誤差増幅器１００は、参照電圧Ｖｒｅｆ又はソフトスタート電圧Ｖｓｓのうちレベルの低い方と、分圧電圧Ｖｆとの誤差電圧Ｖｅを積分出力する。よって、誤差電圧Ｖｅは、“ソフトスタート電圧Ｖｓｓ−分圧電圧Ｖｆ”もしくは“参照電圧Ｖｒｅｆ−分圧電圧Ｖｆ”となる。

なお、ソフトスタート電圧Ｖｓｓは、ＤＣ−ＤＣコンバータ６０の起動開始時、ソフトスタート用コンデンサＣｓｓに対して定電流Ｉｓｓを充電させていくことで徐々に上昇する、ソフトスタート用コンデンサＣｓｓの充電電圧である。

ＰＷＭ比較器１２０及び駆動回路１３０は、本発明に係る『スイッチング制御信号生成回路』の一実施形態である。すなわち、出力電圧Ｖｏｕｔのレベルをその目的レベルへと追従させるべく、誤差増幅器１００の誤差電圧Ｖｅに基づいて、充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２の相補的なオンオフを制御するためのスイッチング制御信号を生成する。

ＰＷＭ比較器１２０は、三角波発振器１１０より発振出力された三角波電圧Ｖｔが反転入力端子へと印加され、誤差増幅器１００より出力された誤差電圧Ｖｅが非反転入力端子へと印加される。そして、ＰＷＭ比較器１２０は、三角波電圧Ｖｔと誤差電圧Ｖｅを比較することで、充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２をオンオフさせるＰＷＭ信号Ｄを生成する。

駆動回路１３０は、ＰＷＭ比較器１２０において生成されたＰＷＭ信号Ｄを、バッファ１３１とインバータ素子１３２へと分離させて入力させる。バッファ１３１は、ＰＷＭ信号Ｄと同一の論理レベルであるスイッチング制御信号Ｄ（本発明に係る『第１のスイッチング制御信号』）を、充電用スイッチング素子Ｍ１のゲート電極へと供給させる。インバータ素子１３２は、ＰＷＭ信号Ｄの論理レベルを反転させたスイッチング制御信号／Ｄ（Ｄの否定を示す。本発明に係る『第２のスイッチング制御信号』）を、放電用スイッチング素子Ｍ２のゲート電極へと供給させる。すなわち、充電用スイッチング素子Ｍ１と放電用スイッチング素子Ｍ２は、スイッチング制御信号Ｄ、／Ｄによって、相補的にオンオフする。

いま、ＤＣ−ＤＣコンバータ１０において、出力電圧Ｖｏｕｔが外乱等で定常状態よりも高レベルとなった場合とする。この場合、出力電圧Ｖｏｕｔに追従して分圧電圧Ｖｆも高レベルとなるため、誤差増幅器１００より出力される誤差電圧Ｖｅは徐々に低下する。この結果、ＰＷＭ比較器１２０より出力されるＰＷＭ信号ＤのＨレベルのパルス幅が短くなる。そして、充電用スイッチング素子Ｍ１のオン期間が短くなるので、出力電圧Ｖｏｕｔがレベル低下して、出力電圧Ｖｏｕｔを定常状態へと復帰させる方向へと制御がかかる。一方、出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆよりも低レベルとなった場合には、上述とは逆の動作となるが、同様に、出力電圧Ｖｏｕｔを定常状態へと復帰させる方向へと制御がかかる。

なお、誤差増幅器１００より出力される誤差電圧Ｖｅは、ＤＣ−ＤＣコンバータ１０の起動開始より、三角波電圧Ｖｔのボトムレベルよりも低いレベルから徐々に上昇していき、やがて、三角波電圧Ｖｔのボトムレベルと交差することとなる。すなわち、ソフトスタート期間、ＰＷＭ比較器１２０より出力されるＰＷＭ信号Ｄは、Ｈレベルのパルス幅が徐々に長くなる。よって、充電用スイッチング素子Ｍ１のオン期間が徐々に長くなり且つ放電用スイッチング素子Ｍ２のオン期間が徐々に短くなるので、出力電圧Ｖｏｕｔのレベルは徐々に上昇する。このようにして、ソフトスタート機能が実現される。

回生防止回路１４０は、本発明に係る『スイッチング制御信号制御回路』の一実施形態である。すなわち、回生防止回路１４０は、分圧電圧Ｖｆとソフトスタート電圧Ｖｓｓとを比較し、分圧電圧Ｖｆがソフトスタート電圧Ｖｓｓよりも高レベルの場合、充電用スイッチング素子Ｍ１及び放電用スイッチング素子Ｍ２をともにオフさせるべく制御する。この結果、ＤＣ−ＤＣコンバータ１０の起動開始時において、出力端子に現れるプレバイアス電圧Ｖｐｂに起因した回生動作が防止される。なお、充電用スイッチング素子Ｍ１は、前述した回生防止用の制御をかけなくても、自ずとオフとなるため、回生防止回路１４０は、放電用スイッチング素子Ｍ２のみをオフさせるべく制御する。よって、ＤＣ−ＤＣコンバータ１０は、ダイオード整流がなされる状態となる。

一方、ソフトスタート電圧Ｖｓｓのレベルが上昇し、分圧電圧Ｖｆがソフトスタート電圧Ｖｓｓよりも低レベルとなるとき、スイッチング制御信号Ｄに応じて充電用スイッチング素子Ｍ１が最初にオンするまでの間、回生防止回路１４０は、放電用スイッチング素子Ｍ２のオフを継続させるべくスイッチング制御信号／Ｄを制御する。すなわち、放電用スイッチング素子Ｍ２のオフが継続されるため、出力電圧Ｖｏｕｔの電圧降下が発生しない。

また、回生防止回路１４０は、充電用スイッチング素子Ｍ１が最初にオンとなったとき、当該制御を解除する。そして、スイッチング制御信号Ｄ、／Ｄによって、充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２の相補的なオンオフ動作が開始する。よって、ＤＣ−ＤＣコンバータ１０は、同期整流がなされる状態となる。

このように、回生防止回路１４０は、プレバイアス状態時の回生動作を防止するとともに、回生防止解除に伴うダイオード整流から同期整流への切り替わりのタイミングで、必ず、充電用スイッチング素子Ｍ１の方を最初にオンさせる制御を行う。この結果、回生防止解除の際に起こり得る出力電圧Ｖｏｕｔの電圧降下が抑制される。

＝＝＝回生防止回路の詳細な構成・動作＝＝＝
回生防止回路１４０は、図１に示すように、比較回路１４１、否定論理和回路１４２、セットリセットフリップフロップ回路１４３、論理積回路１４４を有する。
比較回路１４１は、分圧電圧Ｖｆが反転入力端子に印加され、ソフトスタート電圧Ｖｓｓが非反転入力端子へと印加される。また、比較回路１４１は、分圧電圧Ｖｆとソフトスタート電圧Ｖｓｓを比較し、分圧電圧Ｖｆがソフトスタート電圧Ｖｓｓよりも高レベルとなる場合にはＨレベルを出力するとともに、分圧電圧Ｖｆがソフトスタート電圧Ｖｓｓよりも低レベルの場合にはＬレベルを継続出力する。なお、ソフトスタート電圧Ｖｓｓが参照電圧Ｖｒｅｆを超えるようになった後（起動期間終了後）、もしプレバイアス電圧Ｖｐｂが出力電圧Ｖｏｕｔの目標レベル以上の状態であったとしても、ＤＣ−ＤＣコンバータ１０の出力側から入力側に向けて電流吸い込みされて、出力電圧Ｖｏｕｔは目標レベルに維持される。

否定論理和回路１４２は、比較回路１４１の出力Ｓと、インバータ素子１３２より出力されるスイッチング制御信号／Ｄが入力され、それらの否定論理和を演算して出力する。

セットリセットフリップフロップ回路１４３は、比較回路１４１の出力がセット入力端子へと入力され、否定論理和回路１４２の出力Ｒがリセット入力端子へと入力され、反転論理出力が論理積回路１４４へと入力される。すなわち、セットリセットフリップフロップ回路１４３は、比較回路１４１の出力Ｓをセットするとともに、否定論理和回路１４２の出力Ｒにより当該セットされた状態をリセットし、更に、当該セットされた状態の反転論理レベルを出力する。

論理積回路１４４は、インバータ素子１３２より出力されるスイッチング制御信号／Ｄと、セットリセットフリップフロップ回路１４３の出力／Ｑ（Ｑの否定を示す）が入力され、それらの論理積を演算する。論理積回路１４４の出力は、放電用スイッチング素子Ｍ２のゲート電極へと供給され、放電用スイッチング素子Ｍ２のオンオフを制御する。

図２は、回生防止回路１４０の動作を中心としたＤＣ−ＤＣコンバータ１０の動作を示すタイミングチャートである。

いま、ＤＣ−ＤＣコンバータ１０の起動開始時に、出力端子にプレバイアス電圧Ｖｐｂが現れている場合とする（図２（ａ）参照）。なお、充電用スイッチング素子Ｍ１及び放電用スイッチング素子Ｍ２は共にオフの状態にある。

まず、ＤＣ−ＤＣコンバータ１０の起動開始を契機として、定電流源Ｉｓｓによってソフトスタート用コンデンサＣｓｓが充電されるため、ソフトスタート電圧Ｖｓｓが徐々にレベル上昇する。また、ＤＣ−ＤＣコンバータ１０の起動開始により、セットリセットフリップフロップ回路１４３の状態を最初にリセットしておく。

プレバイアス電圧Ｖｐｂに応じた分圧電圧Ｖｆは、起動開始当初、ソフトスタート電圧Ｖｓｓよりも高レベルであるため、誤差増幅器１００より出力される誤差電圧Ｖｅは“Ｌレベル”に張り付いており、三角波電圧Ｖｔのボトムレベルよりも低レベルである。また、起動開始当初、バッファ１３１より出力されるスイッチング制御信号Ｄ及びインバータ素子１３２より出力されるスイッチング制御信号／Ｄは共に“Ｌレベル”である（図２（ｄ）参照）。

また、プレバイアス電圧Ｖｐｂに応じた分圧電圧Ｖｆはソフトスタート電圧Ｖｓｓよりも高レベルのため、比較回路１４１の出力Ｓは“Ｈレベル”である。さらに、スイッチング制御信号／Ｄが“Ｈレベル”であり且つ比較回路１４１の出力Ｓが“Ｈレベル”であるため、否定論理和回路１４２の出力Ｒは“Ｌレベル”である（図２（ｆ）参照）。この結果、セットリセットフリップフロップ回路１４３はＨレベルにセットされるとともに（図２（ｅ）参照）、論理積回路１４４に対して“Ｌレベル”を出力する。ゆえに、論理積回路１４４の出力は“Ｌレベル”であり、放電用スイッチング素子Ｍ２はオフを継続するため、ダイオード整流がなされ、プレバイアス電圧Ｖｐｂに起因した回生動作が防止される。

その後、定電流源Ｉｓｓによるソフトスタート用コンデンサＣｓｓの充電がすすみ、ソフトスタート電圧Ｖｓｓが上昇した結果、プレバイアス電圧Ｖｐｂに応じた分圧電圧Ｖｆは、ソフトスタート電圧Ｖｓｓよりも低レベルとなる。このとき、比較回路１４１の出力Ｓは“Ｈレベル”から“Ｌレベル”へと切り替わる（図２（ｅ）参照）。

しかしながら、この段階では、誤差増幅器１００より出力される誤差電圧Ｖｅのレベルは、三角波電圧Ｖｔのボトムレベルと比べてまだ低い状態である。このため、ＰＷＭ比較器１２０において生成されるＰＷＭ信号Ｄは“Ｌレベル”を保ったままであり、さらに、インバータ素子１３２より出力されるスイッチング制御信号／Ｄは“Ｈレベル”を保ったままである（図２（ｄ）参照）。ゆえに、否定論理和回路１４２の出力Ｒは“Ｈレベル”となり、セットリセットフリップ回路１４３の出力／Ｑならびに論理積回路１４４の出力は“Ｌレベル”に保たれ（図２（ｇ）参照）、放電用スイッチング素子Ｍ２はさらにオフを継続する（図２（ｃ）参照）。

この結果、平滑用コンデンサＣ１に充電された電荷が、インダクタンスＬ１、放電用スイッチング素子Ｍ２を介して放電されることがないので、出力電圧Ｖｏｕｔの電圧降下が抑制されることになる（図２（ａ）参照）。なお、ソフトスタート電圧Ｖｓｓが参照電圧Ｖｒｅｆを超えるようになった後（起動期間終了後）、もしプレバイアス電圧Ｖｐｂが出力電圧Ｖｏｕｔの目標レベル以上の状態であったとしても、ＤＣ−ＤＣコンバータ１０の出力側から入力側に向けて電流吸い込みがされて、出力電圧Ｖｏｕｔは目標レベルに維持される。

やがて、誤差増幅器１００より出力される誤差電圧Ｖｅのレベルは、三角波電圧Ｖｔのボトムレベルと交差することになるので、ＰＷＭ比較器１２０において生成されるＰＷＭ信号Ｄは“Ｈレベル”を示すようになり、さらには、インバータ素子１３２より出力されるスイッチング制御信号／Ｄは“Ｌレベル”を示すようになる（図２（ｄ）参照）。ここで、比較回路１４１の出力Ｓは“Ｌレベル”を継続するため（図２（ｅ）参照）、否定論理和回路１４２の出力Ｒは“Ｌレベル”から“Ｈレベル”へと切り替わり（図２（ｆ）参照）、セットリセットフリップフロップ回路１４３の状態はリセットされる。この結果、セットリセットフリップフロップ回路１４３の出力／Ｑは“Ｌレベル”から“Ｈレベル”へと切り替わり、放電用スイッチング素子Ｍ２のオンオフが可能な状態となる。すなわち、充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２の相補的なオンオフ、いわゆる同期整流へと切り替わる。そして、比較的長期のスイッチング・サイクル（図２の例では４サイクルの場合を示す。）に渡って充電用スイッチング素子Ｍ１のオン期間が徐々に長くなっていき、出力電圧Ｖｏｕｔが徐々に定常状態に達することになる。なお、図２では、出力電圧Ｖｏｕｔが定常状態の場合として、例えば、充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２のオンデューティが“５０％”の場合を示す。

＜他励型・昇圧型ＤＣ−ＤＣコンバータの場合＞
図３は、前述したスイッチング制御回路３００に対して、昇圧用の外付け部品を接続して構成された、本発明に係る他励型・昇圧型のＤＣ−ＤＣコンバータ２０の構成を示す図である。すなわち、スイッチング制御回路３００は、降圧型ＤＣ−ＤＣコンバータ用としても昇圧型ＤＣ−ＤＣコンバータ用としても用いることができる。なお、図１に示したＤＣ−ＤＣコンバータ１０と同一の構成要素に関しては同一の符号を付する。また、昇圧型のＤＣ−ＤＣコンバータ２０の動作を示すタイミングチャートは、充電用スイッチング素子Ｍ３を充電用スイッチング素子Ｍ１へと対応づけ、放電用スイッチング素子Ｍ４を放電用スイッチング素子Ｍ２へと対応づけることで、図２に示されるとおりである。

昇圧型のＤＣ−ＤＣコンバータ２０は、入力電圧Ｖｉｎの電源ラインと接地ラインとの間にインダクタンスＬ２と充電用スイッチング素子Ｍ３（本発明に係る『第１のスイッチング素子』）が直列接続され、その接続部に放電用スイッチング素子Ｍ４（本発明に係る『第２のスイッチング素子』）が接続され、さらに、放電用スイッチング素子Ｍ４に平滑用コンデンサＣ２が接続されることで構成される。

昇圧型のＤＣ−ＤＣコンバータ２０は、まず、充電用スイッチング素子Ｍ３をオン且つ放電用スイッチング素子Ｍ４をオフさせることで、インダクタンスＬ２に対して入力電圧Ｖｉｎに応じた磁気エネルギーを充電させる。つぎに、充電用スイッチング素子Ｍ３をオフ且つ放電用スイッチング素子Ｍ４をオンさせることで、インダクタンスＬ２に充電された磁気エネルギーが、放電用スイッチング素子Ｍ４を介して出力端子に向けて放電されるとともに、平滑用コンデンサＣ２によって平滑化される。この磁気エネルギーの放電の際に、インダクタンスＬ２の電圧方向は、入力電圧Ｖｉｎと同方向であるため、直流の入力電圧Ｖｉｎのレベルよりも高い直流の目的レベルの出力電圧Ｖｏｕｔを得る。

ところで、従来、昇圧型も降圧型と同様に、回生防止解除に伴うダイオード整流から同期整流への切り替わりタイミングで、出力電圧Ｖｏｕｔに電圧降下が生じていた。しかしながら、本発明に係る昇圧型のＤＣ−ＤＣコンバータ２０は、回生防止回路１４０の前述した動作によって、回生防止解除のタイミングで、同期整流による誤差電圧Ｖｅの自然なレベル上昇により充電用スイッチング素子Ｍ３がオンするまでの期間、放電用スイッチング素子Ｍ４のオフを継続させる。

すなわち、出力電圧Ｖｏｕｔの電圧降下が生じるということは、負荷に対して供給すべきエネルギーが不足しているということを表す。よって、本発明に係る昇圧型のＤＣ−ＤＣコンバータ２０は、当該エネルギーを増やすべく、回生防止解除のタイミングで、インダクタンスＬ２の充電期間を延ばす方向、すなわち、充電用スイッチング素子Ｍ３を最初に必ずオンさせる方向へと制御をかける。この結果、回生防止解除のタイミングで起こり得る、出力電圧Ｖｏｕｔの電圧降下が抑制される。

＜リップルコンバータの場合＞
＝＝＝リップルコンバータの概要＝＝＝
図４は、一般的なリップルコンバータの構成を示す図である。なお、図１に示したＤＣ−ＤＣコンバータ１０と同様の構成要素については同一の符号を付する。

リップルコンバータ３０は、自励型ＤＣ−ＤＣコンバータの一つであり、出力電圧Ｖｏｕｔの変動（すなわち、リップル）が、そのまま、充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２のオンオフ制御に用いられるため、制御応答性が早いことが知られている。

リップル比較器１５０は、リップル状の出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆが反転入力端子へと印加され、出力電圧Ｖｏｕｔの目的レベルに応じた、分圧電圧Ｖｆの比較対象とする参照電圧Ｖｒｅｆが非反転入力端子へと印加される。また、リップル比較器１５０は、分圧電圧Ｖｆと参照電圧Ｖｒｅｆとのレベル比較結果により、駆動回路４０を介して、充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２をオンオフさせるスイッチング制御信号Ｄを出力する。なお、遅延回路１６０経由後のスイッチング制御信号Ｄ’が、Ｈレベル期間のとき充電用スイッチング素子Ｍ１がオンし、Ｌレベル期間のとき放電用スイッチング素子Ｍ２がオンする。

遅延回路１６０は、リップル比較器１５０より出力されたスイッチング制御信号Ｄが、充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２へと供給されるまでの間で、スイッチング制御信号Ｄを所定の遅延時間Ｔｄ分遅延させる。よって、遅延時間Ｔｄを変化させれば、スイッチング素子Ｍ１、Ｍ２のオンオフ期間も追従して変化するので、遅延回路３０は、スイッチング素子Ｍ１、Ｍ２のスイッチング周波数を所望の値に設定するためのものといえる。ところで、遅延回路１６０の遅延時間Ｔｄ以外にも、リップル比較器１５０や駆動回路４０自体の遅れや、スイッチング素子Ｍ１、Ｍ２のスイッチングの遅れがある。しかしながら、これらの遅れは、遅延回路１６０の遅延時間Ｔｄと比べて極めて短いという前提に基づき、以下の説明では無視する。

図５は、降圧比“１／２”としたリップルコンバータ３０の主要信号の波形図である。
リップル比較器１５０は、分圧電圧Ｖｆが参照電圧Ｖｒｅｆを超えない場合に“Ｈレベル”のスイッチング制御信号Ｄを出力し、分圧電圧Ｖｆが参照電圧Ｖｒｅｆを超える場合に“Ｌレベル”のスイッチング制御信号Ｄを出力する（図５（ａ）、（ｂ）参照）。また、このスイッチング制御信号Ｄが、遅延回路１６０を介することで、遅延時間Ｔｄ分遅延させたスイッチング制御信号Ｄ’となる（図５（ｂ）、（ｃ）参照）。そして、スイッチング制御信号Ｄ’が、充電用スイッチング素子Ｍ１、放電用スイッチング素子Ｍ２へと供給される。

このため、分圧電圧Ｖｆが参照電圧Ｖｒｅｆを上回った時点では充電用スイッチング素子Ｍ１がオフ（放電用スイッチング素子Ｍ２がオン）せず、分圧電圧Ｖｆが参照電圧Ｖｒｅｆを超えた時点から遅延時間Ｔｄを経過した時点で、充電用スイッチング素子Ｍ１がオフ（放電用スイッチング素子Ｍ２がオン）する。同様に、分圧電圧Ｖｆが参照電圧Ｖｒｅｆよりも下回った時点から遅延時間Ｔｄを経過した時点で、充電用スイッチング素子Ｍ１がオン（放電用スイッチング素子Ｍ２がオフ）する（図５（ａ）、（ｄ）、（ｅ）参照）。この結果、分圧電圧Ｖｆの波形は、立ち上がりと立ち下がりが同一の傾きであるオン期間比率“５０％”の三角波を形成し、分圧電圧Ｖｒの直流成分（平均レベル）と参照電圧Ｖｒｅｆが一致する。

ここで、出力電圧Ｖｏｕｔが外乱等で定常状態よりも高レベルとなった場合とする。この場合、出力電圧Ｖｏｕｔに追従して分圧電圧Ｖｆも高レベルとなるため、リップル比較器１５０より出力されるスイッチング制御信号ＤのＨレベルのパルス幅が短くなる。この結果、充電用スイッチング素子Ｍ１のオン期間が短くなるので、出力電圧Ｖｏｕｔのレベルが降下し、出力電圧Ｖｏｕｔを定常状態へと復帰させる方向へと制御がかかる。一方、出力電圧Ｖｏｕｔが基準電圧Ｖｆよりも低レベルとなった場合には、前述とは逆の動作となるが、同様に、出力電圧Ｖｏｕｔを定常状態へと復帰させる方向へと制御がかかる。

＝＝＝本発明に係るリップルコンバータの構成＝＝＝
図６は、スイッチング制御回路３２０に対して、降圧用の外付け部品を接続して構成された、本発明に係る降圧型のリップルコンバータ４０の構成を示す図である。

スイッチング制御回路３２０は、他励型のＤＣ−ＤＣコンバータ１０用のスイッチング制御３００と対比して、三角波発振器１１０、ＰＷＭ比較器１２０の代わりに、リップル比較器１５０、遅延回路１６０が新たに設けられる。なお、それ以外の構成は、スイッチング制御３００と同様である。また、リップルコンバータ４０の動作を示すタイミングチャートは、図２に示されるとおりである。

かかる構成のスイッチング制御回路３２０、さらには、リップルコンバータ４０は、回生防止回路１４０の前述した動作によって、回生防止解除のタイミングで、同期整流による誤差電圧Ｖｅの自発的なレベル上昇により充電用スイッチング素子Ｍ３がオンするまでの期間、放電用スイッチング素子Ｍ４のオフを継続させる。この結果、回生防止解除の際に起こり得る出力電圧Ｖｏｕｔの電圧降下が抑制される。

なお、スイッチング制御回路３２０は、図３に示したような、昇圧用の外付け部品を接続すれば、昇圧型のリップルコンバータ４０を実現できる。昇圧型のリップルコンバータは、入力電圧Ｖｉｎの電源ラインと接地ラインとの間にインダクタンスＬ２と充電用スイッチング素子Ｍ３が直列接続され、その接続部に放電用スイッチング素子Ｍ４が接続され、さらに、放電用スイッチング素子Ｍ４に平滑用コンデンサＣ２が接続されることで構成される。かかる構成の昇圧型のリップルコンバータの場合であっても、回生防止解除の際に起こり得る出力電圧Ｖｏｕｔの電圧降下が抑制される。

以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。

本発明の一実施形態に係る他励型・降圧型のＤＣ−ＤＣコンバータの構成を示す図である。 本発明の一実施形態に係る他励型・降圧型のＤＣ−ＤＣコンバータの動作を示すタイミングチャートである。 本発明の一実施形態に係る他励型・昇圧型のＤＣ−ＤＣコンバータの構成を示す図である。 本発明に係る一般的なリップルコンバータの構成を示す図である。 本発明に係る一般的なリップルコンバータの動作を示すタイミングチャートである。 本発明の一実施形態に係るリップルコンバータの構成を示す図である。 降圧型ＤＣ−ＤＣコンバータの一般的な構成ならびに動作の概要を説明する図である。 昇圧型ＤＣ−ＤＣコンバータの一般的な構成ならびに動作の概要を説明する図である。 降圧型ＤＣ−ＤＣコンバータが昇圧型ＤＣ−ＤＣコンバータとして動作する現象を説明する図である。 従来の他励型・降圧型のＤＣ−ＤＣコンバータの構成を示す図である。 従来の他励型・降圧型のＤＣ−ＤＣコンバータの動作を示すタイミングチャートである。

符号の説明

１０、２０ ＤＣ−ＤＣコンバータ
３０、４０ リップルコンバータ
１００ 誤差増幅器
１１０ 三角波発振器
１２０ ＰＷＭ比較器
１３０ 駆動回路
１３１ バッファ
１３２ インバータ素子
１４０ 回生防止回路
１４１ 比較回路
１４２ 否定論理和回路
１４３ セットリセットフリップフロップ回路
１４４ 論理積回路
１５０ リップル比較器
１６０ 遅延回路
３００、３２０ スイッチング制御回路

Claims (11)

1. インダクタンスと、前記インダクタンスに対して直流の入力電圧を印加して磁気エネルギーを充電する際にオフからオンへと切り替える第１のスイッチング素子と、前記インダクタンスに充電された前記磁気エネルギーを放電する際にオフからオンへと切り替える第２のスイッチング素子と、前記インダクタンスと接続され、出力電圧を平滑する平滑用コンデンサと、を有しており、前記第１及び前記第２のスイッチング素子を相補的にオンオフさせることで、前記入力電圧のレベルとは異なった目的レベルの前記出力電圧を発生するＤＣ−ＤＣコンバータに設けられるスイッチング制御回路において、
   前記出力電圧の変化を検出すべく、前記出力電圧を帰還させた帰還電圧と、前記ＤＣ−ＤＣコンバータの起動開始を契機としてレベル上昇する第１の参照電圧と、前記目的レベルに応じた第２の参照電圧と、が印加され、前記第１又は前記第２の参照電圧のうちレベルが低い方と前記帰還電圧との誤差電圧を生成する誤差増幅器と、
   前記出力電圧のレベルを前記目的レベルへと追従させるべく、前記誤差電圧に基づいて前記第１及び前記第２のスイッチング素子の相補的なオンオフを制御するスイッチング制御信号を生成するスイッチング制御信号生成回路と、
   前記帰還電圧と前記第１の参照電圧とを比較し、前記帰還電圧が前記第１の参照電圧を超える場合、前記第２のスイッチング素子をオフさせるべく前記スイッチング制御信号を制御し、前記帰還電圧が前記第１の参照電圧を超えない場合、前記第１のスイッチング素子を最初にオンさせるべく前記スイッチング制御信号を制御するスイッチング制御信号制御回路と、
   を有することを特徴とするスイッチング制御回路。
2. 前記スイッチング制御信号生成回路は、
   前記第１のスイッチング素子のオンオフを制御する第１のスイッチング制御信号と、前記第２のスイッチング素子のオンオフを制御する第２のスイッチング制御信号と、を生成し、
   前記スイッチング制御信号制御回路は、
   前記帰還電圧と前記第１の参照電圧とを比較し、前記帰還電圧が前記第１の参照電圧を超える場合、前記第２のスイッチング素子をオフさせるべく前記第２のスイッチング制御信号を制御し、前記帰還電圧が前記第１の参照電圧を超えない場合、前記第１のスイッチング制御信号に応じて前記第１のスイッチング素子が最初にオンするまでの間、前記第２のスイッチング素子のオフを継続させるべく前記第２のスイッチング制御信号を制御すること、
   を特徴とする請求項１に記載のスイッチング制御回路。
3. 前記スイッチング制御信号制御回路は、
   前記帰還電圧と前記第１の参照電圧とを比較し、前記帰還電圧が前記第１の参照電圧を超える場合にはＨレベルを出力するとともに前記帰還電圧が前記第１の参照電圧を超えない場合にはＬレベルを継続出力する比較回路と、
   前記比較回路の出力と前記第２のスイッチング素子をオンさせる場合にＨレベルを示すとともに前記第２のスイッチング素子をオフさせる場合にＬレベルを示す前記第２のスイッチング制御信号との否定論理和を演算する否定論理和回路と、
   前記比較回路の出力をセットするとともに前記否定論理和回路の出力により当該セットされた状態をリセットし、更に、当該セットされた状態の反転論理レベルを出力するセットリセットフリップフロップ回路と、
   前記第２のスイッチング制御信号と前記セットリセットフリップフロップ回路の出力との論理積を演算してその演算結果により前記第２のスイッチング素子をオンオフさせる論理積回路と、
   を有することを特徴とする請求項２に記載のスイッチング制御回路。
4. 三角波状の電圧を発振出力する三角波発振器を有しており、
   前記スイッチング制御信号生成回路は、前記三角波状の電圧と前記誤差電圧との比較により前記スイッチング制御信号を生成するものであること、を特徴とする請求項１乃至３のいずれかに記載のスイッチング制御回路。
5. 前記スイッチング制御信号生成回路は、前記帰還電圧と前記誤差電圧との比較により前記スイッチング制御信号を生成するものであること、を特徴とする請求項１乃至３のいずれかに記載のスイッチング制御回路。
6. インダクタンスと、
   前記インダクタンスに対して直流の入力電圧を印加して磁気エネルギーを充電する際にオフからオンへと切り替える第１のスイッチング素子と、
   前記インダクタンスに充電された前記磁気エネルギーを放電する際にオフからオンへと切り替える第２のスイッチング素子と、
   前記インダクタンスと接続され、前記第１及び前記第２のスイッチング素子を相補的にオンオフさせて発生する電圧を平滑して、前記入力電圧のレベルとは異なった目的レベルの出力電圧を得る平滑用コンデンサと、
   前記出力電圧の変化を検出すべく、前記出力電圧を帰還させた帰還電圧と、前記ＤＣ−ＤＣコンバータの起動開始を契機としてレベル上昇する第１の参照電圧と、前記目的レベルに応じた第２の参照電圧と、が印加され、前記第１又は前記第２の参照電圧のうちレベルが低い方と前記帰還電圧との誤差電圧を生成する誤差増幅器と、
   前記出力電圧のレベルを前記目的レベルへと追従させるべく、前記誤差電圧に基づいて前記第１及び前記第２のスイッチング素子の相補的なオンオフを制御するスイッチング制御信号を生成するスイッチング制御信号生成回路と、
   前記帰還電圧と前記第１の参照電圧とを比較し、前記帰還電圧が前記第１の参照電圧を超える場合、前記第２のスイッチング素子をオフさせるべく前記スイッチング制御信号を制御し、前記帰還電圧が前記第１の参照電圧を超えない場合、前記第１のスイッチング素子を最初にオンさせるべく前記スイッチング制御信号を制御するスイッチング制御信号制御回路と、
   を有することを特徴とするＤＣ−ＤＣコンバータ。
7. 前記入力電圧の電源ラインと接地ラインとの間に前記第１及び前記第２のスイッチング素子が直列接続され、当該直列接続の接続部に前記インダクタンスが接続され、前記インダクタンスに前記平滑用コンデンサが接続されることで構成され、前記第１及び前記第２のスイッチング素子を相補的にオンオフさせることで、前記入力電圧のレベルよりも低い前記目的レベルの前記出力電圧を生成する降圧型ＤＣ−ＤＣコンバータであり、
   前記スイッチング制御信号生成回路は、
   前記第１のスイッチング素子のオンオフを制御する第１のスイッチング制御信号と、前記第２のスイッチング素子のオンオフを制御する第２のスイッチング制御信号と、を生成し、
   前記スイッチング制御信号制御回路は、
   前記帰還電圧と前記第１の参照電圧とを比較し、前記帰還電圧が前記第１の参照電圧を超える場合、前記第２のスイッチング素子をオフさせるべく前記第１及び前記第２のスイッチング制御信号を制御し、前記帰還電圧が前記第１の参照電圧を超えない場合、前記第１のスイッチング制御信号に応じて前記第１のスイッチング素子が最初にオンするまでの間、前記第２のスイッチング素子のオフを継続させるべく前記第２のスイッチング制御信号を制御すること、
   を特徴とする請求項６に記載のＤＣ−ＤＣコンバータ。
8. 前記入力電圧の電源ラインと接地ラインとの間に前記インダクタンスと前記第１のスイッチング素子が直列接続され、当該直列接続の接続部に前記第２のスイッチング素子が接続され、前記第２のスイッチング素子に前記平滑用コンデンサが接続されることで構成され、前記第１及び前記第２のスイッチング素子を相補的にオンオフさせることで、前記入力電圧のレベルよりも高い前記目的レベルの前記出力電圧を生成する昇圧型ＤＣ−ＤＣコンバータであり、
   前記スイッチング制御信号生成回路は、
   前記第１のスイッチング素子のオンオフを制御する第１のスイッチング制御信号と、前記第２のスイッチング素子のオンオフを制御する第２のスイッチング制御信号と、を生成し、
   前記スイッチング制御信号制御回路は、
   前記帰還電圧と前記第１の参照電圧とを比較し、前記帰還電圧が前記第１の参照電圧を超える場合、前記第２のスイッチング素子をオフさせるべく前記第２のスイッチング制御信号を制御し、前記帰還電圧が前記第１の参照電圧を超えない場合、前記第１のスイッチング制御信号に応じて前記第１のスイッチング素子が最初にオンするまでの間、前記第２のスイッチング素子のオフを継続させるべく前記第２のスイッチング制御信号を制御すること、
   を特徴とする請求項６に記載のＤＣ−ＤＣコンバータ。
9. 前記スイッチング制御信号制御回路は、
   前記帰還電圧と前記第１の参照電圧とを比較し、前記帰還電圧が前記第１の参照電圧を超える場合にはＨレベルを出力するとともに前記帰還電圧が前記第１の参照電圧を超えない場合にはＬレベルを継続出力する比較回路と、
   前記比較回路の出力と前記第２のスイッチング素子をオンさせる場合にＨレベルを示すとともに前記第２のスイッチング素子をオフさせる場合にＬレベルを示す前記第２のスイッチング制御信号との否定論理和を演算する否定論理和回路と、
   前記比較回路の出力をセットするとともに前記否定論理和回路の出力により当該セットされた状態をリセットし、更に、当該セットされた状態の反転論理レベルを出力するセットリセットフリップフロップ回路と、
   前記第２のスイッチング制御信号と前記セットリセットフリップフロップ回路の出力との論理積を演算してその演算結果により前記第２のスイッチング素子をオンオフさせる論理積回路と、
   を有することを特徴とする請求項７又は８に記載のＤＣ−ＤＣコンバータ。
10. 三角波状の電圧を発振出力する三角波発振器を有しており、
    前記スイッチング制御信号生成回路において、前記三角波状の電圧と前記誤差電圧との比較により前記スイッチング制御信号を生成させる他励型ＤＣ−ＤＣコンバータであること、を特徴とする請求項６乃至９のいずれかに記載のＤＣ−ＤＣコンバータ。
11. 前記スイッチング制御信号生成回路において、前記帰還電圧と前記誤差電圧との比較により前記スイッチング制御信号を生成させる自励型ＤＣ−ＤＣコンバータであること、を特徴とする請求項６乃至９のいずれかに記載のＤＣ−ＤＣコンバータ。
    
    

Images