JP2009148111A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】軽負荷時においてＤＣ−ＤＣコンバータの電力損失を低減する。
【解決手段】ＤＣ−ＤＣコンバータであって、駆動信号に従ってスイッチング素子がスイッチングすることによって入力電圧を出力電圧に変換して負荷に供給するＤＣ−ＤＣ変換部と、前記駆動信号を生成する制御部とを有する。前記制御部は、前記負荷が通常動作状態及び待機状態のうちのいずれであるかについて判定を行う判定回路と、前記出力電圧に応じた誤差信号を生成する誤差増幅器と、前記負荷が通常動作状態である場合に、前記誤差信号に応じたパルス幅を有するパルスのパルス列を生成する第１の駆動信号生成回路と、前記負荷が待機状態である場合に、前記出力電圧に応じた電圧が前記基準電圧より小さくなると、前記パルス列のパルスの繰り返し周期より長いパルス幅を有するパルスを生成する第２の駆動信号生成回路とを有する。
【選択図】図１

Description

本発明は、スイッチング方式のＤＣ−ＤＣコンバータに関する。

近年、スイッチング方式のＤＣ−ＤＣコンバータは、高効率な電力変換特性を有することから、多くの電子機器の電源回路として用いられている。特に、携帯電話に代表される携帯機器用の電源回路としては、電力源であるバッテリーを長時間使用可能とするために、非動作時や待機時のような軽負荷状態における消費電流を低減した電源回路が要望されている。

このようなＤＣ−ＤＣコンバータの一例が、特許文献１に記載されている。このＤＣ−ＤＣコンバータによって駆動される負荷が休止又は一時停止している状態になった場合には、ＤＣ−ＤＣコンバータは、発振器の外付け抵抗の値を大きくして、生成されるパルス信号の周波数を低下させ、スイッチング周期を長くする。ＤＣ−ＤＣコンバータの電力損失は、スイッチング回数に比例するスイッチング損失が支配的なので、このように軽負荷時にスイッチング周波数を低周波化することによって、電力損失を減少させることができる。

また、特許文献２及び特許文献３には、ＤＣ−ＤＣコンバータに動作と停止とを繰り返すバースト動作をさせることにより、軽負荷時における長い停止期間において制御回路での消費電流をも低減して低損失化を図る方法が開示されている。
特開平１０−２４８２３８号公報 特開昭６４−３９２６５号公報 特開平６−３０３７６６号公報

しかしながら、特許文献１のＤＣ−ＤＣコンバータでは、出力電圧の制御そのものは通常動作時のままとし、発振回路の定数を切換えることによってスイッチング周波数を低下させている。スイッチング周波数を通常動作時の数十分の１や数百分の１に低下させることは困難であるので、低損失化という点ではバースト動作には及ばない。一方、バースト動作をさせる場合には、高周波スイッチングをする動作期間が繰り返されるので、バーストノイズが発生するという問題がある。

本発明は、バーストノイズを発生させることなく、軽負荷時におけるＤＣ−ＤＣコンバータの電力損失を低減することを目的とする。

本発明に係るＤＣ−ＤＣコンバータは、インダクタ及び前記インダクタに接続されたスイッチング素子を含み、駆動信号に従って前記スイッチング素子がスイッチングすることによって入力電圧を出力電圧に変換して負荷に供給するＤＣ−ＤＣ変換部と、前記駆動信号を生成する制御部とを有する。前記制御部は、前記ＤＣ−ＤＣコンバータにおける電流又は前記出力電圧に基づいて、前記負荷が通常動作状態及び待機状態のうちのいずれであるかについて判定を行い、その結果を示すモード信号を生成する判定回路と、前記出力電圧に応じた電圧と基準電圧との間の誤差に応じた誤差信号を生成する誤差増幅器と、前記負荷が通常動作状態であることを前記モード信号が示している場合に、前記誤差信号に応じたパルス幅を有するパルスのパルス列を生成し、前記駆動信号として出力する第１の駆動信号生成回路と、前記負荷が待機状態であることを前記モード信号が示している場合に、前記出力電圧に応じた電圧が前記基準電圧より小さくなると、前記パルス列のパルスの繰り返し周期より長いパルス幅を有するパルスを生成し、前記駆動信号として出力する第２の駆動信号生成回路とを有する。

これによると、負荷が待機状態であることをモード信号が示している場合には、負荷が通常動作状態であるときに生成されるパルス列のパルスの周期より長いパルス幅を有するパルスが、駆動信号として出力される。このため、ＤＣ−ＤＣ変換部におけるスイッチング周波数を大きく低下させることができ、軽負荷時の電力損失を抑えることができる。

本発明によれば、スイッチング回数を大幅に減少させることができるので、バーストノイズを発生させることなく、軽負荷時におけるＤＣ−ＤＣコンバータの電力損失を低減することができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの構成例を示すブロック図である。図１のＤＣ−ＤＣコンバータは、ＤＣ−ＤＣ変換部２と、出力電圧検出部３と、電流検出部４と、制御部５とを有している。

ＤＣ−ＤＣ変換部２は、スイッチングコンバータであって、バッテリー等である電圧源１から直流入力電圧Ｖｉｎを受け取る。ＤＣ−ＤＣ変換部２は、駆動信号ＤＲＳに従ってスイッチングをすることによって入力電圧Ｖｉｎを直流出力電圧Ｖｏｕｔに変換して出力する。

出力電圧検出部３は、出力電圧Ｖｏｕｔに応じた電圧を有する電圧検出信号Ｖｏを生成して出力する。電流検出部４は、ＤＣ−ＤＣ変換部２から負荷６に供給される出力電流Ｉｏｕｔに応じた電圧を有する電流検出信号Ｖｉを生成して出力する。制御部５は、電圧検出信号Ｖｏと電流検出信号Ｖｉとに基づいて、出力電圧Ｖｏｕｔが定電圧となるように駆動信号ＤＲＳを生成する。

制御部５は、基準電圧源１０と、判定回路としての比較器１１と、誤差増幅器１２と、ＯＲ回路１８と、通常動作モード用の駆動信号生成回路８２と、待機モード用の駆動信号生成回路８４とを有している。駆動信号生成回路８２は、三角波発生器１３と、ＰＷＭ比較器１４とを有している。駆動信号生成回路８４は、スイッチ回路１５と、比較器１６と、ワンショットパルス発生器１７とを有している。

基準電圧源１０は、バンドギャップ回路等を含んでおり、基準電圧Ｖｒｅｆを生成する。比較器１１は、電流検出部４から出力される電流検出信号Ｖｉを基準電圧Ｖｒｅｆと比較して、負荷６が通常動作状態であるか、又は待機状態であるかを判定し、その結果を示すモード信号Ｖｍを生成し、出力する。

負荷６が通常の動作を行う通常動作状態であれば、負荷６に与えられる出力電流Ｉｏｕｔは比較的大きな電流となる。そこで、電流検出信号Ｖｉが基準電圧Ｖｒｅｆ以上である場合には、比較器１１は、出力電流Ｉｏｕｔが所定値以上であって、負荷６が通常動作状態であると判定し、モード信号Ｖｍを高電位（“Ｈ”）とする。このとき、図１のＤＣ−ＤＣコンバータは通常動作モードで動作する。負荷６が待機状態（休止又は一時停止している状態）であれば、負荷６に与えられる出力電流Ｉｏｕｔは比較的小さな電流となる。そこで、電流検出信号Ｖｉが基準電圧Ｖｒｅｆ未満である場合には、比較器１１は、出力電流Ｉｏｕｔが所定値未満であって、負荷６が待機状態であると判定し、モード信号Ｖｍを低電位（“Ｌ”）とする。このとき、図１のＤＣ−ＤＣコンバータは待機モードで動作する。

誤差増幅器１２は、出力電圧検出部３からの電圧検出信号Ｖｏと基準電圧Ｖｒｅｆとの間の誤差を増幅し、誤差信号Ｖｅとして出力する。誤差信号Ｖｅは、電圧検出信号Ｖｏが高くなると低下し、電圧検出信号Ｖｏが低くなると上昇する。誤差増幅器１２は、モード信号Ｖｍが“Ｈ”であるときに活性化して動作し、モード信号Ｖｍが“Ｌ”であるときには動作を停止する。

三角波発生器１３は、所定の周波数で繰り返される三角波を含む三角波信号Ｖｔを出力する。三角波発生器１３は、モード信号Ｖｍが“Ｈ”であるときには活性化して三角波を出力し、モード信号Ｖｍが“Ｌ”であるときには動作を停止して出力を“Ｈ”に維持する。ＰＷＭ比較器１４は、誤差信号Ｖｅと三角波信号Ｖｔを比較し、誤差信号Ｖｅの方が高いときに“Ｈ”となり、誤差信号Ｖｅの方が低いとき又は両信号が等しいときに“Ｌ”となる駆動信号ＯＵＴ１を出力する。したがって、ＰＷＭ比較器１４は、パルスの繰り返し周期が三角波信号Ｖｔの周期にほぼ等しいパルス列を出力する。ＰＷＭ比較器１４は、モード信号Ｖｍが“Ｈ”であるときに活性化して動作し、モード信号Ｖｍが“Ｌ”であるときには動作を停止して出力を“Ｌ”に維持するようにしてもよい。

スイッチ回路１５は、比較器１１から出力されたモード信号Ｖｍが“Ｈ”の場合には電圧Ｖｒを選択して出力し、モード信号Ｖｍが“Ｌ”の場合には基準電圧Ｖｒｅｆを選択して出力する。電圧Ｖｒは、基準電圧Ｖｒｅｆより低いレベルの直流電圧であり、例えば抵抗を用いて基準電圧Ｖｒｅｆを分圧することにより生成される。比較器１６は、電圧検出信号Ｖｏとスイッチ回路１５の出力とを比較し、電圧検出信号Ｖｏがスイッチ回路１５の出力以下になると“Ｈ”を、その他の場合には“Ｌ”を、出力信号ＶＰとして出力する。

ワンショットパルス発生器１７は、比較器１６の出力信号ＶＰが“Ｌ”から“Ｈ”になる立ち上がりに同期して、所定の長さのパルス幅Ｔｏｎを有するワンショットパルスを駆動信号ＯＵＴ２として出力する。このパルス幅Ｔｏｎは、三角波信号Ｖｔの周期（すなわち、ＰＷＭ比較器１４の出力パルスの繰り返し周期）より長く、例えば三角波信号Ｖｔの周期の数倍程度に設定しておく。ＯＲ回路１８は、駆動信号ＯＵＴ１と駆動信号ＯＵＴ２との論理和を駆動信号ＤＲＳとしてＤＣ−ＤＣ変換部２に出力する。

図２は、図１のＤＣ−ＤＣ変換部２の構成例を示す回路図である。ＤＣ−ＤＣ変換部２は、降圧コンバータであって、スイッチング素子２０と、ダイオード２１と、インダクタ２２と、出力キャパシタ２３とを有している。インダクタ２２はインダクタンスＬを有し、出力キャパシタ２３は静電容量Ｃを有する。スイッチング素子２０は、ＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor）等のスイッチングトランジスタであって、駆動信号ＤＲＳに従ってスイッチングを行う。

スイッチング素子２０のスイッチング動作により、インダクタ２２への電磁エネルギーの蓄積と放出が繰り返され、インダクタ２２には増減を繰り返す三角波状の電流が流れる。出力コンデンサ２３がこの電流を平滑化して出力する。出力電圧Ｖｏｕｔは、スイッチング動作するスイッチング素子２０のオン時間とオフ時間との比によって調整することができる。

待機モードにおいては、インダクタ２２には、（Ｖｉｎ−Ｖｏｕｔ）×Ｔｏｎ／Ｌをピーク値とし、（Ｖｉｎ／Ｖｏｕｔ）×Ｔｏｎの期間流れる単発の三角波電流が流れる。スイッチング動作が周期Ｔで繰り返されるものとすると、次の関係式、
Ｔ＝Ｖｉｎ・（Ｖｉｎ−Ｖｏｕｔ）・Ｔｏｎ^２／（２Ｌ・Ｖｏｕｔ・Ｉｏｕｔ）
が成り立つ。また、出力電圧Ｖｏｕｔの変動量ΔＶｏｕｔは、出力電流Ｉｏｕｔが小さくなるほど大きくなり、Ｉｏｕｔ＝０の場合には、
ΔＶｏｕｔ＝Ｖｉｎ・（Ｖｉｎ−Ｖｏｕｔ）・Ｔｏｎ^２／（２Ｌ・Ｖｏｕｔ・Ｃ）
で表される。

これらの式はコンバータの種類によって異なる。しかし、ワンショットパルスのパルス幅Ｔｏｎが大きいほど周期Ｔが大きくなり、ＤＣ−ＤＣ変換部２の停止期間が長くなって低損失となり、出力電圧変動ΔＶｏｕｔも大きくなるという傾向は、コンバータの種類によらず同様である。ワンショットパルスのパルス幅Ｔｏｎは、スイッチング素子の電流容量、周期Ｔ、出力電圧変動ΔＶｏｕｔ等を考慮して設定する。

図３は、図１のＤＣ−ＤＣコンバータにおける信号波形を示すグラフである。図１〜図３を参照して、図１のＤＣ−ＤＣコンバータの動作を説明する。

まず、出力電流Ｉｏｕｔが所定値以上である通常動作モードにおけるＤＣ−ＤＣコンバータの動作を説明する。図３の時刻ｔ０以前においては、電流検出信号Ｖｉは基準電圧Ｖｒｅｆ以上である。モード信号Ｖｍが“Ｈ”であるので、誤差増幅器１２及び三角波発生器１３は動作を行い、スイッチ回路１５は電圧Ｖｒを選択して比較器１６の正入力端子に出力する。

誤差増幅器１２は、電圧検出信号Ｖｏと基準電圧Ｖｒｅｆとの間の誤差に応じた誤差信号Ｖｅを出力する。ＰＷＭ比較器１４は、誤差信号Ｖｅと三角波信号Ｖｔとを比較し、その結果を駆動信号ＯＵＴ１として出力する。例えば電圧検出信号Ｖｏが大きくなると、誤差信号Ｖｅのレベルが低下するので、駆動信号ＯＵＴ１のパルス幅は短くなる。

比較器１６の正入力端子には低い電圧Ｖｒ（ここでは、例えば０Ｖでもよい）が入力されているので、比較器１６の出力信号ＶＰは“Ｌ”に固定される。このため、ワンショットパルス発生器１７は、駆動信号ＯＵＴ２を“Ｌ”に固定する。したがって、駆動信号ＯＵＴ１が、駆動信号ＤＲＳとしてＤＣ−ＤＣ変換部２に与えられ、電流検出信号Ｖｏが基準電圧Ｖｒｅｆと等しくなるようにフィードバック制御が行われる。

次に、時刻ｔ０において、負荷６が休止又は一時停止している待機状態になった場合を考える。このような場合には、出力電流Ｉｏｕｔが低下するので、電流検出信号Ｖｉは低下し、比較器１１はモード信号Ｖｍを“Ｌ”とする。したがって、ＤＣ−ＤＣコンバータは、待機モードで動作する。

このとき、誤差増幅器１２は停止して誤差信号Ｖｅを低レベルとし、三角波発生器１３は停止して三角波信号Ｖｔを“Ｈ”にする。このため、ＰＷＭ比較器１４から出力される駆動信号ＯＵＴ１は“Ｌ”に固定される。出力電流Ｉｏｕｔが減少してから駆動信号ＯＵＴ１が“Ｌ”に固定されるまでの期間に、出力電圧Ｖｏｕｔ及び電圧検出信号Ｖｏは上昇し、電圧検出信号Ｖｏは基準電圧Ｖｒｅｆを上回る。

スイッチ回路１５は基準電圧Ｖｒｅｆを選択して比較器１６の正入力端子に出力する。電圧検出信号Ｖｏは基準電圧Ｖｒｅｆより高いので、比較器１６は出力信号ＶＰとして“Ｌ”を出力する。駆動信号ＯＵＴ２は“Ｌ”のままであり、ＤＣ−ＤＣ変換部２がスイッチング動作を行わなくなるので、ＤＣ−ＤＣ変換部２からの電力供給がなくなり、出力電圧Ｖｏｕｔはやがて低下していく。

時刻ｔ１において、電圧検出信号Ｖｏが基準電圧Ｖｒｅｆを下回ると、比較器１６は出力信号ＶＰを“Ｌ”から“Ｈ”に立ち上げる。すると、ワンショットパルス発生器１７は、駆動信号ＯＵＴ２としてパルス幅Ｔｏｎのワンショットパルスを出力する。このパルス幅Ｔｏｎは、三角波信号Ｖｔの周期の数倍程度に設定されているので、ＤＣ−ＤＣ変換部２において、スイッチング素子２０は通常動作モード時よりも長期間のオン状態となる。このため、ＤＣ−ＤＣ変換部２から負荷６へ供給される電力は一時的に大きくなり、出力電圧Ｖｏｕｔは上昇し、電圧検出信号Ｖｏは基準電圧Ｖｒｅｆを上回る。

すると、比較器１６は出力信号ＶＰを“Ｌ”にする。この状態は、出力電圧Ｖｏｕｔが低下して、電圧検出信号Ｖｏが再び基準電圧Ｖｒｅｆを下回るまで続く。電圧検出信号Ｖｏが基準電圧Ｖｒｅｆを下回ると、比較器１６は出力信号ＶＰを再び“Ｌ”から“Ｈ”に立ち上げ、オン時間ＴｏｎのワンショットパルスがＤＣ−ＤＣ変換部２を一時的に動作させる。以上の動作を繰り返すことによって、出力電圧Ｖｏｕｔは、電圧検出信号Ｖｏが基準電圧Ｖｒｅｆ以上となるように維持される。

以上のように、負荷が軽い待機モード時には、ＤＣ−ＤＣ変換部２のスイッチング素子２０のオン時間を通常動作モード時のスイッチング周期の数倍とし、かつ、上昇した電圧検出信号Ｖｏが基準電圧Ｖｒｅｆに低下するまではスイッチングは停止するので、ＤＣ−ＤＣコンバータのスイッチング周波数は極めて低い周波数になる。したがって、スイッチング損失が支配的な軽負荷時の電力損失を低減することができる。しかも、待機モード時には、スイッチング動作はかなり長い期間毎に１回のみ行われるので、バーストノイズは発生しない。

なお、出力電流Ｉｏｕｔに応じた電流検出信号Ｖｉが基準電圧Ｖｒｅｆ近辺で安定しない場合に、通常動作モードと待機モードとを行き来するような不安定な動作を回避するために、比較器１１としてヒステリシスコンパレータを用いてもよい。

また、電流検出部４が出力電流Ｉｏｕｔを検出して電流検出信号Ｖｉを出力する場合について説明したが、電流検出部４が、スイッチング素子電流Ｉｑ、インダクタ電流ＩＬ、又は整流回路電流Ｉｄ等（図２参照）を検出し、検出された電流やその時間的な平均値に応じた電流検出信号Ｖｉを出力するようにしてもよい。

（第２の実施形態）
図４は、本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの構成例を示すブロック図である。図４のＤＣ−ＤＣコンバータは、電流検出部４を有さず、制御部５に代えて制御部２０５を有している点が、図１のＤＣ−ＤＣコンバータとは異なっている。また、制御部２０５は、比較器１１に代えて比較器２１１を判定回路として有している点が、制御部５とは異なっている。その他の構成要素については、図１を参照して説明したものと同様であるので、同一の参照番号を付してその説明を省略する。

図５は、図４のＤＣ−ＤＣコンバータにおける信号波形を示すグラフである。図４及び図５を参照して、図４のＤＣ−ＤＣコンバータの動作を説明する。

まず、動作開始時において、出力電圧Ｖｏｕｔに基づく電圧検出信号Ｖｏは低いレベルにあるので、スイッチ回路１５の状態によらず、比較器１６は出力信号ＶＰとして“Ｈ”を出力する。比較器２１１には、通常動作モードにおける定常状態の誤差信号Ｖｅの値より十分に小さい閾値電圧ＶＬが入力されている。誤差信号Ｖｅは高レベルとなるので、比較器２１１は、モード信号Ｖｍとして“Ｈ”を出力する。すなわち、図４のＤＣ−ＤＣコンバータは、通常動作モードで動作する。

したがって、駆動信号ＯＵＴ１が駆動信号ＤＲＳとして出力され、ＤＣ−ＤＣ変換部２のスイッチング動作によって出力電圧Ｖｏｕｔは目標値に向かって上昇する。電圧検出信号Ｖｏが電圧Ｖｒを上回り、比較器１６の出力信号ＶＰが“Ｈ”から“Ｌ”に変わっても、出力信号ＶＰの立上りを検出するワンショットパルス発生器１７はパルスを出力せず、通常動作モードの動作が継続される。以上のように、通常動作モードにおける動作は図１のＤＣ−ＤＣコンバータとほぼ同様である。

次に、待機モードにおける図４のＤＣ−ＤＣコンバータの動作を説明する。時刻ｔ０において、負荷６が待機状態になり、出力電流Ｉｏｕｔが低下すると、出力電圧Ｖｏｕｔ及び電圧検出信号Ｖｏは上昇するので、誤差増幅器１２から出力される誤差信号Ｖｅは低下する。

時刻ｔ１において、誤差信号Ｖｅが閾値電圧ＶＬを下回ると、比較器２１１は、モード信号Ｖｍとして“Ｌ”を出力する。すると、三角波発生器１３は、動作を停止して三角波信号Ｖｔとして“Ｈ”を出力し、ＰＷＭ比較器１４は駆動信号ＯＵＴ１を“Ｌ”に固定する。また、スイッチ回路１５は、基準電圧Ｖｒｅｆを選択して比較器１６の正入力端子に出力する。

電圧検出信号Ｖｏは基準電圧Ｖｒｅｆより高いので、比較器１６は出力信号ＶＰとして“Ｌ”を出力する。ＤＣ−ＤＣ変換部２がスイッチング動作を行わなくなるので、ＤＣ−ＤＣ変換部２からの電力供給がなくなり、出力電圧Ｖｏｕｔはやがて低下していく。

時刻ｔ２において、電圧検出信号Ｖｏが基準電圧Ｖｒｅｆを下回ると、比較器１６は出力信号ＶＰを“Ｌ”から“Ｈ”に立ち上げる。すると、出力信号ＶＰが入力されているワンショットパルス発生器１７は、駆動信号ＯＵＴ２としてパルス幅Ｔｏｎのワンショットパルスを出力する。ＤＣ−ＤＣ変換部２のスイッチング素子２０は、通常動作時よりも長期間、オン状態となる。このためＤＣ−ＤＣ変換部２から負荷６へ供給される電力は一時的に大きくなり、出力電圧Ｖｏｕｔは上昇する。

時刻ｔ２において、電圧検出信号Ｖｏが基準電圧Ｖｒｅｆを下回るので誤差信号Ｖｅは上昇しようとするが、比較器１６は誤差増幅器１２より動作が速いので、出力電圧Ｖｏｕｔは上昇し、誤差信号Ｖｅは閾値電圧ＶＬに達することなく再び低レベルとなる。したがって、駆動信号ＯＵＴ２が立下がった後、駆動信号ＤＲＳは“Ｌ”に固定され、再びＤＣ−ＤＣ変換部２からの電力供給がなくなり、出力電圧Ｖｏｕｔが低下していく。この状態は検出信号Ｖｏが再び基準電圧Ｖｒｅｆを下回るまで続く。以上の動作を繰り返すことによって、出力電圧Ｖｏｕｔは、電圧検出信号Ｖｏが基準電圧Ｖｒｅｆ以上となるように維持される。

次に、負荷６が通常動作を再開して出力電流Ｉｏｕｔが大きくなり、図４のＤＣ−ＤＣコンバータが待機モードから通常動作モードへ復帰する際の動作を説明する。時刻ｔ３において出力電流Ｉｏｕｔが大きくなると、出力電圧Ｖｏｕｔとともに電圧検出信号Ｖｏは低下を始める。時刻ｔ４において電圧検出信号Ｖｏが基準電圧Ｖｒｅｆを下回り、ワンショットパルス発生器１７がオン時間Ｔｏｎのパルスを出力するが、出力電圧Ｖｏｕｔは低下していき、誤差信号Ｖｅも増加する。

時刻ｔ５において誤差信号Ｖｅが閾値電圧ＶＬを上回ると、比較器２１１はモード信号Ｖｍとして“Ｈ”を出力する。すると、ＤＣ−ＤＣコンバータは、通常動作モードとなる。すなわち、三角波発生器１３及びＰＷＭ比較器１４は活性化され、ＰＷＭ比較器１４から出力されるパルス列が駆動信号ＯＵＴ１として出力されるようになり、駆動信号ＯＵＴ２は“Ｌ”に固定される。

以上のように、図４のＤＣ−ＤＣコンバータは、比較器２１１が誤差増幅器１２から出力される誤差信号Ｖｅのレベルによって判定を行い、待機モードへの移行及び通常動作モードへの復帰をする。このことにより、スイッチング周波数を大きく低下させて電力損失を低減することができ、かつ、バーストノイズを発生しないというだけではなく、出力電流等の電流を検出する電流検出部を有する必要がない。

なお、図２の降圧コンバータのようなスイッチング式のコンバータでは、出力電流Ｉｏｕｔが所定値以下になると、インダクタ２２に流れる電流が不連続となる。一般にこのような不連続モードでは、出力電圧Ｖｏｕｔを安定化するためにスイッチング素子２０のオン時間の変動幅が大きくなる。また、不連続モードでは、負荷が軽いので誤差信号Ｖｅのレベルは通常動作時に比べて低い。

関係式は煩雑なので省略するが、不連続モード時においては、出力電流Ｉｏｕｔとスイッチング素子のオンオフ比（すなわち誤差信号Ｖｅ）との間には、コンバータの種類やインダクタのインダクタンス値、三角波信号Ｖｔの電圧レベル、スイッチング周波数等から決まる関係がある。したがって、閾値電圧ＶＬの設定によって、待機モードに移行する際の出力電流Ｉｏｕｔの条件を設定することが可能である。

また、閾値電圧ＶＬ又は比較器２１１にヒステリシス特性を持たせて、モード間の移行が安定して行われるようにしてもよい。

また、スイッチング素子２０がオンになる期間の最小値を設定したり、駆動信号ＯＵＴ１の連続する各パルスの幅の最小値を設定するようにしてもよい。すると、軽負荷時において出力電圧Ｖｏｕｔが上昇するので、負荷が待機モードであることを容易に検出することができる。

（第３の実施形態）
図６は、本発明の第３の実施形態に係るＤＣ−ＤＣコンバータの構成例を示すブロック図である。図６のＤＣ−ＤＣコンバータは、電流検出部４を有さず、制御部５に代えて制御部３０５を有している点が、図１のＤＣ−ＤＣコンバータとは異なっている。また、制御部３０５は、比較器１１に代えて判定回路３８６を有し、更に電圧源３１９を有している点が、制御部５とは異なっている。その他の構成要素については、図１を参照して説明したものと同様であるので、同一の参照番号を付してその説明を省略する。判定回路３８６は、比較器３０と、ＲＳフリップフロップ３１と、抵抗３２と、インバータ３３と、Ｄフリップフロップ３４，３５とを有している。

図７は、図６のＤＣ−ＤＣコンバータにおける信号波形を示すグラフである。図６及び図７を参照して、図６のＤＣ−ＤＣコンバータの動作を説明する。

まず、動作開始時において、ＲＳフリップフロップ３１はモード信号Ｖｍとして“Ｈ”を出力するように設定されている。すなわち、図６のＤＣ−ＤＣコンバータは、通常動作モードで動作する。

したがって、駆動信号ＯＵＴ１が駆動信号ＤＲＳとして出力され、ＤＣ−ＤＣ変換部２のスイッチング動作によって出力電圧Ｖｏｕｔは目標値に向かって上昇する。電圧検出信号Ｖｏが電圧Ｖｒを上回り、比較器１６の出力信号ＶＰが“Ｈ”から“Ｌ”に変わっても、出力信号ＶＰの立上りを検出するワンショットパルス発生器１７はパルスを出力しない。各フリップフロップ３１，３４，３５の状態は変わらないので、通常動作モードの動作が継続される。以上のように、通常動作モードにおける動作は図１のＤＣ−ＤＣコンバータとほぼ同様である。

次に、待機モードにおける図６のＤＣ−ＤＣコンバータの動作を説明する。時刻ｔ０において、負荷６が待機状態になり、出力電流Ｉｏｕｔが低下すると、出力電圧Ｖｏｕｔ及び電圧検出信号Ｖｏは上昇する。

時刻ｔ１において、電圧検出信号Ｖｏは閾値電圧（Ｖｒｅｆ＋ΔＶｏ）を上回り、比較器３０の出力ＲＳは“Ｈ”となる。すると、ＲＳフリップフロップ３１はモード信号Ｖｍとして“Ｌ”を出力する。インバータ３３の出力が“Ｈ”に変化するので、Ｄフリップフロップ３４，３５はリセットされる。モード信号Ｖｍが“Ｌ”となるので、誤差増幅器１２は、動作を停止して誤差信号Ｖｅを低レベルとし、三角波発生器１３は、動作を停止して三角波信号Ｖｔを“Ｈ”にする。このため、ＰＷＭ比較器１４から出力される駆動信号ＯＵＴ１は“Ｌ”に固定される。スイッチ回路１５は、基準電圧Ｖｒｅｆを選択して比較器１６の正入力端子に出力する。

電圧検出信号Ｖｏは基準電圧Ｖｒｅｆより高いので、比較器１６は出力信号ＶＰとして“Ｌ”を出力する。ＤＣ−ＤＣ変換部２がスイッチング動作を行わなくなるので、ＤＣ−ＤＣ変換部２からの電力供給がなくなり、出力電圧Ｖｏｕｔはやがて低下していく。

時刻ｔ２において、電圧検出信号Ｖｏが閾値電圧（Ｖｒｅｆ＋ΔＶｏ）を下回ると、比較器３０は、その出力ＲＳを“Ｌ”とする。このとき、各フリップフロップ３１，３４，３５の出力は変化しない。

時刻ｔ３において、電圧検出信号Ｖｏが基準電圧Ｖｒｅｆを下回ると、比較器１６は出力信号ＶＰを“Ｌ”から“Ｈ”に立ち上げる。すると、ワンショットパルス発生器１７は、駆動信号ＯＵＴ２としてパルス幅Ｔｏｎのワンショットパルスを出力する。ＤＣ−ＤＣ変換部２のスイッチング素子２０は、通常動作時よりも長期間、オン状態となる。このためＤＣ−ＤＣ変換部２から負荷６へ供給される電力は一時的に大きくなり、出力電圧Ｖｏｕｔは上昇する。

Ｄフリップフロップ３４のデータ入力端子Ｄには比較器１６の出力信号ＶＰが、クロック端子ＣＫには駆動信号ＯＵＴ２が入力されている。Ｄフリップフロップ３４は、駆動信号ＯＵＴ２の立上りに従って、その出力を“Ｌ”から“Ｈ”に変化させる。

時刻ｔ４において、電圧検出信号Ｖｏは閾値電圧（Ｖｒｅｆ＋ΔＶｏ）を上回り、比較器３０は、その出力ＲＳを“Ｈ”とする。このため、インバータ３３の出力によってＤフリップフロップ３４及び３５はリセットされる。したがって、モード信号Ｖｍは変化せず、待機モードが維持される。

ＤＣ−ＤＣ変換部２は再びスイッチング動作を停止するので、ＤＣ−ＤＣ変換部２からの電力供給がなくなり、出力電圧Ｖｏｕｔが低下していく。ＤＣ−ＤＣ変換部２の停止状態は電圧検出信号Ｖｏが再び基準電圧Ｖｒｅｆを下回るまで続く。以上の動作を繰り返すことによって、出力電圧Ｖｏｕｔは、電圧検出信号Ｖｏが基準電圧Ｖｒｅｆ以上となるように維持される。

次に、待機モードから通常動作モードへ復帰する際の図６のＤＣ−ＤＣコンバータの動作を説明する。時刻ｔ５において、負荷６が通常動作を開始すると、出力電流Ｉｏｕｔが大きくなるので、出力電圧Ｖｏｕｔの低下が速くなる。このため、ＤＣ−ＤＣ変換部２が停止してから出力検出信号Ｖｏが再び基準電圧Ｖｒｅｆを下回るまでの停止期間が短くなる。また、駆動信号ＯＵＴ２のパルスが出力されても、出力電圧Ｖｏｕｔが上昇しにくくなる。

時刻ｔ６において出力検出信号Ｖｏが基準電圧Ｖｒｅｆを下回ると、駆動信号ＯＵＴ２によって出力電圧Ｖｏｕｔが上昇するが、電圧検出信号Ｖｏは閾値電圧（Ｖｒｅｆ＋ΔＶｏ）に達しなくなる。すると、それ以前に比較器１６の出力信号ＶＰによって“Ｈ”となったＤフリップフロップ３４の出力は、リセットされずに維持される。

時刻ｔ７において、電圧検出信号Ｖｏが基準電圧Ｖｒｅｆを下回ると、駆動信号ＯＵＴ２の立上りによってＤフリップフロップ３５の出力は“Ｈ”となる。すると、ＲＳフリップフロップ３１は、セットされ、モード信号Ｖｍとして“Ｈ”を出力する。モード信号Ｖｍが“Ｈ”になると、図６のＤＣ−ＤＣコンバータは通常動作モードとなる。すなわち、スイッチ回路１５は電圧Ｖｒを選択して比較器１６に出力するので、比較器１６の出力信号ＶＰは“Ｌ”となる。また、誤差増幅器１２、三角波発生器１３及びＰＷＭ比較器１４は活性化され、駆動信号ＯＵＴ２は“Ｌ”のままとなるので、駆動信号ＯＵＴ１が駆動信号ＯＵＴとして出力される。

以上のように、図６のＤＣ−ＤＣコンバータは、通常動作モードにおいて出力電圧が所定値を越えると待機モードとなり、待機モードにおいて出力電圧がこの所定値を越えないことを検出すると通常動作モードに戻る。すなわち、負荷が軽くなるに従って出力電圧のリップルが増大するので、リップルを監視することによって通常動作と待機動作とを切換えている。このことにより、スイッチング周波数を大きく低下させて電力損失を低減することができ、かつ、バーストノイズを発生しないというだけではなく、出力電流等の電流を検出する電流検出部が必要ではなく、待機モードでは誤差増幅器１２をも停止させて消費電力を低減することができる。

なお、第１から第３の実施形態のＤＣ−ＤＣコンバータにおいては、ＤＣ−ＤＣ変換部２として図３に示した降圧コンバータを用いる場合を例として説明したが、他の構成を有するコンバータを用いてもよい。例えば、次に示すような昇降圧コンバータを用いてもよい。

図８は、図１、図４、及び図６のＤＣ−ＤＣ変換部２の他の構成例を示す回路図である。図８のＤＣ−ＤＣ変換部２０２は、昇降圧コンバータであって、降圧スイッチング素子２２０と、転流ダイオード２２１と、インダクタ２２２と、出力キャパシタ２２３と、昇圧スイッチング素子２２５と、出力ダイオード２２６とを有している。降圧スイッチング素子２２０及び転流ダイオード２２１は降圧部を構成し、昇圧スイッチング素子２２５及び出力ダイオード２２６は昇圧部を構成している。ＤＣ−ＤＣ変換部２０２は、降圧部と昇圧部とがインダクタ２２２を共用する構成となっている。

降圧スイッチング素子２２０は、駆動信号ＤＲＳＡによってスイッチング制御され、インダクタ２２２の一端に入力電圧Ｖｉｎを与える。昇圧スイッチング素子２２５は、駆動信号ＤＲＳＢによってスイッチング制御され、インダクタ２２２の他端に接地電位を与える。降圧スイッチング素子２２０のオン時間が１スイッチング周期に占める割合（デューティ比）をδ１、昇圧スイッチング素子８３のデューティ比をδ２とすると、このような昇降圧コンバータの入出力特性は、
Ｖｏｕｔ＝Ｖｉｎ×δ１／（１−δ２）
で表される。

通常動作時においては、降圧スイッチング素子２２０をオンオフ制御する駆動信号ＤＲＳＡと、昇圧スイッチング素子２２５をオンオフ制御する駆動信号ＤＲＳＢとは、別個のＰＷＭ比較器から出力されるのが一般的である。そのためには、例えば、三角波発生器１３が同相で電圧レベルの異なる２つの三角波信号を生成し、ＰＷＭ比較器１４及びＯＲ回路１８を更に１組用いるようにし、２つのＯＲ回路１８の出力をそれぞれ駆動信号ＤＲＳＡ，ＤＲＳＢとして用いればよい。待機モードにおいては、駆動信号ＯＵＴ２が２つのＯＲ回路１８を経由して駆動信号ＤＲＳＡ，ＤＲＳＢとして出力されるようにすればよい。

以上説明したように、本発明は、ＤＣ−ＤＣコンバータの電力損失を低減することができるので、各種電子機器に直流電圧を供給するＤＣ−ＤＣコンバータ等について有用である。

本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの構成例を示すブロック図である。 図１のＤＣ−ＤＣ変換部の構成例を示す回路図である。 図１のＤＣ−ＤＣコンバータにおける信号波形を示すグラフである。 本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの構成例を示すブロック図である。 図４のＤＣ−ＤＣコンバータにおける信号波形を示すグラフである。 本発明の第３の実施形態に係るＤＣ−ＤＣコンバータの構成例を示すブロック図である。 図６のＤＣ−ＤＣコンバータにおける信号波形を示すグラフである。 図１、図４、及び図６のＤＣ−ＤＣ変換部の他の構成例を示す回路図である。

符号の説明

２，２０２ ＤＣ−ＤＣ変換部
３ 出力電圧検出部
４ 電流検出部
５，２０５，３０５ 制御部
１１ 比較器（判定回路）
１２ 誤差増幅器
２０ スイッチング素子
２２，２２２ インダクタ
８２，８４ 駆動信号生成回路
２２０ 降圧スイッチング素子
２２５ 昇圧スイッチング素子
３８６ 判定回路

Claims (6)

1. インダクタ及び前記インダクタに接続されたスイッチング素子を含み、駆動信号に従って前記スイッチング素子がスイッチングすることによって入力電圧を出力電圧に変換して負荷に供給するＤＣ−ＤＣ変換部と、
   前記駆動信号を生成する制御部とを備えるＤＣ−ＤＣコンバータであって、
   前記制御部は、
   前記ＤＣ−ＤＣコンバータにおける電流又は前記出力電圧に基づいて、前記負荷が通常動作状態及び待機状態のうちのいずれであるかについて判定を行い、その結果を示すモード信号を生成する判定回路と、
   前記出力電圧に応じた電圧と基準電圧との間の誤差に応じた誤差信号を生成する誤差増幅器と、
   前記負荷が通常動作状態であることを前記モード信号が示している場合に、前記誤差信号に応じたパルス幅を有するパルスのパルス列を生成し、前記駆動信号として出力する第１の駆動信号生成回路と、
   前記負荷が待機状態であることを前記モード信号が示している場合に、前記出力電圧に応じた電圧が前記基準電圧より小さくなると、前記パルス列のパルスの繰り返し周期より長いパルス幅を有するパルスを生成し、前記駆動信号として出力する第２の駆動信号生成回路とを備える
   ＤＣ−ＤＣコンバータ。
2. 請求項１に記載のＤＣ−ＤＣコンバータにおいて、
   前記負荷に供給される電流、又は前記ＤＣ−ＤＣ変換部を構成する素子を流れる電流を検出する電流検出部を更に備え、
   前記判定回路は、
   前記電流検出部による検出結果に基づいて前記判定を行う
   ことを特徴とするＤＣ−ＤＣコンバータ。
3. 請求項１に記載のＤＣ−ＤＣコンバータにおいて、
   前記判定回路は、
   前記誤差信号に基づいて前記判定を行う
   ことを特徴とするＤＣ−ＤＣコンバータ。
4. 請求項１に記載のＤＣ−ＤＣコンバータにおいて、
   前記判定回路は、
   前記出力電圧に応じた電圧と前記基準電圧より高い所定の電圧とを比較する比較器を有し、前記出力電圧に応じた電圧が前記所定の電圧より大きくなると、前記負荷が待機状態であることを前記モード信号が示すようにする
   ことを特徴とするＤＣ−ＤＣコンバータ。
5. 請求項１に記載のＤＣ−ＤＣコンバータにおいて、
   前記第１の駆動信号生成回路は、
   前記負荷が待機状態であることを前記モード信号が示している場合には、前記第１の駆動信号生成回路を構成する回路の少なくとも一部の動作を停止する
   ことを特徴とするＤＣ−ＤＣコンバータ。
6. 請求項１に記載のＤＣ−ＤＣコンバータにおいて、
   前記ＤＣ−ＤＣ変換部は、
   前記入力電圧を前記インダクタの一端に与える降圧スイッチング素子と、
   接地電位を前記インダクタの他端に与える昇圧スイッチング素子とを、前記スイッチング素子として有し、
   前記降圧スイッチング素子及び前記昇圧スイッチング素子は、いずれも、
   前記負荷が待機状態であることを前記モード信号が示している場合には、前記第２の駆動信号生成回路で生成された前記駆動信号によってスイッチング制御される
   ことを特徴とするＤＣ−ＤＣコンバータ。

Images