JP3636321B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP3636321B2 JP3636321B2 JP2002122534A JP2002122534A JP3636321B2 JP 3636321 B2 JP3636321 B2 JP 3636321B2 JP 2002122534 A JP2002122534 A JP 2002122534A JP 2002122534 A JP2002122534 A JP 2002122534A JP 3636321 B2 JP3636321 B2 JP 3636321B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- power supply
- voltage
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【０００１】
【発明の属する技術分野】
本発明は、軽負荷時の損失を低減して効率を改善するスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、負荷に直列または並列に接続されたスイッチ（例えば、パワートランジスタ）を用い、負荷への電力の流れを制御するためにスイッチのターンオンおよびターンオフを制御し、スイッチングする。スイッチング制御された電流を安定負荷電流に変換するために、平滑コイル及び出力用コンデンサを用いている。
【０００３】
負荷への電力の流れを制御するスイッチのデューティーサイクルは、例えば、パルス周波数を固定し、各パルスのオンまたはオフ時間を変化させることにより変化させる。
【０００４】
スイッチング電源装置は、一般に、シリーズ電源装置よりもより効率的である。しかし、効率は、一般に、出力電流の関数であり、通常、軽負荷を駆動する場合、即ち、低出力電流で減少する。この効率低下は、一般に、スイッチング電源装置の動作に伴うスイッチング損失などに基因している。
【０００５】
そこで、従来から、スイッチング電源装置の軽負荷時の損失を低減するために、バーストモード制御やスキップモード制御が行われている。
【０００６】
バーストモード制御は、例えば特開平０６−３０３７６６号公報に示されているように、出力電流が十分に低いことを検出し、出力コンデンサの電圧が、実質的に制御された出力電圧を維持できる期間に亘って、スイッチをオフ状態に維持する。即ち、スイッチをオン・オフ制御する期間と、オフ状態の期間は、バースト状になる。このオフ状態の期間はスイッチング損失が発生しないから、効率が改善される。
【０００７】
また、スキップモード制御は、出力電圧に所定電圧幅のウインドコンパレータをかけて、その電圧下限から電圧上限に向けて、固定デューティのパルスをオン・オフし、電圧上限から下限に向けては出力電圧が低下するに任せる。この電圧上限から下限の期間はスイッチング損失が発生しないから、効率が改善される。
【０００８】
【発明が解決しようとする課題】
しかし、これら従来のバーストモード制御を行うスイッチング電源装置では、スイッチング周波数が不連続になるため、バーストノイズが発生してしまう。このバーストノイズは、周辺の電子機器に悪影響を与えたり、相互干渉を発生する等の問題がある。
【０００９】
また、スキップモード制御を行うスイッチング電源装置では、やはりスイッチング周波数が電圧下限から上限への間のみスイッチングされるから、バースト状になる。また、この他、出力電圧が変動するから、そのリップル電圧がおおきくなる。この出力電圧の大きいリップルは、負荷にとって好ましくない。
【００１０】
そこで、本発明は、軽負荷時のスイッチング周波数を、ほぼ一定である低い周波数に制御することにより、バースト状に不連続になることがなく、またリップル電圧を大きくすることなく、軽負荷時の損失を低減して効率を改善するスイッチング電源装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項1のスイッチング電源装置は、入力電圧を指令信号に応じてスイッチングするスイッチ回路部と、このスイッチ回路部のスイッチング出力を平滑するための平滑コイルと、この平滑コイルの出力側に設けられ、出力電圧に充電される出力コンデンサと、前記出力電圧に応じた帰還電圧と基準電圧との差に応じた値に基づいたデューティ比のパルス信号を発生するパルス発生部と、このパルス発生部の出力であるパルス信号と軽負荷判定信号を受けて、軽負荷時でないときには前記パルス信号を前記指令信号として出力し、軽負荷時には前記パルス信号の時間幅を広げてから前記指令信号として出力する遅延部とを備えていることを特徴とする。
【００１２】
請求項２のスイッチング電源装置は、請求項1記載のスイッチング電源装置において、前記パルス発生部は、前記出力電圧に応じた帰還電圧と基準電圧との差に応じた値と、前記平滑コイルに流れる電流に応じた値との比較に基づいたデューティ比のパルス信号を発生することを特徴とする。
【００１３】
請求項３のスイッチング電源装置は、請求項１、２記載のスイッチング電源装置において、前記スイッチ回路部は、前記指令信号にしたがって駆動される直列接続されたトランジスタスイッチを有し、その直列接続点から前記スイッチング出力が出力されるものであり、さらに前記遅延部と前記スイッチ回路部との間に設けられ、前記遅延部から出力される前記指令信号に基づいて、直列接続された前記トランジスタスイッチを駆動するドライバ部と、前記平滑コイルに流れる電流の極性を判別し、逆流検出信号を前記ドライバ部に供給する比較器とを備え、前記逆流検出信号により前記トランジスタスイッチのうちの逆流電流を流すトランジスタスイッチをオフさせることを特徴とする。
【００１４】
請求項４のスイッチング電源装置は、請求項２、３記載のスイッチング電源装置において、前記パルス発生部は、前記出力電圧に応じた帰還電圧と前記基準電圧とが入力され、その２入力の差を増幅する相互コンダクタンス増幅器と、この相互コンダクタンス増幅器の出力に応じた電圧と前記平滑コイルに流れる電流に応じた電圧とを比較する比較器と、一定周期のセット信号と前記比較器の出力とが入力され、前記比較器出力が所定状態にある時のセット信号でセットされ、比較器出力が前記所定状態から他の状態への変化でリセットされ、前記パルス信号を発生するフリップフロップとを有することを特徴とする。
【００１５】
請求項５のスイッチング電源装置は、請求項1〜４記載のスイッチング電源装置において、前記軽負荷判定信号は、前記平滑コイルに流れる電流に応じた値に基づいて発生されることを特徴とする。
【００１６】
請求項６のスイッチング電源装置は、請求項４記載のスイッチング電源装置において、前記軽負荷判定信号は、前記相互コンダクタンス増幅器の出力に応じた値に基づいて発生されることを特徴とする。
【００１７】
請求項７のスイッチング電源装置は、請求項１〜６記載のスイッチング電源装置において、前記遅延部での前記パルス信号の時間幅の拡大は、一定時間であることを特徴とする。
【００１８】
請求項８のスイッチング電源装置は、請求項１〜６記載のスイッチング電源装置において、前記遅延部での前記パルス信号の時間幅の拡大は、前記相互コンダクタンス増幅器の出力に応じた値に逆比例して設定されることを特徴とする。
【００２０】
【発明の実施の形態】
以下、図面を参照して、本発明のスイッチング電源装置の実施の形態について説明する。
【００２１】
図1は、本発明の第１の実施の形態に係るスイッチング電源装置の全体構成図である。また、図２は、遅延回路１８の構成図であり、図３はその動作説明用のタイミングチャートである。また、図４及び図５は、図１のスイッチング電源装置の動作を説明するためのタイミングチャートである。
【００２２】
図１において、この電源装置はカレントモード制御のスイッチング電源装置として構成されている。入力電圧Ｖｉｎの電源とグランドとの間にＮ型ＭＯＳトランジスタ（以下、Ｎ型トランジスタ）１１とＮ型トランジスタ１２とが直列に接続されてスイッチ回路が構成されている。このスイッチ回路にドライバ１３から駆動パルスが供給され、Ｎ型トランジスタ１１，１２が通常は相補的にオン・オフされる。平滑コイルＬｏは、スイッチ回路の出力を平滑し、出力コンデンサＣｏは平滑コイルＬｏとともに平滑作用を行う。出力コンデンサＣｏには、入力電圧Ｖｉｎが駆動パルスの幅に応じて降圧された出力電圧Ｖｏに充電される。この出力電圧Ｖｏが負荷１４に給電される。抵抗１５は平滑コイルＬｏに流れる電流Ｉｏを検出するもので、その電流に応じた電圧降下を検出電圧Ｖｒｄとして取り出す。
【００２３】
相互コンダクタンス増幅器（以下、ｇｍアンプ）１６は、出力電圧Ｖｏと基準電圧Ｖｒｅｆとが入力され、その差に応じた電流を発生する。ｇｍアンプ出力源１７は、ｇｍアンプ１６の出力電流に応じたｇｍ出力電圧Ｖｇｍを発生する。比較器ＣＰ１は、ｇｍ出力電圧Ｖｇｍと検出電圧Ｖｒｄとを比較し、その比較出力を発生する。
【００２４】
フリップフロップＦＦは、一定周期のセット信号Ｓがセット端子ｓに入力され、比較器ＣＰ１の比較出力がリセット信号Ｒとしてリセット端子ｒに入力される。このフリップフロップＦＦでは、リセットはリセット信号Ｒの立ち下がりで行われ、セットはセット信号Ｓの立ち下がりでかつリセット信号Ｒが立ち上がっているときに行われる。そのセット及びリセットに対応して、出力Ｑがパルス信号として出力される。
【００２５】
遅延回路１８は、フリップフロップＦＦからのパルス信号Ｑが入力され、軽負荷判定信号ＬＬの有無にしたがって、パルス信号Ｑをそのままの幅で出力するか、或いは所定時間だけ遅延させて幅を拡大した遅延パルス信号Ｑｄを出力する。軽負荷である場合には遅延パルス信号Ｑｄを出力し、そうでない場合にはそのままのパルス信号Ｑを出力する。この遅延回路１８の出力がドライバ１３への指令信号となる。
【００２６】
この遅延回路１８の一例が、図２の構成例及び、図３のタイミングチャートに示されている。図２で、Ｐ型トランジスタ２１、抵抗２３、Ｎ型トランジスタ２２は直列接続されている。このＮ型トランジスタ２２に並列にコンデンサ２４が接続され、このコンデンサ２４の充電電圧がインバータ２５の入力閾値Ｖｔｈで閾値判定される。このインバータ２５の出力と軽負荷判定信号ＬＬの論理積がアンド回路２６でとられ、さらにこのアンド回路２６の出力とパルス信号Ｑとの論理和がオア回路２７でとられて、ドライバ１３への指令信号となる。
【００２７】
パルス信号ＱがＰ型ＭＯＳトランジスタ（以下、Ｐ型トランジス）２１及びＮ型トランジスタ２２のゲートに印加される。このパルス信号ＱがＨレベルからＬレベルになると、コンデンサ２４は電源電圧Ｖｄｄにより充電される。その充電電圧は、図３のように、抵抗２３とコンデンサ２４の値に応じた時定数で上昇する。その充電電圧がインバータ２５の入力閾値Ｖｔｈに達した時点で、インバータ２５は反転する。これにより、パルス信号Ｑを遅延させて、その幅を時間Ｔｄだけ拡大した遅延パルス信号Ｑｄがインバータ２５の出力に得られる。したがって、軽負荷判定信号ＬＬの有無に応じて、パルス信号Ｑまたは遅延パルス信号Ｑｄのどちらかが出力される。
【００２８】
また、図１に戻って、比較器ＣＰ２は、平滑コイルＬｏに流れる電流Ｉｏに比例した検出電圧Ｖｒｄが入力され、電流Ｉｏの極性（即ち、電流方向）を判別し、逆流検出信号をドライバ１３に供給する。ドライバ１３は、電流Ｉｏの逆流が検出された場合には、逆流電流を流すＮ型トランジスタ１２をオフさせる。
【００２９】
軽負荷判定信号ＬＬは、平滑コイルＬｏに流れる電流Ｉｏに応じた値、即ち検出電圧Ｖｒｄ、例えばその平均値、が所定レベル以下の時に発生させることができる。また、比較器ＣＰ２で電流Ｉｏの逆流が検出された時、例えば逆流信号が所定回数発生したことを検出して、軽負荷判定信号ＬＬを発生させても良い。さらに、ｇｍアンプ１６の出力はほぼ電流Ｉｏを示すから、その出力に応じた値、例えばｇｍ出力電圧Ｖｇｍ、が所定レベル以下の時に軽負荷判定信号ＬＬを発生させることもできる。いずれの方法を採用しても、軽負荷判定信号ＬＬを容易に形成することができる。
【００３０】
さて、この図１のスイッチング電源装置の動作を、まず、軽負荷判定信号ＬＬが発生されていない通常動作時について、図４のタイミングチャートも参照して説明する。
【００３１】
セット信号Ｓが図４（ａ）に、フリップフロップＦＦの出力即ちパルス信号Ｑが同図（ｂ）に、遅延パルス信号Ｑｄが同図（ｃ）に、ｇｍ出力電圧Ｖｇｍ及び検出電圧Ｖｒｄが同図（ｄ）に、比較器ＣＰ１の出力即ちリセット信号Ｒが同図（ｅ）に、それぞれ示されている。
【００３２】
セット信号Ｓが一定周期Ｔ毎に立ち下がる。フリップフロップＦＦは立ち下がりトリガ型に構成されているので、セット信号Ｓの立ち下がり（図中矢印で表示）でリセット信号ＲがＨレベルにあることを条件としてパルス信号ＱがＨレベルになる。
【００３３】
パルス信号ＱがＨレベルになると、ドライバ１３を介して、Ｎ型トランジスタ１１がオン、Ｎ型トランジスタ１２がオフするから電流Ｉｏは増加を始める。検出電圧Ｖｒｄは電流Ｉｏに比例するから、それと同様に変化する。
【００３４】
ｇｍ出力電圧Ｖｇｍが検出電圧Ｖｒｄより大きい間は、パルス信号ＱはＨレベルにある。検出電圧Ｖｒｄが増加し、ｇｍ出力電圧Ｖｇｍに達すると、比較器ＣＰ１の出力即ちリセット信号Ｒは反転し、Ｌレベルになる。
【００３５】
リセット信号Ｒの立ち下がりによりフリップフロップＦＦはリセットされ、パルス信号ＱはＬレベルになる。この場合には、軽負荷判定信号ＬＬが発生されていないので、パルス信号Ｑがドライバ１３への指令信号になるから、Ｎ型トランジスタ１１がオフ、Ｎ型トランジスタ１２がオンする。これにより、電流Ｉｏは減少を始める。
【００３６】
このような制御が、セット信号Ｓの周期Ｔ毎に繰り返されて、負荷の大きさに応じた幅のパルス信号Ｑが発生される。
【００３７】
次に、軽負荷判定信号ＬＬが発生されている軽負荷動作時について、図５のタイミングチャートも参照して説明する。
【００３８】
セット信号Ｓが図５（ａ）に、パルス信号Ｑが同図（ｂ）に、遅延パルス信号Ｑｄが同図（ｃ）に、ｇｍ出力電圧Ｖｇｍ及び検出電圧Ｖｒｄが同図（ｄ）に、リセット信号Ｒが同図（ｅ）に、それぞれ示されている。
【００３９】
セット信号Ｓがやはり一定周期Ｔ毎に立ち下がる。セット信号Ｓの立ち下がりｔ１でリセット信号ＲがＨレベルにあることを条件としてパルス信号ＱがＨレベルになる。
【００４０】
パルス信号ＱがＨレベルになると、ドライバ１３を介して、Ｎ型トランジスタ１１がオン、Ｎ型トランジスタ１２がオフするから電流Ｉｏ、したがって検出電圧Ｖｒｄは増加を始める。
【００４１】
ｇｍ出力電圧Ｖｇｍが検出電圧Ｖｒｄより大きい間は、リセット信号ＲはＨレベルにある。検出電圧Ｖｒｄが増加し、ｇｍ出力電圧Ｖｇｍに達する（時点ｔ２）と、比較器ＣＰ１の出力即ちリセット信号Ｒは反転し、Ｌレベルになる。
【００４２】
リセット信号Ｒの立ち下がりによりフリップフロップＦＦはリセットされ、パルス信号ＱはＬレベルになる。
【００４３】
しかし、この場合には、軽負荷判定信号ＬＬが発生されているので、遅延パルス信号Ｑｄがドライバ１３への指令信号になる。したがって、時点ｔ２を過ぎても遅延パルス信号ＱｄがＨレベルにある間はＮ型トランジスタ１１がオン、Ｎ型トランジスタ１２がオフの状態が継続する。このため、検出電圧Ｖｒｄは増加し続ける。
【００４４】
時点ｔ３に至って、遅延パルス信号ＱｄがＬレベルになると、Ｎ型トランジスタ１１がオフ、Ｎ型トランジスタ１２がオンするから検出電圧Ｖｒｄは減少を始める。ｇｍ出力電圧Ｖｇｍが検出電圧Ｖｒｄより小さい間は、リセット信号ＲはＬレベルにある。
【００４５】
次の周期のセット信号Ｓが立ち下がった時点ｔ４では、まだリセット信号ＲはＬレベルにあるように遅延時間Ｔｄが設定されているから、フリップフロップＦＦはセット信号Ｓが来てもセットされることはなく、依然としてリセット状態が継続する。
【００４６】
電流Ｉｏが減少して、検出電圧Ｖｒｄがｇｍ出力電圧Ｖｇｍを下回る（時点ｔ５）と、リセット信号ＲがＨレベルに復帰する。
【００４７】
この状態で、さらに次の周期のセット信号Ｓが立ち下がる（時点ｔ６）と、この時点ｔ６ではリセット信号ＲがＨレベルにあるから、パルス信号ＱがＨレベルになる。この後は、時点ｔ１〜時点ｔ６で説明したことと同様の制御が繰り返して行われる。
【００４８】
このように、軽負荷時に、ドライバ１３に供給される指令信号のパルス幅を広げることにより、Ｎ型トランジスタ１１、１２で構成されるスイッチ回路のスイッチング周波数をほぼ均一の低周波数に低下させることができる。したがって、軽負荷時の損失が低減し、効率を改善することができる。また、バーストノイズを発生することもなく、従来のものより出力電圧のリップルも低減することができる。さらに、遅延回路１８を従来の装置に付加し、通常負荷時と同様な制御を行うだけで、自動的に軽負荷時のスイッチング周波数を低い周波数に変更することができる。したがって、軽負荷時の制御のために、装置各部の新たな定数設定なども不要であるから、簡単に構成することができる。
【００４９】
図５のタイミングチャートでは、セット信号Ｓの１周期おきにスイッチングする例で説明したが、これに限らず２周期以上の周期おきにスイッチングするようにすることもできる。そのためには、単に遅延回路１８でのパルス幅の拡大量、即ち遅延時間Ｔｄを調整すればよい。
【００５０】
また、ドライバ１３は、逆流検出信号によって、逆流電流を流すグランド側のトランジスタ１２をオフさせるから、無負荷時及び極めて軽負荷時の無駄な放電電流を阻止できる。
【００５１】
図６は、遅延回路１８の他の構成例を示す図である。ＰＮＰ型バイポーラトランジスタ（以下、Ｐ型Ｂｉトランジスタ）５４のコレクタとグランドとの間に直列に、ＮＰＮ型バイポーラトランジスタ（以下、Ｎ型Ｂｉトランジスタ）５２と抵抗５３とが接続される。そして、ｇｍ出力電圧Ｖｇｍと抵抗５３とＮ型Ｂｉトランジスタ５２のエミッタの接続点の電圧とが、オペアンプで構成されるバッファ５１の非反転入力と反転入力にそれぞれ入力される。このバッファ５１の出力が、Ｎ型Ｂｉトランジスタ５２のベースに供給される。また、Ｐ型Ｂｉトランジスタ５４とカレントミラー構成に接続されるＰ型Ｂｉトランジスタ５５に直列でグランドとの間にコンデンサ５６が接続される。このコンデンサ５６に並列に、Ｎ型Ｂｉトランジスタ５７が接続され、パルス信号Ｑにより駆動される。
【００５２】
パルス信号ＱがＬレベルになると、コンデンサ５６は充電を開始し、コンデンサ５６の充電電圧がインバータ５８で閾値判定される。このインバータ５８の出力と軽負荷判定信号ＬＬの論理積がアンド回路５９でとられ、さらにこのアンド回路２６の出力とパルス信号Ｑとの論理和がオア回路２７でとられて、ドライバ１３への指令信号となる。
【００５３】
図６の遅延回路１８では、抵抗５３の抵抗値をＲとすると、この抵抗５３にはＶｇｍ／Ｒの電流Ｉｃが流れ、同じ値またはこれに比例した値の電流がコンデンサ５６の充電電流Ｉｃとなる。ｇｍ出力電圧Ｖｇｍは、電流Ｉｏとほぼ比例する関係にあるから、コンデンサ５６の充電電圧がインバータ５８の閾値に達するまでの時間は電流Ｉｏに比例する。したがって、電流Ｉｏと遅延時間とは反比例の関係になっているから、この遅延回路１８で遅延される時間Ｔｄは、電流Ｉｏが小さくなるにつれて長くなる。
【００５４】
スイッチング電源における損失は、主にスイッチング周波数によって決まるスイッチング損失と、出力電流及び抵抗成分による抵抗損失で決まる。そのため、電源装置の構成部品が決まれば、出力電流に対して効率の良いスイッチング周波数が決定される。
【００５５】
この図６の遅延回路１８では、ｇｍアンプ１６の出力を用いて、遅延時間Ｔｄを電流Ｉｏに逆比例させることにより、スイッチング周波数を出力電流に応じてより好ましい周波数に近づけることができる。
【００５６】
図７は、ｇｍアンプ１６及び比較器ＣＰ１の具体的な回路例を示す図である。この図７において、ｇｍアンプ１６は、出力電圧Ｖｏと基準電圧Ｖｒｅｆとの差に応じた出力を発生するために電流源６１と、基準電圧Ｖｒｅｆがベースに印加されるＰ型Ｂｉトランジスタ６３と、出力電圧Ｖｏがベースに印加されるＰ型Ｂｉトランジスタ６２とが図のように差動に接続される。また、Ｎ型Ｂｉトランジスタ６４、６５、６８、６９、Ｐ型Ｂｉトランジスタ６６、６７、７１、７２、オペアンプ７０、抵抗７３、電流源７４が、図のように接続されている。
【００５７】
この構成のｇｍアンプ１６により、基準電圧Ｖｒｅｆと出力電圧Ｖｏとの差に応じた電流が形成される。この電流が次段の比較器ＣＰ１に入力される。
【００５８】
また、比較器ＣＰ１は、検出電圧Ｖｒｄが比較用に入力され、ｇｍアンプ１６の出力電流に応じたオフセットが供給されて、その比較結果を出力する。このために、オフセット用の抵抗８１、定電流源９１，９２、９３、９４、Ｐ型Ｂｉトランジスタ８２、８３、８４、８８、Ｎ型Ｂｉトランジスタ８５、８６、８９、インバータ９０が、図のように接続されている。
【００５９】
この構成の比較器ＣＰ１により、抵抗８１に発生されるｇｍ出力電圧Ｖｇｍと電流Ｉｏに比例した検出電圧Ｖｒｄとが比較される。ｇｍ出力電圧Ｖｇｍが検出電圧Ｖｒｄより大きいときに、Ｈレベルのリセット信号Ｒが出力される。
【００６０】
なお、以上の説明では、フリップフロップＦＦは、立ち下がりエッジで動作するとして説明したが、リセット優先のラッチ回路であれば、Ｌレベルで動作するようにしても構わない。
【００６１】
【発明の効果】
本発明のスイッチング電源装置によれば、軽負荷時のスイッチング周波数が、ほぼ均一な低い周波数に制御されるから、軽負荷時の損失が低減し、効率を改善することができる。また、バーストノイズが殆ど無くなり、従来のものより出力電圧のリップルを低減することができる。
【００６２】
また、逆流検出信号により逆流電流を流すグランド側のトランジスタスイッチをオフさせるから、無負荷時及び極めて軽負荷時の無駄な放電電流を阻止できる。したがって、この放電電流を阻止することにより、電力損失をさらに低減することができる。
【００６３】
また、パルス信号の時間幅を拡大するための遅延部を従来の装置に付加することにより、通常負荷時と同様な制御を行うだけで自動的に軽負荷時のスイッチング周波数を低い周波数に変更することができる。したがって、軽負荷時の制御のために、装置各部の定数設定なども不要であるから、簡単に構成することができる。
【００６４】
また、軽負荷状態の判定は、本来の電圧制御に用いられる、平滑コイルに流れる電流や、相互コンダクタンス増幅器の出力に基づいて行われるから、軽負荷状態の判定も、簡単に行うことができる。
【００６５】
また、遅延部でのパルス信号の時間幅の拡大は、一定時間にするからその構成が簡易である。また、その時間幅の拡大を、相互コンダクタンス増幅器の出力や平滑コイルに流れる電流に逆比例して設定するから、スイッチング周波数が軽負荷状態に応じて適切に決定される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るスイッチング電源装置の全体構成図。
【図２】遅延回路１８の構成図。
【図３】遅延回路１８のタイミングチャート。
【図４】図１のスイッチング電源装置の通常負荷時のタイミングチャート。
【図５】図１のスイッチング電源装置の軽負荷時のタイミングチャート。
【図６】遅延回路１８の他の構成例を示す図。
【図７】ｇｍアンプ１６及び比較器ＣＰ１の具体的な回路例を示す図。
【符号の説明】
１１、１２ Ｎ型トランジスタ
１３ ドライバ
１４ 負荷
１５ 抵抗
１６ ｇｍアンプ
１７ ｇｍアンプ出力源
１８ 遅延回路
Ｌｏ 平滑コイル
Ｃｏ 出力コンデンサ
ＣＰ１、ＣＰ２ 比較器
ＦＦ フリップフロップ
Ｖｉｎ 入力電圧
Ｉｏ 出力電流
Ｖｏ 出力電圧
Ｖｇｍ ｇｍ出力電圧
Ｖｒｄ 検出電圧
Ｓ セット信号
Ｒ リセット信号
Ｑ パルス信号
Ｑｄ 遅延パルス信号
ＬＬ 軽負荷判定信号
【発明の属する技術分野】
本発明は、軽負荷時の損失を低減して効率を改善するスイッチング電源装置に関する。
【０００２】
【従来の技術】
スイッチング電源装置は、負荷に直列または並列に接続されたスイッチ（例えば、パワートランジスタ）を用い、負荷への電力の流れを制御するためにスイッチのターンオンおよびターンオフを制御し、スイッチングする。スイッチング制御された電流を安定負荷電流に変換するために、平滑コイル及び出力用コンデンサを用いている。
【０００３】
負荷への電力の流れを制御するスイッチのデューティーサイクルは、例えば、パルス周波数を固定し、各パルスのオンまたはオフ時間を変化させることにより変化させる。
【０００４】
スイッチング電源装置は、一般に、シリーズ電源装置よりもより効率的である。しかし、効率は、一般に、出力電流の関数であり、通常、軽負荷を駆動する場合、即ち、低出力電流で減少する。この効率低下は、一般に、スイッチング電源装置の動作に伴うスイッチング損失などに基因している。
【０００５】
そこで、従来から、スイッチング電源装置の軽負荷時の損失を低減するために、バーストモード制御やスキップモード制御が行われている。
【０００６】
バーストモード制御は、例えば特開平０６−３０３７６６号公報に示されているように、出力電流が十分に低いことを検出し、出力コンデンサの電圧が、実質的に制御された出力電圧を維持できる期間に亘って、スイッチをオフ状態に維持する。即ち、スイッチをオン・オフ制御する期間と、オフ状態の期間は、バースト状になる。このオフ状態の期間はスイッチング損失が発生しないから、効率が改善される。
【０００７】
また、スキップモード制御は、出力電圧に所定電圧幅のウインドコンパレータをかけて、その電圧下限から電圧上限に向けて、固定デューティのパルスをオン・オフし、電圧上限から下限に向けては出力電圧が低下するに任せる。この電圧上限から下限の期間はスイッチング損失が発生しないから、効率が改善される。
【０００８】
【発明が解決しようとする課題】
しかし、これら従来のバーストモード制御を行うスイッチング電源装置では、スイッチング周波数が不連続になるため、バーストノイズが発生してしまう。このバーストノイズは、周辺の電子機器に悪影響を与えたり、相互干渉を発生する等の問題がある。
【０００９】
また、スキップモード制御を行うスイッチング電源装置では、やはりスイッチング周波数が電圧下限から上限への間のみスイッチングされるから、バースト状になる。また、この他、出力電圧が変動するから、そのリップル電圧がおおきくなる。この出力電圧の大きいリップルは、負荷にとって好ましくない。
【００１０】
そこで、本発明は、軽負荷時のスイッチング周波数を、ほぼ一定である低い周波数に制御することにより、バースト状に不連続になることがなく、またリップル電圧を大きくすることなく、軽負荷時の損失を低減して効率を改善するスイッチング電源装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項1のスイッチング電源装置は、入力電圧を指令信号に応じてスイッチングするスイッチ回路部と、このスイッチ回路部のスイッチング出力を平滑するための平滑コイルと、この平滑コイルの出力側に設けられ、出力電圧に充電される出力コンデンサと、前記出力電圧に応じた帰還電圧と基準電圧との差に応じた値に基づいたデューティ比のパルス信号を発生するパルス発生部と、このパルス発生部の出力であるパルス信号と軽負荷判定信号を受けて、軽負荷時でないときには前記パルス信号を前記指令信号として出力し、軽負荷時には前記パルス信号の時間幅を広げてから前記指令信号として出力する遅延部とを備えていることを特徴とする。
【００１２】
請求項２のスイッチング電源装置は、請求項1記載のスイッチング電源装置において、前記パルス発生部は、前記出力電圧に応じた帰還電圧と基準電圧との差に応じた値と、前記平滑コイルに流れる電流に応じた値との比較に基づいたデューティ比のパルス信号を発生することを特徴とする。
【００１３】
請求項３のスイッチング電源装置は、請求項１、２記載のスイッチング電源装置において、前記スイッチ回路部は、前記指令信号にしたがって駆動される直列接続されたトランジスタスイッチを有し、その直列接続点から前記スイッチング出力が出力されるものであり、さらに前記遅延部と前記スイッチ回路部との間に設けられ、前記遅延部から出力される前記指令信号に基づいて、直列接続された前記トランジスタスイッチを駆動するドライバ部と、前記平滑コイルに流れる電流の極性を判別し、逆流検出信号を前記ドライバ部に供給する比較器とを備え、前記逆流検出信号により前記トランジスタスイッチのうちの逆流電流を流すトランジスタスイッチをオフさせることを特徴とする。
【００１４】
請求項４のスイッチング電源装置は、請求項２、３記載のスイッチング電源装置において、前記パルス発生部は、前記出力電圧に応じた帰還電圧と前記基準電圧とが入力され、その２入力の差を増幅する相互コンダクタンス増幅器と、この相互コンダクタンス増幅器の出力に応じた電圧と前記平滑コイルに流れる電流に応じた電圧とを比較する比較器と、一定周期のセット信号と前記比較器の出力とが入力され、前記比較器出力が所定状態にある時のセット信号でセットされ、比較器出力が前記所定状態から他の状態への変化でリセットされ、前記パルス信号を発生するフリップフロップとを有することを特徴とする。
【００１５】
請求項５のスイッチング電源装置は、請求項1〜４記載のスイッチング電源装置において、前記軽負荷判定信号は、前記平滑コイルに流れる電流に応じた値に基づいて発生されることを特徴とする。
【００１６】
請求項６のスイッチング電源装置は、請求項４記載のスイッチング電源装置において、前記軽負荷判定信号は、前記相互コンダクタンス増幅器の出力に応じた値に基づいて発生されることを特徴とする。
【００１７】
請求項７のスイッチング電源装置は、請求項１〜６記載のスイッチング電源装置において、前記遅延部での前記パルス信号の時間幅の拡大は、一定時間であることを特徴とする。
【００１８】
請求項８のスイッチング電源装置は、請求項１〜６記載のスイッチング電源装置において、前記遅延部での前記パルス信号の時間幅の拡大は、前記相互コンダクタンス増幅器の出力に応じた値に逆比例して設定されることを特徴とする。
【００２０】
【発明の実施の形態】
以下、図面を参照して、本発明のスイッチング電源装置の実施の形態について説明する。
【００２１】
図1は、本発明の第１の実施の形態に係るスイッチング電源装置の全体構成図である。また、図２は、遅延回路１８の構成図であり、図３はその動作説明用のタイミングチャートである。また、図４及び図５は、図１のスイッチング電源装置の動作を説明するためのタイミングチャートである。
【００２２】
図１において、この電源装置はカレントモード制御のスイッチング電源装置として構成されている。入力電圧Ｖｉｎの電源とグランドとの間にＮ型ＭＯＳトランジスタ（以下、Ｎ型トランジスタ）１１とＮ型トランジスタ１２とが直列に接続されてスイッチ回路が構成されている。このスイッチ回路にドライバ１３から駆動パルスが供給され、Ｎ型トランジスタ１１，１２が通常は相補的にオン・オフされる。平滑コイルＬｏは、スイッチ回路の出力を平滑し、出力コンデンサＣｏは平滑コイルＬｏとともに平滑作用を行う。出力コンデンサＣｏには、入力電圧Ｖｉｎが駆動パルスの幅に応じて降圧された出力電圧Ｖｏに充電される。この出力電圧Ｖｏが負荷１４に給電される。抵抗１５は平滑コイルＬｏに流れる電流Ｉｏを検出するもので、その電流に応じた電圧降下を検出電圧Ｖｒｄとして取り出す。
【００２３】
相互コンダクタンス増幅器（以下、ｇｍアンプ）１６は、出力電圧Ｖｏと基準電圧Ｖｒｅｆとが入力され、その差に応じた電流を発生する。ｇｍアンプ出力源１７は、ｇｍアンプ１６の出力電流に応じたｇｍ出力電圧Ｖｇｍを発生する。比較器ＣＰ１は、ｇｍ出力電圧Ｖｇｍと検出電圧Ｖｒｄとを比較し、その比較出力を発生する。
【００２４】
フリップフロップＦＦは、一定周期のセット信号Ｓがセット端子ｓに入力され、比較器ＣＰ１の比較出力がリセット信号Ｒとしてリセット端子ｒに入力される。このフリップフロップＦＦでは、リセットはリセット信号Ｒの立ち下がりで行われ、セットはセット信号Ｓの立ち下がりでかつリセット信号Ｒが立ち上がっているときに行われる。そのセット及びリセットに対応して、出力Ｑがパルス信号として出力される。
【００２５】
遅延回路１８は、フリップフロップＦＦからのパルス信号Ｑが入力され、軽負荷判定信号ＬＬの有無にしたがって、パルス信号Ｑをそのままの幅で出力するか、或いは所定時間だけ遅延させて幅を拡大した遅延パルス信号Ｑｄを出力する。軽負荷である場合には遅延パルス信号Ｑｄを出力し、そうでない場合にはそのままのパルス信号Ｑを出力する。この遅延回路１８の出力がドライバ１３への指令信号となる。
【００２６】
この遅延回路１８の一例が、図２の構成例及び、図３のタイミングチャートに示されている。図２で、Ｐ型トランジスタ２１、抵抗２３、Ｎ型トランジスタ２２は直列接続されている。このＮ型トランジスタ２２に並列にコンデンサ２４が接続され、このコンデンサ２４の充電電圧がインバータ２５の入力閾値Ｖｔｈで閾値判定される。このインバータ２５の出力と軽負荷判定信号ＬＬの論理積がアンド回路２６でとられ、さらにこのアンド回路２６の出力とパルス信号Ｑとの論理和がオア回路２７でとられて、ドライバ１３への指令信号となる。
【００２７】
パルス信号ＱがＰ型ＭＯＳトランジスタ（以下、Ｐ型トランジス）２１及びＮ型トランジスタ２２のゲートに印加される。このパルス信号ＱがＨレベルからＬレベルになると、コンデンサ２４は電源電圧Ｖｄｄにより充電される。その充電電圧は、図３のように、抵抗２３とコンデンサ２４の値に応じた時定数で上昇する。その充電電圧がインバータ２５の入力閾値Ｖｔｈに達した時点で、インバータ２５は反転する。これにより、パルス信号Ｑを遅延させて、その幅を時間Ｔｄだけ拡大した遅延パルス信号Ｑｄがインバータ２５の出力に得られる。したがって、軽負荷判定信号ＬＬの有無に応じて、パルス信号Ｑまたは遅延パルス信号Ｑｄのどちらかが出力される。
【００２８】
また、図１に戻って、比較器ＣＰ２は、平滑コイルＬｏに流れる電流Ｉｏに比例した検出電圧Ｖｒｄが入力され、電流Ｉｏの極性（即ち、電流方向）を判別し、逆流検出信号をドライバ１３に供給する。ドライバ１３は、電流Ｉｏの逆流が検出された場合には、逆流電流を流すＮ型トランジスタ１２をオフさせる。
【００２９】
軽負荷判定信号ＬＬは、平滑コイルＬｏに流れる電流Ｉｏに応じた値、即ち検出電圧Ｖｒｄ、例えばその平均値、が所定レベル以下の時に発生させることができる。また、比較器ＣＰ２で電流Ｉｏの逆流が検出された時、例えば逆流信号が所定回数発生したことを検出して、軽負荷判定信号ＬＬを発生させても良い。さらに、ｇｍアンプ１６の出力はほぼ電流Ｉｏを示すから、その出力に応じた値、例えばｇｍ出力電圧Ｖｇｍ、が所定レベル以下の時に軽負荷判定信号ＬＬを発生させることもできる。いずれの方法を採用しても、軽負荷判定信号ＬＬを容易に形成することができる。
【００３０】
さて、この図１のスイッチング電源装置の動作を、まず、軽負荷判定信号ＬＬが発生されていない通常動作時について、図４のタイミングチャートも参照して説明する。
【００３１】
セット信号Ｓが図４（ａ）に、フリップフロップＦＦの出力即ちパルス信号Ｑが同図（ｂ）に、遅延パルス信号Ｑｄが同図（ｃ）に、ｇｍ出力電圧Ｖｇｍ及び検出電圧Ｖｒｄが同図（ｄ）に、比較器ＣＰ１の出力即ちリセット信号Ｒが同図（ｅ）に、それぞれ示されている。
【００３２】
セット信号Ｓが一定周期Ｔ毎に立ち下がる。フリップフロップＦＦは立ち下がりトリガ型に構成されているので、セット信号Ｓの立ち下がり（図中矢印で表示）でリセット信号ＲがＨレベルにあることを条件としてパルス信号ＱがＨレベルになる。
【００３３】
パルス信号ＱがＨレベルになると、ドライバ１３を介して、Ｎ型トランジスタ１１がオン、Ｎ型トランジスタ１２がオフするから電流Ｉｏは増加を始める。検出電圧Ｖｒｄは電流Ｉｏに比例するから、それと同様に変化する。
【００３４】
ｇｍ出力電圧Ｖｇｍが検出電圧Ｖｒｄより大きい間は、パルス信号ＱはＨレベルにある。検出電圧Ｖｒｄが増加し、ｇｍ出力電圧Ｖｇｍに達すると、比較器ＣＰ１の出力即ちリセット信号Ｒは反転し、Ｌレベルになる。
【００３５】
リセット信号Ｒの立ち下がりによりフリップフロップＦＦはリセットされ、パルス信号ＱはＬレベルになる。この場合には、軽負荷判定信号ＬＬが発生されていないので、パルス信号Ｑがドライバ１３への指令信号になるから、Ｎ型トランジスタ１１がオフ、Ｎ型トランジスタ１２がオンする。これにより、電流Ｉｏは減少を始める。
【００３６】
このような制御が、セット信号Ｓの周期Ｔ毎に繰り返されて、負荷の大きさに応じた幅のパルス信号Ｑが発生される。
【００３７】
次に、軽負荷判定信号ＬＬが発生されている軽負荷動作時について、図５のタイミングチャートも参照して説明する。
【００３８】
セット信号Ｓが図５（ａ）に、パルス信号Ｑが同図（ｂ）に、遅延パルス信号Ｑｄが同図（ｃ）に、ｇｍ出力電圧Ｖｇｍ及び検出電圧Ｖｒｄが同図（ｄ）に、リセット信号Ｒが同図（ｅ）に、それぞれ示されている。
【００３９】
セット信号Ｓがやはり一定周期Ｔ毎に立ち下がる。セット信号Ｓの立ち下がりｔ１でリセット信号ＲがＨレベルにあることを条件としてパルス信号ＱがＨレベルになる。
【００４０】
パルス信号ＱがＨレベルになると、ドライバ１３を介して、Ｎ型トランジスタ１１がオン、Ｎ型トランジスタ１２がオフするから電流Ｉｏ、したがって検出電圧Ｖｒｄは増加を始める。
【００４１】
ｇｍ出力電圧Ｖｇｍが検出電圧Ｖｒｄより大きい間は、リセット信号ＲはＨレベルにある。検出電圧Ｖｒｄが増加し、ｇｍ出力電圧Ｖｇｍに達する（時点ｔ２）と、比較器ＣＰ１の出力即ちリセット信号Ｒは反転し、Ｌレベルになる。
【００４２】
リセット信号Ｒの立ち下がりによりフリップフロップＦＦはリセットされ、パルス信号ＱはＬレベルになる。
【００４３】
しかし、この場合には、軽負荷判定信号ＬＬが発生されているので、遅延パルス信号Ｑｄがドライバ１３への指令信号になる。したがって、時点ｔ２を過ぎても遅延パルス信号ＱｄがＨレベルにある間はＮ型トランジスタ１１がオン、Ｎ型トランジスタ１２がオフの状態が継続する。このため、検出電圧Ｖｒｄは増加し続ける。
【００４４】
時点ｔ３に至って、遅延パルス信号ＱｄがＬレベルになると、Ｎ型トランジスタ１１がオフ、Ｎ型トランジスタ１２がオンするから検出電圧Ｖｒｄは減少を始める。ｇｍ出力電圧Ｖｇｍが検出電圧Ｖｒｄより小さい間は、リセット信号ＲはＬレベルにある。
【００４５】
次の周期のセット信号Ｓが立ち下がった時点ｔ４では、まだリセット信号ＲはＬレベルにあるように遅延時間Ｔｄが設定されているから、フリップフロップＦＦはセット信号Ｓが来てもセットされることはなく、依然としてリセット状態が継続する。
【００４６】
電流Ｉｏが減少して、検出電圧Ｖｒｄがｇｍ出力電圧Ｖｇｍを下回る（時点ｔ５）と、リセット信号ＲがＨレベルに復帰する。
【００４７】
この状態で、さらに次の周期のセット信号Ｓが立ち下がる（時点ｔ６）と、この時点ｔ６ではリセット信号ＲがＨレベルにあるから、パルス信号ＱがＨレベルになる。この後は、時点ｔ１〜時点ｔ６で説明したことと同様の制御が繰り返して行われる。
【００４８】
このように、軽負荷時に、ドライバ１３に供給される指令信号のパルス幅を広げることにより、Ｎ型トランジスタ１１、１２で構成されるスイッチ回路のスイッチング周波数をほぼ均一の低周波数に低下させることができる。したがって、軽負荷時の損失が低減し、効率を改善することができる。また、バーストノイズを発生することもなく、従来のものより出力電圧のリップルも低減することができる。さらに、遅延回路１８を従来の装置に付加し、通常負荷時と同様な制御を行うだけで、自動的に軽負荷時のスイッチング周波数を低い周波数に変更することができる。したがって、軽負荷時の制御のために、装置各部の新たな定数設定なども不要であるから、簡単に構成することができる。
【００４９】
図５のタイミングチャートでは、セット信号Ｓの１周期おきにスイッチングする例で説明したが、これに限らず２周期以上の周期おきにスイッチングするようにすることもできる。そのためには、単に遅延回路１８でのパルス幅の拡大量、即ち遅延時間Ｔｄを調整すればよい。
【００５０】
また、ドライバ１３は、逆流検出信号によって、逆流電流を流すグランド側のトランジスタ１２をオフさせるから、無負荷時及び極めて軽負荷時の無駄な放電電流を阻止できる。
【００５１】
図６は、遅延回路１８の他の構成例を示す図である。ＰＮＰ型バイポーラトランジスタ（以下、Ｐ型Ｂｉトランジスタ）５４のコレクタとグランドとの間に直列に、ＮＰＮ型バイポーラトランジスタ（以下、Ｎ型Ｂｉトランジスタ）５２と抵抗５３とが接続される。そして、ｇｍ出力電圧Ｖｇｍと抵抗５３とＮ型Ｂｉトランジスタ５２のエミッタの接続点の電圧とが、オペアンプで構成されるバッファ５１の非反転入力と反転入力にそれぞれ入力される。このバッファ５１の出力が、Ｎ型Ｂｉトランジスタ５２のベースに供給される。また、Ｐ型Ｂｉトランジスタ５４とカレントミラー構成に接続されるＰ型Ｂｉトランジスタ５５に直列でグランドとの間にコンデンサ５６が接続される。このコンデンサ５６に並列に、Ｎ型Ｂｉトランジスタ５７が接続され、パルス信号Ｑにより駆動される。
【００５２】
パルス信号ＱがＬレベルになると、コンデンサ５６は充電を開始し、コンデンサ５６の充電電圧がインバータ５８で閾値判定される。このインバータ５８の出力と軽負荷判定信号ＬＬの論理積がアンド回路５９でとられ、さらにこのアンド回路２６の出力とパルス信号Ｑとの論理和がオア回路２７でとられて、ドライバ１３への指令信号となる。
【００５３】
図６の遅延回路１８では、抵抗５３の抵抗値をＲとすると、この抵抗５３にはＶｇｍ／Ｒの電流Ｉｃが流れ、同じ値またはこれに比例した値の電流がコンデンサ５６の充電電流Ｉｃとなる。ｇｍ出力電圧Ｖｇｍは、電流Ｉｏとほぼ比例する関係にあるから、コンデンサ５６の充電電圧がインバータ５８の閾値に達するまでの時間は電流Ｉｏに比例する。したがって、電流Ｉｏと遅延時間とは反比例の関係になっているから、この遅延回路１８で遅延される時間Ｔｄは、電流Ｉｏが小さくなるにつれて長くなる。
【００５４】
スイッチング電源における損失は、主にスイッチング周波数によって決まるスイッチング損失と、出力電流及び抵抗成分による抵抗損失で決まる。そのため、電源装置の構成部品が決まれば、出力電流に対して効率の良いスイッチング周波数が決定される。
【００５５】
この図６の遅延回路１８では、ｇｍアンプ１６の出力を用いて、遅延時間Ｔｄを電流Ｉｏに逆比例させることにより、スイッチング周波数を出力電流に応じてより好ましい周波数に近づけることができる。
【００５６】
図７は、ｇｍアンプ１６及び比較器ＣＰ１の具体的な回路例を示す図である。この図７において、ｇｍアンプ１６は、出力電圧Ｖｏと基準電圧Ｖｒｅｆとの差に応じた出力を発生するために電流源６１と、基準電圧Ｖｒｅｆがベースに印加されるＰ型Ｂｉトランジスタ６３と、出力電圧Ｖｏがベースに印加されるＰ型Ｂｉトランジスタ６２とが図のように差動に接続される。また、Ｎ型Ｂｉトランジスタ６４、６５、６８、６９、Ｐ型Ｂｉトランジスタ６６、６７、７１、７２、オペアンプ７０、抵抗７３、電流源７４が、図のように接続されている。
【００５７】
この構成のｇｍアンプ１６により、基準電圧Ｖｒｅｆと出力電圧Ｖｏとの差に応じた電流が形成される。この電流が次段の比較器ＣＰ１に入力される。
【００５８】
また、比較器ＣＰ１は、検出電圧Ｖｒｄが比較用に入力され、ｇｍアンプ１６の出力電流に応じたオフセットが供給されて、その比較結果を出力する。このために、オフセット用の抵抗８１、定電流源９１，９２、９３、９４、Ｐ型Ｂｉトランジスタ８２、８３、８４、８８、Ｎ型Ｂｉトランジスタ８５、８６、８９、インバータ９０が、図のように接続されている。
【００５９】
この構成の比較器ＣＰ１により、抵抗８１に発生されるｇｍ出力電圧Ｖｇｍと電流Ｉｏに比例した検出電圧Ｖｒｄとが比較される。ｇｍ出力電圧Ｖｇｍが検出電圧Ｖｒｄより大きいときに、Ｈレベルのリセット信号Ｒが出力される。
【００６０】
なお、以上の説明では、フリップフロップＦＦは、立ち下がりエッジで動作するとして説明したが、リセット優先のラッチ回路であれば、Ｌレベルで動作するようにしても構わない。
【００６１】
【発明の効果】
本発明のスイッチング電源装置によれば、軽負荷時のスイッチング周波数が、ほぼ均一な低い周波数に制御されるから、軽負荷時の損失が低減し、効率を改善することができる。また、バーストノイズが殆ど無くなり、従来のものより出力電圧のリップルを低減することができる。
【００６２】
また、逆流検出信号により逆流電流を流すグランド側のトランジスタスイッチをオフさせるから、無負荷時及び極めて軽負荷時の無駄な放電電流を阻止できる。したがって、この放電電流を阻止することにより、電力損失をさらに低減することができる。
【００６３】
また、パルス信号の時間幅を拡大するための遅延部を従来の装置に付加することにより、通常負荷時と同様な制御を行うだけで自動的に軽負荷時のスイッチング周波数を低い周波数に変更することができる。したがって、軽負荷時の制御のために、装置各部の定数設定なども不要であるから、簡単に構成することができる。
【００６４】
また、軽負荷状態の判定は、本来の電圧制御に用いられる、平滑コイルに流れる電流や、相互コンダクタンス増幅器の出力に基づいて行われるから、軽負荷状態の判定も、簡単に行うことができる。
【００６５】
また、遅延部でのパルス信号の時間幅の拡大は、一定時間にするからその構成が簡易である。また、その時間幅の拡大を、相互コンダクタンス増幅器の出力や平滑コイルに流れる電流に逆比例して設定するから、スイッチング周波数が軽負荷状態に応じて適切に決定される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るスイッチング電源装置の全体構成図。
【図２】遅延回路１８の構成図。
【図３】遅延回路１８のタイミングチャート。
【図４】図１のスイッチング電源装置の通常負荷時のタイミングチャート。
【図５】図１のスイッチング電源装置の軽負荷時のタイミングチャート。
【図６】遅延回路１８の他の構成例を示す図。
【図７】ｇｍアンプ１６及び比較器ＣＰ１の具体的な回路例を示す図。
【符号の説明】
１１、１２ Ｎ型トランジスタ
１３ ドライバ
１４ 負荷
１５ 抵抗
１６ ｇｍアンプ
１７ ｇｍアンプ出力源
１８ 遅延回路
Ｌｏ 平滑コイル
Ｃｏ 出力コンデンサ
ＣＰ１、ＣＰ２ 比較器
ＦＦ フリップフロップ
Ｖｉｎ 入力電圧
Ｉｏ 出力電流
Ｖｏ 出力電圧
Ｖｇｍ ｇｍ出力電圧
Ｖｒｄ 検出電圧
Ｓ セット信号
Ｒ リセット信号
Ｑ パルス信号
Ｑｄ 遅延パルス信号
ＬＬ 軽負荷判定信号
Claims (8)
- 入力電圧を指令信号に応じてスイッチングするスイッチ回路部と、このスイッチ回路部のスイッチング出力を平滑するための平滑コイルと、この平滑コイルの出力側に設けられ、出力電圧に充電される出力コンデンサと、前記出力電圧に応じた帰還電圧と基準電圧との差に応じた値に基づいたデューティ比のパルス信号を発生するパルス発生部と、このパルス発生部の出力であるパルス信号と軽負荷判定信号を受けて、軽負荷時でないときには前記パルス信号を前記指令信号として出力し、軽負荷時には前記パルス信号の時間幅を広げてから前記指令信号として出力する遅延部とを備えていることを特徴とするスイッチング電源装置。
- 前記パルス発生部は、前記出力電圧に応じた帰還電圧と基準電圧との差に応じた値と、前記平滑コイルに流れる電流に応じた値との比較に基づいたデューティ比のパルス信号を発生することを特徴とする、請求項1記載のスイッチング電源装置。
- 前記スイッチ回路部は、前記指令信号にしたがって駆動される直列接続されたトランジスタスイッチを有し、その直列接続点から前記スイッチング出力が出力されるものであり、
前記遅延部と前記スイッチ回路部との間に設けられ、前記遅延部から出力される前記指令信号に基づいて、直列接続された前記トランジスタスイッチを駆動するドライバ部と、前記平滑コイルに流れる電流の極性を判別し、逆流検出信号を前記ドライバ部に供給する比較器とを備え、前記逆流検出信号により前記トランジスタスイッチのうちの逆流電流を流すトランジスタスイッチをオフさせることを特徴とする、請求項２、３記載のスイッチング電源装置。 - 前記パルス発生部は、前記出力電圧に応じた帰還電圧と前記基準電圧とが入力され、その２入力の差を増幅する相互コンダクタンス増幅器と、この相互コンダクタンス増幅器の出力に応じた電圧と前記平滑コイルに流れる電流に応じた電圧とを比較する比較器と、一定周期のセット信号と前記比較器の出力とが入力され、前記比較器出力が所定状態にある時のセット信号でセットされ、比較器出力が前記所定状態から他の状態への変化でリセットされ、前記パルス信号を発生するフリップフロップとを有することを特徴とする、請求項２、３記載のスイッチング電源装置。
- 前記軽負荷判定信号は、前記平滑コイルに流れる電流に応じた値に基づいて発生されることを特徴とする、請求項1〜４記載のスイッチング電源装置。
- 前記軽負荷判定信号は、前記相互コンダクタンス増幅器の出力に応じた値に基づいて発生されることを特徴とする、請求項４記載のスイッチング電源装置。
- 前記遅延部での前記パルス信号の時間幅の拡大は、一定時間であることを特徴とする、請求項１〜６記載のスイッチング電源装置。
- 前記遅延部での前記パルス信号の時間幅の拡大は、前記相互コンダクタンス増幅器の出力に応じた値に逆比例して設定されることを特徴とする、請求項４〜６記載のスイッチング電源装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122534A JP3636321B2 (ja) | 2002-04-24 | 2002-04-24 | スイッチング電源装置 |
| TW092106465A TWI278169B (en) | 2002-04-24 | 2003-03-24 | Switching power device |
| US10/414,648 US6815939B2 (en) | 2002-04-24 | 2003-04-16 | Switching power supply unit |
| CNB031222668A CN100399687C (zh) | 2002-04-24 | 2003-04-24 | 开关电源装置 |
| CNA2007101409650A CN101110550A (zh) | 2002-04-24 | 2003-04-24 | 开关电源装置 |
| US10/948,001 US6949917B2 (en) | 2002-04-24 | 2004-09-23 | Switching power supply unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002122534A JP3636321B2 (ja) | 2002-04-24 | 2002-04-24 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003319643A JP2003319643A (ja) | 2003-11-07 |
| JP3636321B2 true JP3636321B2 (ja) | 2005-04-06 |
Family
ID=29243635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002122534A Expired - Lifetime JP3636321B2 (ja) | 2002-04-24 | 2002-04-24 | スイッチング電源装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6815939B2 (ja) |
| JP (1) | JP3636321B2 (ja) |
| CN (2) | CN100399687C (ja) |
| TW (1) | TWI278169B (ja) |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6870355B2 (en) * | 2002-03-26 | 2005-03-22 | Matsushita Electric Works, Ltd. | Power converter |
| JP4122910B2 (ja) * | 2002-09-24 | 2008-07-23 | ミツミ電機株式会社 | 電源供給回路 |
| US7170267B1 (en) * | 2003-08-14 | 2007-01-30 | Volterra Semiconductor Corporation | Switching regulator with average current mode control |
| TWI350636B (en) | 2003-11-11 | 2011-10-11 | Rohm Co Ltd | Dc/dc converter |
| US6958592B2 (en) * | 2003-11-26 | 2005-10-25 | Power-One, Inc. | Adaptive delay control circuit for switched mode power supply |
| US7064530B2 (en) * | 2004-03-30 | 2006-06-20 | Intel Corporation | Voltage regulator current sensing |
| US8045017B2 (en) * | 2004-05-20 | 2011-10-25 | Omnivision Technologies, Inc. | Methods and systems for detecting flash rate of surrounding lights for controlling camcorder frame rate |
| US7245113B2 (en) * | 2004-05-21 | 2007-07-17 | Intersil Corporation | High light load efficiency synchronous buck regulator with pulse skipping control |
| WO2006046372A1 (ja) | 2004-10-29 | 2006-05-04 | Rohm Co., Ltd | スイッチングレギュレータ制御回路、それを用いたスイッチングレギュレータ、およびスイッチング信号生成装置 |
| JP3979417B2 (ja) * | 2004-11-29 | 2007-09-19 | セイコーエプソン株式会社 | 電力供給制御回路、電子機器、半導体装置、電力供給制御回路の制御方法および電子機器の制御方法 |
| US7180274B2 (en) * | 2004-12-10 | 2007-02-20 | Aimtron Technology Corp. | Switching voltage regulator operating without a discontinuous mode |
| JP4717449B2 (ja) * | 2005-01-19 | 2011-07-06 | セイコーインスツル株式会社 | スイッチング・レギュレータ回路 |
| JP4689377B2 (ja) | 2005-07-08 | 2011-05-25 | ローム株式会社 | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP4685531B2 (ja) | 2005-07-11 | 2011-05-18 | ローム株式会社 | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
| JP4841329B2 (ja) * | 2005-07-20 | 2011-12-21 | パナソニック株式会社 | Ｄｃ−ｄｃコンバータ |
| JP2007082036A (ja) * | 2005-09-16 | 2007-03-29 | Rohm Co Ltd | 半導体集積回路装置、電源装置、電気機器 |
| US7508178B2 (en) * | 2005-11-08 | 2009-03-24 | Dell Products L.P. | Delay compensation for hysteretic control |
| US7292018B2 (en) * | 2006-04-07 | 2007-11-06 | Aimtron Technology Corp. | Reverse current preventing circuit with an automatic correction of reference |
| JP4798561B2 (ja) | 2006-06-05 | 2011-10-19 | トレックス・セミコンダクター株式会社 | スイッチング電源回路 |
| US7385832B2 (en) * | 2006-07-03 | 2008-06-10 | Semiconductor Components Industries, L.L.C. | Method of forming a secondary-side controller and structure therefor |
| US7498791B2 (en) * | 2006-07-13 | 2009-03-03 | Global Mixed-Mode Technology Inc. | Reverse current preventing circuit and method |
| KR101248910B1 (ko) * | 2006-08-04 | 2013-03-28 | 삼성전자주식회사 | 스위칭 모드 전원공급장치, 이를 구비한 화상형성장치 및이의 구동 방법 |
| JP4997891B2 (ja) * | 2006-09-15 | 2012-08-08 | 富士通セミコンダクター株式会社 | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法 |
| US7454238B2 (en) * | 2006-10-30 | 2008-11-18 | Quantance, Inc. | Power combining power supply system |
| US7848117B2 (en) | 2007-01-22 | 2010-12-07 | Power Integrations, Inc. | Control arrangement for a resonant mode power converter |
| US7911812B2 (en) * | 2007-01-22 | 2011-03-22 | Power Integrations, Inc. | Control arrangement for a PFC power converter |
| TW200838130A (en) * | 2007-03-02 | 2008-09-16 | Beyond Innovation Tech Co Ltd | Switch circuit |
| JP4855343B2 (ja) * | 2007-06-14 | 2012-01-18 | ローム株式会社 | 可動子の駆動装置、その制御回路およびタッチパネル装置 |
| ITVA20070060A1 (it) * | 2007-07-04 | 2009-01-05 | St Microelectronics Srl | Metodo di controllo di un convertitore step-up dc-dc e relativo convertitore |
| JP5286717B2 (ja) * | 2007-09-04 | 2013-09-11 | 株式会社リコー | 昇圧型ｄｃ／ｄｃコンバータ |
| JP2009148111A (ja) * | 2007-12-17 | 2009-07-02 | Panasonic Corp | Ｄｃ−ｄｃコンバータ |
| JP5094512B2 (ja) * | 2008-04-04 | 2012-12-12 | ローム株式会社 | スイッチングレギュレータ |
| US8102164B2 (en) | 2008-06-19 | 2012-01-24 | Power Integrations, Inc. | Power factor correction converter control offset |
| US8030909B2 (en) * | 2009-01-27 | 2011-10-04 | Texas Instruments Incorporated | Method and apparatus for switching a synchronous DC/DC converter between a PWM mode of operation and a light-load mode of operation |
| JP5315078B2 (ja) * | 2009-02-10 | 2013-10-16 | ザインエレクトロニクス株式会社 | 同期整流方式を用いたコンパレータ方式ｄｃ−ｄｃコンバータ |
| JP5451123B2 (ja) * | 2009-03-17 | 2014-03-26 | スパンション エルエルシー | 電源装置，電源制御装置及び電源装置の制御方法 |
| KR101356292B1 (ko) * | 2009-12-28 | 2014-01-28 | 엘지디스플레이 주식회사 | Ｄｃ―ｄｃ 컨버터 및 그 제어방법과 이를 이용한 표시장치 |
| JP5578861B2 (ja) * | 2010-01-18 | 2014-08-27 | トレックス・セミコンダクター株式会社 | スイッチング電源回路 |
| DE102010024128A1 (de) * | 2010-06-17 | 2011-12-22 | Diehl Ako Stiftung & Co. Kg | Wechselspannungssteller |
| TWI412220B (zh) * | 2010-07-15 | 2013-10-11 | Monolithic Power Systems Inc | 用於恆定導通時間變換電路的控制電路及其方法 |
| JP2012050191A (ja) | 2010-08-25 | 2012-03-08 | Rohm Co Ltd | スイッチングレギュレータ |
| JP5730520B2 (ja) * | 2010-09-03 | 2015-06-10 | スパンション エルエルシー | スイッチングレギュレータ |
| BR112013004493A2 (pt) | 2010-09-03 | 2016-06-07 | Kao Corp | método para produzir um produto agrícola, uso de uma composição, e método para aumentar a eficácia de um produto químico agrícola. |
| JP5696414B2 (ja) * | 2010-09-22 | 2015-04-08 | ヤマハ株式会社 | 電圧生成回路 |
| JP5605177B2 (ja) * | 2010-11-10 | 2014-10-15 | 富士通セミコンダクター株式会社 | 制御回路、電子機器及び電源の制御方法 |
| US8547076B1 (en) | 2011-03-10 | 2013-10-01 | Volterra Semiconductor Corporation | Multiphase control systems and associated methods |
| JP5776237B2 (ja) * | 2011-03-17 | 2015-09-09 | セイコーエプソン株式会社 | 容量性負荷駆動回路および流体噴射装置 |
| JP5942455B2 (ja) * | 2012-02-09 | 2016-06-29 | 株式会社ソシオネクスト | スイッチングレギュレータ |
| JP2013192422A (ja) * | 2012-03-15 | 2013-09-26 | Ricoh Co Ltd | スイッチングレギュレータ |
| CN102810974B (zh) * | 2012-08-09 | 2015-05-13 | 上海新进半导体制造有限公司 | 检测脉冲发生器、控制芯片以及开关电源 |
| TWI470908B (zh) * | 2012-08-21 | 2015-01-21 | Upi Semiconductor Corp | 控制電路、時間計算單元及控制電路操作方法 |
| US9923467B2 (en) * | 2013-04-02 | 2018-03-20 | Green Solution Technology Co., Ltd. | Multiphase converting controller |
| JP2015116042A (ja) * | 2013-12-11 | 2015-06-22 | 株式会社オートネットワーク技術研究所 | 直流電圧変換装置及び直流電圧変換装置の逆流防止方法 |
| CN104734502B (zh) * | 2015-04-13 | 2017-04-05 | 无锡新硅微电子有限公司 | 一种dc‑dc变换器轻载高效实现电路 |
| US11876453B2 (en) * | 2021-01-25 | 2024-01-16 | Richtek Technology Corporation | Switching converter circuit and driver circuit having adaptive dead time thereof |
| CN114915285A (zh) * | 2021-02-09 | 2022-08-16 | 恩智浦美国有限公司 | 半桥功率电路、用于半桥功率电路的控制器和控制方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0184280B1 (en) * | 1984-11-02 | 1989-08-02 | Bose Corporation | Frequency-stabilized two-state modulation |
| DE3620150C2 (de) * | 1986-06-14 | 1995-06-08 | Stoess & Co Gelatine | Nahrungsmittel mit einem Gehalt an Kochsalz, Verfahren zur Reduzierung der Kochsalzmenge in einem Nahrungsmittel sowie Verwendung von Kollagenhydrolysat als Kochsalzersatz |
| US5481178A (en) | 1993-03-23 | 1996-01-02 | Linear Technology Corporation | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit |
| US5912552A (en) * | 1997-02-12 | 1999-06-15 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | DC to DC converter with high efficiency for light loads |
| JPH10313572A (ja) * | 1997-05-09 | 1998-11-24 | Toyota Autom Loom Works Ltd | スイッチングレギュレータ制御方式 |
| JP3506913B2 (ja) * | 1997-09-22 | 2004-03-15 | セイコーインスツルメンツ株式会社 | スイッチングレギュレータ |
| JP3744680B2 (ja) * | 1998-03-31 | 2006-02-15 | 富士通株式会社 | 電源装置、および電源回路の制御方法 |
| JP2000032744A (ja) | 1998-07-08 | 2000-01-28 | Toyota Autom Loom Works Ltd | Ｄｃ／ｄｃコンバータおよびその制御方法 |
| US6040686A (en) * | 1999-01-07 | 2000-03-21 | Linear Technology Corporation | Low noise step-down switching regulator circuits with programmable slew rate limiter and methods of use |
| US6329801B1 (en) * | 2000-04-24 | 2001-12-11 | Volterra Semiconductor Corporation | Switching regulator control system and method |
| JP4400992B2 (ja) * | 2000-04-24 | 2010-01-20 | 日本テキサス・インスツルメンツ株式会社 | 駆動信号供給回路 |
| JP3647728B2 (ja) * | 2000-08-01 | 2005-05-18 | 松下電器産業株式会社 | スイッチング電源装置及びスイッチング電源用半導体装置 |
| US6348780B1 (en) * | 2000-09-22 | 2002-02-19 | Texas Instruments Incorporated | Frequency control of hysteretic power converter by adjusting hystersis levels |
| US6396252B1 (en) * | 2000-12-14 | 2002-05-28 | National Semiconductor Corporation | Switching DC-to-DC converter with discontinuous pulse skipping and continuous operating modes without external sense resistor |
| US6366070B1 (en) * | 2001-07-12 | 2002-04-02 | Analog Devices, Inc. | Switching voltage regulator with dual modulation control scheme |
-
2002
- 2002-04-24 JP JP2002122534A patent/JP3636321B2/ja not_active Expired - Lifetime
-
2003
- 2003-03-24 TW TW092106465A patent/TWI278169B/zh not_active IP Right Cessation
- 2003-04-16 US US10/414,648 patent/US6815939B2/en not_active Expired - Lifetime
- 2003-04-24 CN CNB031222668A patent/CN100399687C/zh not_active Expired - Lifetime
- 2003-04-24 CN CNA2007101409650A patent/CN101110550A/zh active Pending
-
2004
- 2004-09-23 US US10/948,001 patent/US6949917B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003319643A (ja) | 2003-11-07 |
| US6949917B2 (en) | 2005-09-27 |
| US6815939B2 (en) | 2004-11-09 |
| CN101110550A (zh) | 2008-01-23 |
| US20030201760A1 (en) | 2003-10-30 |
| CN100399687C (zh) | 2008-07-02 |
| CN1453926A (zh) | 2003-11-05 |
| US20050040801A1 (en) | 2005-02-24 |
| TW200306053A (en) | 2003-11-01 |
| TWI278169B (en) | 2007-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636321B2 (ja) | スイッチング電源装置 | |
| US7298124B2 (en) | PWM regulator with discontinuous mode and method therefor | |
| TWI431917B (zh) | 電源控制器形成方法及其結構 | |
| US7038436B2 (en) | Switching type dc-dc converter for generating a constant output voltage | |
| JP3614156B2 (ja) | 電源回路 | |
| JP4808635B2 (ja) | スイッチングレギュレータ | |
| US7965070B2 (en) | Switching power supply with slope compensation circuit and added slope circuit | |
| JP4836624B2 (ja) | スイッチングレギュレータ | |
| US7385379B2 (en) | No load to high load recovery time in ultraportable DC-DC converters | |
| US20020074975A1 (en) | Switching dc-to-dc converter with discontinuous pulse skipping and continuous operating modes without external sense resistor | |
| US6608520B1 (en) | Regulator circuit | |
| US7092226B2 (en) | Constant-voltage power supply circuit | |
| JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
| JP2004120982A (ja) | スイッチング電源装置 | |
| US7176663B2 (en) | Control circuit for DC/DC converter | |
| US20070120545A1 (en) | Dc/dc converter | |
| JP3648223B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの駆動回路 | |
| JP2004056983A (ja) | 電源回路 | |
| US7049800B2 (en) | Switching mode voltage regulator and method thereof | |
| US5821740A (en) | DC-to-DC converter having fast over-current detection and associated methods | |
| JP2013247574A (ja) | Ｐｗｍ信号生成回路および半導体装置 | |
| JP5515390B2 (ja) | スイッチング電源装置 | |
| JP4147345B2 (ja) | 電源回路 | |
| JP2001308688A (ja) | 出力回路 | |
| JP4325413B2 (ja) | 同期整流式ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3636321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |