JP2012050191A - スイッチングレギュレータ - Google Patents

Abstract

【課題】定常時（出力不変時）に一定の動作周波数で駆動するオン時間固定方式のスイッチングレギュレータを提供する。
【解決手段】本発明に係るスイッチングレギュレータ５００は、所定の発振周波数を有するクロック信号ＣＬＫを生成する発振回路ＯＳＣと、出力回路５０１に接続されるスイッチング素子５０２を駆動するためのスイッチング信号ＳＷを生成するスイッチング信号生成回路５０３と、を備え、スイッチング信号生成回路５０３は、スイッチング信号ＳＷの周波数がクロック信号ＣＬＫの周波数に近づくように、スイッチング信号ＳＷのオン時間Ｔｏｎを変化させ、かつ出力回路５０１から出力される出力電圧Ｖｏｕｔが所定の基準電圧Ｖｒｅｆに近づくように、スイッチング信号ＳＷがオンとなるタイミングを変化させる。
【選択図】図９

Description

本発明は、電源装置に関し、特にスイッチングレギュレータに関する。

様々な電子機器において、内部に使用される電子回路に適切な電圧を供給するため、スイッチングレギュレータ等の昇圧型または降圧型ＤＣ／ＤＣコンバータが広く用いられている。このようなスイッチングレギュレータは、スイッチング素子のオンオフを制御するためのスイッチング信号を生成するスイッチングレギュレータ制御回路を有している。

このスイッチング信号としては、周波数が一定でそのパルス幅に応じてスイッチング素子をオンオフさせるＰＷＭ［Pulse Width Modulation］（パルス幅変調）信号が広く用いられている（特許文献１、２参照）。ところが、このようなＰＷＭ信号を利用した周波数固定方式では、一度スイッチング素子がオンされてから、次にオンされるまでの期間は、スイッチング周波数の逆数で与えられる周期時間に固定されているため、スイッチング周波数よりも高速な負荷変動や入力電圧の変動に対しては追従できず、出力が不安定になるという課題を有していた。

これに対して、高速な負荷応答性が求められるようなアプリケーションに対応するために、スイッチング信号のパルス幅、すなわちオン時間Ｔｏｎを固定しておき、ハイレベルになるタイミング、すなわち周波数を変化させる方式（以下、オン時間固定方式という）が考えられる。このオン時間固定方式によれば、周波数固定方式に比べて負荷変動や入力電圧変動に対して高速に応答することができる。

なお、オン時間固定方式のスイッチングレギュレータに関連する従来技術の一例としては、本願出願人によって開示された特許文献３を挙げることができる。

特開２００３−２１９６３８号公報 特開２００３−３１９６４３号公報 国際公開第２００６／０４６３７２号パンフレット

このようなスイッチングレギュレータが搭載される電子機器においては、複数の異なる電圧が必要とされる場合があり、降圧型スイッチングレギュレータを複数チャンネル設けて、同一の入力電圧を異なる降圧率で降圧して出力する場合がある。この際、複数チャンネルのスイッチング信号が同時にオンとなり、各チャンネルのスイッチング素子が同時にオンすると、入力電圧を供給する入力電源から供給される入力電流の瞬時値が急激に増加することになる。降圧型スイッチングレギュレータの入力電流の変動が大きくなると、入力電源の電流容量を大きくし、または平滑化用の入力コンデンサの容量を大きくする必要がある。さらに、入力電流が瞬間的に増大すると、スイッチングノイズが増加するため、周辺回路の誤動作や、ＥＭＩ［Electro Magnetic Interference］の増加が問題となる。

ここで、上記の問題を異なる２つの方式のスイッチングレギュレータについて考えてみる。降圧型スイッチングレギュレータのデューティ比Ｄｕｔｙは、定常状態において、Ｄｕｔｙ＝Ｖｏｕｔ／Ｖｉｎで与えられる。ＰＷＭ信号を用いる周波数固定方式では、同一のオシレータから複数チャンネルのスイッチング信号を生成することができ、複数のスイッチング信号の周波数をデューティ比によらずに同一とすることができるため、複数チャンネル間の同期を容易にとることができ、スイッチング信号がオンとなるタイミングを容易にシフトさせることができる。一方、オン時間固定方式のスイッチングレギュレータの場合、各チャンネルにおけるスイッチング信号のオン時間Ｔｏｎを等しく設定した場合、デューティ比が変化するとスイッチング信号の周波数が変化することになり、各チャンネル間の同期をとることが困難となり、複数のスイッチング信号が同時にオンする可能性がある。このため、オン時間固定方式のスイッチングレギュレータを複数チャンネル化して使用する場合、入力電流の増加やＥＭＩの増加が発生するという問題がある。

また、オン時間固定方式のスイッチングレギュレータを定常時（出力不変時）に一定の動作周波数で駆動するためには、下記の問題点があった。

オン時間固定方式のスイッチングレギュレータにおいて、理想的なオン時間Ｔｏｎは、Ｔｏｎ＝α×（Ｖｏｕｔ／Ｖｉｎ）で与えられるが、ＩＣ内部の遅延や素子ばらつきによる誤差Ａの影響を考慮すると、実際のオン時間Ｔｏｎ’は、Ｔｏｎ’＝α×（Ｖｏｕｔ／Ｖｉｎ）±Ａとなる。なお、上式中の符号αはＩＣ固有の回路定数である。

図１６は、スイッチングレギュレータの動作周波数が変動してしまう様子を示したタイムチャートであり、（ａ）誤差Ａのない理想的な状態（Ａ＝０）、（ｂ）誤差Ａがオン時間Ｔｏｎを長くする方向に働いた状態（Ａ＞０）、及び、（ｃ）誤差Ａがオン時間Ｔｏｎを短くする方向に働いた状態（Ａ＜０）における各々のスイッチング電圧Ｖｓｗ（図１５を参照）が示されている。

図１６中の符号（ａ）と（ｂ）とを対比すれば分かるように、実際のオン時間Ｔｏｎ’が理想的なオン時間Ｔｏｎよりも誤差Ａだけ長くなると、その影響を受けてオフ時間Ｔｏｆｆも長くなるため、結果として、スイッチングレギュレータの動作周波数が所定の目標値よりも低くなってしまう。

また、図１６中の符号（ａ）と（ｃ）とを対比すれば分かるように、実際のオン時間Ｔｏｎ’が理想的なオン時間Ｔｏｎよりも誤差Ａだけ短くなると、その影響を受けてオフ時間Ｔｏｆｆも短くなるため、結果として、スイッチングレギュレータの動作周波数が所定の目標値よりも高くなってしまう。

例えば、入力電圧Ｖｉｎが高いほど、或いは、出力電圧Ｖｏｕｔの目標値が低く設定されているほど、上式で求められるオン時間Ｔｏｎ（Ｔｏｎ’）は短くなるため、メインコンパレータＣＭＰ（図１５を参照）での信号遅延に起因する誤差Ａ（＞０）の影響が相対的に大きくなっていく（図１７を参照）。つまり、入力電圧Ｖｉｎが高いほど、或いは、出力電圧Ｖｏｕｔの目標値が低く設定されているほど、理想的なオン時間Ｔｏｎに対する誤差Ａの割合が大きくなり、延いては、スイッチングレギュレータの動作周波数が低下していく（図１８を参照）。

また、スイッチングレギュレータの動作周波数は、負荷状態（負荷電流Ｉｏｕｔの大きさ）に応じても変動してしまう。具体的には、負荷電流Ｉｏｕｔが大きいほど、スイッチングレギュレータの出力段を形成するトランジスタＮ１での電圧降下（＝トランジスタＮ１のオン抵抗値×トランジスタＮ１に流れる電流値）が大きくなり、スイッチング電圧Ｖｓｗのハイレベル電位が低下する（図１９を参照）。つまり、負荷電流Ｉｏｕｔが大きいほど、トランジスタＮ１でのエネルギロスが大きくなって、オン時間Ｔｏｎにおける負荷への供給電力が目減りしてしまうため、その影響を受けてオフ時間Ｔｏｆｆが短くなり、延いては、スイッチングレギュレータの動作周波数が高くなる（図２０を参照）。

このように、スイッチングレギュレータの動作周波数に意図しない変動が生じた場合、出力リップルの増大など、スイッチングレギュレータ自体の性能低下が生じることはもちろん、スイッチングレギュレータの動作周波数が音声信号や無線信号の周波数帯域と重なった場合には、音声出力や無線通信に支障を生じるなど、スイッチングレギュレータを電源として搭載したアプリケーション自体の性能を損なうおそれもあった。

本発明は、本願の発明者らによって見い出された上記の問題点に鑑み、定常時（出力不変時）に一定の動作周波数で駆動するオン時間固定方式のスイッチングレギュレータを提供することを目的とする。

上記目的を達成するために、本発明に係るスイッチングレギュレータは、所定の発振周波数を有するクロック信号を生成する発振回路と、出力回路に接続されるスイッチング素子を駆動するためのスイッチング信号を生成するスイッチング信号生成回路と、を備え、前記スイッチング信号生成回路は、前記スイッチング信号の周波数が前記クロック信号の周波数に近づくように、前記スイッチング信号のオン時間を変化させ、かつ前記出力回路から出力される出力電圧が所定の基準電圧に近づくように、前記スイッチング信号がオンとなるタイミングを変化させる構成（第１の構成）とされている。

なお、上記第１の構成から成るスイッチングレギュレータ制御回路において、前記スイッチング信号生成回路は、前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間を検出し、その経過時間が所定の目標値に近づくように前記スイッチング信号のオン時間を変化させる構成（第２の構成）にするとよい。前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間を一定とすることにより、前記クロック信号と前記スイッチング信号の周波数を近づけることができる。

また、上記第２の構成から成るスイッチングレギュレータ制御回路において、前記スイッチング信号生成回路は、前記出力電圧と前記基準電圧とを比較する電圧比較器と、前記電圧比較器の出力によりセットされるフリップフロップと、前記フリップフロップの出力の立ち上がりから前記スイッチング信号のオン時間が経過すると前記フリップフロップをリセットするオン時間制御回路と、を含み、前記フリップフロップの出力を前記スイッチング信号として出力し、前記オン時間制御回路は、前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間を検出し、その経過時間が所定の目標値に近づくように前記スイッチング信号のオン時間を変化させる構成（第３の構成）にするとよい。

前記スイッチング信号生成回路において、前記クロック信号の立ち上がりと前記スイッチング信号の立ち上がりを検出し、この経過時間に応じて前記スイッチング信号のオン時間を増減させることによって、次に前記スイッチング信号がオンするタイミングを変化させ、周期時間すなわち周波数を調節して前記クロック信号に同期させることができる。

なお、前記クロック信号のオン時間は固定されているため、「前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間を検出」することは、前記クロック信号の立ち下がりから、前記スイッチング信号の立ち上がりまでの経過時間を検出することと等価である。

また、上記第３の構成から成るスイッチングレギュレータ制御回路において、前記オン時間制御回路は、定電流をコンデンサに流して所定の電圧に達するまでの経過時間を前記スイッチング信号のオン時間として計測するタイマ回路と、前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間に基づいて前記タイマ回路における前記定電流の値を増減させるオン時間補正回路と、を含む構成（第４の構成）にするとよい。

タイマ回路において容量を充電する定電流の値を変化させることによって、定電流を増加させた場合には前記スイッチング信号のオン時間を短くし、減少させた場合にはオン時間を長くすることができる。

また、上記第４の構成から成るスイッチングレギュレータ制御回路において、前記オン時間補正回路は、前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間が短いとき、前記定電流を減少させ、前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間が長いとき、前記定電流を増加させる構成（第５の構成）にするとよい。

また、上記第５の構成から成るスイッチングレギュレータ制御回路において、前記オン時間補正回路は、前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間が、前記クロック信号の周期時間の略１／２のときに前記定電流の補正量を０とする構成（第６の構成）にするとよい。

また、上記第１〜第６いずれかの構成から成るスイッチングレギュレータ制御回路は、第２出力回路に接続される第２スイッチング素子を駆動するための第２スイッチング信号を生成する第２スイッチング信号生成回路をさらに備え、前記第２スイッチング信号生成回路は、前記第２スイッチング信号の周波数が前記第１スイッチング信号の周波数に近づくように、前記第２スイッチング信号のオン時間を変化させ、かつ前記第２出力回路から出力される第２出力電圧が所定の第２基準電圧に近づくように、前記第２スイッチング信号がオンとなるタイミングを変化させる構成（第７の構成）にするとよい。この態様によれば、第２スイッチング信号のオン時間を調節することによって第１、第２スイッチング信号生成回路により生成される各スイッチング信号間の同期をとることが可能となる。

また、上記第７の構成から成るスイッチングレギュレータ制御回路において、前記第２スイッチング信号生成回路は、前記第２スイッチング信号のオン時間が前記第１スイッチング信号のオン時間と重ならないように前記所定の目標値を設定する構成（第８の構成）にするとよい。第１スイッチング信号の立ち上がりから第２スイッチング信号の立ち上がりまでの経過時間を調節することによって、各スイッチング信号のオン時間を時間的にシフトさせ、２つのスイッチング信号が同時にオンするのを防止することができる。

また、本発明に係るスイッチングレギュレータは、上記第１〜第８いずれかの構成から成るスイッチングレギュレータ制御回路と、前記スイッチングレギュレータ制御回路によってオンオフされるスイッチング素子と、を備える構成（第９の構成）とされている。

また、本発明に係る電子機器は、所定の直流電圧を生成する電圧源と、前記直流電圧を昇圧または降圧して負荷に出力する上記第９の構成から成るスイッチングレギュレータとを備える構成（第１０の構成）とされている。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、定常時（出力不変時）に一定の動作周波数で駆動するオン時間固定方式のスイッチングレギュレータを提供することが可能となる。

本発明の第１実施形態に係るスイッチングレギュレータ１００の構成を示す回路図 第１オン時間制御回路３４の構成を示す回路図 第１スイッチングレギュレータ部２００の信号波形を示すタイムチャート 第２オン時間制御回路４４の構成を示す回路図 第２オン時間制御回路４４の信号波形を示すタイムチャート 第２オン時間制御回路４４において、オン時間補正回路７０による第２オン時間の補正を行わない場合のスイッチングレギュレータ１００の信号波形を示すタイムチャート 第２オン時間制御回路４４において、オン時間補正回路７０による第２オン時間の補正を行った場合のスイッチングレギュレータ１００の信号波形を示すタイムチャート 第１実施形態に係るスイッチングレギュレータ１００を搭載した電子機器４００の構成を示すブロック図 本発明の第２実施形態に係るスイッチングレギュレータ５００の構成を示す回路図 オン時間制御回路ＣＴＲＬの構成を示す回路図 オン時間制御回路ＣＴＲＬの信号波形を示すタイムチャート オン時間制御回路ＣＴＲＬにおいて、オン時間補正回路Ｘによるオン時間の補正を行った場合のスイッチングレギュレータ５００の信号波形を示すタイムチャート オン時間補正動作をより詳細に説明するためのタイムチャート 本発明の第３実施形態に係るスイッチングレギュレータ６００の構成を示す回路図 オン時間固定方式のスイッチングレギュレータの一従来例を示す回路図 スイッチングレギュレータの動作周波数が変動する様子を示したタイムチャート 入力電圧Ｖｉｎとスイッチング電圧Ｖｓｗとの関係を示す波形図 入力電圧Ｖｉｎと動作周波数との関係を示す相関図 負荷電流Ｉｏｕｔとスイッチング電圧Ｖｓｗとの関係を示す波形図 負荷電流Ｉｏｕｔと動作周波数との関係を示す相関図

＜第１実施形態＞
図１は、本発明に係るスイッチングレギュレータの第１実施形態を示す回路図である。以降の図において、同一の構成要素には同一の符号を付して、適宜説明を省略する。図８は、図１のスイッチングレギュレータ１００を搭載した電子機器４００の構成を示すブロック図である。電子機器４００は、たとえばパーソナルコンピュータやデジタル家電、あるいは携帯電話端末やＣＤ［Compact Disc］プレイヤ、ＰＤＡ［Personal Digital/Data Assistant］などの電池駆動型小型情報端末である。以下では、電子機器４００は携帯電話端末として説明する。

電子機器４００は、電池３１０、電源装置３２０、アナログ回路３３０、デジタル回路３４０、マイクロプロセッサ３５０、ＬＥＤ［Light Emitting Diode］３６０を含む。電池３１０は、たとえばリチウムイオン電池であり、直流電圧である電池電圧Ｖｂａｔとして３〜４Ｖ程度を出力する。アナログ回路３３０は、パワーアンプやアンテナスイッチ、ＬＮＡ［Low Noise Amplifier］、ミキサやＰＬＬ［Phase Locked Loop］などの高周波回路を含み、電源電圧Ｖｃｃ＝３．４Ｖ程度で安定動作する回路ブロックを含む。また、デジタル回路３４０は、各種ＤＳＰ［Digital Signal Processor］などを含み、電源電圧Ｖｄｄ＝３．４Ｖ程度で安定動作する回路ブロックを含む。マイクロプロセッサ３５０は、電子機器４００全体を統括的に制御するブロックであり、電源電圧１．５Ｖで動作する。ＬＥＤ３６０は、ＲＧＢ３色のＬＥＤ素子を含み、液晶のバックライトや、照明として用いられ、その駆動には、４Ｖ以上の駆動電圧が要求される。

電源装置３２０は、多チャンネルのスイッチング電源装置であり、各チャンネルごとの必要に応じて、電池電圧Ｖｂａｔを降圧または昇圧する複数のスイッチングレギュレータ部を備え、アナログ回路３３０、デジタル回路３４０、マイクロプロセッサ３５０、ＬＥＤ３６０に対して適切な電源電圧を供給する。このような電源装置３２０においては、各チャンネル毎にスイッチング動作を非同期で行った場合、各チャンネルのスイッチング素子が同時にオンする場合があるため、電池３１０からの入力電流が瞬時的に大きくなり、ＥＭＩが増加するという問題がある。

図８に示すような多チャンネルの電源装置３２０として、第１実施形態に係る図１のスイッチングレギュレータ１００を用いれば、チャンネル間のスイッチング動作を同期させることにより、ＥＭＩなどの問題を好適に解決することができる。以下、図１に戻り、第１実施形態に係るスイッチングレギュレータ１００の構成について詳細に説明する。

第１実施形態に係るスイッチングレギュレータ１００は、マスターチャンネルとスレーブチャンネルを備え、２つの出力電圧を出力する降圧型のＤＣ／ＤＣコンバータである。このスイッチングレギュレータ１００は、マスターチャンネルに対応する第１スイッチングレギュレータ部２００と、スレーブチャンネルに対応する第２スイッチングレギュレータ部３００を含み、入力端子１０２、第１出力端子１０４、及び、第２出力端子１０６を備える。第１スイッチングレギュレータ部２００および第２スイッチングレギュレータ部３００は、それぞれ、入力端子１０２に入力された入力電圧Ｖｉｎを降圧し、第１出力端子１０４から第１出力電圧Ｖｏｕｔ１を、第２出力端子１０６から第２出力電圧Ｖｏｕｔ２を出力する。

このスイッチングレギュレータ１００は、第１スイッチング素子１２、第２スイッチング素子２２、およびそれぞれに接続される第１出力回路１４、第２出力回路２４、スイッチング信号を生成するスイッチングレギュレータ制御回路１０００を含む。スイッチングレギュレータ制御回路１０００は、第１スイッチング素子１２を駆動するための第１スイッチング信号ＳＷ１を生成する第１スイッチング信号生成回路１０および第２スイッチング素子２２を駆動するための第２スイッチング信号ＳＷ２を生成する第２スイッチング信号生成回路２０を含み、これらが一体集積化されて構成される。

また、第１スイッチングレギュレータ部２００は、第１スイッチング信号生成回路１０と、第１スイッチング素子１２と、第１出力回路１４を含む。同様に、第２スイッチングレギュレータ部３００は、第２スイッチング信号生成回路２０、第２スイッチング素子２２、第２出力回路２４を含む。第１スイッチングレギュレータ部２００、第２スイッチングレギュレータ部３００の構成、動作は同様であるため、以下、第１スイッチングレギュレータ部２００について説明する。

第１出力回路１４は、第１インダクタＬ１、第１出力コンデンサＣｏ１を含み、第１スイッチング素子１２と接続されている。また、第１スイッチング素子１２は、入力端子１０２および接地電位間に直列に接続される第１メイントランジスタＴｒ１、第１同期整流トランジスタＴｒ２を含み、それぞれのゲート端子に入力される駆動信号によりオン、オフが制御される。

これらの第１メイントランジスタＴｒ１、第１同期整流トランジスタＴｒ２が交互にオンオフすることによって、第１インダクタＬ１には第１メイントランジスタＴｒ１および第１同期整流トランジスタＴｒ２を介して交互に電流が供給され、入力電圧Ｖｉｎが降圧される。また、第１出力回路１４を構成する第１インダクタＬ１および第１出力コンデンサＣｏ１はローパスフィルタを構成し、第１出力電圧Ｖｏｕｔ１を平滑化し、第１出力端子１０４から出力する。

第１スイッチング信号生成回路１０は、第１電圧比較器３０、第１フリップフロップ３２、第１オン時間制御回路３４、第１駆動回路３６を含む。

この第１スイッチング信号生成回路１０は、第１スイッチング素子１２を駆動するための第１スイッチング信号ＳＷ１を生成し、この第１スイッチング信号ＳＷ１にもとづいて第１スイッチング素子１２を駆動する。第１スイッチング信号生成回路１０において生成される第１スイッチング信号ＳＷ１は、そのハイレベル期間（すなわち、第１メイントランジスタＴｒ１のオン時間）が固定され、その周波数（すなわち、第１メイントランジスタＴｒ１のオンタイミング）が変化するパルス信号となっている。

ここで、第１スイッチング信号生成回路１０においては、第１電圧比較器３０、第１フリップフロップ３２、第１オン時間制御回路３４によってオン時間の固定された第１スイッチング信号ＳＷ１が生成される。

第１電圧比較器３０は、第１基準電圧Ｖｒｅｆ１および第１出力電圧Ｖｏｕｔ１の大小関係を比較し、Ｖｒｅｆ１＞Ｖｏｕｔ１のときハイレベルを、Ｖｒｅｆ１＜Ｖｏｕｔ１のときローレベルを出力する。この第１電圧比較器３０の出力ＶＳ１は、第１フリップフロップ３２のセット端子Ｓに入力されている。したがって、第１フリップフロップ３２は、Ｖｒｅｆ１＞Ｖｏｕｔ１となってセットされてから、次にリセットされるまでの期間、その出力信号である第１スイッチング信号ＳＷ１をハイレベルとする。

第１オン時間制御回路３４には第１フリップフロップ３２の反転出力ＶＱ１’が入力されており、第１フリップフロップ３２がセットされてから所定のオン時間が経過した後に第１フリップフロップ３２をリセットする。図２は、第１オン時間制御回路３４の構成を示す回路図である。

第１オン時間制御回路３４は、定電流をコンデンサに流し、所定の電圧に達するまでの経過時間を計測するタイマ回路である。この第１オン時間制御回路３４は、第１トランジスタＭ１、第１コンデンサＣ１、第３電圧比較器５２、第１定電流源５０を含む。

第１トランジスタＭ１のゲートには、第１フリップフロップ３２の反転出力ＶＱ１’が入力される。第１出力電圧Ｖｏｕｔ１が第１基準電圧Ｖｒｅｆ１より低くなり第１フリップフロップ３２がセットされると、反転出力ＶＱ１’はローレベルとなって、第１トランジスタＭ１はオフする。

第１定電流源５０によって生成される第１定電流Ｉｏｎ１は、第１トランジスタＭ１がオンのとき第１トランジスタＭ１を介して接地へと流れ、第１トランジスタＭ１がオフのとき、第１コンデンサＣ１を充電する。

すなわち、第１出力電圧Ｖｏｕｔ１が第１基準電圧Ｖｒｅｆ１より低くなり第１フリップフロップ３２がセットされると、反転出力ＶＱ１’がハイレベルからローレベルに切り替えられ、第１定電流Ｉｏｎ１によって第１コンデンサＣ１の充電が開始される。

第１コンデンサＣ１に現れる電圧Ｖｘは、充電開始からの経過時間、すなわち第１フリップフロップ３２がセットされてからの経過時間ｔを用いて、Ｖｘ＝Ｉｏｎ１／Ｃ１×ｔで与えられる。第３電圧比較器５２は、電圧Ｖｘと第３基準電圧Ｖｒｅｆ３を比較し、Ｖｘ＜Ｖｒｅｆ３のときローレベルを出力し、Ｖｘ＞Ｖｒｅｆ３のときハイレベルを出力する。すなわち、第１オン時間制御回路３４は、第１フリップフロップ３２がセットされてからの時間を測定するタイマ回路として動作し、電圧Ｖｘが第３基準電圧Ｖｒｅｆ３に達するまでの期間、すなわちＴｏｎ１＝Ｃ１×Ｖｒｅｆ３／Ｉｏｎ１で与えられる一定期間経過後にその出力をハイレベルとする。後述のように、期間Ｔｏｎ１は、第１スイッチング信号ＳＷ１をハイレベルに維持すべきオン時間を与えることになる。以降、この所定期間Ｔｏｎ１を第１オン時間という。

図１に戻る。第１オン時間制御回路３４の出力ＶＲ１は、第１フリップフロップ３２のリセット端子に入力されているため、第１フリップフロップ３２は、セットされてから第１オン時間Ｔｏｎ１経過後に再びリセットされることになる。その結果、第１フリップフロップ３２の出力ＳＷ１は、第１オン時間制御回路３４によってカウントされる第１オン時間Ｔｏｎ１の間ハイレベルとなる。

次に、図２の第１オン時間制御回路３４における、第１オン時間Ｔｏｎ１の設定について説明する。

第１スイッチング信号ＳＷ１の第１オン時間Ｔｏｎ１は、第１オン時間制御回路３４において決定され、Ｔｏｎ１＝Ｃ１×Ｖｒｅｆ３／Ｉｏｎ１で与えられることは上述の通りである。ここで、第３基準電圧Ｖｒｅｆ３を、第１出力電圧Ｖｏｕｔ１の目標値である第１基準電圧Ｖｒｅｆ１に等しく、もしくは比例するように設定する。さらに第１定電流Ｉｏｎ１の値を、入力電圧Ｖｉｎに比例するように設定する。その結果、Ｖｒｅｆ３＝Ｖｒｅｆ１×ｂ１、Ｉｏｎ１＝Ｖｉｎ×ａ１が成り立つことになる。これらを上記の第１オン時間Ｔｏｎ１に代入すると、Ｔｏｎ１＝Ｃ１×（Ｖｒｅｆ１×ｂ１）／（Ｖｉｎ×ａ１）が成り立つことがわかる。

一方、第１スイッチング信号ＳＷ１の周期である第１周期時間Ｔｐ１と第１オン時間Ｔｏｎ１の間には、デューティ比Ｄ１を用いて、Ｔｏｎ１＝Ｄ１×Ｔｐ１が成り立ち、第１スイッチング信号ＳＷ１の定常状態におけるデューティ比Ｄ１は、Ｄ１＝Ｖｒｅｆ１／Ｖｉｎで与えられる。したがって、第１周期時間Ｔｐ１は結局、Ｔｐ１＝Ｔｏｎ１×Ｖｉｎ／Ｖｒｅｆ１となる。この第１周期時間Ｔｐ１に、上記第１オン時間Ｔｏｎ１を代入すると、Ｔｐ１＝Ｃ１×（Ｖｒｅｆ１×ｂ１）／（Ｖｉｎ×ａ１）×Ｖｉｎ／Ｖｒｅｆ１＝Ｃ１×ｂ１／ａ１が得られる。すなわち、第１定電流Ｉｏｎ１が入力電圧Ｖｉｎに比例し、第３基準電圧Ｖｒｅｆ３を第１基準電圧Ｖｒｅｆ１に比例するように設定した場合、第１周期時間Ｔｐ１、あるいはその逆数で与えられる周波数ｆｐ１は、入力電圧Ｖｉｎおよび第１出力電圧Ｖｏｕｔ１の目標値によらずに一定とすることができる。

図３は、第１スイッチングレギュレータ部２００の各信号波形を示すタイムチャートである。なお、このタイムチャートは、理解の容易および見やすさのために、縦軸、横軸ともに実際のスケールとは異なって示されている。

第１スイッチング信号ＳＷ１がローレベルとされ、第１メイントランジスタＴｒ１がオフしている時刻Ｔ０から時刻Ｔ１の間、第１出力電圧Ｖｏｕｔ１は徐々に低下する。時刻Ｔ１に、第１出力電圧Ｖｏｕｔ１が、その目標値である第１基準電圧Ｖｒｅｆ１より低くなると、第１電圧比較器３０の出力ＶＳ１がハイレベルとなって第１フリップフロップ３２がセットされる。

第１オン時間制御回路３４は、第１フリップフロップ３２がセットされてからの経過時間を測定を測定する。第１オン時間制御回路３４において電圧Ｖｘが上昇し、時刻Ｔ１から第１オン時間Ｔｏｎ１経過後の時刻Ｔ２に第３基準電圧Ｖｒｅｆ３より大きくなると、第３電圧比較器５２の出力ＶＲ１がハイレベルとなり、第１フリップフロップ３２がリセットされる。時刻Ｔ１から時刻Ｔ２における第１スイッチング信号ＳＷ１のハイレベル時間中には、第１メイントランジスタＴｒ１がオンされて、第１出力電圧Ｖｏｕｔ１は上昇する。その後、第１スイッチング信号ＳＷ１がローレベルとされて、第１メイントランジスタＴｒ１がオフすると、第１出力電圧Ｖｏｕｔ１は再び低下をはじめ、時刻Ｔ３にＶｏｕｔ１＜Ｖｒｅｆ１となって再度第１フリップフロップ３２がセットされ、第１スイッチング信号ＳＷ１がハイレベルとなり、第１メイントランジスタＴｒ１がオンとなる。

このようにして第１スイッチング信号生成回路１０は、第１メイントランジスタＴｒ１のオン時間を所定の第１オン時間Ｔｏｎ１に固定しつつ、第１出力電圧Ｖｏｕｔ１が所定の第１基準電圧Ｖｒｅｆ１に近づくように、第１メイントランジスタＴｒ１がオンとなるタイミング（言い換えれば、第１オフ時間Ｔｏｆｆ１）を変化させて第１スイッチング信号ＳＷ１を生成する。

第１スイッチング信号ＳＷ１は、第１駆動回路３６へと入力されており、第１駆動回路３６は、第１スイッチング信号ＳＷ１にもとづいて第１スイッチング素子１２を駆動するための駆動信号を生成する。本実施の形態においては、第１スイッチング信号ＳＷ１のハイレベル時間（第１オン時間Ｔｏｎ１）に第１メイントランジスタＴｒ１がオンして第１同期整流トランジスタＴｒ２がオフするように、また、第１スイッチング信号ＳＷ１のローレベル時間（第１オフ時間Ｔｏｆｆ１）に第１メイントランジスタＴｒ１がオフして第１同期整流トランジスタＴｒ２がオンするように駆動信号は生成される。その結果、第１出力電圧Ｖｏｕｔ１は、第１基準電圧Ｖｒｅｆ１に近づくように制御されることになる。

つぎに、図１に戻り、スレーブチャンネルである第２スイッチングレギュレータ部３００について説明する。第２スイッチングレギュレータ部３００の基本的な構成および動作は上述の第１スイッチングレギュレータ部２００と同様であるため、以下その相違点を中心に説明する。

第２スイッチングレギュレータ部３００は、第２スイッチング信号生成回路２０、第２スイッチング素子２２、第２出力回路２４を含む。第２スイッチング素子２２および第２出力回路２４の構成、動作はそれぞれ第１スイッチング素子１２および第１出力回路１４と同様である。

第２スイッチング信号生成回路２０は、第２電圧比較器４０、第２フリップフロップ４２、第２オン時間制御回路４４、第２駆動回路４６を含む。このうち、第２電圧比較器４０、第２フリップフロップ４２、第２駆動回路４６の構成及び動作は第１スイッチング信号生成回路１０と同様であるため、以下、第２オン時間制御回路４４について説明する。

第２オン時間制御回路４４は、第２フリップフロップ４２がセットされてから第２スイッチング信号ＳＷ２をハイレベルに維持すべき第２オン時間Ｔｏｎ２が経過した後に、第２フリップフロップ４２をリセットする。この第２オン時間制御回路４４には、第２フリップフロップ４２の反転出力ＶＱ２’に加えて、第１スイッチング信号ＳＷ１が入力されており、第１スイッチング信号ＳＷ１の立ち上がりから第２スイッチング信号ＳＷ２の立ち上がりまでの経過時間にもとづいて第２スイッチング信号ＳＷ２の第２オン時間Ｔｏｎ２を変化させる。

図４は、第２オン時間制御回路４４の構成を示す回路図である。第２オン時間制御回路４４は、タイマ回路８０と、オン時間補正回路７０を含む。

タイマ回路８０の構成、動作は、図２の第１オン時間制御回路３４と同様であり、図中のＩｃｈ２で示される充電電流によって第２コンデンサＣ２を充電し、第２コンデンサＣ２に現れる電圧Ｖｙが所定の第４基準電圧Ｖｒｅｆ４に達するまでの時間を測定する。したがって、このタイマ回路８０によって測定される第２オン時間Ｔｏｎ２は、Ｔｏｎ２＝Ｃ２×Ｖｒｅｆ４／Ｉｃｈ２で与えられる。

オン時間補正回路７０は、同期補正電流Ｉｓｙｎｃを出力している。第２コンデンサＣ２を充電する充電電流Ｉｃｈ２は、第２定電流源６０から出力される第２定電流Ｉｏｎ２およびオン時間補正回路７０から出力される同期補正電流Ｉｓｙｎｃの和で与えられ、Ｉｃｈ２＝Ｉｏｎ２＋Ｉｓｙｎｃが成り立っている。したがって、同期補正電流Ｉｓｙｎｃが正の時、タイマ回路８０によって測定される第２オン時間Ｔｏｎ２は短くなり、同期補正電流Ｉｓｙｎｃが負の時、第２オン時間Ｔｏｎ２は長くなる。すなわち、オン時間補正回路７０はこの同期補正電流Ｉｓｙｎｃの値を変化させることによって、第２オン時間Ｔｏｎ２を調節することができる。以下、同期補正電流Ｉｓｙｎｃ＝０のときの第２オン時間を基準第２オン時間Ｔｏｎ２とし、オン時間補正回路７０による補正後の第２オン時間を補正第２オン時間Ｔｏｎ２’として区別する。

この第２オン時間制御回路４４においても、基準第２オン時間Ｔｏｎ２は上述の第１オン時間制御回路３４における第１オン時間Ｔｏｎ１と同様に、第２スイッチング信号ＳＷ２の周期である第２周期時間Ｔｐ２が、入力電圧Ｖｉｎおよび第２出力電圧Ｖｏｕｔ２の目標値である第２基準電圧Ｖｒｅｆ２によらずに一定となるように設定する。

すなわち、第２定電流Ｉｏｎ２が入力電圧Ｖｉｎに比例し、第４基準電圧Ｖｒｅｆ４が第２出力電圧Ｖｏｕｔ２の目標値である第２基準電圧Ｖｒｅｆ２に比例するように設定する。第２定電流Ｉｏｎ２をＩｏｎ２＝Ｖｉｎ×ａ２、第４基準電圧Ｖｒｅｆ４をＶｒｅｆ４＝ｂ２×Ｖｒｅｆ２とすれば、第２周期時間Ｔｐ２は、Ｔｐ２＝Ｃ２×ｂ２／ａ２となり、入力電圧Ｖｉｎおよび第２出力電圧Ｖｏｕｔ２の目標値によらずに一定とすることができる。

本実施の形態においては、第１オン時間制御回路３４および第２オン時間制御回路４４において、Ｃ１×ｂ１／ａ１＝Ｃ２×ｂ２／ａ２が成り立つように、各定数を決定する。この場合、第１出力回路１４、第２出力回路２４に使用されるインダクタＬ１及びＬ２や出力コンデンサＣｏ１及びＣｏ２、第１スイッチング素子１２、第２スイッチング素子２２における電力損失が無視できる理想的な回路においては、定常状態における第１スイッチング信号ＳＷ１の第１周期時間Ｔｐ１と、第２スイッチング信号ＳＷ２の第２周期時間Ｔｐ２を等しく、すなわち第１スイッチング信号ＳＷ１と第２スイッチング信号ＳＷ２の周波数を等しくすることができる。

しかしながら実際の回路においては、これらの素子には抵抗成分が含まれ、各素子のばらつきも存在するため、Ｃ１×ｂ１／ａ１＝Ｃ２×ｂ２／ａ２とした場合においても、第１スイッチング信号ＳＷ１と第２スイッチング信号ＳＷ２の周波数ｆｐ１、ｆｐ２は若干ずれることになる。

オン時間補正回路７０は、第２スイッチング信号ＳＷ２の周波数ｆｐ２が第１スイッチング信号ＳＷ１の周波数ｆｐ１に近づくように、第２スイッチング信号ＳＷ２の基準第２オン時間Ｔｏｎ２の長さを調節する。このために、第１スイッチング信号ＳＷ１の立ち上がりから第２スイッチング信号ＳＷ２の立ち上がりまでの経過時間にもとづいて同期補正電流Ｉｓｙｎｃを生成する。図４に示すように、オン時間補正回路７０は、ワンショット回路６８、第３トランジスタＭ３、第３定電流源６６、第３コンデンサＣ３、演算増幅器６４、トランジスタＱ１、Ｑ２、Ｑ３、第４定電流源７２、抵抗Ｒ１を含む。

第１スイッチング信号ＳＷ１は、ワンショット回路６８に入力される。このワンショット回路６８は第１スイッチング信号ＳＷ１がハイレベルとなってから一定期間その出力をハイレベルに保持し続ける。ワンショット回路６８の出力はＮ型のＭＯＳＦＥＴトランジスタである第３トランジスタＭ３のゲートに接続されている。第３トランジスタＭ３は、ワンショット回路６８の出力がハイレベルとなるとオンし、第３コンデンサＣ３に蓄えられた電荷を放電し、第３コンデンサＣ３に現れる電圧Ｖｚを０Ｖまで低下させる。

第３コンデンサＣ３には第３定電流源６６が接続されており、定電流Ｉｂが供給されている。第３コンデンサＣ３に現れる電圧Ｖｚは、定電流Ｉｂによる充電によって時間に比例して上昇し、充電開始からの経過時間ｔを用いてＶｚ＝Ｉｂ／Ｃ３×ｔで表される。第３コンデンサＣ３は、演算増幅器６４の非反転入力端子に接続される。

演算増幅器６４の出力はトランジスタＱ３のベースと接続されており、反転入力端子はトランジスタＱ３のエミッタと接続される。トランジスタＱ３のエミッタと接地間には抵抗Ｒ１が設けられる。ここで、演算増幅器６４の非反転入力端子と反転入力端子の電圧は等しくなるように帰還されるため、抵抗Ｒ１とトランジスタＱ３の接続点には電圧Ｖｚが現れる。この結果、抵抗Ｒ１には、Ｉｄ＝Ｖｚ／Ｒ１で与えられる電流Ｉｄが流れることになる。

トランジスタＱ１及びトランジスタＱ２はカレントミラー回路を構成しており、トランジスタＱ１のコレクタには、定電流Ｉｃを生成する第４定電流源７２が接続されている。その結果、オン時間補正回路７０からは、定電流Ｉｃと電流Ｉｄの差が同期補正電流Ｉｓｙｎｃとして出力されることになる。すなわち、同期補正電流Ｉｓｙｎｃは第１スイッチング信号ＳＷ１の立ち上がりからの経過時間ｔの関数となり、Ｉｓｙｎｃ（ｔ）＝Ｉｄ−Ｉｃ＝Ｖｚ／Ｒ１−Ｉｃ＝（Ｉｂ／Ｃ３／Ｒ１）×ｔ−Ｉｃで表される。

同期補正電流Ｉｓｙｎｃは時間の関数となるため、充電電流Ｉｃｈ２も時間の関数として与えられ、Ｉｃｈ２（ｔ）＝Ｉｏｎ２＋Ｉｓｙｎｃ（ｔ）と表すことができる。

第２コンデンサＣ２の充電は、第２スイッチング信号ＳＷ２の立ち上がりより開始される。第２スイッチング信号ＳＷ２が時刻ｔ１に立ち上がったとすると、時刻ｔ２における電圧Ｖｙは、充電電流Ｉｃｈ２を時刻ｔ１からｔ２まで積分した値に比例する。時刻ｔ２に電圧Ｖｙが第４基準電圧Ｖｒｅｆ４に達したとすると、補正第２オン時間Ｔｏｎ２’はＴｏｎ２’＝ｔ２−ｔ１で与えられる。

なお、第１スイッチング信号ＳＷ１が立ち上がる時刻がｔ＝０に相当するため、第２スイッチング信号ＳＷ２が立ち上がる時刻ｔ１は、第１スイッチング信号ＳＷ１の立ち上がりから第２スイッチング信号ＳＷ２が立ち上がりまでの経過時間に相当する。

補正第２オン時間Ｔｏｎ２’は、上述の積分により得られる方程式を解くことによって得られ、第１スイッチング信号ＳＷ１の立ち上がりから第２スイッチング信号ＳＷ２の立ち上がりまでの経過時間ｔ１によって変化し、経過時間ｔ１が長いときには補正第２オン時間Ｔｏｎ２’は長く、逆に経過時間ｔ１が短いときには補正第２オン時間Ｔｏｎ２’は短くなる。

図５は、第２オン時間制御回路４４の電流、電圧波形を示すタイムチャートである。

時刻Ｔ１に第１スイッチング信号ＳＷ１がハイレベルとなる。このとき、ワンショット回路６８の出力が所定の期間だけハイレベルとなるため、トランジスタＭ３がオンして、第３コンデンサＣ３に蓄えられた電荷が放電し、第３コンデンサＣ３に現れる電圧Ｖｚは０Ｖまで減少する。ワンショット回路６８の出力がローレベルになると、トランジスタＭ３がオフして、第３コンデンサＣ３は定電流Ｉｂによって充電され、電圧Ｖｚは傾きＩｂ／Ｃ３で上昇する。抵抗Ｒ１に流れる電流Ｉｄは、電圧Ｖｚに比例して時間とともに増加していく。

同期補正電流Ｉｓｙｎｃに着目すると、Ｉｓｙｎｃ＝Ｉｄ−Ｉｃが成り立つから、Ｉｄ＝０となる時刻Ｔ１においてはＩｓｙｎｃ＝−Ｉｃとなり負の値をとり、その後、電流Ｉｄが増加するに従って同期補正電流Ｉｓｙｎｃは負から正に増加していく。ここで、同期補正電流Ｉｓｙｎｃは、時刻Ｔ１から第１スイッチング信号ＳＷ１の周期時間Ｔｐ１の半分となるＴｐ１／２が経過した時刻Ｔ３に０となるように調節しておく。

電流Ｉｄは、傾きＩｂ／（Ｃ３×Ｒ１）で時間とともに増加し、同期補正電流Ｉｓｙｎｃの傾きもこれと等しくなる。同期補正電流Ｉｓｙｎｃは、第１スイッチング信号ＳＷ１の周期時間Ｔｐ１の１／２の時間Ｔｐ１／２でＩｃだけ増加させればよいため、Ｉｃ＝Ｉｂ／（Ｃ３×Ｒ１）×Ｔｐ１／２が成り立つように、電流値Ｉｂおよび抵抗Ｒ１、容量値Ｃ３を決定すればよい。

オン時間補正回路７０において以上のように同期補正電流Ｉｓｙｎｃを生成した場合、タイマ回路８０における充電電流Ｉｃｈ２は、第２定電流源６０により生成される第２定電流Ｉｏｎ２に、時間と共に変化する同期補正電流Ｉｓｙｎｃが合成された電流となる。

以上のように構成されたスイッチングレギュレータ１００の動作について説明する。以下の説明では、入力電圧Ｖｉｎ＝１０Ｖ、第１基準電圧Ｖｒｅｆ１＝２Ｖ、第２基準電圧Ｖｒｅｆ２＝２．５Ｖと仮定する。このときの定常状態における第１スイッチング信号ＳＷ１のデューティ比はＤ１＝２０％、第２スイッチング信号ＳＷ２のデューティ比はＤ２＝２５％となる。

始めに本発明の効果をより明確とするために、第２オン時間制御回路４４において、オン時間補正回路７０による第２オン時間の補正を行わない場合の動作について説明する。

図６は、第２オン時間制御回路４４において、オン時間補正回路７０による第２オン時間の補正を行わない場合のスイッチングレギュレータ１００の信号波形を示すタイムチャートである。

上述のように第１オン時間制御回路３４および第２オン時間制御回路４４において、理想状態における第１スイッチング信号ＳＷ１と第２スイッチング信号ＳＷ２の周波数は等しくなるように設定されているが、実際の回路においては、回路内の各素子に抵抗成分が含まれ、各素子のばらつきも存在するため、第１スイッチング信号ＳＷ１と第２スイッチング信号ＳＷ２の周期時間Ｔｐ１、Ｔｐ２にはずれが生じる。このとき、第２スイッチング信号ＳＷ２は、第１スイッチング信号ＳＷ１と全く独立にオンオフを繰り返すため、一周期ごとに第１スイッチング信号ＳＷ１の立ち上がりから第２スイッチング信号ＳＷ２ａの立ち上がりまでの経過時間ｔｄ（以下、単に経過時間ｔｄという）がずれていき、図６に斜線で示すタイミングで互いのオン時間が重なってしまい、ＥＭＩの増加などの問題が発生する。

次に第２オン時間制御回路４４において、オン時間補正回路７０による第２オン時間の補正を行った場合の動作について説明する。

図７は、第２オン時間制御回路４４において、オン時間補正回路７０による第２オン時間の補正を行う場合のスイッチングレギュレータ１００の信号波形を示すタイムチャートである。

マスターチャンネルである第１スイッチングレギュレータ部２００は安定に第１出力電圧Ｖｏｕｔ１を出力する定常状態となっており、オン時間Ｔｏｎ１とオフ時間Ｔｏｆｆ１（＝Ｔｐ−Ｔｏｎ１）がデューティ比２０％で繰り返し現れている。

時刻Ｔ１に第１スイッチング信号ＳＷ１がハイレベルとなる。その後、時刻Ｔ２に第２出力電圧Ｖｏｕｔ２が第２基準電圧Ｖｒｅｆ２まで下がると第２スイッチング信号ＳＷ２がハイレベルとなる。第２スイッチング信号ＳＷ２がハイレベルとなると、第２スイッチング信号生成回路２０の第２オン時間制御回路４４において、第２スイッチング信号ＳＷ２の補正第２オン時間Ｔｏｎ２’が決定される。

上述のように第２オン時間制御回路４４においては、タイマ回路８０の第２コンデンサＣ２を充電する充電電流Ｉｃｈ２は、第１スイッチング信号ＳＷ１が立ち上がると、徐々に増加し始める。第２スイッチング信号ＳＷ２が立ち上がった時刻Ｔ２において、充電電流Ｉｃｈ２は、第２定電流Ｉｏｎ２よりも小さくなっている。その結果、第２コンデンサＣ２を第４基準電圧Ｖｒｅｆ４まで充電するのに要する時間、すなわち補正第２オン時間Ｔｏｎ２’は、基準第２オン時間Ｔｏｎ２よりも長くなる。第２オン時間制御回路４４は第２スイッチング信号ＳＷ２がハイレベルとなってから補正第２オン時間Ｔｏｎ２’経過後の時刻Ｔ３に第２フリップフロップ４２をリセットし、第２スイッチング信号ＳＷ２をローレベルとする。時刻Ｔ２から時刻Ｔ３までの第２スイッチング信号ＳＷ２のハイレベル時間中、第２出力電圧Ｖｏｕｔ２は上昇し、時刻Ｔ３に第２スイッチング信号ＳＷ２がローレベルとなると、第２出力電圧Ｖｏｕｔ２は下がり始める。

次に時刻Ｔ４において再び第１スイッチング信号ＳＷ１がハイレベルとなる。この間、第２出力電圧Ｖｏｕｔ２は徐々に低下しており、第２基準電圧Ｖｒｅｆ２まで低下した時刻Ｔ５に第２スイッチング信号ＳＷ２がハイレベルとなる。前回の補正第２オン時間Ｔｏｎ２’が基準第２オン時間Ｔｏｎ２よりも長く設定されていたため、第１スイッチング信号ＳＷ１が立ち上がってから第２スイッチング信号ＳＷ２が立ち上がるまでの経過時間ｔｄ２は、前回の経過時間ｔｄ１よりも長くなり、第２スイッチング信号ＳＷ２の立ち上がりは遅れる。

時刻Ｔ５に第２スイッチング信号ＳＷ２がハイレベルとなると、再度第２オン時間制御回路４４によって第２オン時間Ｔｏｎ２が調節される。第２スイッチング信号ＳＷ２が立ち上がる時刻Ｔ５における充電電流Ｉｃｈ２は、第２定電流Ｉｏｎ２よりも低いため、補正第２オン時間Ｔｏｎ２’’は、基準第２オン時間Ｔｏｎ２よりも長くなり、時刻Ｔ６に第２スイッチング信号ＳＷ２がローレベルとなる。

次に、時刻Ｔ７において再び第１スイッチング信号ＳＷ１がハイレベルとなり、時刻Ｔ８において第２スイッチング信号ＳＷ２がハイレベルとなる。前回の補正第２オン時間Ｔｏｎ２’’の調節により、第１スイッチング信号ＳＷ１の立ち上がりから第２スイッチング信号ＳＷ２の立ち上がりまでの経過時間ｔｄ３は、経過時間ｔｄ２よりも長くなる。

第２オン時間Ｔｏｎ２の補正量は、同期補正電流Ｉｓｙｎｃによって決められており、この同期補正電流Ｉｓｙｎｃは、第１スイッチング信号ＳＷ１の立ち上がりから第１周期時間Ｔｐ１の１／２の時間経過後に０となるように設定されている。したがって、第２スイッチング信号ＳＷ２の立ち上がりの時刻が徐々に調整されていき、第２スイッチング信号ＳＷ２の立ち上がり時間は、第１スイッチング信号ＳＷ１の立ち上がりから、Ｔｐ１／２経過後の時刻に収束していくことになる。

このようにして、本実施の形態に係るスイッチングレギュレータ１００では、第１スイッチング信号ＳＷ１の立ち上がりから第２スイッチング信号ＳＷ２の立ち上がりまでの経過時間に応じて、第２スイッチング信号ＳＷ２の第２オン時間Ｔｏｎ２を補正し、補正後の第２オン時間Ｔｏｎ２’（図中では、補正量が変化していく様子をＴｏｎ２’、Ｔｏｎ２’’、Ｔｏｎ２’’’として描写）によってスイッチング素子を駆動することにより、第１スイッチング信号ＳＷ１と第２スイッチング信号ＳＷ２の周期を近づけ、互いに同期をとることが可能となる。

また、第２オン時間制御回路４４のオン時間補正回路７０において、充電電流Ｉｃｈ２の補正量を、第１スイッチング信号ＳＷ１の立ち上がりから、第１スイッチング信号ＳＷ１の周期時間の１／２遅れた時刻において０に設定することによって、第１スイッチング信号ＳＷ１と第２スイッチング信号ＳＷ２のオン時間が時間的にシフトして生成されることになり、互いに位相が１８０度ずれてオンオフを繰り返すことになる。

この結果、第１スイッチング信号ＳＷ１および第２スイッチング信号ＳＷ２が同時にハイレベルとなることを防止することができ、延いては、第１メイントランジスタＴｒ１と第２メイントランジスタＴｒ３が同時にオンすることを防止することができるので、入力端子１０２に流れる入力電流が瞬時的に増加するのを防止し、入力端子１０２に接続される電源の電流容量を抑えることができる。さらに入力端子１０２に接続される平滑化用の入力コンデンサの容量を小さく抑え、あるいは不要とすることができる。さらに、瞬時的な入力電流の増加を抑えることができるため、ＥＭＩによる回路への影響を低減することができ、回路を安定に動作させることができる。

なお、第１実施形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

たとえば、第１実施形態における第１オン時間制御回路３４、第２オン時間制御回路４４においては、第３基準電圧Ｖｒｅｆ３および第４基準電圧Ｖｒｅｆ４をそれぞれ第１基準電圧Ｖｒｅｆ１および第２基準電圧Ｖｒｅｆ２に比例させ、第１定電流Ｉｏｎ１および第２定電流Ｉｏｎ２をそれぞれ第１基準電圧Ｖｒｅｆ１および第２基準電圧Ｖｒｅｆ２に比例させて、理想状態における第１周期時間Ｔｐ１と第２周期時間Ｔｐ２が等しくなるように設定した。しかしながら、本発明は、必ずしも第１周期時間Ｔｐ１と第２周期時間Ｔｐ２を等しく設定しなくても、第２オン時間制御回路４４におけるオン時間補正回路７０において帰還により第２スイッチング信号ＳＷ２の第２オン時間Ｔｏｎ２が補正されるため、２つの周期時間は近づくことになり同期制御を行うことが可能となる。

また、第１実施形態において、同期補正電流Ｉｓｙｎｃが、第１スイッチング信号ＳＷ１の立ち上がり後、第１周期時間Ｔｐ１の１／２経過後に０となるよう設定したが、必ずしも周期時間の１／２に設定する必要はない。すなわち、第２オン時間制御回路４４は、第１スイッチング信号の立ち上がり後、同期補正電流Ｉｓｙｎｃが０となる時刻に第２スイッチング信号ＳＷ２がハイレベルとなるように帰還制御がかかるため、第２スイッチング信号ＳＷ２をハイレベルとさせたい時刻で同期補正電流Ｉｓｙｎｃが０となるように設定することで、第２オン時間Ｔｏｎ２を第１オン時間Ｔｏｎ１に対して任意にシフトさせることができる。

また、第１実施形態では、図５に示したように、オン時間補正回路７０において生成される同期補正電流Ｉｓｙｎｃは、第１スイッチング信号ＳＷ１の立ち上がりからの経過時間ｔｄに依存し、さらに充電電流Ｉｃｈ２も時間とともに変化する場合について説明したがこれにも限定されない。たとえば、同期補正電流Ｉｓｙｎｃを図５に示すように経過時間ｔｄの関数として規定しておき、第２スイッチング信号ＳＷ２が立ち上がった時刻における同期補正電流Ｉｓｙｎｃの値を同期補正電流値とし、第２定電流Ｉｏｎ２に合成して充電電流Ｉｃｈ２としてもよい。この場合でも、補正第２オン時間Ｔｏｎ２は、経過時間ｔｄに対して一意に決まり、帰還により第２スイッチング信号ＳＷ２の立ち上がり時刻を同期補正電流Ｉｓｙｎｃが０となる時刻に収束させることができ、第２スイッチング信号ＳＷ２を第１スイッチング信号ＳＷ１と同期させることができる。

また、第１実施形態において、第１スイッチング信号ＳＷ１および第２スイッチング信号ＳＷ２のオン時間を設定する第１オン時間制御回路３４および第２オン時間制御回路４４をアナログ回路によって構成したが、他の形式のタイマー回路やデジタル回路によって構成しても良い。

第２オン時間制御回路４４をデジタル回路によって構成した場合にも、第２オン時間Ｔｏｎ２を、経過時間ｔｄの関数として決定すればよく、第１実施形態に係る第２オン時間制御回路４４と同様の動作を行うことができる。

また、第１実施形態では、２チャンネルの出力を有するスイッチングレギュレータ１００を例に説明を行ったが、マスタチャンネル、第１スレーブチャンネル、第２スレーブチャンネルの３チャンネルを備えるスイッチングレギュレータにも適用することができる。

このとき、第１スレーブチャンネル、第２スレーブチャンネルそれぞれのオン時間制御回路にオン時間補正回路を設け、マスターチャンネルのスイッチング信号の立ち上がりから、その周期時間の１／３の時間経過後に、第１スレーブチャンネルのスイッチング信号を立ち上がるように制御し、その周期時間の２／３の時間経過後に、第２スレーブチャンネルのスイッチング信号が立ち上がるように制御すればよい。同様にして、さらにチャンネル数を増加させることも可能である。

また、第１実施形態において、スイッチングレギュレータ１００を構成する素子はすべてが、一体集積化、あるいは複数の集積回路に集積化されていてもよく、また、その一部がディスクリート部品で構成されていてもよい。

たとえば、第１実施形態に係るスイッチングレギュレータ制御回路１０００が、第１スイッチング素子１２および第２スイッチング素子２２と一体集積化されていてもよい。どの部分をどの程度集積化するかは、回路に要求される仕様、コストや占有面積などによって決めればよい。

また、第１実施形態では、降圧型のスイッチングレギュレータについて説明した。この降圧型のスイッチングレギュレータにおいて、第１同期整流トランジスタＴｒ２、第２同期整流トランジスタＴｒ４は整流ダイオードであってもよい。また、本発明は降圧型のスイッチングレギュレータに限定されず、昇圧型、あるいは昇降圧型のスイッチングレギュレータにも適用することができる。その他、スイッチドキャパシタ型のＤＣ／ＤＣコンバータであってもよく、広くパルス信号によりスイッチング素子がスイッチング制御される電源装置に適用することができる。

また、第１実施形態での各ブロックの回路構成において、ＭＯＳＦＥＴとバイポーラトランジスタは自由に変更することができる。いずれのトランジスタを用いるかについては回路に要求される設計仕様、使用する半導体製造プロセスなどに応じて決めればよい。

また、本発明はＨブリッジ回路などを構成するスイッチングトランジスタにパルス信号を供給しモータを駆動するような駆動回路にも適用することができ、広くパルス変調によって駆動されるスイッチング素子を駆動する制御回路に適用することができる。

＜第２実施形態＞
第２実施形態に係るスイッチングレギュレータ５００は、所定の発振周波数を有するクロック信号ＣＬＫを生成する発振回路ＯＳＣと、出力回路５０１と、出力回路５０１に接続されるスイッチング素子５０２と、スイッチング素子５０２を駆動するためのスイッチング信号ＳＷを生成するスイッチング信号生成回路５０３と、を含むスイッチングレギュレータ制御回路１０００を備え、入力電圧Ｖｉｎを降圧して出力電圧Ｖｏｕｔを生成する降圧型のＤＣ／ＤＣコンバータである。

出力回路５０１は、インダクタＬと出力コンデンサＣｏを含み、スイッチング素子５０２と接続されている。また、スイッチング素子５０２は、入力電圧Ｖｉｎが印加される入力端子と接地電圧が印加される接地端子との間に直列接続されたメイントランジスタＮ１と同期整流トランジスタＮ２を含み、それぞれのゲート端子に入力される駆動信号によりオン、オフが制御される。

これらのメイントランジスタＮ１と同期整流トランジスタＮ２が交互にオンオフすることによって、インダクタＬにはメイントランジスタＮ１および同期整流トランジスタＮ２を介して交互に電流が供給され、入力電圧Ｖｉｎが降圧される。また、出力回路５０１を構成するインダクタＬおよび出力コンデンサＣｏはローパスフィルタを構成し、出力電圧Ｖｏｕｔを平滑化して出力端子から出力する。

スイッチング信号生成回路５０３は、電圧比較器ＣＭＰ、フリップフロップＦＦ、オン時間制御回路ＣＴＲＬ、及び、駆動回路ＤＲＶを含む。なお、上記のフリップフロップＦＦとオン時間制御回路ＣＴＲＬにより、スイッチング信号生成部ＳＧが形成されている。

このスイッチング信号生成回路５０３は、スイッチング素子５０２を駆動するためのスイッチング信号ＳＷを生成し、このスイッチング信号ＳＷに基づいてスイッチング素子５０２を駆動する。スイッチング信号生成回路５０３において生成されるスイッチング信号ＳＷは、その周波数がクロック信号ＣＬＫの周波数に近づくように、そのハイレベル期間（すなわち、メイントランジスタＮ１のオン時間）が変化され、かつ、出力電圧Ｖｏｕｔが所定の基準電圧Ｖｒｅｆに近づくように、その周波数（すなわち、メイントランジスタＮ１のオンタイミング）が変化されるパルス信号となっている。

ここで、スイッチング信号生成回路５０３においては、電圧比較器ＣＭＰ、フリップフロップＦＦ、オン時間制御回路ＣＴＲＬによって、オン時間Ｔｏｎが可変とされたスイッチング信号ＳＷが生成される。

電圧比較器ＣＭＰは、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔの大小関係を比較し、Ｖｒｅｆ＞Ｖｏｕｔのときハイレベルを、Ｖｒｅｆ＜Ｖｏｕｔのときローレベルを出力する。この電圧比較器ＣＭＰの出力ＶＳは、フリップフロップＦＦのセット端子Ｓに入力されている。したがって、フリップフロップＦＦは、Ｖｒｅｆ＞Ｖｏｕｔとなってセットされてから、次にリセットされるまでの期間、その出力信号であるスイッチング信号ＳＷをハイレベルとする。

オン時間制御回路ＣＴＲＬは、フリップフロップＦＦがセットされてからスイッチング信号ＳＷをハイレベルに維持すべきオン時間Ｔｏｎが経過した後に、フリップフロップＦＦをリセットする。具体的に述べると、オン時間制御回路ＣＴＲＬの出力ＶＲは、フリップフロップＦＦのリセット端子に入力されているため、フリップフロップＦＦは、セットされてからオン時間Ｔｏｎ経過後に再びリセットされることになる。その結果、フリップフロップＦＦから出力されるスイッチング信号ＳＷは、オン時間制御回路ＣＴＲＬによってカウントされるオン時間Ｔｏｎの間だけハイレベルとなる。

また、このオン時間制御回路ＣＴＲＬには、フリップフロップＦＦの反転出力ＶＱ’に加えて、クロック信号ＣＬＫが入力されており、クロック信号ＣＬＫの立ち上がりからスイッチング信号ＳＷの立ち上がりまでの経過時間にもとづいて、スイッチング信号ＳＷのオン時間Ｔｏｎを変化させる。

スイッチング信号ＳＷは、駆動回路ＤＲＶへと入力されており、駆動回路ＤＲＶは、スイッチング信号ＳＷにもとづいてスイッチング素子５０２を駆動するための駆動信号を生成する。本実施形態においては、スイッチング信号ＳＷのハイレベル時間（オン時間Ｔｏｎ）にメイントランジスタＮ１がオンして同期整流トランジスタＮ２がオフするように、また、スイッチング信号ＳＷのローレベル時間（オフ時間Ｔｏｆｆ）にメイントランジスタＮ１がオフして同期整流トランジスタＮ２がオンするように駆動信号は生成される。その結果、出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆに近づくように制御されることになる。

図１０は、オン時間制御回路ＣＴＲＬの構成を示す回路図である。オン時間制御回路ＣＴＲＬは、オン時間補正回路Ｘと、タイマ回路Ｙを含む。

タイマ回路Ｙは、定電流源Ｙ１と、トランジスタＹ２と、コンデンサＹ３（容量値：ＣＹ３）と、電圧比較器Ｙ４と、を含んで成り、充電電流Ｉ６（＝Ｉ４＋Ｉ５）をコンデンサＹ３に流し込んで得られる充電電圧Ｖ２が所定電圧Ｖ３に達するまでの経過時間を計測する。したがって、このタイマ回路Ｙによって測定されるオン時間Ｔｏｎは、Ｔｏｎ＝ＣＹ３×Ｖ３／Ｉ６で与えられる。

トランジスタＹ２のゲートには、フリップフロップＦＦの反転出力ＶＱ’が入力されている。出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低くなりフリップフロップＦＦがセットされると、反転出力ＶＱ’はローレベルとなって、トランジスタＹ２はオフする。

充電電流Ｉ６（オン時間補正回路Ｘによって生成される補正電流Ｉ４と、定電流源Ｙ１によって生成される定電流Ｉ５との合算電流）は、トランジスタＹ２がオンのときトランジスタＹ２を介して接地へと流れ、トランジスタＹ２がオフのとき、コンデンサＹ３を充電する。

すなわち、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより低くなりフリップフロップＦＦがセットされると、反転出力ＶＱ’がハイレベルからローレベルに切り替えられ、充電電流Ｉ６によってコンデンサＹ３の充電が開始される。

コンデンサＹ３に現れる電圧Ｖ２は、充電開始からの経過時間、すなわちフリップフロップＦＦがセットされてからの経過時間ｔを用いて、Ｖ２＝Ｉ６／ＣＹ３×ｔで与えられる。電圧比較器Ｙ４は、電圧Ｖ２と基準電圧Ｖ３を比較し、Ｖ２＜Ｖ３のときローレベルを出力し、Ｖ２＞Ｖ３のときハイレベルを出力する。すなわち、オン時間制御回路ＣＴＲＬは、フリップフロップＦＦがセットされてからの時間を測定するタイマ回路として動作し、電圧Ｖ２が基準電圧Ｖ３に達するまでの期間、すなわちＴｏｎ＝ＣＹ３×Ｖ３／Ｉ６で与えられる一定期間経過後にその出力をハイレベルとする。後述のように、期間Ｔｏｎは、スイッチング信号ＳＷをハイレベルに維持すべきオン時間を与えることになる。

オン時間補正回路Ｘは、補正電流Ｉ４を出力している。コンデンサＹ３を充電する充電電流Ｉ６は、定電流源Ｙ１から出力される定電流Ｉ５とオン時間補正回路Ｘから出力される補正電流Ｉ４の和で与えられ、Ｉ６＝Ｉ４＋Ｉ５が成り立っている。したがって、補正電流Ｉ４が正の時、タイマ回路Ｙによって測定されるオン時間Ｔｏｎは短くなり、補正電流Ｉ４が負の時、オン時間Ｔｏｎは長くなる。すなわち、オン時間補正回路Ｘは、この補正電流Ｉ４の値を変化させることによって、オン時間Ｔｏｎを調節することができる。以下、補正電流Ｉ４＝０のときのオン時間を基準オン時間Ｔｏｎとし、オン時間補正回路Ｘによる補正後のオン時間を補正オン時間Ｔｏｎ’として区別する。

オン時間補正回路Ｘは、スイッチング信号ＳＷの周波数がクロック信号ＣＬＫの周波数に近づくように、スイッチング信号ＳＷの基準オン時間Ｔｏｎの長さを調節する。このために、クロック信号ＣＬＫの立ち上がりからスイッチング信号ＳＷの立ち上がりまでの経過時間にもとづいて補正電流Ｉ４を生成する。図１０に示すように、オン時間補正回路Ｘは、ワンショット回路Ｘ１、トランジスタＸ２、定電流源Ｘ３、コンデンサＸ４（容量値：ＣＸ４）、演算増幅器Ｘ５、トランジスタＸ６、Ｘ７、Ｘ８、抵抗Ｘ９（抵抗値：ＲＸ９）、定電流源Ｘ１０を含む。

クロック信号ＣＬＫは、ワンショット回路Ｘ１に入力される。このワンショット回路Ｘ１は、クロック信号ＣＬＫがハイレベルとなってから一定期間その出力をハイレベルに保持し続ける。ワンショット回路Ｘ１の出力は、Ｎ型のＭＯＳＦＥＴトランジスタであるトランジスタＸ２のゲートに接続されている。トランジスタＸ２は、ワンショット回路Ｘ１の出力がハイレベルとなるとオンし、コンデンサＸ４に蓄えられた電荷を放電し、コンデンサＸ４に現れる電圧Ｖ１を０Ｖまで低下させる。

コンデンサＸ４には定電流源Ｘ３が接続されており、定電流Ｉ１が供給されている。コンデンサＸ４に現れる電圧Ｖ１は、定電流Ｉ１による充電によって、時間に比例して上昇し、充電開始からの経過時間ｔを用いてＶ１＝Ｉ１／ＣＸ４×ｔで表される。コンデンサＸ４は、演算増幅器Ｘ５の非反転入力端子に接続される。

演算増幅器Ｘ５の出力はトランジスタＸ８のベースと接続されており、反転入力端子はトランジスタＸ８のエミッタと接続される。トランジスタＸ８のエミッタと接地間には抵抗Ｘ９が設けられる。ここで、演算増幅器Ｘ５の非反転入力端子と反転入力端子の電圧は等しくなるように帰還されるため、抵抗Ｘ９とトランジスタＸ８の接続点には電圧Ｖ１が現れる。この結果、抵抗Ｘ９には、Ｉ２＝Ｖ１／ＲＸ９で与えられる電流Ｉ２が流れることになる。

トランジスタＸ６及びトランジスタＸ７はカレントミラー回路を構成しており、トランジスタＸ６のコレクタには、定電流Ｉ３を生成する定電流源Ｘ１０が接続されている。その結果、オン時間補正回路Ｘからは、定電流Ｉ２と電流Ｉ３の差が補正電流Ｉ４として出力されることになる。すなわち、補正電流Ｉ４は、クロック信号ＣＬＫの立ち上がりからの経過時間ｔの関数となり、Ｉ４（ｔ）＝Ｉ２−Ｉ３＝Ｖ１／ＲＸ９−Ｉ３＝（Ｉ１／ＣＸ４／ＲＸ９）×ｔ−Ｉ３で表される。

補正電流Ｉ４は時間の関数となるため、充電電流Ｉ６も時間の関数として与えられ、Ｉ６（ｔ）＝Ｉ５＋Ｉ４（ｔ）と表すことができる。

コンデンサＹ３の充電は、スイッチング信号ＳＷの立ち上がりより開始される。スイッチング信号ＳＷが時刻ｔ１に立ち上がったとすると、時刻ｔ２における電圧Ｖ２は、充電電流Ｉ６を時刻ｔ１からｔ２まで積分した値に比例する。時刻ｔ２に電圧Ｖ２が基準電圧Ｖ３に達したとすると、補正オン時間Ｔｏｎ’はＴｏｎ’＝ｔ２−ｔ１で与えられる。

なお、クロック信号ＣＬＫが立ち上がる時刻がｔ＝０に相当するため、スイッチング信号ＳＷが立ち上がる時刻ｔ１は、クロック信号ＣＬＫの立ち上がりからスイッチング信号ＳＷが立ち上がりまでの経過時間に相当する。

補正オン時間Ｔｏｎ’は、上述の積分により得られる方程式を解くことで得られ、クロック信号ＣＬＫの立ち上がりからスイッチング信号ＳＷの立ち上がりまでの経過時間ｔ１によって変化し、経過時間ｔ１が長いときには補正オン時間Ｔｏｎ’は長く、逆に経過時間ｔ１が短いときには補正オン時間Ｔｏｎ’は短くなる。

図１１は、オン時間制御回路ＣＴＲＬの電流、電圧波形を示すタイムチャートである。

時刻Ｔ１にクロック信号ＣＬＫがハイレベルとなる。このとき、ワンショット回路Ｘ１の出力が所定の期間だけハイレベルとなるため、トランジスタＸ２がオンしてコンデンサＸ４に蓄えられた電荷が放電し、コンデンサＸ４に現れる電圧Ｖ１は０Ｖまで減少する。ワンショット回路Ｘ１の出力がローレベルになると、トランジスタＸ２がオフして、コンデンサＸ４は定電流Ｉ１によって充電され、電圧Ｖ１は傾きＩ１／ＣＸ４で上昇する。抵抗Ｘ９に流れる電流Ｉ２は、電圧Ｖ１に比例して時間とともに増加していく。

補正電流Ｉ４に着目すると、Ｉ４＝Ｉ２−Ｉ３が成り立つから、Ｉ２＝０となる時刻Ｔ１においてはＩ４＝−Ｉ３となり負の値をとり、その後、電流Ｉ２が増加するに従って補正電流Ｉ４は負から正に増加していく。ここで、補正電流Ｉ４は、時刻Ｔ１からクロック信号ＣＬＫの周期時間Ｔｏｓｃの半分となるＴｏｓｃ／２が経過した時刻Ｔ３に０となるように調節しておく。

電流Ｉ２は、傾きＩ１／（ＣＸ４×ＲＸ９）で時間と共に増加し、補正電流Ｉ４の傾きもこれと等しくなる。補正電流Ｉ４は、クロック信号ＣＬＫの周期時間Ｔｏｓｃの１／２の時間Ｔｏｓｃ／２でＩ３だけ増加させればよいため、Ｉ３＝Ｉ１／（ＣＸ４×ＲＸ９）×Ｔｏｓｃ／２が成り立つように、電流値Ｉ１、抵抗値ＲＸ９、および、容量値ＣＸ４を決定すればよい。

オン時間補正回路Ｘにおいて以上のように補正電流Ｉ４を生成した場合、タイマ回路Ｙにおける充電電流Ｉ６は、定電流源Ｙ１により生成される定電流Ｉ５に、時間と共に変化する補正電流Ｉ４が合成された電流となる。

以上のように構成されたスイッチングレギュレータ５００の動作について説明する。以下の説明では、入力電圧Ｖｉｎ＝１０Ｖ、基準電圧Ｖｒｅｆ＝２Ｖと仮定する。このときの定常状態におけるスイッチング信号ＳＷのデューティ比Ｄは２０％となる。

図１２は、オン時間制御回路ＣＴＲＬにて、オン時間補正回路Ｘによるオン時間の補正を行う場合のスイッチングレギュレータ５００の信号波形を示すタイムチャートである。

発振回路ＯＳＣは、所定の周期時間Ｔｏｓｃをもって、クロック信号ＣＬＫにパルスを発生させている。

時刻Ｔ１にクロック信号ＣＬＫがハイレベルとなる。その後、時刻Ｔ２に出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆまで下がるとスイッチング信号ＳＷがハイレベルとなる。スイッチング信号ＳＷがハイレベルとなると、スイッチング信号生成回路５０３のオン時間制御回路ＣＴＲＬにおいて、スイッチング信号ＳＷの補正オン時間Ｔｏｎ’が決定される。

上述のようにオン時間制御回路ＣＴＲＬにおいては、タイマ回路ＹのコンデンサＹ３を充電する充電電流Ｉ６は、クロック信号ＣＬＫが立ち上がると、徐々に増加し始める。スイッチング信号ＳＷが立ち上がった時刻Ｔ２において、充電電流Ｉ６は、定電流Ｉ５よりも小さくなっている。その結果、コンデンサＹ３を基準電圧Ｖ３まで充電するのに要する時間、すなわち補正オン時間Ｔｏｎ’は、基準オン時間Ｔｏｎよりも長くなる。オン時間制御回路ＣＴＲＬは、スイッチング信号ＳＷがハイレベルとなってから補正オン時間Ｔｏｎ’経過後の時刻Ｔ３にフリップフロップＦＦをリセットし、スイッチング信号ＳＷをローレベルとする。時刻Ｔ２から時刻Ｔ３までのスイッチング信号ＳＷのハイレベル時間中に出力電圧Ｖｏｕｔは上昇し、時刻Ｔ３にスイッチング信号ＳＷがローレベルとなると、出力電圧Ｖｏｕｔは下がり始める。

次に時刻Ｔ４において再びクロック信号ＣＬＫがハイレベルとなる。この間、出力電圧Ｖｏｕｔは徐々に低下しており、基準電圧Ｖｒｅｆまで低下した時刻Ｔ５にスイッチング信号ＳＷがハイレベルとなる。前回の補正オン時間Ｔｏｎ’が基準オン時間Ｔｏｎよりも長く設定されていたため、クロック信号ＣＬＫが立ち上がってからスイッチング信号ＳＷが立ち上がるまでの経過時間ｔｄ２は、前回の経過時間ｔｄ１よりも長くなり、スイッチング信号ＳＷの立ち上がりは遅れる。

時刻Ｔ５にスイッチング信号ＳＷがハイレベルとなると、再度オン時間制御回路ＣＴＲＬによってオン時間Ｔｏｎが調節される。スイッチング信号ＳＷが立ち上がる時刻Ｔ５における充電電流Ｉ６は、定電流Ｉ５よりも低いため、補正オン時間Ｔｏｎ’’は、基準オン時間Ｔｏｎよりも長くなり、時刻Ｔ６にスイッチング信号ＳＷがローレベルとなる。

次に、時刻Ｔ７において再びクロック信号ＣＬＫがハイレベルとなり、時刻Ｔ８においてスイッチング信号ＳＷがハイレベルとなる。前回の補正オン時間Ｔｏｎ’’の調節により、クロック信号ＣＬＫの立ち上がりからスイッチング信号ＳＷの立ち上がりまでの経過時間ｔｄ３は、経過時間ｔｄ２よりも長くなる。

オン時間Ｔｏｎの補正量は、補正電流Ｉ４によって決められており、この補正電流Ｉ４は、クロック信号ＣＬＫの立ち上がりから周期時間Ｔｏｓｃの１／２の時間経過後に０となるように設定されている。したがって、スイッチング信号ＳＷの立ち上がりの時刻が徐々に調整されていき、スイッチング信号ＳＷの立ち上がり時間は、クロック信号ＣＬＫの立ち上がりから、Ｔｏｓｃ／２経過後の時刻に収束していくことになる。

このようにして、本実施の形態に係るスイッチングレギュレータ５００では、クロック信号ＣＬＫの立ち上がりからスイッチング信号ＳＷの立ち上がりまでの経過時間に応じてスイッチング信号ＳＷのオン時間Ｔｏｎを補正し、補正後のオン時間Ｔｏｎ’（図中では補正量が変化していく様子をＴｏｎ’、Ｔｏｎ’’、Ｔｏｎ’’’として描写）によってスイッチング素子を駆動することにより、クロック信号ＣＬＫとスイッチング信号ＳＷの周期を近づけることが可能となる。

図１３は、オン時間補正動作をより詳細に説明するためのタイムチャートであり、クロック信号ＣＬＫと、（ａ）誤差Ａのない理想的な状態（Ａ＝０）、（ｂ）誤差Ａがオン時間Ｔｏｎを長くする方向に働いた状態（Ａ＞０）、及び、（ｃ）誤差Ａがオン時間Ｔｏｎを短くする方向に働いた状態（Ａ＜０）における各々のスイッチング電圧Ｖｓｗが描写されている。

図１３に示すように、本実施形態のスイッチングレギュレータ５００では、誤差Ａが正の値である場合には、それを打ち消すように補正量Ｂが負の値に設定され、逆に、誤差Ａが負の値である場合には、それを打ち消すように補正量Ｂが正の値に設定される。

従って、本実施形態のスイッチングレギュレータ５００であれば、その定常時（出力不変時）に、スイッチング信号ＳＷを一定の動作周波数（＝１／Ｔｏｓｃ）でパルス駆動することができるので、出力リップルの低減など、スイッチングレギュレータ５００自体の性能向上を図ることはもちろん、スイッチングレギュレータ５００を電源として搭載したアプリケーション自体の性能（音声出力や無線通信のノイズ耐性など）を高めることも可能となる。

また、スイッチング信号ＳＷの発振精度は、クロック信号ＣＬＫの発振精度に依存するので、発振回路ＯＳＣ（ＰＬＬ回路）を高精度化して、クロック信号ＣＬＫの発振精度を高めることにより、容易にスイッチング信号ＳＷの発振精度を高めることが可能となる。

＜第３実施形態＞
図１４は、本発明の第３実施形態に係るスイッチングレギュレータ６００の構成を示す回路図である。本実施形態は、先述の第１実施形態と第２実施形態を組み合わせた構成である。具体的には、図１のスイッチングレギュレータ１００に図９の発振回路ＯＳＣを追加した上で、図１の第１オン時間制御回路３４を図９のオン時間制御回路ＣＴＲＬに置き換えた構成であると言える。

本実施の形態に係るスイッチングレギュレータ６００であれば、第１スイッチング信号ＳＷ１と第２スイッチング信号ＳＷ２の周期を近づけて互いに同期をとりながら、定常時（出力不変時）に、第１スイッチング信号ＳＷ１と第２スイッチング信号ＳＷ２をいずれも一定の動作周波数（＝１／Ｔｏｓｃ）で駆動することが可能となる。

また、第１実施形態でも述べたように、第２オン時間制御回路４４のオン時間補正回路７０において、充電電流Ｉｃｈ２の補正量を、第１スイッチング信号ＳＷ１の立ち上がりから、第１スイッチング信号ＳＷ１の周期時間の１／２遅れた時刻において０に設定することにより、第１スイッチング信号ＳＷ１と第２スイッチング信号ＳＷ２のオン時間が時間的にシフトして生成されることになるので、第１メイントランジスタＴｒ１と第２メイントランジスタＴｒ３の同時オンを防止することが可能となる。

＜その他の変形例＞
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、オン時間固定方式のスイッチングレギュレータ、及び、これを電源として用いた電子機器に利用可能な技術である。

ＳＷ１ 第１スイッチング信号
ＳＷ２ 第２スイッチング信号
１０ 第１スイッチング信号生成回路
１２ 第１スイッチング素子
１４ 第１出力回路
２０ 第２スイッチング信号生成回路
２２ 第２スイッチング素子
２４ 第２出力回路
３０ 第１電圧比較器
３２ 第１フリップフロップ
３４ 第１オン時間制御回路
４０ 第２電圧比較器
４２ 第２フリップフロップ
４４ 第２オン時間制御回路
７０、Ｘ オン時間補正回路
８０、Ｙ タイマ回路
１００、５００、６００ スイッチングレギュレータ
１０００ スイッチングレギュレータ制御回路
ＣＴＲＬ オン時間補正回路
ＯＳＣ クロック生成回路

Claims (10)

1. 所定の発振周波数を有するクロック信号を生成する発振回路と、
   出力回路に接続されるスイッチング素子を駆動するためのスイッチング信号を生成するスイッチング信号生成回路と、を備え、
   前記スイッチング信号生成回路は、前記スイッチング信号の周波数が前記クロック信号の周波数に近づくように、前記スイッチング信号のオン時間を変化させ、かつ前記出力回路から出力される出力電圧が所定の基準電圧に近づくように、前記スイッチング信号がオンとなるタイミングを変化させることを特徴とするスイッチングレギュレータ制御回路。
2. 前記スイッチング信号生成回路は、前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間を検出し、その経過時間が所定の目標値に近づくように前記スイッチング信号のオン時間を変化させることを特徴とする請求項１に記載のスイッチングレギュレータ制御回路。
3. 前記スイッチング信号生成回路は、
   前記出力電圧と前記基準電圧とを比較する電圧比較器と、
   前記電圧比較器の出力によりセットされるフリップフロップと、
   前記フリップフロップの出力の立ち上がりから前記スイッチング信号のオン時間が経過すると前記フリップフロップをリセットするオン時間制御回路と、を含み、前記フリップフロップの出力を前記スイッチング信号として出力し、
   前記オン時間制御回路は、前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間を検出し、その経過時間が所定の目標値に近づくように前記スイッチング信号のオン時間を変化させることを特徴とする請求項２に記載のスイッチングレギュレータ制御回路。
4. 前記オン時間制御回路は、
   定電流をコンデンサに流して所定の電圧に達するまでの経過時間を前記スイッチング信号のオン時間として計測するタイマ回路と、
   前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間に基づいて前記タイマ回路における前記定電流の値を増減させるオン時間補正回路と、
   を含むことを特徴とする請求項３に記載のスイッチングレギュレータ制御回路。
5. 前記オン時間補正回路は、前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間が短いとき、前記定電流を減少させ、前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間が長いとき、前記定電流を増加させることを特徴とする請求項４に記載のスイッチングレギュレータ制御回路。
6. 前記オン時間補正回路は、前記クロック信号の立ち上がりから前記スイッチング信号の立ち上がりまでの経過時間が、前記クロック信号の周期時間の略１／２のときに前記定電流の補正量を０とすることを特徴とする請求項５に記載のスイッチングレギュレータ制御回路。
7. 第２出力回路に接続される第２スイッチング素子を駆動するための第２スイッチング信号を生成する第２スイッチング信号生成回路をさらに備え、
   前記第２スイッチング信号生成回路は、前記第２スイッチング信号の周波数が前記第１スイッチング信号の周波数に近づくように、前記第２スイッチング信号のオン時間を変化させ、かつ前記第２出力回路から出力される第２出力電圧が所定の第２基準電圧に近づくように、前記第２スイッチング信号がオンとなるタイミングを変化させることを特徴とする請求項１〜請求項６のいずれかに記載のスイッチングレギュレータ制御回路。
8. 前記第２スイッチング信号生成回路は、前記第２スイッチング信号のオン時間が前記第１スイッチング信号のオン時間と重ならないように前記所定の目標値を設定することを特徴とする請求項７に記載のスイッチングレギュレータ制御回路。
9. 請求項１〜請求項８のいずれかに記載のスイッチングレギュレータ制御回路と、
   前記スイッチングレギュレータ制御回路によってオンオフされるスイッチング素子と、
   を備えることを特徴とするスイッチングレギュレータ。
10. 所定の直流電圧を生成する電圧源と、
    前記直流電圧を昇圧または降圧して負荷に出力する請求項９に記載のスイッチングレギュレータと、
    を備えることを特徴とする電子機器。

Images