JP2009247093A - 多出力ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】 小型化、低コスト化が可能な複数の出力電圧を生成することができる多出力ＤＣ−ＤＣコンバータを提供する。
【解決手段】 多出力ＤＣ−ＤＣコンバータ１０は、インダクタＬと、インダクタＬに接続されたスイッチＳＷ１と、インダクタとスイッチＳＷ１が接続された共通ノードにそれぞれ直列に接続された複数のスイッチＳＷＡ１、ＳＷＢ１、ＳＷＣ１、ＳＷＤ１と、出力ノードの各々に接続された複数のコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４と、記入力電圧と出力ノード間に接続された複数のスイッチＳＷＡ２、ＳＷＢ２、ＳＷＣ２、ＳＷＤ２と、各スイッチの動作を制御するＰＷＭ信号を生成するスイッチング信号生成回路５０とを有する。スイッチＳＷ１は、スイッチＳＷＡ１〜ＳＷＤ１と異なるタイミングでオンし、スイッチＳＷＡ１〜ＳＷＤ１は、スイッチＳＷＡ２〜ＳＷＤ２と異なるタイミングでオンし、出力ノードに異なる出力電圧が生成される。
【選択図】 図３

Description

本発明は、多出力ＤＣ−ＤＣコンバータに関し、特に、バッテリー等の直流電源電圧を複数の異なる出力電圧に変換可能な多出力ＤＣ−ＤＣコンバータに関する。

携帯電話、ディジタルカメラ、ゲーム機器その他の携帯用電子機器の電源にバッテリーが用いられる。例えば、リチウムイオン、リチウムポリマー等のバッテリーは、コンパクト、長寿命であるため広く利用されている。また、電子機器内の各部を動作させる駆動電圧は多様化しており、このため、バッテリーから供給される電圧を昇圧または降圧し、要求される駆動電圧を生成する必要がある。

図１（ａ）は、一般的な昇圧チョッパ型回路である。バッテリーＢに直列にコイル（インダクタ）Ｌ、ダイオードＤが接続され、トランジスタＱ、コンデンサＣがそれぞれバッテリーＢに並列に接続されている。トランジスタＱは、図示しないＰＷＭ回路からのＰＷＭ信号に応答してオン、オフをし、トランジスタＱがオンするときコイルＬにエネルギーが蓄積され、トランジスタＱをオフするときコイルＬからエネルギーが放出され、バッテリーＢの電圧Ｖｂに重畳された昇圧電圧Ｖｏｕｔが出力される。

図１（ｂ）は、一般的な降圧チョッパ型回路である。バッテリーＢに直列にトランジスタＱとコイルＬが接続され、バッテリーＢと並列にダイオードＤとコンデンサＣが接続されている。トランジスタＱは、ＰＷＭ信号に応答してスイッチングし、トランジスタＱがオンするときコイルＬとにエネルギーが蓄積され、トランジスタＱがオフするときコイルＬからエネルギーが放出され、降圧された電圧Ｖｏｕｔが出力される。これらの技術は、例えば特許文献１に開示されている。

また特許文献２は、バッテリーの入力電圧よりも高い出力電圧が要求される場合には、入力電圧を昇圧し、その反対に入力電圧よりも低い電圧が要求される場合には、入力電圧を降圧する昇降圧型スイッチングレギュレータを開示している。

特開２０００−２５３６５３号 特開２００５−１１７８２８号

ディジタルカメラや携帯電話などの携帯用電子機器は、複数の機能を包含しており、それらの機能を動作さるためには、それらの機能に要求される駆動電圧を供給しなければならない。例えば、液晶ディスプレイのバックライト用ＬＥＤを駆動するには、３．３Ｖの駆動電圧を供給する必要があり、集積回路であれば、１．８Ｖの駆動電圧を供給しなければならない。

従来のＤＣ−ＤＣコンバータは、バッテリーから供給される１つの入力電圧に対して１つの出力電圧を生成するものであり、入力電圧を昇圧または降圧するためには、図１(ａ)または（ｂ）に示すようにインダクタが必要となる。仮に、ＤＣ−ＤＣコンバータにより４つの異なる出力電圧を生成するには、４つのインダクタ（コイル）を用いて昇圧回路または降圧回路を構成しなければならない。このため、電子機器が電圧の異なる多数の内部電源を必要とする場合には、ＤＣ−ＤＣコンバータの部品点数が多くなり、その結果、ＤＣ−ＤＣコンバータを含む電源装置のサイズが大きくなり、占有面積が増加し、携帯用電子機器の小型化の障害となってしまう。同時に、多数のインダクタを必要とするため、低コスト化を図る障害にもなってしまう。

本発明は、このような従来の課題を解決するためになされたものであり、部品点数を削減し、小型化、低コスト化が可能な複数の出力電圧を生成することができる多出力ＤＣ−ＤＣコンバータを提供することを目的とする。

本発明に係る多出力ＤＣ−ＤＣコンバータは、バッテリーまたはＤＣ入力からの入力電圧を異なる出力電圧に変換するものであって、１つのインダクタと、インダクタと基準電位との間に接続されたトランジスタと、前記インダクタと前記トランジスタが接続された共通ノードにそれぞれ直列に接続された第１の複数のトランジスタと、前記第１の複数のトランジスタの各々に接続された複数の出力ノードと、前記複数の出力ノードの各々に接続された複数のコンデンサと、前記入力電圧と前記複数の出力ノードの各々との間に接続された第２の複数のトランジスタと、前記トランジスタ、前記第１の複数のトランジスタおよび前記第２の複数のトランジスタの動作を制御するＰＷＭ信号を生成するスイッチング制御手段とを有し、前記トランジスタは、前記第１の複数のトランジスタと異なるタイミングでオンし、前記第１の複数のトランジスタは、前記第２の複数のトランジスタと異なるタイミングでオンし、前記複数の出力ノードに異なる出力電圧が生成される。

好ましくは前記トランジスタがオフしている期間、前記第１の複数のトランジスタが一定期間オンし、次に第２の複数のトランジスタが一定期間オンし、前記トランジスタがオンしている期間、前記第２の複数のトランジスタが一定期間オンする。

本発明に係る多出力ＤＣ−ＤＣコンバータは、バッテリーまたはＤＣ入力からの入力電圧を異なる出力電圧に変換するものであって、前記入力電圧に接続された第１および第２のトランジスタと、前記第１のトランジスタの出力ノードに接続された第１および第２のコンデンサと、第１のコンデンサと基準電位の間に接続された第３のトランジスタと、第２のコンデンサと基準電位の間に接続された第４のトランジスタと、第２のコンデンサと第４のトランジスタの接続ノードに接続された第１の複数のトランジスタと、前記第１の複数のトランジスタの各々に接続された複数の出力ノードと、前記複数の出力ノードの各々に接続された複数のコンデンサと、前記入力電圧と前記複数の出力ノードの各々との間に接続された第２の複数のトランジスタと、前記第１、第２、第３、第４のトランジスタ、前記第１の複数のトランジスタおよび前記第２の複数のトランジスタの動作を制御するＰＷＭ信号を生成するスイッチング制御手段とを有し、前記第１および第２のコンデンサに電荷を充電するとき、第１、第３および第４のトランジスタがオンされ、他のトランジスタは全てオフされ、 前記第１および第２のコンデンサの電荷を放電するとき、第１、第３および第４のトランジスタがオフされ、第２のトランジスタがオンされ、第２のトランジスタがオンしている期間、第１の複数のトランジスタと第２の複数のトランジスタが異なるタイミングでオンされ、前記複数の出力ノードに異なる出力電圧が生成される。

好ましくは前記第１および第２のコンデンサの電荷を放電するとき、前記第２の複数のトランジスタは、出力電圧に応じた期間オンされる。

好ましくは前記トランジスタ、前記第１の複数のトランジスタ、前記第２の複数のトランジスタ、前記スイッチング制御手段を集積化した半導体装置と、前記半導体装置に外付けで接続される前記１つのインダクタおよび前記複数のコンデンサを有する。好ましくは、前記第１、第２、第３、第４のトランジスタ、前記第１の複数のトランジスタ、前記第２の複数のトランジスタ、および前記スイッチング制御手段とを集積化した半導体装置と、前記半導体装置に外付けで接続される前記第１および第２のコンデンサおよび前記複数のコンデンサを有する。

本発明によれば、バッテリーまたはＤＣ入力からの入力電圧から異なる出力電圧を複数生成するようにしたので、多出力ＤＣ−ＤＣコンバータを用いた電源装置の小型化、低コスト化を図ることができる。

本発明の最良の実施の形態について図面を参照して詳細に説明する。ここでは、バッテリーからの入力電圧を昇降圧回路を用いて複数の出力電圧を変換することができる多出力ＤＣ−ＤＣコンバータの例を説明する。

図２は、本発明の実施例に係る多出力ＤＣ−ＤＣコンバータの構成を示すブロック図である。本実施例に係る多出力ＤＣ−ＤＣコンバータ１０は、バッテリーＢと、バッテリーＢの入力電圧Ｖｂを昇圧または降圧し複数の出力電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４を生成する昇降圧回路２０とを含んで構成される。後述するように、昇降圧回路２０は、バッテリーＢの入力電圧Ｖｂが変動しても、これに応答して要求される複数の出力電圧を同時に出力することができるように入力電圧Ｖｂを昇圧または降圧する。

バッテリーＢは、種々の形態の電池を用いることができる。例えば、リチウムイオンやリチウムポリマーのような二次電池、太陽電池、あるいは燃料電池などを用いることができる。

図３は、図２に示すＤＣ−ＤＣコンバータの昇降圧回路の詳細な構成を示すブロック図であり、この昇降圧回路２０は、インダクタ方式を用いて構成される。昇降圧回路２０は、バッテリーＢに接続された抵抗Ｒと、これに直列に接続されたインダクタＬと、インダクタＬとグランド間に接続されたスイッチＳＷ１と、インダクタＬとスイッチＳＷ１とを接続する共通ノードにそれぞれ直列に接続されたスイッチＳＷＡ１、ＳＷＢ１、ＳＷＣ１、ＳＷＤ１と、バッテリーＢとスイッチＳＷＡ１、ＳＷＢ１、ＳＷＣ１、ＳＷＤ１の各出力ノードＮ１、Ｎ２、Ｎ３、Ｎ４との間に接続されたスイッチＳＷＡ２、ＳＷＢ２、ＳＷＣ３、ＳＷＤ４と、出力ノードＮ１、Ｎ２、Ｎ３、Ｎ４にそれぞれ接続されたコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４と、出力ノードＮ１、Ｎ２、Ｎ３、Ｎ４の電圧をモニタする信号ラインＬ１を介して各ノードの電圧を受け取る比較回路４０と、スイッチＳＷ１、ＳＷＡ１、ＳＷＡ２、ＳＷＢ１、ＳＷＢ２、ＳＷＣ１、ＳＷＣ２、ＳＷＤ１、ＳＷＤ２のスイッチングを制御するＰＷＭ信号を生成するスイッチング信号生成回路５０と、ＰＷＭ信号に基づき駆動ラインＬ２を介して各スイッチを駆動する駆動回路５２とを備えている。

上記した各スイッチは、ＦＥＴトランジスタから構成され、トランジスタの各ゲートは、駆動ラインＬ２を介してＰＷＭ信号に接続される。後述するように、各スイッチのオン・オフのタイミングをＰＷＭ信号で制御することにより、出力ノードＮ１、Ｎ２、Ｎ３、Ｎ４に所望の出力電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４を供給する。図３に示す昇降圧回路は、半導体チップに集積回路として形成することができ、図３および図４に示す破線Ｋは、１チップに集積される回路領域を示している。すなわち、コンデンサＣ１〜Ｃ４、インダクタＬを除き１チップに集積することができる。但し、ＦＥＴトランジスタ（ＳＷ１、ＳＷＡ１〜ＳＷＤ１、ＳＷＡ２〜ＳＷＤ２）が比較的大きな電力をスイッチングするものであるときは、これらのＦＥＴトランジスタは、１チップに集積せず、外付けとしてもよい。

図４は、図３に示す比較回路およびスイッチング信号生成回路の内部構成を示す図である。同図に示すように、比較回路４０は、各出力ノードＮ１、Ｎ２、Ｎ３、Ｎ４の電圧を信号ラインＬ１から受け取り、Ａ／Ｄレンジの調整を行うＡ／Ｄレンジ調整部６０と、Ａ／Ｄレンジ調整部６０を介して得られた出力ノードＮ１、Ｎ２、Ｎ３、Ｎ４の電圧信号をディジタル信号に変換するＡ／Ｄコンバータ６２と、アナログサーボ７０と、アナログサーボ７０で位相補償された信号をスケール変換するスケール変換部８０と、外部機器やホストコンピュータ等とデータ信号の送受を行うシリアルインターフェース９０と、フラッシュメモリ１００とを備えている。

アナログサーボ７０は、ハードウエア回路によって構成され、Ａ／Ｄコンバータ６２からの電圧実測値と設定値７２とを比較しその差分を示す信号を出力する比較器７４と、比較器７４からの出力信号の位相を補償する位相補償部７６とを含んでいる。設定値７２は、例えば８ビットレジスタから構成され、出力電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４の出力電圧値を設定するデータを記憶する。この設定値７２は、ホストコンピュータや外部機器からシリアルインターレース９０を介して設定することができる。また、設定値７２は、フラッシュメモリ１００に記憶され、回路の電源がオフされても設定されたデータがメモリにバックアップされるようになっている。

さらにホストコンピュータからは、出力電圧値の設定の他にも種々の動作状態を制御することができる。例えば、外部機器から、出力電圧Ｖ１〜Ｖ４のいずれかの出力電圧の供給を停止させ、あるいは出力電圧の供給を開始させるためのイネーブル信号またはディスエーブル信号を供給することができる。イネーブル信号またはディスエーブル信号は、例えば、スイッチング制御回路の電源を遮断したり、その他の回路部分への電力を遮断するようにしてもよい。さらに、このような信号を用いて、出力電圧Ｖ１〜Ｖ４が供給される順序を設定することができる。例えば、最初に出力電圧Ｖ１を供給し、それから出力電圧Ｖ２〜Ｖ４を供給したり、出力電圧Ｖ１〜Ｖ４を供給する時間差を設定することができる。

スイッチング信号生成回路５０は、ＰＬＬ１１０、カウンタ１２０、カウンタプリセットレジスタ１３０、比較器１４０、およびスイッチ波形生成部１５０を含んでいる。ＰＬＬ１１０は、外部クロックＸＴＡＬからクロック信号を受け取り、これを分周し所定周波数の内部基準クロック信号ＣＬＫをカウンタ１２０へ供給する。カウンタプリセットレジスタ１３０は、プリセット機能を備えたレジスタであり、スケール変換部８０からスケール変換された信号を受け取り、プリセットされたレジスタ値を比較器１４０へ出力する。比較器１４０は、カウンタ１２０とレジスタ１３０の出力を比較し、その比較結果をスイッチ波形生成部１５０へ出力する。

図５は、スイッチ波形生成部１５０の一構成例を示す図である。スイッチ波形生成部１５０は、三角波発生回路１５２と、三角波発生回路１５２により発生された三角波と比較結果ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４をそれぞれ比較するコンパレータ１５４、１５５、１５６、１５７を有し、コンパレータ１５４〜１５７は、三角波と比較結果の信号レベルの差に応じたハルス幅のＰＷＭ信号、例えば、ＰＷＭ１、ＰＷＭ２、ＰＷＭ３、ＰＷＭ４を出力する。

次に、昇降圧回路２０の詳細な動作について説明する。図６は、図３の昇降圧回路の出力電圧Ｖ１を生成する回路部分を示している。他の出力電圧Ｖ２、Ｖ３、Ｖ４を生成する回路部分は、出力電圧Ｖ１を生成する回路部分と基本的に同様の動作をするため、重複した説明を省略する。なお、図６において、バッテリーＢの入力電圧Ｂｉは３．０Ｖ、インダクタの直列抵抗Ｒは５Ω、インダクタンスＬは５μＨ、負荷抵抗ｒは５０Ωとする。

図７は、図６に示す回路の各スイッチの動作タイミングを示している。図７に示すように、スイッチＳＷ１とスイッチＳＷＡ１は同時にオンせず、スイッチＳＷＡ１とＳスイッチＷＡ２は同時にオンしない。また、スイッチＳＷ１がオフしている期間、スイッチＳＷＡ１が一定期間オンし、次にスイッチＳＷＡ２が一定期間オンし、スイッチＳＷ１がオンしている期間、スイッチＳＷＡ２が一定期間オンする。これらのスイッチのオン、オフは、上記したようにＰＷＭ信号によって制御される。

図８は、スイッチＳＷ１＝オン、ＳＷＡ１＝オフ、ＳＷＡ２＝オフのときの動作を示している。このときインダクタを流れる電流をｉとすると、電流は、次のようにして求められる。

（１）式は、図８に示す動作時にインダクタを流れる電流を計算するための漸化式となる。また、負荷端では、コンデンサＣにチャージされた電荷を放電する。この電荷をq、流れる電流をisとすると、出力電圧Ｖｏは次にようにして求められる。

図９は、スイッチＳＷ１＝オン、ＳＷＡ１＝オフ、ＳＷＡ２＝オンのときの動作を示している。この時、インダクタを流れる電流ｉ[A]は、図８の動作時と同じで、（１）式で与えられる。また、コンデンサを流れる電流をｉｓ[A]とすると、出力電圧は次のようにして求められる。

図１０は、スイッチＳＷ１＝オフ、ＳＷＡ１＝オン、ＳＷＡ２＝オフのときの動作を示している。コンデンサの両端の電圧をＶｃ[V]、コンデンサに流れる電流をｉｓ[A]とすると、次のような関係となる。

これは、コンデンサのインピーダンスである。従って、負荷抵抗rと、コンデンサＣの合成インピーダンスＺは、次式で表される。

従って、インダクタを流れる電流ｉ[A]は次のようにして求められる。

このときコンデンサに流れる電流ｉｓ[A]は、次にようになる。

図１１は、スイッチＳＷ１＝オフ、ＳＷＡ１＝オフ、ＳＷＡ２＝オフのときの動作を示している。インダクタに流れる電流ｉ[A]は、変化しない。コンデンサＣにチャージされた電荷ｑは、（２）で与えられる。

図１２は、スイッチＳＷ１＝オフ、ＳＷＡ１＝オフ、ＳＷＡ２＝オンのときの動作を示している。この時、インダクタを流れる電流ｉ[A]は、変化しない。コンデンサＣにチャージされた電荷ｑは、（４）で与えられる。

以上の動作により得られた出力電圧波形を図１３Ａに示す。Ｓ１、Ｓ２、Ｓ３、Ｓ４は、それぞれ出力電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４に対応する波形である。図１３Ｂは、出力ノードＮ１、Ｎ２、Ｎ３、Ｎ４から出力される出力電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４の平均電圧値である。バッテリーの入力電圧が３．００Ｖの時、平均出力電圧は、Ｖ１＝４．９７Ｖ、Ｖ２＝３．８６Ｖ、Ｖ３＝２．５５Ｖ、Ｖ４＝１．８３Ｖとなった。

この時の電力Ｐ[W]は、次のように表される。

バッテリー電圧が変動し、３Ｖより低下しても、最高電圧約５．００Ｖを達成することが可能である。また、各スイッチのオン、オフのタイミングを調整することで、５．０Ｖ、３．３Ｖ、２．５Ｖ、１．８Ｖの出力電圧を安定的に得ることができる。

次に、本発明の第２の実施例について説明する。第２の実施例は、昇降圧回路をコンデンサ方式（チャージポンプ方式）により構成するものであり、その回路構成を図１４に示す。なお、第１の実施例と同様の構成については同一参照番号を付してある。また、境界Ｋは、昇降圧回路を１チップに集積化するときの回路部分を示している。

図１４に示すように、バッテリーＢには、並列にスイッチＳＷ１、ＳＷ２が接続され、スイッチＳＷ１とＳＷ２のノードＮ１、Ｎ２の間にコンデンサＣｉが接続されている。ノードＮ１とノードＮ３の間にコンデンサＣｉが接続されている。ノードＮ２とグランド、およびノードＮ３とグラウンドの間にそれぞれスイッチＳＷ１が接続されている。ノードＮ４は、スイッチＳＷＡ１、ＳＷＢ１、ＳＷＣ１、ＳＷＤ１に接続され、ノードＮ５は、ＳＷＡ２、ＳＷＢ２、ＳＷＣ２、ＳＷＤ２に接続されている。ノードＮ６〜Ｎ９から出力電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４が供給される。なお、破線は放電経路を示し、点線は充電経路を示している。

図１４に示す回路の動作条件を説明する。先ず、図１５に示すように、スイッチＳＷ１をオンし、他のスイッチを全てオフし、コンデンサＣｉに電荷を充電する。次に、図１６に示すように、スイッチＳＷ１をオフし、スイッチＳＷ２をオンし、その他のスイッチを図１７に示すタイミングで動作させ、コンデンサＣｉの電荷を放電する。なお、図１７の横軸は、時間（ｎｓｅｃ）である。

次に、回路の詳細な動作について説明する。先ず、コンデンサに充電をする。このときの等価回路は、上記したように図１５となる。２つのコンデンサＣｉは、回路にショートする形となり、瞬時に２つのコンデンサＣｉに、それぞれ電荷Ｑ１が充電される。

次に、コンデンサを放電させる。図１８は、そのときの等価回路を示している。流れる電流をｉとすると、電荷ｑは次のように求められる。

第２の実施例により得られた出力電圧の波形を図１９Ａに示し、平均出力電圧を図１９Ｂに示す。同図において、縦軸は、電圧[V]、横軸は時間[sec]である。コンデンサCi＝１uFを２個使用し、Ｖ１、Ｖ２、Ｖ３、Ｖ４の負荷抵抗ＲＡ、ＲＢ、ＲＣ、ＲＤは５[Ω]、バッテリーの入力電圧Ｂｉは、３．０[V]とする。図１９Ａの波形Ｓ１、Ｓ２、Ｓ３、Ｓ４は、それぞれ出力電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４に対応する。図１９ＢのＶ１、Ｖ２、Ｖ３、Ｖ４は、それぞれ時間２μｓまでの平均電圧を示す。Ｖ１の平均電圧＝５．０１1[V]、Ｖ２の平均電圧＝３．１７[V]、Ｖ３の平均電圧＝２．４９[V]、Ｖ４の平均電圧＝１．５５[V]である。また、この時のＶ１、Ｖ２、Ｖ３、Ｖ４の電力は、８．７６[W]である。

このように本実施例によれば、１つのインダクタを用いて１つの入力電圧から複数の出力電圧を同時に生成することができ、従って、マルチ電源出力を有する多出力ＤＣ−ＤＣコンバータの小型化、低コスト化を図ることができる。さらに、本実施例の多出力ＤＣ−ＤＣコンバータは、昇降圧回路を備えているため、バッテリーの電源電圧が変動しても、これを昇圧または昇降することで要求される出力電圧を安定して生成することができる。

なお、上記実施例では、バッテリーからの電圧を用いる例を示したが、これ以外にも、交流電圧から変換された直流電圧やその他の直流電圧を入力に用いることができる。さらに上記実施例では、１つの入力電圧から４つの出力電圧を生成する例を示したが、これは一例であり、出力電圧は、２つまたは３つ、あるいは５つ以上であってもよい。また、上記実施例では、多出力ＤＣ−ＤＣコンバータが昇降圧回路を含む例を示したが、バッテリーの最大電圧に比較して要求される出力電圧が全て高いようであれば、降圧回路は不要であり、昇圧回路のみであってもよい。同様に、バッテリーの最小電圧に比較して要求される出力電圧が全て低いようであれば、昇圧回路は不要であり、降圧回路のみであってもよい。さらに、インダクタＬのインダクタンスは、出力電圧Ｖ１〜Ｖ４によって消費される電力に基づき決定することができる。

図２０は、多出力ＤＣ−ＤＣコンバータの実装例を示す図である。図２０（ａ）に示すように、第１の実施例に係る多出力ＤＣ−ＤＣコンバータは、インダクタＬを除き、所望の電子部品を１つのチップ２００に形成している。インダクタＬを交換することで、要求される消費電力に応じた複数の出力電力を多出力ＤＣ−ＤＣコンバータから出力させることができる。また、全ての電子部品の１チップ化する以外にも、複数のモジュールに分割し、複数のチップから構成するようにしてもよい。図２０（ｂ）は、第２の実施例に係る多出力ＤＣ−ＤＣコンバータを示している。第２の実施例のＤＣ−ＤＣコンバータは、第１の実施例のインダクタＬに代えてコンデンサＣｉを半導体装置に外付けで接続して構成される。

以上、本発明の好ましい実施の形態について詳述したが、本発明に係わる特定の実施形態に限定されるものではなく、請求項の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

図１（ａ）は、一般的なチョッパ型昇圧回路の構成を示す図、図１（ｂ）は一般的なチョッパ型降圧回路の構成を示す図である。 本発明の実施例に係る多出力ＤＣ−ＤＣコンバータの回路を示す図である。 本実施例に係る昇降圧回路の内部構成を示す図である。 図３に示す各部の内部構成を示す図である。 スイッチ波形生成部の構成例を示す図である。 図３に示す昇降圧回路の出力電圧Ｖ１を生成する回路部分を示す図である。 図６に示す回路の各スイッチの動作タイミングを示す図である。 図６に示す回路の動作状態１を示す図である。 図６に示す回路の動作状態２を示す図である。 図６に示す回路の動作状態３を示す図である。 図６に示す回路の動作状態４を示す図である。 図６に示す回路の動作状態５を示す図である。 本実施例に係る多出力ＤＣ−ＤＣコンバータの動作により得られた出力電圧波形を示す図である。 本実施例に係る多出力ＤＣ−ＤＣコンバータの動作により得られた出力電圧波形を示す図である。 本発明の第２の実施例に係るＤＣ−ＤＣコンバータの昇降圧回路をコンデンサ方式により構成する例を示す図である。 図１４に示す昇降圧回路のコンデンサへの充電を説明する図である。 図１４に示す昇降圧回路のコンデンサを放電を説明する図である。 各スイッチの動作タイミングを示す図である。 図１４に示す回路のコンデンサの放電の動作を示す図である。 第２の実施例による多出力ＤＣ−ＤＣコンバータの動作により得られた出力電圧波形を示す図である。 第２の実施例による多出力ＤＣ−ＤＣコンバータの動作により得られた出力電圧波形を示す図である。 本実施例のＤＣ−ＤＣコンバータの実装例を示す図である。

符号の説明

１０：多出力ＤＣ−ＤＣコンバータ
２０：昇降圧回路
４０：比較回路
５０：スイッチング信号生成回路
６０：Ａ／Ｄレンジ調整部
６２：Ａ／Ｄコンバータ
７０：アナログサーボ
７２：設定値
７４：比較器
７６：位相補償部
８０：スケール変換部
９０：シリアルインターフェース
１００：フラッシュメモリ
１１０：ＰＬＬ
１２０：カウンタ
１３０：カウンタプリセットレジスタ
１４０：比較器
１５０：スイッチ波形生成部

Claims (6)

1. バッテリーまたはＤＣ入力からの入力電圧を異なる出力電圧に変換する多出力ＤＣ−ＤＣコンバータであって、
   １つのインダクタと、
   インダクタと基準電位との間に接続されたトランジスタと、
   前記インダクタと前記トランジスタが接続された共通ノードにそれぞれ直列に接続された第１の複数のトランジスタと、
   前記第１の複数のトランジスタの各々に接続された複数の出力ノードと、
   前記複数の出力ノードの各々に接続された複数のコンデンサと、
   前記入力電圧と前記複数の出力ノードの各々との間に接続された第２の複数のトランジスタと、
   前記トランジスタ、前記第１の複数のトランジスタおよび前記第２の複数のトランジスタの動作を制御するＰＷＭ信号を生成するスイッチング制御手段とを有し、
   前記トランジスタは、前記第１の複数のトランジスタと異なるタイミングでオンし、前記第１の複数のトランジスタは、前記第２の複数のトランジスタと異なるタイミングでオンし、前記複数の出力ノードに異なる出力電圧が生成される多出力ＤＣ−ＤＣコンバータ。
2. 前記トランジスタがオフしている期間、前記第１の複数のトランジスタが一定期間オンし、次に第２の複数のトランジスタが一定期間オンし、前記トランジスタがオンしている期間、前記第２の複数のトランジスタが一定期間オンする、請求項１に記載の多出力ＤＣ−ＤＣコンバータ。
3. バッテリーまたはＤＣ入力からの入力電圧を異なる出力電圧に変換する多出力ＤＣ−ＤＣコンバータであって、
   前記入力電圧に接続された第１および第２のトランジスタと、
   前記第１のトランジスタの出力ノードに接続された第１および第２のコンデンサと、
   第１のコンデンサと基準電位の間に接続された第３のトランジスタと、
   第２のコンデンサと基準電位の間に接続された第４のトランジスタと、
   第２のコンデンサと第４のトランジスタの接続ノードに接続された第１の複数のトランジスタと、
   前記第１の複数のトランジスタの各々に接続された複数の出力ノードと、
   前記複数の出力ノードの各々に接続された複数のコンデンサと、
   前記入力電圧と前記複数の出力ノードの各々との間に接続された第２の複数のトランジスタと、
   前記第１、第２、第３、第４のトランジスタ、前記第１の複数のトランジスタおよび前記第２の複数のトランジスタの動作を制御するＰＷＭ信号を生成するスイッチング制御手段とを有し、
   前記第１および第２のコンデンサに電荷を充電するとき、第１、第３および第４のトランジスタがオンされ、他のトランジスタは全てオフされ、
   前記第１および第２のコンデンサの電荷を放電するとき、第１、第３および第４のトランジスタがオフされ、第２のトランジスタがオンされ、第２のトランジスタがオンしている期間、第１の複数のトランジスタと第２の複数のトランジスタが異なるタイミングでオンされ、
   前記複数の出力ノードに異なる出力電圧が生成される、多出力ＤＣ−ＤＣコンバータ。
4. 前記第１および第２のコンデンサの電荷を放電するとき、前記第２の複数のトランジスタは、出力電圧に応じた期間オンされる、請求項３に記載の多出力ＤＣ−ＤＣコンバータ。
5. 前記トランジスタ、前記第１の複数のトランジスタ、前記第２の複数のトランジスタ、前記スイッチング制御手段を集積化した半導体装置と、前記半導体装置に外付けで接続される前記１つのインダクタおよび前記複数のコンデンサを有する、多出力ＤＣ−ＤＣコンバータ。
6. 前記第１、第２、第３、第４のトランジスタ、前記第１の複数のトランジスタ、前記第２の複数のトランジスタ、および前記スイッチング制御手段とを集積化した半導体装置と、前記半導体装置に外付けで接続される前記第１および第２のコンデンサおよび前記複数のコンデンサを有する、他出力ＤＣ−ＤＣコンバータ。

Images