KR101243595B1 - 다출력 전원 장치 - Google Patents

다출력 전원 장치 Download PDF

Info

Publication number
KR101243595B1
KR101243595B1 KR1020097004775A KR20097004775A KR101243595B1 KR 101243595 B1 KR101243595 B1 KR 101243595B1 KR 1020097004775 A KR1020097004775 A KR 1020097004775A KR 20097004775 A KR20097004775 A KR 20097004775A KR 101243595 B1 KR101243595 B1 KR 101243595B1
Authority
KR
South Korea
Prior art keywords
output
power supply
circuit
voltage
clock signal
Prior art date
Application number
KR1020097004775A
Other languages
English (en)
Other versions
KR20090038929A (ko
Inventor
히로히사 아베
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20090038929A publication Critical patent/KR20090038929A/ko
Application granted granted Critical
Publication of KR101243595B1 publication Critical patent/KR101243595B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

제1 입력 전압을 복수의 상이한 전압들로 변환시키는 저 노이즈의 다출력 전원 장치가 개시된다. 다출력 전원 장치는, 상기 제1 입력 전압으로부터 정전압을 생성하여, 상기 정전압을 제1 출력 단자를 통하여 출력하는 제1 전원 회로; 및 상기 제1 전원 회로로부터의 출력 전압으로부터 정전압을 생성하는 차지 펌프 회로를 각각이 포함하는 하나 이상의 제2 전원 회로들을 포함한다. 제2 전원 회로들 각각은, 제2 출력 단자로부터 출력된 전류에 따라 플라잉 커패시터를 충방전하기 위한 충방전 사이클의 주기를 변화시킨다.

Description

다출력 전원 장치{MULTI-OUTPUT POWER SUPPLY DEVICE}
본 발명은, 복수의 출력 전압들을 공급하는 다출력 전원 장치에 관한 것이며, 보다 자세하게는 차지 펌프 회로를 가지며, 출력 전압들의 노이즈를 저감시킬 수 있는 다출력 전원 장치에 관한 것이다.
종래 기술에서, 차지 펌프 회로를 구동시키기 위한 클록 신호의 주파수를 변화시킴으로써 차지 펌프 회로의 효율성을 향상시키는 기술이 사용되고 있다.
도 4는 종래 기술에서의 승압 회로(step-up circuit)의 구성을 예시하는 블록도이다.
예컨대, 도 4의 승압 회로는 일본 특허 공개 공보 제2000-236657호(이하, "참조문헌 1"로 칭함)에 개시되어 있다.
도 4의 승압 회로에서, 전압 비교 회로(105)는, 기준 전압과 차지 펌프 회로(102)의 출력 전압(Vout)을 비교하여, 전압 비교 회로(105)에 SET 신호가 입력되면, 전압 비교 회로(105)는 비교 결과들에 따라 FAST 신호 상태와 SLOW 신호 상태를 세트한다.
SET 신호는 주파수 설정 포인터(103)에도 입력되며, FAST 신호가 하이 레벨에 있고, SLOW 신호가 로우 레벨에 있을 때, SET 신호가 입력될 때마다, 주파수 설 정 포인터(103)의 출력 신호들(S1 ~ Sn) 중에서 하이 레벨 신호가 S1에서 Sn으로 순서대로 이동한다. 반대로, FAST 신호가 로우 레벨에 있고, SLOW 신호가 하이 레벨에 있을 때, SET 신호가 입력될 때마다, 주파수 설정 포인터(103)의 출력 신호들(S1 ~ Sn) 중에서 하이 레벨 신호가 Sn에서 S1으로 순서대로 이동한다.
주파수 설정 포인터(103)의 출력 신호들(S1∼Sn)은 셀렉터(101)에 입력된다. 또한, 셀렉터(101)에는, 클록 신호(CLK1)와, 이 클록 신호(CLK1)를 분주기(104)로 분주함으로써 획득된 신호들인 클록 신호들(CLK2∼CLKn)이 또한 입력된다. 주파수 설정 포인터(103)의 출력 신호들(S1∼Sn)의 상태들에 따라서, 셀렉터(101)에 입력되는 클록 신호들(CLK1 ~ CLKn) 중 하나가 선택되어, 차지 펌프 회로(102)에 클록 신호(Cin)로서 출력된다.
즉, FAST 신호가 하이 레벨에 있을 때, SET 신호가 입력될 때마다, 클록 신호(Cin)의 주파수는 증가되고, SLOW 신호가 하이 레벨에 있을 때, SET 신호가 입력될 때마다, 클록 신호(Cin)의 주파수는 감소된다.
종래 기술에서, 이러한 기능을 이용하여, 시스템의 리셋 또는 전원 투입시, 가장 높은 주파수의 클록 신호가 사용되어 가능한 짧은 기간으로 전압을 원하는 값으로 승압시키고; 저소비 전력 모드 또는 스탠바이 상태에서, 가장 낮은 주파수의 클록 신호가 사용되어 차지 펌프 회로(102)의 출력 전압을 미리 설정된 값보다 크도록 유지한다. 따라서, 소비 전류가 최소가 되도록 저감된다.
도 5는 종래 기술의 승압 회로의 구성의 또다른 예를 도시하는 블록도이다.
예컨대, 도 5의 승압 회로는 일본 특허 공개 공보 제2000-278937호(이하, " 참조문헌 2"로 칭함)에 개시되어 있다.
도 5의 승압 회로에서, HVcc 검출 회로(117)는, 승압 전압(HVcc)을 검출하고, 검출된 승압 전압(HVcc)과 기준 전압을 비교하고, 검출된 승압 전압(HVcc)과 기준 전압 간 차에 대응하는 신호를 제어 회로(118)에 출력한다. 제어 회로(118)는, 입력 신호에 응답하여, 검출된 승압 전압(HVcc)과 기준 전압 간 전압차에 대응하는 주파수를 갖는 클록 신호를 선택하기 위하여 사용되는 셀렉터 신호를 셀렉터(112)에 출력한다.
또한, HVcc 검출 회로(117)는 검출된 승압 전압(HVcc)과의 비교를 위하여 사용되는 복수의 기준 전압들을 갖고; HVcc 검출 회로(117)는 시스템(마이크로컴퓨터와 같은) 요청들 또는 동작 모드들에 따라 제어 회로(118)로부터의 명령들을 통하여 기준 전압들 중 하나를 선택하고, 선택된 기준 전압에 따라 차지 펌프 승압 회로(111)의 출력 전압(HVcc)이 설정된다. 따라서, 차지 펌프 승압 회로(111)에 입력된 클록 신호의 주파수를 변화시킴으로써, 승압 전압(HVcc)을 임의의 값이도록 설정할 수 있다.
그러나, 종래 기술의 상기 기술들 각각은, 단일의 차지 펌프 회로용으로 고안되어 있고, 복수의 차지 펌프 회로들을 사용할 때의 클록 신호들에 대하여는 적합하지 않으며; 이 때문에, 복수의 차지 펌프 회로들을 동시에 동작시킬 때 문제점들이 발생한다. 구체적으로는, 복수의 차지 펌프 회로들이 동일한 클록 신호로 동작되면, 입력 전원 장치로부터 플라잉(flying) 커패시터들을 충전하는 타이밍들이 서로 중복되기 때문에, 충전 동안, 입력 전원 장치로부터 출력된 전류가 크다. 이 때문에, 입력 전원 장치로부터의 출력 전압이 순간 저하하고, 이것이 스파이크 노이즈를 생성한다. 입력 전원 장치로부터의 이러한 출력 전압이 장치의 회로에 공급될 때, 이러한 스파이크 노이즈는 장치의 오동작을 유발할 수도 있다.
또한, 차지 펌프 회로들의 입력 전원 장치로서 PWM 스위칭 조절기의 출력 전압이 사용되는 경우, 스위칭 조절기의 스위칭 트랜지스터들의 온/오프 타이밍이, 입력 전원 장치로부터의 플라잉 커패시터들을 충전하는 타이밍과 중복되면, 상술된 스파이크 노이즈가 심각한 문제가 될 수도 있다.
본 발명은 종래 기술의 문제점들 중 하나 이상을 해결할 수도 있다.
본 발명의 바람직한 실시예는 저 노이즈의 다출력 전원 장치를 제공할 수도 있으며, 상기 다출력 전원 장치는 차지 펌프 회로를 각각이 포함하는 복수의 DC-DC 컨버터들을 갖는다.
본 발명의 제1 태양에 따르면, 입력 단자로부터 입력된 제1 입력 전압을 미리 결정된 상이한 값들을 갖는 복수의 전압들로 변환하여, 상기 전압들을 복수의 출력 단자들을 통하여 각각 출력하는 다출력 전원 장치를 제공하며, 상기 다출력 전원 장치는,
상기 제1 입력 전압으로부터 미리 결정된 정전압(constant voltage)을 생성하여, 상기 정전압을 제1 출력 단자를 통하여 출력하는 제1 전원 회로; 및
상기 제1 전원 회로의 출력 전압을 제2 입력 전압으로서 사용하여, 상기 제2 입력 전압으로부터 미리 결정된 정전압을 생성하여, 상기 미리 결정된 정전압을 제2 출력 단자를 통하여 출력하는 차지 펌프 회로를 각각이 포함하는 하나 이상의 제2 전원 회로들
을 포함하고,
상기 제2 전원 회로들 각각은, 상기 제2 출력 단자로부터 출력된 전류에 따라 플라잉 커패시터를 충방전하기 위한 충방전 사이클의 주기를 변화시킨다.
바람직하게는, 상기 제2 전원 회로들 각각은, 상기 제2 출력 단자로부터 출력된 전류가 증가하면, 상기 플라잉 커패시터를 충방전하기 위한 상기 충방전 사이클의 주기를 단축시킨다.
바람직하게는, 상기 제2 전원 회로들 각각은,
입력 클록 신호에 따라 상기 플라잉 커패시터를 충방전하고, 상기 제2 입력 전압을 변환시키고, 상기 변환된 제2 입력 전압을 상기 제2 출력 단자를 통하여 출력하는 전압 변환 회로; 및
상기 제2 출력 단자로부터 출력된 전압이 상기 미리 결정된 정전압이 되도록, 상기 전압 변환 회로에서의 전압 변환을 제어하는 제어 회로
를 포함하고,
상기 제어 회로는, 상기 제2 출력 단자로부터 출력된 전류에 따라 미리 결정된 기준 클록 신호의 주파수를 변화시켜 클록 신호를 생성하고, 상기 획득된 클록 신호를 상기 전압 변환 회로에 출력한다.
바람직하게는, 상기 제어 회로는,
상기 기준 클록 신호와는 상이한 주파수들을 갖는 복수의 클록 신호들을 생성하는 클록 신호 생성 회로; 및
상기 클록 신호 생성 회로로부터 출력된 상기 클록 신호들 중 하나를 배타적으로 선택하여, 상기 선택된 클록 신호를 상기 전압 변환 회로에 출력하는 클록 신호 선택 회로
를 포함한다.
바람직하게는, 상기 클록 신호 생성 회로는, 상기 기준 클록 신호를 미리 설정된 상이한 분주비들로 분주하여, 상이한 주파수들을 갖는 클록 신호들을 생성하여 출력하는 분주 회로를 포함한다.
바람직하게는, 상기 클록 신호 선택 회로는,
입력 제어 신호에 따라 상기 클록 신호 생성 회로로부터 출력된 상기 클록 신호들 중 하나를 선택하는 선택 회로; 및
상기 제2 출력 단자로부터 출력된 상기 전류를 검출하여, 상기 검출된 전류에 따라 상기 선택 회로의 동작들을 제어하는 출력 전류 검출 회로
를 포함하고,
상기 출력 전류 검출 회로는, 상기 제2 출력 단자로부터 출력된 상기 전류가 클 때 높은 주파수를 갖는 상기 클록 신호들 중 하나를 상기 선택 회로가 출력하도록, 상기 선택 회로를 제어한다.
바람직하게는, 제1 전원 회로는,
인덕터를 갖는 스위칭 조절기
를 포함하고,
상기 인덕터를 충전하기 위한 상기 스위칭 조절기의 스위칭 타이밍을 정의하는 클록 신호는 상기 기준 클록 신호와의 위상 차를 갖는다.
바람직하게는, 상기 제1 전원 회로는 미리 결정된 삼각파 신호를 사용하여, 상기 스위칭 조절기에 PWM 제어를 수행한다.
상기 기준 클록 신호는 20% 미만의 듀티 사이클을 갖고, 상기 삼각파 신호와 동일한 주파수를 갖는 직사각형파 신호이다.
본 발명의 제2 태양에 따르면, 입력 단자로부터 입력된 제1 입력 전압을 상이한 미리 결정된 값들을 갖는 복수의 전압들로 변환하여, 이 전압들을 복수의 출력 단자들을 통하여 출력 전압들로서 각각 출력하는 다출력 전원 장치를 제공하며, 상기 다출력 전원 장치는,
상기 제1 입력 전압으로부터 미리 결정된 정전압을 생성하여, 상기 정전압을 제1 출력 단자를 통하여 출력하는 제1 전원 회로; 및
상기 제1 전원 회로의 출력 전압을 제2 입력 전압으로서 사용하여, 상기 제2 입력 전압으로부터 미리 설정된 정전압을 생성하고, 상기 미리 결정된 정전압을 제2 출력 단자를 통하여 출력하는 차지 펌프 회로를 각각이 포함하는 복수의 제2 전원 회로들
을 구비하고,
상기 제2 전원 회로들은 플라잉 커패시터를 충방전하기 위한 충방전 사이클들의 각각 상이한 타이밍들을 갖는다.
바람직하게는, 상기 제2 전원 회로들 각각은,
입력된 클록 신호에 따라 상기 플라잉 커패시터를 충방전하고, 상기 제2 입력 전압을 변환시키고, 상기 변환된 제2 입력 전압을 상기 제2 출력 단자를 통하여 출력하는 전압 변환 회로; 및
상기 제2 출력 단자로부터 출력된 전압이 상기 미리 결정된 정전압이 되도록, 상기 전압 변환 회로에서의 전압 변환을 제어하는 제어 회로
를 구비하며,
상기 제2 전원 회로들 각각의 상기 제어 회로는, 상이한 제2 전원 회로들에서 상이한 위상들을 갖는 클록 신호를 미리 결정된 기준 클록 신호로부터 생성하여, 이 획득된 클록 신호를 대응하는 전압 변환 회로에 출력한다.
본 발명의 다출력 전원 장치에 따르면, 제1 전원 회로의 출력 전압으로부터 미리 결정된 정전압을 생성하여, 상기 미리 결정된 정전압을 제2 출력 단자를 통하여 출력하는 차지 펌프 회로를 각각이 포함하는 하나 이상의 제2 전원 회로들이 제공되며, 상기 제2 전원 회로들 각각은, 상기 제2 출력 단자로부터 출력된 전류에 따라 플라잉 커패시터의 충방전 사이클의 주기를 변화시킨다. 따라서, 복수의 차지 펌프 회로들이 사용되는 경우, 상기 차지 펌프 회로들이 동일한 클록 신호로 동작하는 확률을 저감시킬 수 있고, 따라서, 종래 기술에서와 같이, 차지 펌프 회로들에 대하여 동일한 클록 신호가 사용되는 경우에 비하여, 스파이크 노이즈를 저감시킬 수 있고, 이는 저노이즈화를 도모한다.
또한, 제2 출력 단자로부터 출력된 전류는 소전류로부터 대전류까지 광범위하게 조정될 수 있고, 이것은 스위칭 손실을 저감시켜, 효율성을 향상시킨다.
또한, 본 발명의 다출력 전원 장치에 따르면, 제1 전원 회로의 출력 전압으로부터 미리 결정된 정전압을 생성하여, 상기 미리 결정된 정전압을 제2 출력 단자를 통하여 출력하는 차지 펌프 회로를 각각이 포함하는 복수의 제2 전원 회로들을 제공하며, 상기 제2 전원 회로들은 플라잉 커패시터를 충방전하기 위한 충방전 사이클들의 각각 상이한 타이밍들을 갖는다. 이 때문에, 간단한 회로 구성으로 상이한 전원 회로들의 입력 전류들의 피크들의 중복을 방지할 수 있고; 따라서 전원 회로의 출력 전압들에 발생하는 노이즈를 저감할 수 있어, 이것은 장치의 저 노이즈화를 도모한다.
본 발명의 이들 및 다른 목적들, 특징들, 및 이점들은 첨부된 도면들을 참조하여 제공된 바람직한 실시예들의 다음의 상세한 설명들로부터 보다 명백해질 것이다.
도 1은 본 발명의 제1 실시예에 따른 다출력 전원 장치를 예시하는 회로도이다.
도 2는 본 발명의 제2 실시예에 따른 다출력 전원 장치를 예시하는 회로도이다.
도 3은 상기 회로 구성을 갖는 다출력 전원 장치(1a)의 동작들을 도시하는 타이밍 차트이다.
도 4는 종래 기술의 승압 회로의 구성을 예시하는 블록도이다.
도 5는 종래 기술의 승압 회로의 구성의 또다른 예를 도시하는 블록도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 다출력 전원 장치를 예시하는 회로도이다.
도 1에 도시된 바와 같이, 다출력 전원 장치(1)는, 입력 단자(IN)에 입력된 입력 전압(Vdd)을, 특정된 상이한 값들을 갖는 복수의 전압들로 승압하여, 이 전압들을 대응하는 출력 단자들(OUT1, OUT2)로부터 각각 출력한다. 출력 단자들(OUT1, OUT2)로부터 출력된 전압들을 출력 전압들(Vo1, Vo2)로 각각 칭한다.
다출력 전원 장치(1)는, 출력 전압(Vo1)을 생성하여 출력하는 승압 스위칭 조절기로서 기능하는 제1 전원 회로(2)와, 제1 전원 회로(2)의 출력 전압(Vo1)을 입력 전압으로 하여 출력 전압(Vo2)을 생성하여 출력하는 승압 차지 펌프 회로로서 기능하는 제2 전원 회로(3)를 포함한다.
제1 전원 회로(2)는, 인덕터(L1)와, 스위칭 트랜지스터(M1)와, 정류 다이오드(D1)를 포함한다. 스위칭 트랜지스터(M1)는 입력 제어 신호에 따라 입력 전압(Vdd)을 승압하기 위하여 스위칭을 행하고, 인덕터(L1)를 입력 전압(Vdd)으로 충전하는 NMOS 트랜지스터이다.
또한, 제1 전원 회로(2)는, 주어진 제1 기준 전압(Vref1)을 생성하여 출력하는 제1 기준 전압 발생 회로(11)와, 출력 전압(Vo1) 검출용으로 사용되는 저항들(R1, R2)과, 평활 커패시터(C1)와, 오차 증폭 회로(12)와, 삼각파 신호(TW)와 직 사각형파 신호(SQW)를 생성하여 출력하는 발진 회로(13)와, PWM 비교기(14)와, 드라이빙 회로로서 기능하는 버퍼(15)와, 소프트 스타트 회로(16)를 포함한다.
제2 전원 회로(3)는, 드라이빙 회로로서 기능하는 버퍼(21)와, 레벨 시프트 회로(22)와, 셀렉터(23)와, 분주 회로(24)와, 오차 증폭 회로(25)와, 특정된 제2 기준 전압(Vref2)을 생성하여 출력하는 제2 기준 전압 발생 회로(26)와, 비교기(27)와, 특정된 제3 기준 전압(Vref3)을 생성하여 출력하는 제3 기준 전압 발생 회로(28)와, 출력 전압(Vo2) 검출용 저항들(R3, R4)과, NMOS 트랜지스터(M2)와, 다이오드들(D2, D3)과, 플라잉 커패시터(C2)와, 출력 커패시터(C3)를 포함한다.
여기서, 버퍼(21), NMOS 트랜지스터(M2), 다이오드들(D2, D3), 플라잉 커패시터(C2) 및 출력 커패시터(C3)는 본 발명의 청구항들에서 "전압 변환 회로"를 구성하고; 레벨 시프트 회로(22), 셀렉터(23), 분주 회로(24), 오차 증폭 회로(25), 제2 기준 전압 발생 회로(26), 비교기(27), 제3 기준 전압 발생 회로(28) 및 저항들(R3, R4)은 본 발명의 청구항들에서 "제어 회로"를 구성하고; 오차 증폭 회로(25), 제2 기준 전압 발생 회로(26), 비교기(27), 제3 기준 전압 발생 회로(28) 및 저항들(R3, R4)은 본 발명의 청구항들에서 "출력 전류 검출 회로"를 구성하고; 직사각형파 신호(SQW)는 본 발명의 청구항들에서 "기준 클록 신호"에 대응하고; 출력 단자들(OUT1, OUT2)은 본 발명의 청구항들에서 각각, "제1 출력 단자" 및 "제2 출력 단자"에 대응한다.
제1 전원 회로(2)에서, 입력 단자(IN)와 스위칭 트랜지스터(M1)의 드레인 사이에 인덕터(L1)가 접속되고, 스위칭 트랜지스터(M1)의 소스는 접지에 접속된다. 인덕터(L1)와 스위칭 트랜지스터(M1)의 드레인과의 접속부에는 다이오드(D1)의 애노드가 접속되고, 다이오드(D1)의 캐소드는 출력 단자(OUT1)에 접속된다. 출력 단자(OUT1)와 접지 사이에는 평활 커패시터(C1)가 접속되고, 출력 단자(OUT1)와 접지 사이에는 저항들(R1, R2)이 직렬로 접속되고, 저항들(R1, R2)의 접속부로부터 분압 전압(Vfb1)이 추출된다.
오차 증폭 회로(12)에서, 반전 입력단에는 분압 전압(Vfb1)이 입력되고, 비반전 입력단에는 제1 기준 전압(Vref1)이 입력되고, 분압 전압(Vfb1)과 제1 기준 전압(Vref1) 간의 전압차를 증폭하여 출력 신호(VA1)가 생성되어, 결과적인 신호가 오차 증폭 회로(12)의 출력단으로부터 출력 신호(VA1)로서 출력된다.
PWM 비교기(14)에서, 비반전 입력단에는 오차 증폭 회로(12)로부터의 출력 신호(VA1)가 입력되고, 반전 입력단에는 삼각파 신호(TW)가 입력된다. PWM 비교기(14)는, 삼각파 신호(TW)를 사용하여 출력 신호(VA1)에 PWM 변조를 행하여, 펄스 신호(Spwm)를 생성하여 출력한다. 펄스 신호(Spwm)는, 버퍼(15)를 통해 스위칭 트랜지스터(M1)의 게이트에 입력된다.
소프트 스타트 회로(16)가 기동되고 나서 일정 기간이 경과된 후, 펄스 신호(Spwm)의 온 듀티 사이클이 특정 속도로 서서히 커지도록 하기 위해서, 소프트 스타트 회로(16)는 제1 기준 전압 발생 회로(11)가 제1 기준 전압(Vref1)을 특정 속도로 서서히 승압하도록 지시함으로써, 입력 단자(IN)로부터의 과대한 전류와 출력 전압(Vo1)의 오버슈트를 방지한다.
제2 전원 회로(3)에서, 다이오드(D2)의 캐소드는 다이오드(D3)의 애노드에 접속되고, 다이오드(D3)의 캐소드는 출력 단자(OUT2)에 접속된다. 버퍼(21)의 출력단과 다이오드(D2)의 캐소드 사이에 플라잉 커패시터(C2)가 접속되고, 출력 단자(OUT2)와 접지 사이에는 출력 커패시터(C3)가 접속된다. 버퍼(21) 및 레벨 시프트 회로(22)는 출력 전압(Vo1)을 전원으로 하여 동작하고, 버퍼(21)의 부측 전원단과 접지 사이에는 NMOS 트랜지스터(M2)가 접속된다.
출력 단자(OUT2)와 접지 사이에는 저항들(R3, R4)이 직렬로 접속되고, 저항들(R3, R4)의 접속부로부터 분압 전압(Vfb2)이 추출된다.
오차 증폭 회로(25)에서, 반전 입력단에는 분압 전압(Vfb2)이 입력되고, 비반전 입력단에는 제2 기준 전압(Vref2)이 입력되고, 분압 전압(Vfb2)과 제2 기준 전압(Vref2) 간의 전압차를 증폭함으로써 출력 신호(VA2)가 생성되어, 결과적인 신호가 오차 증폭 회로(25)의 출력단으로부터 출력 신호(VA2)로서 출력된다. 오차 증폭 회로(25)로부터의 출력 신호(VA2)는 NMOS 트랜지스터(M2)의 게이트 및 비교기(27)의 비반전 입력단에 입력되고, 비교기(27)의 반전 입력단에는 제3 기준 전압(Vref3)이 입력되고, 비교기(27)로부터의 출력 신호는 셀렉터(23)에 입력된다.
분주 회로(24)에는 발진 회로(13)로부터의 직사각형파 신호(SQW)가 입력되고; 분주 회로(24)는, 직사각형파 신호(SQW)의 주파수를 2로 분주하여 직사각형파 신호(SQW1)를 획득하고, 직사각형파 신호(SQW)의 주파수를 4로 분주하여 직사각형파 신호(SQW2)를 획득하고; 셀렉터(23)의 대응하는 입력 단자들에 직사각형파 신호(SQW1) 및 직사각형파 신호(SQW2)를 출력한다. 셀렉터(23)는, 비교기(27)로부터의 신호에 따라 직사각형파 신호(SQW1) 및 직사각형파 신호(SQW2) 중 하나를 배타 적으로 선택하여, 이 선택된 신호를 레벨 시프트 회로(22)에 클록 신호(CK)로서 출력한다. 레벨 시프트 회로(22)는, 클록 신호(CK)의 레벨을 시프트시켜, 결과적인 신호를 버퍼(21)의 입력단에 출력한다.
발진 회로(13)는, 삼각파 신호(TW)와 동일한 주파수를 갖고, 20% 미만의 듀티 사이클을 갖는 직사각형파 신호(SQW)를 생성할 수도 있다는 것에 주목바란다. 이와 같이 함으로써, 클록 신호들 간에 위상차를 생성할 수 있고, 스위칭 트랜지스터(M1)의 스위칭 타이밍의 기준과, 기준 클록 신호로서 기능하는 직사각형파 신호(SQW)를 제공할 수 있다.
상기 회로 구성을 갖는 다출력 전원 장치(1)에서, 제2 전원 회로(3)에서, 버퍼(21)의 출력 신호가 로우 레벨에 있을 때, 플라잉 커패시터(C2)는 다이오드(D2)를 통해 제1 전원 회로(2)의 출력 전압(Vo1)으로 충전된다. 이 때, 플라잉 커패시터(C2)의 충전 전류는 NMOS 트랜지스터(M2)의 드레인 전류에 의하여 조절되기 때문에, 플라잉 커패시터(C2)에 축적된 전하는, 버퍼(21)의 출력 신호가 로우 레벨에 유지되는 기간과, NMOS 트랜지스터(M2)의 드레인 전류에 의하여 제어된다. 버퍼(21)의 출력 신호가 하이 레벨에 있으면, 플라잉 커패시터(C2)의, 다이오드(D2) 측의 단부의 전압이 출력 전압(Vo1) 이상으로 상승하고, 이 전압으로 다이오드(D3)를 통해 출력 커패시터(C3)가 충전된다. 이로 인하여, 제2 전원 회로(3)의 출력 전압(Vo2)은, 다이오드(D2) 및 다이오드(D3)의 전압 강하를 무시하면, 플라잉 커패시터(C2)의 충전 전압에 제1 전원 회로(2)의 출력 전압(Vo1)을 가한 전압과 대략 동일하다.
한편, 오차 증폭 회로(25)에서, 분압 전압(Vfb2)이 제2 기준 전압(Vref2)이 되도록, NMOS 트랜지스터(M2)의 게이트 전압이 제어된다. 이 때문에, 제2 전원 회로(3)의 출력 단자(OUT2)로부터의 출력 전류가 증가하고, 출력 전압(Vo2)이 저하하면, 오차 증폭 회로(25)의 출력 전압이 증가하고, NMOS 트랜지스터(M2)의 게이트 전압이 따라서 상승되고, NMOS 트랜지스터(M2)의 드레인 전류가 증가한다. 이로 인하여, 플라잉 커패시터(C2)에 축적된 전하가 증가하고, 플라잉 커패시터(C2)의 전압이 증가하고, 출력 전압(Vo2)이 증가한다.
반대로, 제2 전원 회로(3)의 출력 전압(Vo2)이 상승하면, 오차 증폭 회로(25)의 출력 전압이 저하하고, NMOS 트랜지스터(M2)의 드레인 전류가 따라서 감소되고, 플라잉 커패시터(C2)에 축적된 전하가 감소한다.
이러한 방식으로, 제2 전원 회로(3)에서는, 출력 전압(Vo2)에 따라 플라잉 커패시터(C2)에 축적된 전하가 제어되어, 출력 전압(Vo2)을 미리 설정된 정전압이 되도록 제어할 수 있다.
제2 전원 회로(3)로서 기능하는 차지 펌프 회로의 전력 손실의 대부분은 버퍼(21) 내의 스위칭 소자에 의하여 유발되므로, 클록 신호(CK)의 주파수가 높으면, 손실이 증가하고, 효율성이 저하한다. 이 때문에, 가능한 작은 주파수의 클록 신호(CK)로 제2 전원 회로(3)가 동작하는 것이 바람직하며, 이것이 효율성을 향상시킨다. 그러나, 클록 신호(CK)의 주파수가 낮으면, 플라잉 커패시터(C2)에 축적된 전하로 출력 커패시터(C3)를 충전하는 횟수가 작아지고; 따라서, 제2 전원 회로(3)의 출력 단자(OUT2)로부터의 출력 전류가 증가하고, 출력 전압(Vo2)이 저하한다. 그러므로, 제2 전원 회로(3)에서, 출력 전류가 증가하고, NMOS 트랜지스터(M2)의 게이트 전압이 미리 설정된 값 이상으로 상승되면, 클록 신호(CK)의 주파수는 증가된다.
즉, NMOS 트랜지스터(M2)의 게이트 전압이 제3 기준 전압(Vref3)보다 크면, 비교기(27)는 하이 레벨 신호를 출력한다. 셀렉터(23)는, 비교기(27)로부터 하이 레벨 신호를 받으면, 클록 신호(CK)의 주파수를 증가시키기 위해서 직사각형파 신호(SQW1)를 선택한다. 그 결과, 플라잉 커패시터(C2)의 충전 횟수는 2배가 된다. 또한, 비교기(27)는, NMOS 트랜지스터(M2)의 게이트 전압이 제3 기준 전압(Vref3)보다 낮으면, 로우 레벨 신호를 출력한다. 셀렉터(23)는, 비교기(27)로부터 로우 레벨 신호를 받으면, 클록 신호(CK)를 출력하기 위하여 직사각형파 신호(SQW2)를 선택한다. 그 결과, 플라잉 커패시터(C2)를 충전하는 횟수는 절반으로 감소된다.
클록 신호(CK)의 주파수가 높으면, NMOS 트랜지스터(M2)의 게이트 전압이 약간 감소하므로, 비교기(27)의 입력단에는 특정량의 히스테리시스가 제공되어, 이 전압 저하분을 보상(cover)할 수 있다. 이로 인하여, 안정된 동작을 보증할 수 있다.
또한, 상기에서, 설명을 간단히 하기 위해서, 단지 하나의 제2 전원 회로(3)가 있는 경우를 가정했다. 물론, 본 실시예는 복수의 제2 전원 회로(3)를 가질 수도 있다. 이 경우, 제2 전원 회로들(3)의 분주 회로들(24)에는 발진 회로(13)로부터의 직사각형파 신호(SQW)가 입력된다.
또한, 상기에서, 설명을 간단히 하기 위해서, 셀렉터(23)에 입력된 직사각형 파 신호(SQW1)와 직사각형파 신호(SQW2)는, 기준 클록 신호로서 기능하는 직사각형파 신호(SQW)의 주파수를 2로 분주하고, 직사각형파 신호(SQW)의 주파수를 4로 분주함으로써 획득되는 경우를 가정한다. 물론, 본 발명은 여기에 제한되지 않는다. 예컨대, 직사각형파 신호(SQW1)와 직사각형파 신호(SQW2) 대신에, 직사각형파 신호(SQW)가 사용될 수도 있다. 또한, 셀렉터(23)에 입력되는 신호들 수는 3개 이상일 수도 있다. 그러나, 이 경우, 셀렉터(23)의 제어 신호 입력 단자들 수를 따라서 증가시키고, 제3 기준 전압(Vref3)과는 상이한 충분한 수의 기준 전압들을 제공하는 것으로 충분하다.
본 발명의 제1 실시예의 다출력 전원 장치에 따르면, 제1 전원 회로(2)의 출력 전압(Vo1)으로부터 출력 전압(Vo2)이 생성되는 것인, 제2 전원 회로(3)로서 기능하는 차지 펌프 회로에서, 제2 전원 회로(3)의 출력 단자(OUT2)로부터의 출력 전류가 증가하고, NMOS 트랜지스터(M2)의 게이트 전압이 미리 설정된 값 이상으로 증가되면, 클록 신호(CK)의 주파수가 증가된다. 그 결과로서, 출력 단자(OUT2)에 접속된 부하의 상태에 따라, 클록 신호(CK)의 주파수를 적절히 변화시킬 수 있으므로, 복수의 차지 펌프 회로들이 사용되어도, 차지 펌프 회로들이 동일한 클록 신호로 동작하는 확률을 저감시킬 수 있고; 따라서 종래 기술에서와 같이 차지 펌프 회로들용으로 동일한 클록 신호가 사용되는 경우에 비하여, 스파이크 노이즈를 감소시킬 수 있고, 이것은 저노이즈화를 도모한다.
또한, 제2 출력 단자로부터 출력된 전류는 소전류로부터 대전류까지 광범위하게 조정될 수 있고; 이는 스위칭 손실을 감소시키고, 따라서 효율성을 향상시킨 다.
제2 실시예
제1 실시예에서, 제2 전원 회로(3)로서 기능하는 차지 펌프 회로의 출력 단자(OUT2)에 접속된 부하의 상태로 따라서, 클록 신호(CK)의 주파수가 적절히 변화된다.
본 실시예에서, 클록 신호(CK)의 주파수 대신, 차지 펌프 회로에서 사용되는 클록 신호(CK)의 위상이 적절히 변화된다.
도 2는 본 발명의 제2 실시예에 따른 다출력 전원 장치를 예시하는 회로도이다.
도 2에서, 도 1에 도시된 것과 동일한 구성 요소들에는 동일한 도면 부호들이 할당되고, 중복되는 설명들은 생략되며, 제1 실시예와 제2 실시예 간의 차이점만을 설명한다.
도 2에 도시된 다출력 전원 장치(1a)는, 도 1에서의 발진 회로(13), 분주 회로(24), 제1 전원 회로(2), 및 제2 전원 회로(3)가, 발진 회로(13a), 분주 회로(24a), 제1 전원 회로(2a), 및 제2 전원 회로(3a)로 변경된다는 점에서, 도 1의 다출력 전원 장치(1)와 상이하다. 따라서, 도 2에는 제2 전원 회로(4)가 부가적으로 제공된다.
도 2에서, 발진 회로(13a)가 삼각파 신호(TW)만을 생성하여 출력하고, 분주 회로(24a)가 단지 하나의 분주비로 입력 신호의 주파수를 분주하고; 제2 전원 회로(3a)에서, 도 1에 도시된 바와 같은 셀렉터(23), 비교기(27) 및 제3 기준 전압 발생 회로(28)는 없으나, 비교기(27a)와 제4 기준 전압 발생 회로(28a)가 제공되어 있다.
도 2에 도시된 바와 같이, 다출력 전원 장치(1a)는, 입력 단자(IN)로부터 입력된 입력 전압(Vdd)을, 특정된 상이한 값들을 갖는 복수의 전압들로 승압하고, 이 전압들을 대응하는 출력 단자들(OUT1, OUT2, OUT3)로부터 각각 출력한다. 출력 단자들(OUT1, OUT2, OUT3)로부터 출력된 전압들을 각각 출력 전압들(Vo1, Vo2, Vo3)로 칭한다.
다출력 전원 장치(1a)는, 출력 전압(Vo1)을 생성하여 출력하는 승압 스위칭 조절기로서 기능하는 제1 전원 회로(2a)와, 제1 전원 회로(2a)의 출력 전압(Vo1)을 입력 전압으로 하여 출력 전압(Vo2)을 생성하여 출력하는 승압 차지 펌프 회로로서 기능하는 제2 전원 회로(3a)와, 제1 전원 회로(2a)의 출력 전압(Vo1)을 입력 전압으로 하여 부(負)출력 전압(Vo3)을 생성하여 출력하는 승압 차지 펌프 회로로서 기능하는 제2 전원 회로(4)를 포함한다.
제1 전원 회로(2a)는, 인덕터(L1)와, 스위칭 트랜지스터(M1)와, 정류 다이오드(D1)와, 제1 기준 전압 발생 회로(11)와, 저항들(R1, R2)과, 평활 커패시터(C1)와, 오차 증폭 회로(12)와, 삼각파 신호(TW)를 생성하여 출력하는 발진 회로(13a)와, 버퍼(15)와, 소프트 스타트 회로(16)를 포함한다.
제2 전원 회로(3a)는, 버퍼(21)와, 레벨 시프트 회로(22)와, 분주 회로(24a)와, 오차 증폭 회로(25)와, 제2 기준 전압 발생 회로(26)와, 비교기(27a)와, 특정된 제4 기준 전압(Vref4)을 생성하여 출력하는 제4 기준 전압 발생 회로(28a)와, 저항들(R3, R4)과, NMOS 트랜지스터(M2)와, 다이오드(D2, D3)와, 플라잉 커패시터(C2)와, 출력 커패시터(C3)를 포함한다.
제2 전원 회로(4)는, 버퍼(31)와, 인버터(32)와, 오차 증폭 회로(33)와, 주어진 제5 기준 전압(Vref5)을 생성하여 출력하는 제5 기준 전압 발생 회로(34)와, 저항들(R5, R6)과, NMOS 트랜지스터(M3)와, 다이오드들(D4, D5)과, 플라잉 커패시터(C4)와, 출력 커패시터(C5)를 포함한다.
제2 전원 회로(3a)에서, 레벨 시프트 회로(22), 분주 회로(24a), 오차 증폭 회로(25), 제2 기준 전압 발생 회로(26), 비교기(27a), 제4 기준 전압 발생 회로(28a) 및 저항들(R3, R4)은 본 발명의 청구항들에서 "제어 회로"를 구성한다.
제2 전원 회로(4)에서, 버퍼(31), NMOS 트랜지스터(M3), 다이오드들(D4, D5), 플라잉 커패시터(C4) 및 출력 커패시터(C5)는 본 발명의 청구항들에서 "전압 변환 회로"를 구성하고; 인버터(32), 오차 증폭 회로(33), 제5 기준 전압 발생 회로(34) 및 저항들(R5, R6)은 본 발명의 청구항들에서 "제어 회로"를 구성하고; 출력 단자들(OUT2, OUT3)은 본 발명의 청구항들에서 "제2 출력 단자"에 대응한다.
제1 전원 회로(2a)는, 발진 회로(13a)가 삼각파 신호(TW)만을 생성하여 출력한다는 점을 제외하고, 제1 전원 회로(2)와 동일하다.
제2 전원 회로(3a)에서, 비교기(27a)의 반전 입력단에는 삼각파 신호(TW)가 입력되고, 비교기(27a)의 비반전 입력단에는 제4 기준 전압(Vref4)이 입력된다. 비교기(27a)로부터의 출력 신호(CPCLK)는 분주 회로(24a)에 입력되고, 분주 회로(24a)는 미리 설정된 분주비로 출력 신호(CPCLK)의 주파수를 분주하여, 결과적인 신호가 레벨 시프트 회로(22)에 출력된다. 제2 전원 회로(3a)의 다른 동작들은 도 1에서의 제2 전원 회로(3)와 동일하고, 중복되는 설명은 생략한다.
제2 전원 회로(4)에서, 다이오드(D5)의 애노드는 출력 단자(OUT3)에 접속되고, 다이오드(D5)의 캐소드는 다이오드(D4)의 애노드에 접속되고, 또한 다이오드(D4)의 캐소드는 접지되어 있다. 버퍼(31)의 출력단과 다이오드(D5)의 캐소드 사이에는 플라잉 커패시터(C4)가 접속되고, 출력 단자(OUT3)와 접지 사이에는 출력 커패시터(C5)가 접속된다. 버퍼(31) 및 인버터(32)는 출력 전압(Vo1)을 전원으로 하여 동작하고, 버퍼(31)의 부측 전원단과 접지 사이에는 NMOS 트랜지스터(M3)가 접속된다.
인버터(32)의 입력단에는 레벨 시프트 회로(22)로부터의 출력 신호가 입력되고, 인버터(32)의 출력단은 버퍼(31)의 입력단에 접속된다. 출력 단자(OUT3)와 오차 증폭 회로(33)의 비반전 입력단 사이에는 저항(R5)이 접속되고, 제5 기준 전압 발생 회로(34)의 출력 단자와 오차 증폭 회로(33)의 비반전 입력단 사이에는 저항(R6)이 접속된다.
오차 증폭 회로(33)에서, 반전 입력단은 접지에 접속되고, 출력단은 NMOS 트랜지스터(M3)의 게이트에 접속되어 있다. 기준 클록 신호로서 기능하는 비교기(27a)로부터의 출력 신호(CPCLK)는, 삼각파 신호(TW)와 동일한 주파수를 갖고, 20% 미만의 듀티 사이클을 갖는다. 이렇게 함으로써, 스위칭 트랜지스터(M1)의 스위칭 타이밍의 기준을 제공하는 클록 신호와, 버퍼(21)로부터 출력된 클록 신호(CK1) 간의 위상차를 생성할 수 있다.
도 3는 상기 회로 구성을 갖는 다출력 전원 장치(1a)의 동작들을 도시하는 타이밍 차트이다.
도 3에서, "클록 신호(CK1)"는 버퍼(21)의 출력 신호이고, "클록 신호(CK2)"는 버퍼(31)의 출력 신호이고; "C2 충방전 전류"는 플라잉 커패시터(C2)를 충방전하는 전류이고, "C4 충방전 전류"는 플라잉 커패시터(C4)를 충방전하는 전류이다.
또한, 도 3에서, 플러스 전류는 출력 전압(Vo1)으로부터 버퍼(21) 또는 버퍼(31)의 출력단을 통해 플라잉 커패시터(C2) 또는 플라잉 커패시터(C4)로 흐르는 전류를 나타내며, 마이너스 전류는 플라잉 커패시터(C2) 또는 플라잉 커패시터(C4) 측으로부터 버퍼(21) 또는 버퍼(31)의 출력단을 통해 접지로 흐르는 전류를 나타낸다.
도 3에서, 구간 A는 제1 전원 회로(2a)의 출력 전류가 큰 구간을 나타내며, 구간 C는 제1 전원 회로(2a)의 출력 전류가 작은 구간을 나타내며, 구간 B는 제1 전원 회로(2a)의 출력 전류가 출력 전류가 큰 상태로부터 출력 전류가 작은 상태로 이행하는 구간을 나타낸다.
구간 A에서는, 제1 전원 회로(2a)의 출력 단자(OUT1)로부터의 출력 전류가 크기 때문에, 오차 증폭 회로(12)로부터의 출력 전압(VA1)이 고전압에 있고, 따라서 PWM 비교기(14)로부터 출력된 펄스 신호(Spwm)의 하이 레벨 펄스들의 폭들이 증가하며; 즉 펄스 신호(Spwm)는 긴 시간 동안 하이 레벨에 있다. 스위칭 트랜지스터(M1)는, 펄스 신호(Spwm)가 하이 레벨에 있으면 온되기 때문에, 구간 A에서 펄스 신호(Spwm)의 증가된 펄스 폭은, 스위칭 트랜지스터(M1)가 온되는 기간이 길어진다 는 것을 나타낸다.
구간 B에서, 제1 전원 회로(2a)의 출력 단자(OUT1)로부터의 출력 전류는 점차 감소되고; PWM 비교기(14)로부터 출력된 펄스 신호(Spwm)의 하이 레벨 펄스들의 폭들은 점차 감소되며, 즉 펄스 신호(Spwm)가 하이 레벨에 있는 기간이 짧아진다.
구간 C에서는, 제1 전원 회로(2a)의 출력 단자(OUT1)로부터의 출력 전류가 작기 때문에, PWM 비교기(14)로부터 출력된 펄스 신호(Spwm)의 펄스 폭들이 작고, 즉 펄스 신호(Spwm)가 하이 레벨에 있는 기간이 짧다.
발진 회로(13a)로부터의 삼각파 신호(TW)는 비교기(27a)에서 제4 기준 전압(Vref4)과 비교되고, 비교기(27a)의 출력 단자로부터 클록 신호(CPCLK)가 출력된다. 클록 신호(CPCLK)의 주파수는 분주 회로(24a)로 미리 설정된 분주비로 분주되어, 결과적인 신호가 레벨 시프트 회로(22)를 통해 버퍼(21)에 입력되고, 제2 전원 회로(3a)의 차지 펌프 회로의 클록 신호로서 사용된다. 레벨 시프트 회로(22)로부터의 출력 신호는 인버터(32)를 통하여 버퍼(31)에 입력되고, 버퍼(31)로부터의 출력 신호는 제2 전원 회로(4)의 차지 펌프 회로의 클록 신호로서 이용된다.
이하, 클록 신호(CK1), 클록 신호(CK2), 플라잉 커패시터(C2)의 충방전을 위한 충방전 전류, 및 플라잉 커패시터(C4)의 충방전을 위한 충방전 전류 간의 관계에 대하여 설명한다.
클록 신호들(CK1)이 로우 레벨에 있으면, 플라잉 커패시터(C2)에는, 제1 전원 회로(2a)의 출력 전압(Vo1)을 전원으로 하여 다이오드(D2)를 통해 충전 전류가 공급된다. 그러나, 버퍼(21)의 부측 전원단과 접지 사이에 NMOS 트랜지스터(M2)가 접속되므로, 플라잉 커패시터(C2)의 충전 전류는 NMOS 트랜지스터(M2)의 드레인 전류로 제한된다.
NMOS 트랜지스터(M2)의 게이트에는 오차 증폭 회로(25)로부터의 출력 신호(VA2)가 입력되고, 오차 증폭 회로(25)의 비반전 입력단에는 제2 기준 전압(Vref2)이 입력되고, 오차 증폭 회로(25)의 반전 입력단에는 분압 전압(Vfb2)이 입력된다. 따라서, 오차 증폭 회로(25)로부터의 출력 신호(VA2)는, 제2 전원 회로(3a)의 출력 전압(Vo2)에 의존한다. 특히, 제2 전원 회로(3a)의 출력 전압(Vo2)이 증가하면, 오차 증폭 회로(25)의 출력 전압(VA2)은 감소되고, 제2 전원 회로(3a)의 출력 전압(Vo2)이 감소하면, 오차 증폭 회로(25)의 출력 전압(VA2)은 증가한다. 이 때문에, NMOS 트랜지스터(M2)의 드레인 전류는, 도 3의 부분 "a"에 도시된 바와 같이, 제2 전원 회로(3a)의 출력 전압(Vo2)과 연관된 정전류가 된다.
한편, 클록 신호들(CK1)이 하이 레벨에 있으면, 다이오드(D3)의 애노드에 접속된 플라잉 커패시터(C2)의 단부의 전압이 증가하고, 다이오드(D3)를 통하여 출력 커패시터(C3)가 급속히 충전된다. 그 결과, 도 3의 부분 "b"에 도시된 바와 같이, 제1 전원 회로(2a)의 출력 전압(Vo1) 하에서 버퍼(21)의 출력단을 통해 큰 충전 전류가 생성된다. 이 충전 전류는 출력 커패시터(C3)의 충전에 따라 급속히 감소한다.
또한, 클록 신호들(CK2)이 하이 레벨에 있으면, 플라잉 커패시터(C4)에는, 제1 전원 회로(2a)의 출력 전압(Vo1) 하에서 버퍼(31)의 출력단을 통해 큰 충전 전류가 공급된다. 도 3의 부분 "c"에 도시된 바와 같이, 클록 신호들(CK2)이 하이 레벨로 상승된 직후에, 큰 충전 전류가 흐르고, 이 충전 전류는 출력 커패시터(C4)의 충전에 따라 급속히 감소한다.
클록 신호들(CK2)이 로우 레벨에 있으면, 다이오드(D5)의 캐소드에 접속된 플라잉 커패시터(C4)의 단부의 전압이 감소하고, 다이오드(D5)를 통해 출력 커패시터(C5)가 충전된다. 그러나, 버퍼(31)의 부측 전원단과 접지 사이에는 NMOS 트랜지스터(M3)가 접속되어 있으므로, 플라잉 커패시터(C4)의 충전 전류는 NMOS 트랜지스터(M3)의 드레인 전류로 제한된다.
NMOS 트랜지스터(M3)의 게이트에는, 오차 증폭 회로(33)로부터의 출력 신호(VA3)가 입력되고; 오차 증폭 회로(33)의 비반전 입력단에는, 제2 전원 회로(4)로부터의 출력 전압(Vo3)과 제5 기준 전압(Vref5) 간의 전압을 저항들(R5, R6)로 분압하여 획득된 분압 전압(Vfb3)이 입력되고; 오차 증폭 회로(33)의 반전 입력단은 접지되어 있다. 그러므로, 오차 증폭 회로(33)로부터의 출력 신호(VA3)는 제2 전원 회로(4)의 출력 전압(Vo3)에 의존한다. 이 때문에, NMOS 트랜지스터(M3)의 드레인 전류는 제2 전원 회로(4)의 출력 전압(Vo3)에 연관된 정전류가 된다. 도 3의 부분 "d"에 도시된 바와 같이, 플라잉 커패시터(C4)에의 충전 전류는 거의 정전류이다.
상기한 바와 같이, 제2 전원 회로(3a)와 제2 전원 회로(4) 각각에서 사용되는 클록 신호(CK1)와 클록 신호(CK2)가 동일하면, 인버터(32)는 클록 신호(CK1)의 위상과 클록 신호(CK2)의 위상 간에 180도 차이를 발생하고; 따라서 제1 전원 회로(2a)에 의하여 공급된, 제2 전원 회로(3a)에의 전류의 피크와 제2 전원 회로(4) 에의 전류의 피크의 중복을 방지할 수 있어, 제1 전원 회로(2a)의 출력 전압(Vo1)의 부하의 변동에 의하여 유발되는 전압 변동을 감소할 수 있다.
다음에, 제4 기준 전압(Vref4)에 대하여 설명한다.
제4 기준 전압(Vref4)은 삼각파 신호(TW)의 하한 전압보다 약간 더 높도록 설정된다. 이 때문에, 비교기(27a)로부터 출력된 클록 신호(CPCLK)는 20% 미만의 하이 레벨의 듀티 사이클을 갖는다.
도 3에 도시된 바와 같이, 제1 전원 회로(2a)로부터 제2 전원 회로(3a)와 제2 전원 회로(4)로 공급된 전류 피크의 타이밍은, 클록 신호(CPCLK)가 로우 레벨로부터 하이 레벨로 상승된 직후이다. 또한, 입력 전압(Vdd)으로부터 제1 전원 회로(2a)로 공급된 전류 피크의 타이밍은, 펄스 신호(Spwm)(미도시)가 하이 레벨로부터 로우 레벨로 떨어질 때이다.
그래서, 제1 전원 회로(2a)의 출력 단자(OUT1)로부터의 출력 전류가 큰 구간 A 및 구간 B에서도, 제1 전원 회로(2a)의 출력 단자(OUT1)로부터의 출력 전류가 비교적 큰 경우에, 제1 전원 회로(2a)로부터 출력된 피크 전류의 타이밍과, 제2 전원 회로(3a) 및 제2 전원 회로(4)로부터 출력된 피크 전류의 타이밍이 중복되지 않도록, 제4 기준 전압(Vref4)이 설정된다.
제1 전원 회로(2a)의 출력 단자(OUT1)로부터의 출력 전류가 작은 구간 C에서는, 제1 전원 회로(2a)로부터 출력된 피크 전류의 타이밍과, 제2 전원 회로(3a) 및 제2 전원 회로(4)로부터 출력된 피크 전류의 타이밍이 중복된다. 그러나, 이 전류들은 작기 때문에, 제1 전원 회로(2a)로부터 출력된 피크 전류의 타이밍과, 제2 전 원 회로(3a) 및 제2 전원 회로(4)로부터 출력된 피크 전류의 타이밍이 중복되어도, 큰 영향이 없다.
도 2에서, 제2 전원 회로(4)가, 부전압을 생성하여 출력하는 차지 펌프 회로인 것을 설명한다는 것에 주목바란다. 물론, 제2 전원 회로(4)는, 제2 전원 회로(3a)와 같이, 정(正)전압을 생성하여 출력하는 차지 펌프 회로일 수 있다. 또한, 도 2에서, 동일한 주파수를 갖는 클록 신호들을 이용하는 2개의 차지 펌프 회로들이 있는 경우를 설명한다. 물론, 본 실시예는, 3개 이상의 차지 펌프 회로들이 동일한 주파수를 갖는 클록 신호들을 이용하는 경우에도 적용할 수 있다. 차지 펌프 회로들의 수가 증가하면, 차지 펌프 회로들의 전류 피크들이 중복되지 않도록, 각각 상이한 클록 신호들의 위상차를 감소시키는 것으로 충분하다.
본 발명의 제2 실시예의 다출력 전원 장치에 따르면, 인버터(32)는, 제2 전원 회로(3a)에서 사용되는 클록 신호(CK1)의 위상과, 제2 전원 회로(4)에서 사용되는 클록 신호(CK2)의 위상 간의 180도 차이를 생성하고; 따라서 제2 전원 회로(3a)로의 전류 피크는 제2 전원 회로(4)에의 전류 피크와는 상이하다. 그 결과, 전원 회로들의 출력 전압들에서 노이즈를 저감할 수 있다.
본 발명이 예시의 목적으로 선택된 특정 실시예들을 참조하여 설명되었으나, 본 발명이 이들 실시예들에 제한되지 않고, 본 발명의 기본 개념 및 범위로부터 벗어나지 않고 당업자에 의하여 다양한 변경이 본 발명에 행해질 수 있다는 것이 명백해야 한다.
본 특허 출원은 2007년 7월 11일 출원된 일본 우선권 특허 출원 제2007- 182230호에 기초하며, 여기서 그 전체 내용이 참조용으로 사용되었다.

Claims (10)

  1. 입력 단자로부터 입력된 제1 입력 전압을 미리 결정된 상이한 값들을 갖는 복수의 전압들로 변환하여, 이 전압들을 복수의 출력 단자들을 통하여 각각 출력하는 다출력 전원 장치로서, 상기 다출력 전원 장치는,
    상기 제1 입력 전압으로부터 미리 결정된 정전압(constant voltage)을 생성하여, 상기 정전압을 제1 출력 단자를 통하여 출력하는 제1 전원 회로; 및
    상기 제1 전원 회로의 출력 전압을 제2 입력 전압으로서 사용하여, 상기 제2 입력 전압으로부터 미리 결정된 정전압을 생성하여, 상기 미리 결정된 정전압을 제2 출력 단자를 통하여 출력하는 차지 펌프 회로를 각각이 포함하는 복수의 제2 전원 회로들
    을 포함하고,
    상기 복수의 제2 전원 회로들은, 상기 제2 출력 단자로부터 출력된 전류에 따라 플라잉(flying) 커패시터를 충방전하기 위한 충방전 사이클의 주기를 변화시키고,
    상기 제2 전원 회로들 각각은, 상기 출력된 전류에 따라 미리 결정된 기준 클록 신호를 상이한 주파수들을 갖는 복수의 클록 신호로 나누고, 상기 제2 전원 회로들의 선택된 클록 신호들의 주파수가 서로 상이하도록 상기 복수의 클록 신호 중 하나를 배타적으로 선택하는 것인 다출력 전원 장치.
  2. 제 1 항에 있어서,
    상기 제2 전원 회로들 각각은, 상기 제2 출력 단자로부터 출력된 전류가 증가하면, 상기 플라잉 커패시터를 충방전하기 위한 상기 충방전 사이클의 주기를 단축시키는 것인 다출력 전원 장치.
  3. 제 1 항에 있어서,
    상기 제2 전원 회로들 각각은,
    입력 클록 신호에 따라 상기 플라잉 커패시터를 충방전하고, 상기 제2 입력 전압을 변환시키고, 상기 변환된 제2 입력 전압을 상기 제2 출력 단자를 통하여 출력하는 전압 변환 회로; 및
    상기 제2 출력 단자로부터 출력된 전압이 상기 미리 결정된 정전압이 되도록, 상기 전압 변환 회로에서의 전압 변환을 제어하는 제어 회로
    를 포함하고,
    상기 제어 회로는, 상기 미리 결정된 기준 클록 신호의 주파수를 변화시켜 클록 신호를 생성하고, 상기 생성된 클록 신호를 상기 전압 변환 회로에 출력하는 것인 다출력 전원 장치.
  4. 제 3 항에 있어서,
    상기 제어 회로는,
    상기 기준 클록 신호와는 상이한 주파수들을 갖는 상기 복수의 클록 신호들을 생성하는 클록 신호 생성 회로; 및
    상기 클록 신호 생성 회로로부터 출력된 상기 클록 신호들 중 하나를 배타적으로 선택하여, 상기 선택된 클록 신호를 상기 전압 변환 회로에 출력하는 클록 신호 선택 회로
    를 포함하는 것인 다출력 전원 장치.
  5. 제 4 항에 있어서,
    상기 클록 신호 생성 회로는, 상기 기준 클록 신호를 미리 결정된 상이한 분주비들로 분주하여, 상이한 주파수들을 갖는 클록 신호들을 생성하여 출력하는 분주 회로를 포함하는 것인 다출력 전원 장치.
  6. 제 5 항에 있어서,
    상기 클록 신호 선택 회로는,
    입력 제어 신호에 따라 상기 클록 신호 생성 회로로부터 출력된 상기 클록 신호들 중 하나를 선택하는 선택 회로; 및
    상기 제2 출력 단자로부터 출력된 상기 전류를 검출하여, 상기 검출된 전류에 따라 상기 선택 회로의 동작들을 제어하는 출력 전류 검출 회로
    를 포함하고,
    상기 출력 전류 검출 회로는, 상기 제2 출력 단자로부터 출력된 상기 전류가 클 때 높은 주파수를 갖는 상기 클록 신호들 중 하나를 상기 선택 회로가 출력하도록, 상기 선택 회로를 제어하는 것인 다출력 전원 장치.
  7. 입력 단자로부터 입력된 제1 입력 전압을 미리 결정된 상이한 값들을 갖는 복수의 전압들로 변환하여, 이 전압들을 복수의 출력 단자들을 통하여 출력 전압들로서 각각 출력하는 다출력 전원 장치로서, 상기 다출력 전원 장치는,
    상기 제1 입력 전압으로부터 미리 결정된 정전압을 생성하여, 상기 정전압을 제1 출력 단자를 통하여 출력하는 제1 전원 회로; 및
    상기 제1 전원 회로의 출력 전압을 제2 입력 전압으로서 사용하여, 상기 제2 입력 전압으로부터 미리 결정된 정전압을 생성하여, 상기 미리 결정된 정전압을 제2 출력 단자를 통하여 출력하는 차지 펌프 회로를 각각이 포함하는 복수의 제2 전원 회로들
    을 포함하고,
    상기 복수의 제2 전원 회로들은, 대응하는 플라잉 커패시터들을 충방전하기 위한 충방전 사이클들의 타이밍들이 상이하고,
    상기 제2 전원 회로들 각각은 미리 결정된 기준 클록 신호로부터 클록 신호를 생성하고, 상기 제2 전원 회로들의 클록 신호들은 위상이 상이한 것인 다출력 전원 장치.
  8. 제 7 항에 있어서,
    상기 제2 전원 회로들 각각은,
    입력 클록 신호에 따라 상기 대응하는 플라잉 커패시터를 충방전하고, 상기 제2 입력 전압을 변환시키고, 상기 변환된 제2 입력 전압을 상기 제2 출력 단자를 통하여 출력하는 전압 변환 회로; 및
    상기 제2 출력 단자로부터 출력된 전압이 상기 미리 결정된 정전압이 되도록, 상기 전압 변환 회로에서의 전압 변환을 제어하는 제어 회로
    를 포함하고,
    상기 제2 전원 회로들 각각의 상기 제어 회로는, 클록 신호를 생성하고, 상기 생성된 클록 신호를 상기 대응하는 전압 변환 회로에 출력하는 것인 다출력 전원 장치.
  9. 제 3 항에 있어서,
    상기 제1 전원 회로는,
    인덕터를 갖는 스위칭 조절기
    를 포함하고,
    상기 인덕터를 충전하기 위한 상기 스위칭 조절기의 스위칭 타이밍을 정의하는 클록 신호는 상기 기준 클록 신호와의 위상 차를 갖는 것인 다출력 전원 장치.
  10. 제 9 항에 있어서,
    상기 제1 전원 회로는 미리 결정된 삼각파 신호를 사용하여, 상기 스위칭 조절기에 PWM 제어를 수행하며,
    상기 기준 클록 신호는 20% 미만의 듀티 사이클을 갖고, 상기 삼각파 신호와 동일한 주파수를 갖는 직사각형파 신호인 것인 다출력 전원 장치.
KR1020097004775A 2007-07-11 2008-05-16 다출력 전원 장치 KR101243595B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-182230 2007-07-11
JP2007182230A JP2009022093A (ja) 2007-07-11 2007-07-11 多出力電源装置
PCT/JP2008/059501 WO2009008223A1 (en) 2007-07-11 2008-05-16 Multi-output power supply device

Publications (2)

Publication Number Publication Date
KR20090038929A KR20090038929A (ko) 2009-04-21
KR101243595B1 true KR101243595B1 (ko) 2013-03-20

Family

ID=40228403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004775A KR101243595B1 (ko) 2007-07-11 2008-05-16 다출력 전원 장치

Country Status (6)

Country Link
US (1) US8102157B2 (ko)
JP (1) JP2009022093A (ko)
KR (1) KR101243595B1 (ko)
CN (1) CN101542879B (ko)
TW (1) TWI462452B (ko)
WO (1) WO2009008223A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010200519A (ja) * 2009-02-26 2010-09-09 Shindengen Electric Mfg Co Ltd 昇圧チョッパ回路
JP5381195B2 (ja) 2009-03-17 2014-01-08 株式会社リコー 半導体装置及びその動作制御方法
FR2945876B1 (fr) * 2009-05-19 2012-03-23 St Microelectronics Sa Dispositif de regulation d'un generateur a pompe de charges et procede de regulation correspondant
JP2011130604A (ja) * 2009-12-18 2011-06-30 Sanyo Electric Co Ltd 充電回路、増幅回路
DE102010010409A1 (de) * 2010-03-05 2011-09-08 Bayerische Motoren Werke Aktiengesellschaft Verfahren zum Betreiben einer Energiespeicheranordnung und Energiespeicheranordnung
JP5732214B2 (ja) * 2010-08-26 2015-06-10 ローム株式会社 同期動作回路および通信機器
JP5719142B2 (ja) * 2010-10-29 2015-05-13 ローム株式会社 画像表示装置
US8723491B2 (en) * 2011-12-19 2014-05-13 Arctic Sand Technologies, Inc. Control of power converters with capacitive energy transfer
US8611437B2 (en) * 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
US9338036B2 (en) 2012-01-30 2016-05-10 Nvidia Corporation Data-driven charge-pump transmitter for differential signaling
CN102938607B (zh) * 2012-11-16 2015-03-18 矽力杰半导体技术(杭州)有限公司 低噪声的多输出电源电路及其控制方法
US9076551B2 (en) 2013-03-15 2015-07-07 Nvidia Corporation Multi-phase ground-referenced single-ended signaling
US9147447B2 (en) 2013-03-15 2015-09-29 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9153314B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended memory interconnect
US9653986B2 (en) * 2013-03-15 2017-05-16 Maxim Integrated Products, Inc. Multi-level step-up converter topologies, control and soft start systems and methods
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US9170980B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9153539B2 (en) 2013-03-15 2015-10-06 Nvidia Corporation Ground-referenced single-ended signaling connected graphics processing unit multi-chip module
US9171607B2 (en) 2013-03-15 2015-10-27 Nvidia Corporation Ground-referenced single-ended system-on-package
CN104377945B (zh) * 2014-11-21 2016-12-28 成都芯源系统有限公司 一种基准信号产生电路及其方法
TW201633047A (zh) * 2015-03-02 2016-09-16 耕源科技股份有限公司 電源適配器、電源適配系統與其方法
CN116131601A (zh) * 2015-03-13 2023-05-16 佩里格林半导体公司 用于变电的装置和方法以及计算机可读介质
CN107688759B (zh) * 2016-08-05 2020-07-31 敦泰电子有限公司 双电源系统的发送、接收、传输装置和指纹识别系统
CN109039059B (zh) * 2018-08-23 2019-08-30 合肥工业大学 一种高效的多模式电荷泵
CN110875730A (zh) 2018-08-29 2020-03-10 三星电子株式会社 单电感多输出转换器及单电感多输出转换器的控制方法
US10804794B2 (en) 2018-09-19 2020-10-13 Dialog Semiconductor (Uk) Limited System and method for controlling a charge pump
US10784876B1 (en) 2019-03-14 2020-09-22 Stmicroelectronics Design And Application S.R.O. Charge pump with load driven clock frequency management
CN116526868A (zh) * 2022-01-20 2023-08-01 台达电子工业股份有限公司 转换电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08297986A (ja) * 1995-04-24 1996-11-12 Sharp Corp 不揮発性半導体記憶装置
JP2002123234A (ja) * 2000-08-09 2002-04-26 Sharp Corp 画像表示装置ならびに携帯電子機器
JP2002291232A (ja) * 2001-03-28 2002-10-04 Seiko Epson Corp 電源回路、表示装置および電子機器
KR20070050827A (ko) * 2005-11-11 2007-05-16 가부시키가이샤 리코 정전압 회로 및 정전압 회로의 제어 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0750208A4 (en) 1995-01-11 1998-04-29 Seiko Epson Corp POWER SUPPLY CIRCUIT, LIQUID CRYSTAL DISPLAY AND ELECTRONIC DEVICE
JP4010124B2 (ja) * 1995-01-11 2007-11-21 セイコーエプソン株式会社 電源回路、液晶表示装置及び電子機器
JPH0996686A (ja) * 1995-09-29 1997-04-08 Citizen Watch Co Ltd 電子時計とその充電方法
JP3301903B2 (ja) * 1995-10-30 2002-07-15 ボッシュ エレクトロニクス株式会社 車両用乗員保護装置におけるエネルギーリザーバ保護装置
JP2000236657A (ja) 1999-02-15 2000-08-29 Nec Kyushu Ltd 昇圧回路
JP2000278937A (ja) 1999-03-23 2000-10-06 Hitachi Ltd 昇圧回路及びそれを用いた液晶表示装置用電源回路
JP3870122B2 (ja) 2002-05-27 2007-01-17 株式会社リコー 電源供給回路
JP2004062331A (ja) * 2002-07-25 2004-02-26 Ricoh Co Ltd 直流電源装置
US7183786B2 (en) 2003-03-04 2007-02-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Modifying a semiconductor device to provide electrical parameter monitoring
US6864664B2 (en) * 2003-06-06 2005-03-08 Sony Corporation Circuit for charging supplemental battery in portable electronic device
JP2005312193A (ja) * 2004-04-22 2005-11-04 Nec Electronics Corp 電子スイッチ制御方法及び昇圧回路
DE102009035516B4 (de) * 2009-07-31 2014-10-16 Osram Gmbh Beleuchtungsvorrichtung mit Leuchtdioden

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08297986A (ja) * 1995-04-24 1996-11-12 Sharp Corp 不揮発性半導体記憶装置
JP2002123234A (ja) * 2000-08-09 2002-04-26 Sharp Corp 画像表示装置ならびに携帯電子機器
JP2002291232A (ja) * 2001-03-28 2002-10-04 Seiko Epson Corp 電源回路、表示装置および電子機器
KR20070050827A (ko) * 2005-11-11 2007-05-16 가부시키가이샤 리코 정전압 회로 및 정전압 회로의 제어 방법

Also Published As

Publication number Publication date
JP2009022093A (ja) 2009-01-29
CN101542879A (zh) 2009-09-23
KR20090038929A (ko) 2009-04-21
TW200908525A (en) 2009-02-16
WO2009008223A1 (en) 2009-01-15
US8102157B2 (en) 2012-01-24
CN101542879B (zh) 2012-07-04
TWI462452B (zh) 2014-11-21
US20100237833A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
KR101243595B1 (ko) 다출력 전원 장치
JP4984997B2 (ja) Ｄｃ−ｄｃコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法
US7372239B2 (en) Multi-output type DC/DC converter
US7411316B2 (en) Dual-input power converter and control methods thereof
KR100716125B1 (ko) 다중위상 ｄｃ-ｄｃ 조정기용 다중위상 합성 리플전압 발생기 및 이에 관련된 방법
KR100713797B1 (ko) 승강압형 ｄｃ－ｄｃ 컨버터
US7898233B2 (en) Multiphase voltage regulators and methods for voltage regulation
US20090174384A1 (en) Switching regulator and method of controlling the same
US7733070B2 (en) Multi-output type DC/DC converter
WO2008041722A1 (fr) Convertisseur continu-continu de type comparateur
US9667144B2 (en) DC-DC converter with reverse current detecting circuit
CN109391140B (zh) 电荷泵电路及其运作方法
EP1465329A2 (en) Multi-output DC-DC converter
TWI390832B (zh) 定電流供應型切換調整器
JP2015146711A (ja) マルチフェーズ型ｄｃ／ｄｃコンバータ
JP4487649B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータの制御装置
JP4252269B2 (ja) 多出力ｄｃ−ｄｃコンバータ
JP2010183723A (ja) Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
JP2012029415A (ja) Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
KR20090105229A (ko) 전하공유를 이용한 병렬 연결 스위칭 컨버터
JP4337060B2 (ja) スイッチング電源装置とその制御装置
JP2002354822A (ja) スイッチングレギュレータ
JP2018098973A (ja) 昇降圧ｄｃ／ｄｃコンバータ
JP2009247093A (ja) 多出力ｄｃ−ｄｃコンバータ
JP2022039503A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee