JP2005312193A - 電子スイッチ制御方法及び昇圧回路 - Google Patents
電子スイッチ制御方法及び昇圧回路 Download PDFInfo
- Publication number
- JP2005312193A JP2005312193A JP2004126237A JP2004126237A JP2005312193A JP 2005312193 A JP2005312193 A JP 2005312193A JP 2004126237 A JP2004126237 A JP 2004126237A JP 2004126237 A JP2004126237 A JP 2004126237A JP 2005312193 A JP2005312193 A JP 2005312193A
- Authority
- JP
- Japan
- Prior art keywords
- electronic switch
- circuit
- capacitor
- input terminal
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
【課題】 電源入力端子の電圧降下やリップルの増大を抑制できる電子スイッチ制御方法及び昇圧回路を提供する。
【解決手段】 第1の電子スイッチ11と第2の電子スイッチ13及び第3の電子スイッチ15と第4の電子スイッチ16からなる二組の対をなす電子スイッチ対と、昇圧用コンデンサ10及び平滑用コンデンサ18とを含む基本回路を複数個接続してなる昇圧回路の電子スイッチ制御方法において、各基本回路の一方の電子スイッチ対(11、13)の制御信号と他方の電子スイッチ対(15、16)の制御信号とはそれぞれ互に反転状態で制御され、同時に、各基本回路の一方の電子スイッチ対(11、13)の各制御信号の位相が分散されて制御されたことを特徴とする電子スイッチ制御方法及びこれを用いた昇圧回路である。
【選択図】 図1
【解決手段】 第1の電子スイッチ11と第2の電子スイッチ13及び第3の電子スイッチ15と第4の電子スイッチ16からなる二組の対をなす電子スイッチ対と、昇圧用コンデンサ10及び平滑用コンデンサ18とを含む基本回路を複数個接続してなる昇圧回路の電子スイッチ制御方法において、各基本回路の一方の電子スイッチ対(11、13)の制御信号と他方の電子スイッチ対(15、16)の制御信号とはそれぞれ互に反転状態で制御され、同時に、各基本回路の一方の電子スイッチ対(11、13)の各制御信号の位相が分散されて制御されたことを特徴とする電子スイッチ制御方法及びこれを用いた昇圧回路である。
【選択図】 図1
Description
本発明は、電子スイッチ制御方法及び昇圧回路に関し、特に、スイッチドキャパシタを用いたチャージポンプ回路の電子スイッチ制御方法及び昇圧回路に関するものである。
対をなす電子スイッチを互いに反転状態で開閉制御する回路は一般的に用いられており、例えばコンデンサの一端に一対の電子スイッチを接続し、コンデンサの両端を電源に接続してコンデンサに充電する充電ステップと、充電されたコンデンサの一端を電源に接続し、他端側より昇圧された電圧を出力する昇圧ステップとを交互に繰り返して電源電圧を昇圧する昇圧回路に適用される。このような昇圧回路は例えば特許文献1に開示されている。
これを図7を参照して説明する。図において、10は昇圧用コンデンサ、11は昇圧用コンデンサ10の一端を選択的に電源入力端子12に接続する第1の電子スイッチ、13は第1の電子スイッチ11と同じ開閉状態で制御される第2の電子スイッチで、昇圧用コンデンサ10の他端を選択的に接地ライン14に接続し接地する。15は第1、第2の電子スイッチ11、13とは反転状態て開閉制御される第3の電子スイッチで、一端が昇圧用コンデンサ10と第2の電子スイッチ13の接続部に接続されている。
上記昇圧用コンデンサ10、第1、第2、第3の電子スイッチ11、13、15によって図示点線で囲まれる基本回路Uを構成している。図示例では3つの基本回路U1、U2、U3が直列的に配置され、初段の基本回路U1の第3の電子スイッチ15の他端は電源入力端子12に接続され、図示省略するが後段の第3の電子スイッチ15の他端は、前段の昇圧用コンデンサ10と第1の電子スイッチ11の接続部にぞれぞれ接続されている。図示例では電子スイッチを開閉制御する制御回路は省略している。16は最後段の基本回路U3の昇圧用コンデンサ10の一端と電源出力端子17の間に接続され、第3の電子スイッチ15と同じ開閉状態で制御される第4の電子スイッチ、18は電源出力端子17と接地ライン14間に接続された平滑用コンデンサを示す。
この昇圧回路200の動作を以下に説明する。先ず、第1、第2の電子スイッチ11、13を閉状態、第3、第4の電子スイッチ15、16を開状態とすると、各基本回路U1、U2、U3内の昇圧用コンデンサ10は電源電圧まで充電される。次に第1、第2の電子スイッチ11、13を開状態、第3、第4の電子スイッチ15、16を閉状態とすると、各基本回路U1、U2、U3の昇圧用コンデンサ10は電源入力端子12と電源出力端子17の間で直列接続され、一端側第3の電子スイッチ15によって電源入力端子12に接続されるため、電源出力端子17には電源電圧と各昇圧用コンデンサ10の端子間電圧を加算した昇圧電圧が出力される。
ところで半導体回路では電子スイッチとして一般的にMOSトランジスタが用いられる。この場合、電源と接地間を電子スイッチで直結し閉状態とすると電子スイッチを構成するMOSトランジスタに過大な貫通電流が流れて電子スイッチを破壊し昇圧回路200を不良にするという問題がある。
このような問題を回避するには、電子スイッチを開閉制御する制御信号として、一方の制御信号が立下ってから一定時間後に他の制御信号が立上がるようにして、各電子スイッチが同時に閉状態にならないようにすればよい。即ち、図7に示す昇圧回路200は図8に示す動作波形の制御信号により電子スイッチを駆動すれば貫通電流の発生を防止できる。
尚、上記の昇圧回路200の基本回路Uは、昇圧用コンデンサ10、第1、第2、第3の電子スイッチ11、13、15によって構成される例で説明したが、一般には、これに第4の電子スイッチ16、平滑用コンデンサ18を加えた回路を2倍昇圧の単位となる基本回路としている。そして、この基本回路を図7の各基本回路U1、U2、U3に替えて電源入出力端子の間に接続することで所望の昇圧電圧を得ている。
特開平7−194098号公報(第5頁、図1)
ところが、この従来の電子スイッチ制御方法では、各基本回路U1、U2、U3内の昇圧用コンデンサ10は電源電圧まで同時に充電されるため、電源出力端子のリップル問題と共に、電源入力端子の電圧降下やリップルが増大するという問題がある。この電源入力端子の電圧降下やリップルの増大は、昇圧回路200の周辺回路等への雑音源となる。
本発明は上記課題の解決を目的として提案されたもので、電源入力端子の電圧降下やリップルの増大を抑制できる電子スイッチ制御方法及び昇圧回路を提供する。
請求項1記載の発明は、二組の対をなす電子スイッチ対と、二個のコンデンサとを含む基本回路を複数個接続してなる昇圧回路の電子スイッチ制御方法において、各基本回路の一方の電子スイッチ対の制御信号と他方の電子スイッチ対の制御信号とはそれぞれ互に反転状態で制御され、同時に、各基本回路の回路毎に一方の電子スイッチ対の各制御信号の位相が分散されて制御されたことを特徴とする電子スイッチ制御方法である。
請求項2記載の発明は、基本回路が、昇圧用コンデンサとしての二個のコンデンサのうち一方のコンデンサと、一端が接地された平滑用コンデンサとしての他方のコンデンサと、一端が一方のコンデンサの一端に接続され、他端が選択的に電源入力端子又はこれと同等以上の電圧を有する端子に接続される第1の電子スイッチと、第1の電子スイッチと同じ開閉状態で制御され、一方のコンデンサの他端を接地する第2の電子スイッチとで構成される一方の電子スイッチ対と、第1、第2の電子スイッチとは反転状態て開閉制御され、一方のコンデンサの他端を電源入力端子又はこれと同等以上の電圧を有する端子に接続する第3の電子スイッチと、一端が一方のコンデンサの一端と第1の電子スイッチの一端との接続部に、他端が他方のコンデンサの他端に接続される第4の電子スイッチとで構成される他方の電子スイッチ対とを含んでなり、請求項1に記載の電子スイッチ制御方法で制御されることを特徴とする昇圧回路である。
請求項3記載の発明は、基本回路が複数直列的に多段接続されてなる請求項2に記載の昇圧回路であって、初段の基本回路の第1の電子スイッチの他端が電源入力端子に接続され、次段以降の基本回路の第1の電子スイッチの他端が1つ前の段の基本回路の他方のコンデンサの他端に接続され、各基本回路の各第3の電子スイッチの他端が電源入力端子に接続されてなることを特徴とする昇圧回路である。
請求項4記載の発明は、基本回路が複数直列的に多段接続されてなる請求項2に記載の昇圧回路であって、初段の基本回路の第3の電子スイッチの他端が電源入力端子に接続され、次段以降の基本回路の第3の電子スイッチの他端が1つ前の段の基本回路の他方のコンデンサの他端に接続され、各基本回路の各第1の電子スイッチの他端が電源入力端子に接続されてなることを特徴とする昇圧回路である。
請求項5記載の発明は、請求項3又は請求項4記載の昇圧回路が2以上含んでなる昇圧回路であって、電源入力端子と接地間に複数並列接続されてなることを特徴とする多出力の昇圧回路である。
請求項6記載の発明は、請求項3と請求項4とに記載の昇圧回路が2以上含んでなる昇圧回路であって、電源入力端子と接地間に複数並列接続されてなることを特徴とする多出力の昇圧回路である。
請求項7記載の発明は、奇数個のインバータを直列接続し末尾のインバータ出力を先頭のインバータ入力に接続してなるリング発振器により得られる制御信号であって、直列接続された多数のインバータの先頭インバータとリング中間に位置するインバータとの間に位置するインバータとその偶数個後方にあるインバータの各出力のそれぞれの論理積出力及び論理和の否定出力を取出して、各々各基本回路の一方の電子スイッチ対の制御信号と他方の電子スイッチ対の制御信号とに利用することを特徴とする請求項2〜6に記載の昇圧回路である。
以上のように本発明によれば、互いに駆動タイミングに時間差を持たせた状態で開閉制御されるため、電源入力端子の電圧降下やリップルの増大を抑制でき、また、電源入力端子の波形変化の平滑化を図れるため、昇圧回路の周辺回路等への雑音の影響を低減できる。
また電子スイッチの開閉タイミングを遅延させる遅延時間はインバータの伝達遅延時間で決定されるため短時間で比較的ばらつきが小さく、昇圧コンデンサを用いた昇圧回路では充電動作と昇圧動作の間の休止時間を最小にできるため、リップルが小さく電源入力端子の波形の平滑化が図られた昇圧回路を実現できる。
チャージポンプ回路の電源入力端子の電圧降下やリップルの増大を抑制するという目的を、チャージポンプ回路を構成する各基本回路への電子スイッチの制御信号の位相を異ならせることで実現した。
以下、本発明の実施例1の昇圧回路100を、図1を参照し、従来例200と同一物には同一の符号を用いて説明する。図において、10は昇圧用コンデンサ、11は昇圧用コンデンサ10の一端を選択的に電源入力端子12又はこれと同等以上の電圧を有する端子に接続する第1の電子スイッチ、13は第1の電子スイッチ11と同じ開閉状態で制御される第2の電子スイッチで、昇圧用コンデンサ10の他端を選択的に接地ライン14に接続し接地する。15は第1、第2の電子スイッチ11、13とは反転状態で開閉制御される第3の電子スイッチで、一端が昇圧用コンデンサ10と第2の電子スイッチ13の接続部に接続されている。
さらに、16は第4の電子スイッチで、一端が基本回路Vの第1の電子スイッチ11と昇圧用コンデンサ10の接続部に、他端が電源出力端子17(1)にそれぞれ接続されている。18は、一端が接地ライン14に接続され、他端が第4の電子スイッチ16の他端に接続された平滑用コンデンサを示す。上記昇圧用コンデンサ10、平滑用コンデンサ18及び第1〜第4の電子スイッチ11、13、15、16によって図示点線で囲まれる基本回路Vを構成する。
図示例では2つの基本回路V(1,1)、V(1,2)が直列的に配置され、各段の基本回路V(1,1)、V(1,2)の第3の電子スイッチ15の他端はそれぞれ電源入力端子12に接続され、前段の基本回路V(1,1)の平滑用コンデンサ18と第4の電子スイッチ16の接続部は、後段の基本回路V(1,2)の第1の電子スイッチ11の他端に接続されている。そして、最終段の平滑用コンデンサ18と第4の電子スイッチ16の接続部は、電源出力端子17(1)に接続されている。尚、図示例では電子スイッチを開閉制御する制御回路は省略している。
この昇圧回路100の動作を以下に説明する。先ず、各基本回路V(1,1)、V(1,2)内の第1、第2の電子スイッチ11、13を閉状態、第3、第4の電子スイッチ15、16を開状態とすると、基本回路V(1,1)の昇圧用コンデンサ10の他端は接地ライン14に接続され、昇圧用コンデンサ10の一端は電源入力端子12に接続される。また、基本回路V(1,2)の昇圧用コンデンサ10の他端は接地ライン14に接続され、昇圧用コンデンサ10の一端は基本回路V(1,1)の平滑用コンデンサ18の他端に接続される(充電工程)。
次に第1、第2の電子スイッチ11、13を開状態、第3、第4の電子スイッチ15、16を閉状態とすると、基本回路V(1,1)の昇圧用コンデンサ10の他端は電源入力端子12に接続され、昇圧用コンデンサ10の一端は基本回路V(1,1)の平滑用コンデンサ18の他端に接続されるため、電源電圧と昇圧用コンデンサ10に充電された充電電圧とが加算された昇圧電圧が基本回路V(1,1)の平滑用コンデンサ18の他端に発生する。また、基本回路V(1,2)の昇圧用コンデンサ10の他端も電源入力端子12に接続され、昇圧用コンデンサ10の一端は基本回路V(1,2)の平滑用コンデンサ18の他端に接続されるため、電源電圧と昇圧用コンデンサ10に充電された充電電圧とが加算された昇圧電圧が基本回路V(1,2)の平滑用コンデンサ18の他端に発生する(昇圧工程)。
そして、第1、第2の電子スイッチ11、13と第3、第4の電子スイッチ15、16とを、図2に示す各電子スイッチに対応した制御信号A(1,1)、B(1,1)とA(1,2)、B(1,2)とにより切り換えることにより、上記充電工程と昇圧工程とを繰返し、電源出力端子17(1)に昇圧された電圧を連続して出力している。
ここで、制御信号A(1,1)とB(1,1)、及びA(1,2)とB(1,2)とは、それぞれ互に反転状態で制御され、同時にハイ又はロー状態とならないように時間差ΔTが設けられている。また、制御信号A(1,1)とA(1,2)、及びB(1,1)とB(1,2)とは、それぞれ位相差Φ0が設けられている。
この制御方法により、従来の電子スイッチ制御方法のように各基本回路内の昇圧用コンデンサが電源入力端子12に接続され電源電圧まで同時に充電されることがなくなり、電源出力端子17(1)のリップル問題と共に、電源入力端子12の電圧降下やリップルが増大するという問題が解消される。従って、昇圧回路の周辺回路等への雑音の影響も低減できる。
本発明による電子スイッチ制御方法及び昇圧回路に用いられる電源の入力端子波形を図3(a)に示す。図3(b)に示す従来の電子スイッチ制御方法及び昇圧回路による入力端子波形と比較すると、リップルが約3分の2に減少している。
図1に示した昇圧回路100は単一出力であるが、各平滑コンデンサの他端には順次昇圧された電圧が現れるため、各平滑用コンデンサ18の他端から昇圧電圧を取出し可能である。
尚、本発明による電子スイッチの制御方法が適用される昇圧回路は上記実施例にのみ限定されるものではなく、例えば図4に示した昇圧回路110にも適用できることはいうまでもなく、少なくとも二組の対をなす電子スイッチを互いに反転状態で開閉制御するチャージポンプ回路の電子スイッチの制御方法一般に適用できる。
図4に示した昇圧回路110の電源の入力端子波形を図3(c)に示す。図3(d)に示す従来の電子スイッチ制御方法及び昇圧回路による入力端子波形と比較すると、ピークからピークまでのリップルはほぼ同じであるが、電源入力端子の1変化あたりの波形変動が約半分になり、波形が平滑化されている。
以下、本発明の実施例2の昇圧回路120を、図5を参照し、実施例1と同一物には同一の符号を用いて説明する。実施例2は、図1に示す実施例1の基本回路Vをm行n列に行列配置したものである。
図において、点線で囲まれるV(i,j)は第i行第j列に配置された基本回路であり、17(i)はi行目の電源出力端子である。但し、i,jは
1≦i≦m、2≦j≦n
なる自然数である。電源入力端子12及び接地ライン14は、各基本回路V(i,j)に共通である。
1≦i≦m、2≦j≦n
なる自然数である。電源入力端子12及び接地ライン14は、各基本回路V(i,j)に共通である。
図示例では各行第1列目の基本回路V(1,1)、・・・、V(m,1)の第3の各電子スイッチ15の他端が、それぞれ電源入力端子12に接続され、各行第j列目の平滑用コンデンサ18と第4の電子スイッチ16の接続部は、次段である各行第j+1列目の第1の各電子スイッチ11の他端に接続されている。そして、各行の最終段である第n列目の平滑用コンデンサ18と第4の電子スイッチ16の接続部は、各電源出力端子17(i)に接続されている。
この昇圧回路120の動作を以下に説明する。基本的な動作は、実施例1の昇圧回路100と同じである。先ず、各基本回路V(i,j)内の第1、第2の電子スイッチ11、13を閉状態、第3、第4の電子スイッチ15、16を開状態とすると、各基本回路V(i,j)の昇圧用コンデンサ10の一端は電源入力端子12(J=1のとき)又は前段(列)の平滑用コンデンサ18(J≧2のとき)の他端に接続され、昇圧用コンデンサ10の他端は接地ライン14にそれぞれ接続される(充電工程)。
次に第1、第2の電子スイッチ11、13を開状態、第3、第4の電子スイッチ15、16を閉状態とすると、各基本回路V(i,j)の昇圧用コンデンサ10の他端はそれぞれ電源入力端子12に接続され、昇圧用コンデンサ10の一端は平滑用コンデンサ18の他端に接続されるため、電源電圧と昇圧用コンデンサ10に充電された充電電圧とが加算された昇圧電圧が平滑用コンデンサ18の他端に発生する。こうして、最終段である第n列目基本回路V(i,n)の各平滑用コンデンサ18の他端すなわち各電源出力端子17(i)に、電源電圧と昇圧用コンデンサ10に充電された充電電圧とが加算された昇圧電圧が発生する(昇圧工程)。
次に、昇圧回路120の制御信号発生回路130を、図6を参照して説明する。図において、ORは奇数個のインバータを直列接続し末尾のインバータ出力を先頭のインバータ入力に接続してなるリング発振器、I(k)は信号生成回路(1≦k≦m×nの整数)である。各信号生成回路I(k)は、2以上の偶数段隔てたインバータ出力を入力とするAND回路とNOR回路を含み、AND回路の出力を制御信号A(k)、NOR回路の出力を制御信号B(k)としている。
こうして、各信号生成回路I(k)の制御信号A(k)とB(k)は、それぞれ互に反転状態で制御され、同時にハイ又はロー状態とならないように時間差が設けられている。また、各制御信号A(k)は、それぞれ位相差が設けられている。同じく各制御信号B(k)も、それぞれ位相差が設けられている。尚、図示しないが、生成された各制御信号はレベルシフタ等で電圧レベル変換され各基本回路Vに供給される。
そして、各基本回路V(i,j)の第1、第2の各電子スイッチ11、13と第3、第4の各電子スイッチ15、16とを、図6に示す各信号生成回路I(k)からの制御信号A(k)、B(k)により切り換えることにより、上記充電工程と昇圧工程とを順次繰返し、電源出力端子17(i)に昇圧された電圧を連続して出力している。
この制御方法により、従来の電子スイッチ制御方法及び昇圧回路のように各基本回路内の昇圧用コンデンサが電源入力端子12に接続され電源電圧まで同時に充電されることがなくなり、電源出力端子17(i)のリップル問題と共に、電源入力端子12の電圧降下やリップルが増大するという問題が解消される。従って、昇圧回路の周辺回路等への雑音の影響も低減できる。
また、電子スイッチの開閉タイミングを遅延させる遅延時間はインバータの伝達遅延時間で決定されるため短時間で比較的ばらつきが小さく、昇圧コンデンサを用いた昇圧回路では充電動作と昇圧動作の間の休止時間を最小にできるため、リップルが小さく電源入力端子の1変化あたりの波形変動量の平滑化が図られた昇圧回路を実現できる。本発明者は、3倍昇圧の出力端子電圧が従来例に比して改善されていることを確認している。
尚、図5に示した昇圧回路120の各行で構成される1つの昇圧回路は単一出力であるが、各平滑コンデンサの他端には順次昇圧された電圧が現れるため、各平滑用コンデンサ18の他端から昇圧電圧を取出し可能である。また、図5に示した昇圧回路120は各行の基本回路Vの列数がn個で同一であるが、これに限定されるものではなく、例えば各行の基本回路Vの列数が異なっていてもよい。さらに、昇圧回路120は各行の電源出力端子17(i)が独立しているが、この出力端子を任意の数だけまとめてもよい。こうすることでより大きな電流負荷にも対応できる。
本発明の電子スイッチ制御方法及び昇圧回路は、電源入力端子の電圧降下やリップルの小さいことが要求される電子機器における電子スイッチの開閉制御方法として広く適用できる。
10 昇圧コンデンサ
11、13、15、16 電子スイッチ
12 電源入力端子
14 接地ライン
17 電源出力端子
18 平滑用コンデンサ
A、B 制御信号
I 信号生成回路
U、V 基本回路
U1、U2、U3 基本回路
130 制御信号発生回路
100、110、120、200 昇圧回路
11、13、15、16 電子スイッチ
12 電源入力端子
14 接地ライン
17 電源出力端子
18 平滑用コンデンサ
A、B 制御信号
I 信号生成回路
U、V 基本回路
U1、U2、U3 基本回路
130 制御信号発生回路
100、110、120、200 昇圧回路
Claims (7)
- 二組の対をなす電子スイッチ対と、二個のコンデンサとを含む基本回路を複数個接続してなる昇圧回路の電子スイッチ制御方法において、
前記各基本回路の一方の電子スイッチ対の制御信号と他方の電子スイッチ対の制御信号とはそれぞれ互に反転状態で制御され、同時に、前記各基本回路の回路毎に一方の電子スイッチ対の各制御信号の位相が分散されて制御された
ことを特徴とする電子スイッチ制御方法。 - 前記基本回路が、
昇圧用コンデンサとしての前記二個のコンデンサのうち一方のコンデンサと、
一端が接地された平滑用コンデンサとしての他方のコンデンサと、
一端が前記一方のコンデンサの一端に接続され、他端が選択的に電源入力端子又はこれと同等以上の電圧を有する端子に接続される第1の電子スイッチと、
前記第1の電子スイッチと同じ開閉状態で制御され、前記一方のコンデンサの他端を接地する第2の電子スイッチとで構成される前記一方の電子スイッチ対と、
前記第1、第2の電子スイッチとは反転状態て開閉制御され、前記一方のコンデンサの他端を前記電源入力端子又はこれと同等以上の電圧を有する端子に接続する第3の電子スイッチと、
一端が前記一方のコンデンサの一端と前記第1の電子スイッチの一端との接続部に、他端が前記他方のコンデンサの他端に接続される第4の電子スイッチとで構成される前記他方の電子スイッチ対と
を含んでなり、請求項1に記載の電子スイッチ制御方法で制御されることを特徴とする昇圧回路。 - 前記基本回路が複数直列的に多段接続されてなる請求項2に記載の昇圧回路であって、
初段の基本回路の前記第1の電子スイッチの他端が前記電源入力端子に接続され、次段以降の基本回路の前記第1の電子スイッチの他端が1つ前の段の基本回路の前記他方のコンデンサの他端に接続され、
各基本回路の前記各第3の電子スイッチの他端が前記電源入力端子に接続されてなることを特徴とする昇圧回路。 - 前記基本回路が複数直列的に多段接続されてなる請求項2に記載の昇圧回路であって、
初段の基本回路の前記第3の電子スイッチの他端が前記電源入力端子に接続され、次段以降の基本回路の前記第3の電子スイッチの他端が1つ前の段の基本回路の前記他方のコンデンサの他端に接続され、
各基本回路の前記各第1の電子スイッチの他端が前記電源入力端子に接続されてなることを特徴とする昇圧回路。 - 請求項3又は請求項4記載の前記昇圧回路が2以上含んでなる昇圧回路であって、
前記電源入力端子と接地間に複数並列接続されてなることを特徴とする多出力の昇圧回路。 - 請求項3と請求項4とに記載の前記昇圧回路が2以上含んでなる昇圧回路であって、
前記電源入力端子と接地間に複数並列接続されてなることを特徴とする多出力の昇圧回路。 - 奇数個のインバータを直列接続し末尾のインバータ出力を先頭のインバータ入力に接続してなるリング発振器により得られる制御信号であって、
直列接続された多数のインバータの先頭インバータとリング中間に位置するインバータとの間に位置するインバータとその偶数個後方にあるインバータの各出力のそれぞれの論理積出力及び論理和の否定出力を取出して、各々前記各基本回路の一方の電子スイッチ対の制御信号と他方の電子スイッチ対の制御信号とに利用することを特徴とする請求項2〜6に記載の昇圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004126237A JP2005312193A (ja) | 2004-04-22 | 2004-04-22 | 電子スイッチ制御方法及び昇圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004126237A JP2005312193A (ja) | 2004-04-22 | 2004-04-22 | 電子スイッチ制御方法及び昇圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005312193A true JP2005312193A (ja) | 2005-11-04 |
Family
ID=35440326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004126237A Pending JP2005312193A (ja) | 2004-04-22 | 2004-04-22 | 電子スイッチ制御方法及び昇圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005312193A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009008223A1 (en) * | 2007-07-11 | 2009-01-15 | Ricoh Company, Ltd. | Multi-output power supply device |
-
2004
- 2004-04-22 JP JP2004126237A patent/JP2005312193A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009008223A1 (en) * | 2007-07-11 | 2009-01-15 | Ricoh Company, Ltd. | Multi-output power supply device |
US8102157B2 (en) | 2007-07-11 | 2012-01-24 | Ricoh Company, Ltd. | Multi-output power supply device having charge pump circuit |
TWI462452B (zh) * | 2007-07-11 | 2014-11-21 | Ricoh Co Ltd | 多輸出電源裝置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6861894B2 (en) | Charge pump with Fibonacci number multiplication | |
US5036229A (en) | Low ripple bias voltage generator | |
US6563235B1 (en) | Switched capacitor array circuit for use in DC-DC converter and method | |
JP3398912B2 (ja) | 多相式電荷リサイクル階段状電源回路 | |
JP2011120407A (ja) | チャージポンプ回路 | |
JP2008092667A (ja) | 昇圧回路を有する電子機器 | |
US7706159B2 (en) | Charge pump, DC-DC converter, and method thereof | |
US7522433B2 (en) | Efficient voltage rail generation | |
JP2009225637A (ja) | 電圧発生回路 | |
CN107612318B (zh) | 电荷泵电路 | |
JPH07163138A (ja) | 電圧増倍器 | |
JP6526507B2 (ja) | 降圧回路及びこれを用いた降圧充電回路 | |
KR102361411B1 (ko) | 저전압 전원에 대한 dc-dc 변환기 | |
KR102623007B1 (ko) | 다중 위상을 갖는 3-레벨 dc-dc 컨버터 | |
JP2009117426A (ja) | 電源回路及び携帯機器 | |
JP2005312193A (ja) | 電子スイッチ制御方法及び昇圧回路 | |
CN100505490C (zh) | 负升压充电泵电路、lcd驱动ic、液晶显示装置 | |
CN113824315A (zh) | 电源生成电路及显示装置 | |
Peng et al. | A 16-phase 8-branch charge pump with advanced charge recycling strategy | |
JP2008125145A (ja) | 昇圧回路及び降圧回路 | |
JP5446637B2 (ja) | 昇圧回路 | |
WO2023223836A1 (ja) | 電源回路、パワーマネジメント回路及びセンサデバイス | |
US20240079954A1 (en) | Power Conversion System and Control Method | |
Cabrini et al. | A charge pump with enhanced charge transfer for energy harvesting applications | |
JP2010098915A (ja) | チャージポンプ回路 |