JP2010098915A

JP2010098915A - チャージポンプ回路

Info

Publication number: JP2010098915A
Application number: JP2008270081A
Authority: JP
Inventors: Shuhei Kawai; 周平河井
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2008-10-20
Filing date: 2008-10-20
Publication date: 2010-04-30

Abstract

【課題】昇圧のためのスイッチの数を減らしたチャージポンプ回路を提供する。
【解決手段】入力端子１と、出力端子２と、前記入力端子と前記出力端子との間に直列接続された第１及び第２ダイオードＤ１、Ｄ２と、前記複数のダイオードの直列回路側に一端が接続された第１コンデンサＣ１と、該第１コンデンサと直列接続された第２コンデンサＣ２と、該第２コンデンサに対してＨレベル又はＬレベルの電圧を印加するクロックドライバー３と、前記第１コンデンサと前記第２コンデンサとの間に接続された第３ダイオードＤ３と、前記クロックドライバーの電圧を前記第１コンデンサに伝える第４ダイオードＤ４と、前記第２コンデンサの電圧を前記複数のダイオードの直列回路側に伝える第５ダイオードＤ５とを備える。
【選択図】図１

Description

本発明は、電源電圧Ｖｄｄより小さなステップで昇圧または降圧電圧を出力するチャージポンプ回路に関し、特にスイッチの数を減らしたチャージポンプ回路に関する。

ディクソン(Dicson)によって開発されたチャージポンプ回路（charge-pump circuit）は、ポンピング・パケット（pumping packet）を複数段、直列接続し、各ポンピング・パケットの昇圧(voltage fluctuation)により、ＬＳＩチップの電源電圧Ｖｄｄよりも高い電圧を発生するものである。例えば、フラッシュメモリ（Flash Memories）のプログラム／消去（program/erase）のための電圧を発生するために使用されている。しかし、従来のチャージポンプ回路は、電源電圧Ｖｄｄのステップで昇圧を行うものであって、それより小さな電圧ステップの昇圧を可能とするものは提案されていなかった。例えば、０．５Ｖｄｄステップの昇圧が可能になれば、電源回路の効率を大幅に向上できる。そこで、本発明者は電源電圧Ｖｄｄより小さな電圧ステップの昇圧を可能とするとともに、回路の効率ηを改善したチャージポンプ回路をすでに提案した。
（特願平３−３４８４７５号公報）

その概要を説明すれば以下のとおりである。図３及び図４は、＋０．５Ｖｄｄ昇圧チャージポンプ回路の構成及び動作を示す回路図である。このチャージポンプ回路は、入力電圧Ｖｄｄに対して１．５Ｖｄｄの昇圧電圧を作成するものである。
ダイオードＤ１、Ｄ２（電荷転送素子）が直列に接続され、ダイオードＤ１のアノードには電源電圧Ｖｄｄが入力電圧Ｖｉｎとして供給されている。ダイオードＤ１、Ｄ２は、たとえばゲートとドレインを共通接続したＭＯＳトランジスタによって構成することができる。Ｓ１、Ｓ２、Ｓ３は、ダイオードＤ１、Ｄ２の接続点に、コンデンサ１、２を並列または直列に切換えて接続するためのスイッチである。
これらのスイッチＳ１、Ｓ２、Ｓ３は、たとえば、ＭＯＳトランジスタによって構成することができる。３は、コンデンサ１、２にクロックを供給するクロックドライバーである。すなわち、クロックドライバー３の出力はコンデンサ２の一方の端子に接続されている。クロックドライバー３に供給される電源電圧はＶｄｄであり、クロックの振幅の大きさはＶｄｄである。また、クロックドライバー３は、たとえば２段のＣＭＯＳインバータによって構成される。４は、ダイオードＤ２から出力される昇圧電圧Ｖoutが供給される負荷である。また、ＣＬはダイオードＤ２の出力ノードが有する容量である。

次に、このチャージポンプ回路の動作について、図３、図４、及び図５を参照しながら説明する。図５は、このチャージポンプ回路の動作波形図である。なお、簡単のためダイオードＤ１，Ｄ２による電圧降下ＶFを０Ｖとする。また、コンデンサ１、２の容量値は等しいとする。図３に示すように、クロックドライバー３の入力クロックＣＬＫがＬレベル（ＣＬＫ＝ロウレベル）のとき、Ｓ１＝オフ，Ｓ２＝オン，Ｓ３＝オフとすると、２つのコンデンサ１，２は、ダイオードＤ１、Ｄ２の接続点（ポンピングノード）に直列接続される。すると、ダイオードＤ１、Ｄ２の接続点の電圧Ｖ１はＶｄｄとなる。各コンデンサ１、２は、０．５Ｖｄｄに充電される。このとき、電源電圧ＶｄｄからダイオードＤ１を介してコンデンサ１，２に流れ込んだ電流をＩoutとすると、クロックドライバー３には同じ電流Ｉoutが流れ込む。次に、図４に示すように、クロックドライバー３の入力クロックＣＬＫがＨレベル（ＣＬＫ＝ハイレベル）のとき、Ｓ１＝オン，Ｓ２＝オフ，Ｓ３＝オンとすると、２つのコンデンサ１，２はダイオードＤ１、Ｄ２の接続点に並列接続される。すると、各コンデンサ１、２の電圧はＶｄｄ／２であるから、クロックドライバー３の出力をＶｄｄとすると、ダイオードＤ１、Ｄ２の接続点（ポンピングノード）の電圧Ｖ１は１．５Ｖｄｄに昇圧される。このとき、２つのコンデンサ１，２から次段のダイオードＤ２に流れ出る電流は２Ｉoutとなる。クロックドライバー３からは同じ電流２Ioutが流れ出る。ダイオードＤ２から出力される出力電流２Ｉoutを一定とし、各電流を全て時間平均電流とすると、定常時には以下のようになる。
１）Ｖout＝１．５Ｖｄｄ（ただし、ドライバーの電源電圧をＶｄｄとする）
２）入力電流＝０．５Ｉout
３）クロックドライバーの電源Ｖｄｄから流れ出る電流
＝Ｉout
本実施形態のチャージポンプ回路の要点は、クロックＣＬＫのレベルに応じて、コンデンサ１，２を並列接続して充電し、直列接続して放電することを繰り返すことにより、０．５Ｖｄｄのステップで昇圧を行うものである。また、ここで重要な点は、クロックＣＬＫ＝Ｌのとき、電源電圧Ｖｄｄからの入力電流Ｉin＝Ｉoutが出力
電流２Ｉoutの１／２であるという点である。これにより、出力電圧のレギュレーションを行わない場合の回路の理論効率ηを１００％とすることができ、昇圧電圧を
１．５Ｖｄｄにしたことによる電力ロスはない。
すなわち、入力電流は、ＣＬＫ＝Ｈのときの２Ｉoutと、ＣＬＫ＝ＬのときのＩoutとの和となるから、チャージポンプ回路の効率η＝出力電力／入力電力
＝（１＋０．５）Ｖｄｄ×Ｉｏｕｔ／Ｖｄｄ×（１＋０．５）×Ｉout
＝１＝１００％
したがって、上述したチャージポンプ回路は、実質的に０．５段チャージポンプ回路と言える。しかも、回路の理論効率ηは１００％とすることができる。０．５Ｖｄｄという電圧を作る方法は他にも考えられる。たとえば、抵抗分割による方法である。しかし、回路の効率ηを１００％とすることはできず、電力ロスを伴うものである。
これに対して、本発明者が提案したチャージポンプ回路では、コンデンサの接続をクロックＣＬＫのレベルに応じて、並列と直列に交互に切換えているので、電圧ロスを理論的に０％とすることができる。
また、２つのコンデンサ１，２をクロックＣＬＫの状態によらず、直列にしたままで動作させれば（Ｓ１＝オフ，Ｓ２＝オン，Ｓ３＝オフ）、従来のチャージポンプと同じ働きをし、Ｖｏｕｔ＝２Ｖｄｄとなる。この場合、スイッチ制御回路（不図示）を設け、このスイッチ制御回路からスイッチＳ１，Ｓ２，Ｓ３にスイッチ制御信号を供給することにより、２つのコンデンサ１，２を常時直列に接続するかクロックＣＬＫの電圧レベルに応じて直列又は並列に接続するかを切換可能とするように構成される。

すなわち、本実施形態のチャージポンプ回路は、出力電圧Ｖoutとして、１．５Ｖｄｄ、あるいは２Ｖｄｄを得ることができる。換言すれば、０．５段と１段との切換が可能である。

しかしながら、上記従来のチャージポンプ回路においては、スイッチＳ１からＳ３を必要とした。このため、スイッチのオンオフを制御する手間が発生した。また、スイッチの開閉とクロックドライバー３の出力とは、順番を守る必要がある。この順番が重なったりすると、異常電圧が瞬間的に発生してしまった。

本願発明は、上記従来技術の問題点に鑑み、スイッチＳ１からＳ３を必要とせず、スイッチのオンオフを制御する手間がいらないチャージポンプ回路を提供することを目的とする。

本願発明に係るチャージポンプ回路においては、昇圧の基準となる電圧が印加される入力端子と、昇圧された電圧が導出される出力端子と、前記入力端子と前記出力端子との間に直列接続された第１及び第２ダイオードと、前記第１及び第２ダイオードの直列回路側に一端が接続された第１コンデンサと、該第１コンデンサと直列接続された第２コンデンサと、該第２コンデンサに対してＨレベル又はＬレベルの電圧を印加するクロックドライバーと、前記第１コンデンサと前記第２コンデンサとの間に接続された第３ダイオードと、前記クロックドライバーの電圧を前記第１コンデンサに伝える第４ダイオードと、前記第２コンデンサの電圧を前記第１及び第２ダイオードの直列回路側に伝える第５ダイオードとを備えるので、スイッチングする機能はクロックドライバーだけとなり、スイッチの数を大幅に削減できる。

この発明によれば、スイッチＳ１からＳ３を必要とせず、スイッチのオンオフを制御する手間がいらない。また、スイッチングがないので誤動作の心配自体がない。

以下、この発明に係る実施形態を添付図面を参照しつつ詳細に説明するが、もとより、この発明は以下の実施形態に限定されるものではなく、本発明の趣旨の範囲内であれば、任意に構成を変更することができるものである。

図１に、本発明の一実施形態に係るチャージポンプ回路を示す。図１の１は昇圧の基準となる電圧が印加される入力端子、２は昇圧された電圧が導出される出力端子、Ｄ１、Ｄ２は、前記入力端子１と前記出力端子２との間に直列接続された第１及び第２ダイオード、Ｃ１は前記複数のダイオードＤ１，Ｄ２の直列回路側に一端が接続された第１コンデンサ、Ｃ２は該第１コンデンサＣ１と直列接続された第２コンデンサ、３は該第２コンデンサＣ２に対してＨレベル又はＬレベルの電圧を印加するクロックドライバー、Ｄ３は前記第１コンデンサＣ１と前記第２コンデンサＣ２との間に接続された第３ダイオード、Ｄ４は前記クロックドライバー３の電圧を前記第１コンデンサＣ１に伝える第４ダイオード、Ｄ５は前記第２コンデンサＣ２の電圧を前記複数のダイオードＤ１，Ｄ２の直列回路側に伝える第５ダイオード、４は昇圧された電圧を有する電荷を蓄えるコンデンサ、５は電源電圧Ｖｄｄを発生する電源である。

図１の動作を説明する。

クロックドライバー３は、出力電圧がＶｄｄとグランドレベルに変化するパルス電圧を発生する。初期状態でクロックドライバー３の出力電圧がグランドレベルであるとする。すると、電源５からダイオードＤ１，コンデンサＣ１、ダイオードＤ３、コンデンサＣ２に電流が流れる。そして、コンデンサＣ１、コンデンサＣ２が
電圧Ｖｃｃ/２まで充電されると電流が止まる。このとき、第４及び第５ダイオードには電流が流れない。コンデンサ４は、電源電圧Ｖｄｄまで充電される。尚、本願ではダイオードの電圧降下はゼロとみなす。

次に、クロックドライバー３の出力電圧がグランドレベルから電源電圧Ｖｄｄに変化したとする。すると、点Ａの電圧は電源電圧Ｖｄｄになり、点Ｂの電圧は３/２（Ｖｄｄ）となる。すると、第３ダイオードＤ３はオフする。点Ｃの電圧は３/２（Ｖｄｄ）となる。従って、コンデンサ４の電圧は３/２（Ｖｄｄ）となる。

それゆえ、電源電圧Ｖｄｄが３/２（Ｖｄｄ）まで昇圧されたことになる。この動作においてスイッチングしたのはクロックドライバー３だけであり他にはスイッチ機能は必要ない。

尚、上記説明では一回でコンデンサ４の電圧は３/２（Ｖｄｄ）となると説明したがこれはコンデンサの容量が無限大に大きいなどの条件が必要である。実際には1回のスイッチングでは３/２（Ｖｄｄ）にはならずにＶｄｄと３/２（Ｖｄｄ）の分圧された値が伝わるだけでスイッチングを繰り返すことで３/２（Ｖｄｄ）になる。

次に図２の動作を説明する。

図２において図１と同じものについては同じ符号を付して説明を省略する。クロックドライバー３は、出力電圧がＶｄｄとグランドレベルに変化するパルス電圧を発生する。初期状態でクロックドライバー３の出力電圧が電源電圧Ｖｄｄであるとする。すると、クロックドライバー３からコンデンサＣ２、ダイオードＤ３、コンデンサＣ１、ダイオードＤ１に電流が流れる。そして、コンデンサＣ２、コンデンサＣ１が電圧Ｖｃｃ/２まで充電されると電流が止まる。このとき、第４及び第５ダイオードには電流が流れない。

次に、クロックドライバー３の出力電圧がグランドレベルに変化したとする。すると、点Ａの電圧はグランドレベルになり、点Ｂの電圧はー１/２（Ｖｄｄ）となる。すると、第３ダイオードＤ３はオフする。点Ｃの電圧はー１/２（Ｖｄｄ）となる。従って、コンデンサ４の電圧はー１/２（Ｖｄｄ）となる。

それゆえ、入力端子１のグランドレベルがー１/２（Ｖｄｄ）まで降圧されたことになる。この動作においてスイッチングしたのはクロックドライバー３だけであり他にはスイッチ機能は必要ない。

本発明の実施形態に係るチャージポンプ回路である。本発明の実施形態に係るチャージポンプ回路である。従来のチャージポンプ回路である。従来のチャージポンプ回路である。従来の動作説明のための波形図である。

符号の説明

Ｄ１第１ダイオード
Ｄ２第２ダイオード
Ｄ３第３ダイオード
Ｄ４第４ダイオード
Ｃ１コンデンサ
Ｃ２コンデンサ
３クロックドライバー
４コンデンサ

Claims

昇圧の基準となる電圧が印加される入力端子と、昇圧された電圧が導出される出力端子と、前記入力端子と前記出力端子との間に直列接続された第１及び第２ダイオードと、前記第１及び第２ダイオードの直列回路側に一端が接続された第１コンデンサと、該第１コンデンサと直列接続された第２コンデンサと、該第２コンデンサに対してＨレベル又はＬレベルの電圧を印加するクロックドライバーと、前記第１コンデンサと前記第２コンデンサとの間に接続された第３ダイオードと、前記クロックドライバーの電圧を前記第１コンデンサに伝える第４ダイオードと、前記第２コンデンサの電圧を前記第１及び第２ダイオードの直列回路側に伝える第５ダイオードと、
を備えることを特徴とするチャージポンプ回路。
前記第１コンデンサは、一端が第１及び第２ダイオードの接続点に接続され、他端が第３ダイオードのアノード側と第４ダイオードのカソード側に接続されることを特徴とする請求項１記載のチャージポンプ回路。
前記第５ダイオードは、アノードが前記第２コンデンサに接続されカソードが前記出力端子側に接続されることを特徴とする請求項２記載のチャージポンプ回路。
降圧の基準となる電圧が印加される入力端子と、降圧された電圧が導出される出力端子と、前記入力端子と前記出力端子との間に直列接続された第１及び第２ダイオードと、前記第１及び第２ダイオードの直列回路側に一端が接続された第１コンデンサと、該第１コンデンサと直列接続された第２コンデンサと、該第２コンデンサに対してＨレベル又はＬレベルの電圧を印加するクロックドライバーと、前記第１コンデンサと前記第２コンデンサとの間に接続された第３ダイオードと、前記クロックドライバーの電圧を前記第１コンデンサに伝える第４ダイオードと、前記第２コンデンサの電圧を前記第１及び第２ダイオードの直列回路側に伝える第５ダイオードと、
を備えることを特徴とするチャージポンプ回路。