JP4209878B2 - チャージポンプ回路とこれを利用した直流変換装置 - Google Patents

チャージポンプ回路とこれを利用した直流変換装置 Download PDF

Info

Publication number
JP4209878B2
JP4209878B2 JP2005262794A JP2005262794A JP4209878B2 JP 4209878 B2 JP4209878 B2 JP 4209878B2 JP 2005262794 A JP2005262794 A JP 2005262794A JP 2005262794 A JP2005262794 A JP 2005262794A JP 4209878 B2 JP4209878 B2 JP 4209878B2
Authority
JP
Japan
Prior art keywords
clock signal
pump circuit
charge pump
voltage
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005262794A
Other languages
English (en)
Other versions
JP2006141196A (ja
Inventor
鎔盛 朴
五敬 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006141196A publication Critical patent/JP2006141196A/ja
Application granted granted Critical
Publication of JP4209878B2 publication Critical patent/JP4209878B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the Schenkel-type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the Schenkel-type
    • H02M3/078Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明はチャージポンプ回路に関し、特に、トランジスタのしきい値電圧変化に鈍感なチャージポンプ回路とこれを利用した直流変換装置に関する。
一般に、チャージポンプ回路は電源から供給される電圧より高い電圧を出力する。
例えば、ディーラム(DRAM)などのような半導体素子のバックバイアス(Back-bias)電圧発生器と、イーピーロム(EPROM)、イーイーピーロム(EEPROM)、フラッシュメモリ(Flash Memory)素子のセルにプログラムを書き込み/読み出しするための電圧を発生する電圧発生器などに使用されている。
図1は、一般的なチャージポンプ回路10を表わす回路図である。図1を参照すれば、一般的なチャージポンプ回路10は、ソーストランジスタMSと、電圧ポンピング部12を具備する。
ソーストランジスタMSは入力端子Vinにダイオード形態に接続されて入力端子Vinに入力される入力電圧Vddを電圧ポンピング部12に供給する。
電圧ポンピング部12は、第1ないし第4伝達トランジスタM1ないしM4及び第1ないし第4キャパシタC1ないしC4を具備する。
第1ないし第4伝達トランジスタM1ないしM4は、ソーストランジスタMSの出力端子に複数のノードで直列接続される。ここで、ソーストランジスタMSと、第1ないし第4伝達トランジスタM1ないしM4は、Nタイプの金属酸化膜半導体電界効果トランジスタ(MOSFET、Metal-Oxide Semiconductor Field Effect Transistor)である。
第1キャパシタC1の第1電極は、ソーストランジスタMSと第1伝達トランジスタM1の間である第1ノードN1に電気的に接続されて、第2電極は第1クロック信号CLK1が供給される第1クロック信号線CL1に電気的に接続される。
第2キャパシタC2の第1電極は、第1伝達トランジスタM1と第2伝達トランジスタM2の間である第2ノードN2に電気的に接続されて、第2電極は第2クロック信号CLK2が供給される第2クロック信号線CL2に電気的に接続される。
第3キャパシタC3の第1電極は、第2伝達トランジスタM2と第3伝達トランジスタM3の間である第3ノードN3に電気的に接続されて、第2電極は第1クロック信号CLK1が供給される第1クロック信号線CL1に電気的に接続される。
第4キャパシタC4の第1電極は、第3伝達トランジスタM3と第4伝達トランジスタM4の間である第4ノードN4に電気的に接続されて、第2電極は第2クロック信号CLK2が供給される第2クロック信号線CL2に電気的に接続される。
第1クロック信号線CL1に供給される第1クロック信号CLK1と第2クロック信号線CL2に供給される第2クロック信号CLK2は180゜の位相差を持つツーフェイズ(Two-Phase)クロック信号である。
一方、直列接続された第1ないし第4伝達トランジスタM1ないしM4それぞれのゲート電極は、自分のソース電極に電気的に接続されてダイオード形態に接続される。つまり、第1伝達トランジスタM1のゲート電極は、第1ノードN1に電気的に接続されて、第2伝達トランジスタM2のゲート電極は第2ノードN2に電気的に接続され、第3伝達トランジスタM3のゲート電極は第3ノードN3に電気的に接続され、第4伝達トランジスタM4のゲート電極は第4ノードN4に電気的に接続される。
このような電圧ポンピング部12は、第1ないし第4伝達トランジスタM1ないしM4を利用して第1及び第2クロック信号CLK1、CLK2によってソーストランジスタMSから出力される入力電圧Vddを段階的にポンピングして最終出力端子Voutに出力する。
したがって、一般的なチャージポンプ回路10に供給される入力電圧Vddは第1及び第2クロック信号CLK1、CLK2によるポンピング時間の増加によって最終出力端子Voutに行くほど高い電圧でポンピングされる。
このように動作するチャージポンプ回路10の第1ノードN1には、ダイオード形態で入力端子Vinに接続されたソーストランジスタMSを通じて入力電圧Vddが充電されるから下記[数1]のような電圧に固定される。
Figure 0004209878
上記[数1]において、VN1は第1ノードN1の電圧で、Vddは入力電圧で、VthはソーストランジスタMSのしきい値電圧で、VCLK1は第1クロック信号CLK1の電圧である。
結果的に、一般的なチャージポンプ回路10はソーストランジスタMSのしきい値電圧Vthに敏感なのでポンピング効率が低下するという問題点がある。
なお、従来のチャージポンプ回路とこれを利用した直流変換装置に関する技術を記載した文献としては、下記特許文献1等がある。
米国特許出願公開第5,572,735号明細書
したがって、本発明の目的はトランジスタのしきい値電圧変化に鈍感なチャージポンプ回路とこれを利用した直流変換装置を提供することにある。
前記目的を果たすための技術的手段として本発明の第1側面は、第1クロック信号によって入力電圧を出力するソーストランジスタと、前記入力電圧と前記第1クロック信号と前記第1クロック信号と異なる第2クロック信号を利用して前記ソーストランジスタを駆動する駆動部と、前記第1及び第2クロック信号によって前記ソーストランジスタから出力される電圧を段階的に高める電圧ポンピング部を具備するチャージポンプ回路を提供する。
望ましくは、前記駆動部は前記第1クロック信号によって前記ソーストランジスタのゲートソース間を電気的に接続させ、前記第2クロック信号によって前記入力電圧と前記第2クロック信号の電圧が加わった電圧を前記ソーストランジスタのゲートに供給する。
このような前記駆動部は、前記第1クロック信号によって制御されて前記ソーストランジスタのゲートソース間に接続されたスイッチングトランジスタと、第1電極が前記ソーストランジスタのゲートに電気的に接続されて第2電極には前記第1クロック信号が供給されるソースキャパシタを具備する。
そして、前記電圧ポンピング部は、前記ソーストランジスタの出力端子に多段で接続された複数の伝達トランジスタと、前記ソーストランジスタと複数の伝達トランジスタの間の各ノードに電気的に接続されて前記第1及び第2クロック信号によって充放電する複数のキャパシタを具備する。
本発明の第2側面は、自分のゲートソース間の電圧によって入力電圧を出力するソーストランジスタと、前記ソーストランジスタの出力端子に多段で接続された複数の伝達トランジスタと、第1クロック信号によって制御されて前記ソーストランジスタのゲートソース間に電気的に接続されたスイッチングトランジスタと、前記複数の伝達トランジスタの間の各ノードに電気的に接続される複数のキャパシタと、前記第1クロック信号が供給されて前記複数のキャパシタの中で偶数番目キャパシタに電気的に接続される第1クロック信号線と、前記第1クロック信号と異なる第2クロック信号が供給されて前記複数のキャパシタの中で奇数番目キャパシタに電気的に接続される第2クロック信号線と、前記ソーストランジスタのゲートと前記第1クロック信号線間に電気的に接続されるソースキャパシタを具備するチャージポンプ回路を提供する。
本発明の第3側面は、第1及び第2クロック信号によって入力電圧を段階的に高める前記チャージポンプ回路と、基準電圧と前記チャージポンプ回路の出力電圧を比べて比較信号を出力する比較部と、前記比較部からの比較信号を利用して前記第1及び第2クロック信号を発生するクロック信号発生部とを具備するチャージポンプ回路を利用した直流変換装置を提供する。
望ましくは、チャージポンプ回路を利用した直流変換装置は、前記出力電圧を電圧分配して前記比較部に供給する電圧分配部をさらに具備する。そして、前記クロック信号発生部は自分の出力端子からのフィードバック信号と前記比較信号を利用して基準クロックを発生する基準クロック発生部と、前記基準クロックに基づいて前記第1及び第2クロック信号を発生してバッファリングして前記チャージポンプ回路に供給するクロックバッファーを具備する。
上述したように、本発明の実施形態によるチャージポンプ回路によれば、入力電圧とクロック信号を利用して入力電圧を次のノードに出力してソーストランジスタのゲート電極に供給される電圧を大きく高めることで、ソーストランジスタのしきい値電圧の影響なしに入力電圧を次のノードに供給することができる。
これによって、本発明の実施形態によるチャージポンプ回路は、ソーストランジスタのしきい値電圧の影響なしに入力電圧を第1及び第2クロック信号によって段階的にポンピングして出力する。
したがって、本発明はトランジスタのしきい値電圧に鈍感なチャージポンプ回路を提供することができ、このようなチャージポンプ回路を直流変換器に適用することでトランジスタのしきい値電圧に鈍感な直流変換器を提供することができる。
以下、本発明の属する技術分野において通常の知識を有する者が本発明を容易に実施することができる好適な実施形態を添付された図2ないし図4を参照して詳しく説明する。
図2は、本発明の実施形態によるチャージポンプ回路110を表わす回路図である。
図2を参照すれば、本発明の実施形態によるチャージポンプ回路110は、ソーストランジスタMS、電圧ポンピング部112及び駆動部114を具備する。
ソーストランジスタMSのソース電極は、入力端子Vinに電気的に接続されて、ドレイン電極は電圧ポンピング部112に電気的に接続される。そして、ソーストランジスタMSのゲート電極は駆動部114に電気的に接続される。
このようなソーストランジスタMSは駆動部114によって駆動されて入力端子Vinに入力される入力電圧Vddを電圧ポンピング部112に供給する。
駆動部114は、スイッチングトランジスタPS及びソースキャパシタCsを具備する。
スイッチングトランジスタPSのソース電極は入力端子Vinに電気的に接続されて、ドレイン電極はソーストランジスタMSのゲート電極に電気的に接続される。そして、スイッチングトランジスタPSのゲート電極は第1クロック信号線CL1に電気的に接続される。
この時、スイッチングトランジスタPSはソーストランジスタMSと異なるタイプのトランジスタであり、以下、Pタイプトランジスタと仮定して説明する。
このようなスイッチングトランジスタPSは第1クロック信号線CL1に供給される第1クロック信号CLK1によって入力端子Vinに供給される入力電圧VddをソーストランジスタMSのゲート電極に供給する。
ソースキャパシタCsの第1電極は、ソーストランジスタMSのゲート電極に電気的に接続されて、第2電極は第1クロック信号線CL1に電気的に接続される。このようなソースキャパシタCsは第1クロック信号線CL1に供給される第1クロック信号CLK1によってスイッチングトランジスタPSを通じて第1電極に供給される入力電圧Vddを充電したり、充電された電圧をソーストランジスタMSのゲート電極に供給する。
このような駆動部114は、第1クロック信号CLK1によってソーストランジスタMSを駆動させる。具体的には、駆動部114はロー状態の第1クロック信号CLK1によってスイッチングトランジスタPSをターンオンさせて入力電圧VddをソースキャパシタCsに充電した後、ハイ状態の第1クロック信号CLK1によってスイッチングトランジスタPSをターンオフさせる。これによって、駆動部114はハイ状態の第1クロック信号CLK1とソースキャパシタCsに充電された電圧を利用してソーストランジスタMSをターンオンさせるようになる。
電圧ポンピング部112は、第1ないし第4伝達トランジスタM1ないしM4及び第1ないし第4キャパシタC1ないしC4を具備する。
第1ないし第4伝達トランジスタM1ないしM4は、ソーストランジスタMSの出力端子に複数のノードで直列接続される。ここで、ソーストランジスタMSと、第1ないし第4伝達トランジスタM1ないしM4は、NタイプまたはPタイプの金属酸化膜半導体電界効果トランジスタとすることができる。
以下、ソーストランジスタMSと、第1ないし第4伝達トランジスタM1ないしM4はNタイプトランジスタと仮定して説明する。
第1キャパシタC1の第1電極はソーストランジスタMSと第1伝達トランジスタM1の間である第1ノードN1に電気的に接続され、第2電極は第2クロック信号CLK2が供給される第2クロック信号線CL2に電気的に接続される。
第2キャパシタC2の第1電極は第1伝達トランジスタM1と第2伝達トランジスタM2の間である第2ノードN2に電気的に接続され、第2電極は第1クロック信号線CL1に電気的に接続される。
第3キャパシタC3の第1電極は第2伝達トランジスタM2と第3伝達トランジスタM3の間である第3ノードN3に電気的に接続され、第2電極は第2クロック信号線CL2に電気的に接続される。
第4キャパシタC4の第1電極は第3伝達トランジスタM3と第4伝達トランジスタM4の間である第4ノードN4に電気的に接続され、第2電極は第1クロック信号線CL1に電気的に接続される。
第1クロック信号CLK1と第2クロック信号CLK2は180゜の位相差を持つツーフェイズ(Two-Phase)クロック信号である。
一方、直列接続された第1ないし第4伝達トランジスタM1ないしM4それぞれのゲート電極は、自分のソース電極に電気的に接続されてダイオード形態に接続される。
つまり、第1伝達トランジスタM1のゲート電極は第1ノードN1に電気的に接続されて、第2伝達トランジスタM2のゲート電極は第2ノードN2に電気的に接続され、第3伝達トランジスタM3のゲート電極は第3ノードN3に電気的に接続され、第4伝達トランジスタM4のゲート電極は第4ノードN4に電気的に接続される。
このような電圧ポンピング部112は第1ないし第4伝達トランジスタM1ないしM4を利用して第1及び第2クロック信号CLK1、CLK2によってソーストランジスタMSから出力される入力電圧Vddを段階的にポンピングして最終出力端子Voutに出力する。
つまり、電圧ポンピング部112は第1ないし第4伝達トランジスタM1ないしM4を利用して第1及び第2クロック信号CLK1、CLK2によって充放電される第1ないし第4キャパシタC1ないしC4それぞれの電圧を段階的にポンピングして最終出力端子Voutに出力する。
このような本発明の実施形態によるチャージポンプ回路110は駆動部114を利用してソーストランジスタMSを駆動させるため、ソーストランジスタMSのしきい値電圧Vthの影響なしに第1ノードN1に充電させるようになる。
そして、本発明の実施形態によるチャージポンプ回路110は、電圧ポンピング部112を利用してソーストランジスタMSから出力される入力電圧Vddを第1及び第2クロック信号CLK1、CLK2によって段階的に上昇させて最終出力端子Voutに出力する。
結果的に、本発明の実施形態によるチャージポンプ回路110に供給される入力電圧Vddは、ソーストランジスタMSのしきい値電圧Vthの影響なしに第1及び第2クロック信号CLK1、CLK2によるポンピング時間の増加によって最終出力端子Voutに行くほど高い電圧でポンピングされる。
図3は、図2に図示されたチャージポンプ回路110を駆動させるための第1及び第2クロック信号CLK1、CLK2を表わす波形図である。
図3を図2と結び付けて本発明の実施形態のチャージポンプ回路110の駆動を説明すれば次のようである。
ロー状態の第1クロック信号CLK1とハイ状態の第2クロック信号CLK2が供給されるT1期間の間、スイッチングトランジスタPSはロー状態の第1クロック信号CLK1によってターンオンされる。
T1期間の間ソーストランジスタMSのゲート電極にはスイッチングトランジスタPSを通じて入力電圧Vddが供給される。これによって、T1期間の間ソーストランジスタMSのゲート電極及びソース電極には入力電圧Vddが供給されることにより、ソーストランジスタMSはオフ状態になる。この時、T1期間の間ソースキャパシタCsは入力電圧Vddを充電する。
一方、T1期間の間第1及び第3キャパシタC1、C3はハイ状態の第2クロック信号CLK2を充電する反面、第2及び第4キャパシタC2、C4はロー状態の第1クロック信号CLK1によって充電された電圧を放電するようになる。
したがって、T1期間の間電圧ポンピング部112は、第1及び第2クロック信号CLK1、CLK2による第1ないし第4キャパシタC1ないしC4の充放電による第1ないし第4伝達トランジスタM1ないしM4の駆動を利用して、第1ノードN1の電圧を段階的にポンピングして最終出力端子Voutに出力する。
これに続いて、ハイ状態の第1クロック信号CLK1とロー状態の第2クロック信号CLK2が供給されるT2期間の間スイッチングトランジスタPSはハイ状態の第1クロック信号CLK1によってターンオフされる。
T2期間の間ハイ状態の第1クロック信号CLK1がソースキャパシタCsに供給されることで、ソーストランジスタMSはハイ状態の第1クロック信号CLK1の電圧とソースキャパシタCsに格納された電圧が加わった電圧によってターンオンされる。これによって、T2期間の間ソーストランジスタMSは自分のしきい値電圧Vthの影響なしに入力電圧Vinを第1ノードN1に供給するようになる。
一方、T2期間の間第1及び第3キャパシタC1、C3はロー状態の第2クロック信号CLK2によって充電された電圧を放電する反面、第2及び第4キャパシタC2、C4はハイ状態の第1クロック信号CLK1を充電するようになる。
したがって、T2期間の間電圧ポンピング部112は、第1及び第2クロック信号CLK1、CLK2による第1ないし第4キャパシタC1ないしC4の充放電による第1ないし第4伝達トランジスタM1ないしM4の駆動を利用して第1ノードN1の電圧を段階的にポンピングして最終出力端子Voutに出力する。
結果的に、T2期間の間本発明の実施形態によるチャージポンプ回路110は、駆動部114を利用してソーストランジスタMSのしきい値電圧Vthの影響なしに入力電圧Vddを第1ノードN1に供給し、電圧ポンピング部112を利用して第1及び第2クロック信号CLK1、CLK2によって第1ノードN1の電圧を段階的にポンピングして最終出力端子Voutに出力するようになる。
このような本発明の実施形態によるチャージポンプ回路110は、上述したT1及びT2期間を繰り返して遂行しながら入力電圧Vddを第1及び第2クロック信号CLK1、CLK2によって段階的にポンピングして出力するようになる。
図4は、本発明の実施形態によるチャージポンプ回路を利用した直流変換装置を表わすブロック図である。
図4を参照すれば、本発明の実施形態によるチャージポンプ回路を利用した直流変換装置は、チャージポンプ回路110、電圧分配部120、比較部130及びクロック信号発生部140を具備する。
チャージポンプ回路110は、クロック信号発生部140から供給される第1及び第2クロック信号CLK1、CLK2によって入力電圧Vddを段階的にポンピングして出力する。
このようなチャージポンプ回路110は、図2に図示された本発明の実施形態によるチャージポンプ回路110と構成及び動作が同じであるからこれに対する詳細な説明は上述した図2に対する説明を参照することができる。
電圧分配部120は、チャージポンプ回路110の出力端子から出力される出力電圧Voutを電圧分配して分配電圧Vdを比較部130に供給する。
比較部130は、分配電圧Vdと基準電圧源Vrefからの基準電圧Vrを供給してもらう。このような比較部130は、基準電圧Vrと電圧分配部120から供給される分配電圧Vdを比べ、比較結果に対応する比較信号Vcをクロック信号発生部140に供給する。
クロック信号発生部140は、基準クロック発生部142及びクロックバッファー144を具備する。
基準クロック発生部142は、自分の出力端子からフィードバック信号FBと比較部130からの比較信号Vcを利用して基準クロックRSを発生する。クロックバッファー144は基準クロック発生部142から供給される基準クロックRSに基づいて前記第1及び第2クロック信号CLK1、CLK2を発生し、発生された第1及び第2クロック信号CLK1、CLK2をバッファリングしてチャージポンプ回路110に供給する。この時、第1及び第2クロック信号CLK1、CLK2は、180゜の位相差を持つツーフェイズ(Two-Phase)クロック信号である。
このような本発明の実施形態によるチャージポンプ回路を利用した直流変換装置は、チャージポンプ回路110を利用して所望の電圧の出力電圧Voutを発生し、チャージポンプ回路110の出力電圧Voutの分配電圧Vdと基準電圧Vrを利用してチャージポンプ回路110を駆動させるための第1及び第2クロック信号CLK1、CLK2を発生するようになる。これにより、本発明はトランジスタのしきい値電圧変化に鈍感なチャージポンプ回路とこれを利用した直流変換装置を提供する。
上述したように、本発明の詳細な説明と図は、単なる本発明の例示的なものであり、これは単に本発明を説明するための目的で使用されたものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。よって、前記説明した内容を介して当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。
一般的なチャージポンプ回路を表わす回路図である。 本発明の実施形態によるチャージポンプ回路を表わす回路図である。 図2に図示されたチャージポンプ回路を駆動させるためのクロック信号を表わす波形図である。 本発明の実施形態によるチャージポンプ回路を利用した直流変換装置を表わすブロック図である。
符号の説明
10、110 チャージポンプ回路
12、112 電圧ポンピング部
114 駆動部
120 電圧分配部
130 比較部
140 クロック信号発生部
142 基準クロック発生部
144 クロックバッファー

Claims (15)

  1. 第1クロック信号によって入力電圧を出力するNタイプのソーストランジスタと、
    前記入力電圧と前記第1クロック信号を利用して前記ソーストランジスタを駆動する駆動部と、
    前記第1クロック信号と前記第1クロック信号と異なる第2クロック信号によって前記ソーストランジスタから出力される電圧を段階的に高める電圧ポンピング部を具備し、
    前記駆動部は、
    前記第1クロック信号によって制御されて前記ソーストランジスタのゲートソース間に接続されたPタイプのスイッチングトランジスタと、
    第1電極が前記ソーストランジスタのゲートに電気的に接続されて第2電極には前記第1クロック信号が供給されるソースキャパシタを具備することを特徴とするチャージポンプ回路。
  2. 前記駆動部は、
    前記第1クロック信号によって前記ソーストランジスタのゲートソース間を電気的に接続させ、
    前記第1クロック信号によって前記入力電圧と前記第1クロック信号の電圧が加わった電圧を前記ソーストランジスタのゲートに供給することを特徴とする請求項1に記載のチャージポンプ回路。
  3. 前記電圧ポンピング部は、
    前記ソーストランジスタの出力端子に多段で接続された複数の伝達トランジスタと、
    前記ソーストランジスタと複数の伝達トランジスタの間の各ノードに電気的に接続され、前記第1及び第2クロック信号によって充放電する複数のキャパシタを具備することを特徴とする請求項1に記載のチャージポンプ回路。
  4. 前記複数のキャパシタの中で奇数番目キャパシタには前記第2クロック信号が供給され、偶数番目キャパシタには前記第1クロック信号が供給されることを特徴とする請求項に記載のチャージポンプ回路。
  5. 前記複数の伝達トランジスタそれぞれはダイオード形態に接続されることを特徴とする請求項に記載のチャージポンプ回路。
  6. 前記第1及び第2クロック信号は180度の位相差を持つことを特徴とする請求項1に記載のチャージポンプ回路。
  7. 前記ソース及びスイッチングトランジスタは互いに異なるタイプのトランジスタであることを特徴とする請求項に記載のチャージポンプ回路。
  8. 前記ソーストランジスタと前記複数の伝達トランジスタは互いに同じタイプのトランジスタであることを特徴とする請求項に記載のチャージポンプ回路。
  9. 自分のゲートソース間の電圧によって入力電圧を出力するNタイプのソーストランジスタと、
    前記ソーストランジスタの出力端子に多段で接続された複数の伝達トランジスタと、
    第1クロック信号によって制御されて前記ソーストランジスタのゲートソース間に電気的に接続されたPタイプのスイッチングトランジスタと、
    前記複数の伝達トランジスタの間の各ノードに電気的に接続される複数のキャパシタと、
    前記第1クロック信号が供給されて前記複数のキャパシタの中で偶数番目キャパシタに電気的に接続される第1クロック信号線と、
    前記第1クロック信号と異なる第2クロック信号が供給されて前記複数のキャパシタの中で奇数番目キャパシタに電気的に接続される第2クロック信号線と、
    前記ソーストランジスタのゲートと前記第1クロック信号線間に電気的に接続されるソースキャパシタを具備するチャージポンプ回路。
  10. 前記複数の伝達トランジスタそれぞれはダイオード形態に接続されたことを特徴とする請求項に記載のチャージポンプ回路。
  11. 前記第1及び第2クロック信号は180度の位相差を持つことを特徴とする請求項に記載のチャージポンプ回路。
  12. 前記スイッチングトランジスタは前記ソーストランジスタと互いに異なるタイプのトランジスタであることを特徴とする請求項に記載のチャージポンプ回路。
  13. 第1及び第2クロック信号によって入力電圧を段階的に高める請求項1から請求項12のいずれか1項に記載のチャージポンプ回路と、
    基準電圧と前記チャージポンプ回路の出力電圧を比べて比較信号を出力する比較部と、
    前記比較部からの比較信号を利用して前記第1及び第2クロック信号を発生するクロック信号発生部を具備するチャージポンプ回路を利用したことを特徴とする直流変換装置。
  14. 前記出力電圧を電圧分配して前記比較部に供給する電圧分配部をさらに具備するチャージポンプ回路を利用したことを特徴とする請求項13に記載の直流変換装置。
  15. 前記クロック信号発生部は、
    自分の出力端子からのフィードバック信号と前記比較信号を利用して基準クロックを発生する基準クロック発生部と、
    前記基準クロックに基づいて前記第1及び第2クロック信号を発生してバッファリングして前記チャージポンプ回路に供給するクロックバッファーを具備するチャージポンプ回路を利用したことを特徴とする請求項13に記載の直流変換装置。
JP2005262794A 2004-11-11 2005-09-09 チャージポンプ回路とこれを利用した直流変換装置 Expired - Fee Related JP4209878B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040091768A KR100636508B1 (ko) 2004-11-11 2004-11-11 차지펌프 회로와 이를 이용한 직류 변환장치

Publications (2)

Publication Number Publication Date
JP2006141196A JP2006141196A (ja) 2006-06-01
JP4209878B2 true JP4209878B2 (ja) 2009-01-14

Family

ID=36573529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005262794A Expired - Fee Related JP4209878B2 (ja) 2004-11-11 2005-09-09 チャージポンプ回路とこれを利用した直流変換装置

Country Status (4)

Country Link
US (1) US7514984B2 (ja)
JP (1) JP4209878B2 (ja)
KR (1) KR100636508B1 (ja)
CN (1) CN1773823A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804705B1 (ko) * 2006-07-31 2008-02-18 충북대학교 산학협력단 비휘발성 메모리 소자를 이용한 저전압 차지 펌프 회로
KR100842744B1 (ko) * 2006-11-20 2008-07-01 주식회사 하이닉스반도체 클럭조절회로 및 이를 이용한 전압펌핑장치
KR101105805B1 (ko) * 2006-12-27 2012-01-17 주식회사 하이닉스반도체 차지 펌프 회로
JP5179849B2 (ja) * 2006-12-28 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
US7760011B2 (en) * 2007-08-10 2010-07-20 Texas Instruments Incorporated System and method for auto-power gating synthesis for active leakage reduction
KR101287447B1 (ko) * 2007-08-28 2013-07-19 삼성전자주식회사 이이피롬 셀, 이이피롬 셀 제조 방법 및 이이피롬 셀에서의데이터 읽기 방법
US8072256B2 (en) * 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
CN101493715B (zh) * 2008-01-21 2010-11-03 联咏科技股份有限公司 电荷泵浦电路
US9225240B2 (en) * 2009-11-13 2015-12-29 Macronix International Co., Ltd. Charge pump utilizing external clock signal
US9423814B2 (en) * 2010-03-16 2016-08-23 Macronix International Co., Ltd. Apparatus of supplying power while maintaining its output power signal and method therefor
KR101310075B1 (ko) 2012-01-16 2013-09-24 창원대학교 산학협력단 싱글-폴리 mtp메모리
US8963623B2 (en) * 2012-02-29 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Low voltage and high driving charge pump
US8860503B2 (en) * 2012-06-22 2014-10-14 Infineon Technologies Ag Floating bias generator
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片
CN110265080A (zh) * 2019-06-25 2019-09-20 中国科学院微电子研究所 一种字线电压产生电路
CN117795838A (zh) * 2021-08-27 2024-03-29 松下知识产权经营株式会社 升压电路和传感器设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805210B2 (ja) * 1989-06-09 1998-09-30 日本テキサス・インスツルメンツ株式会社 昇圧回路
JP2531267B2 (ja) 1989-06-20 1996-09-04 日本電気株式会社 チャ―ジポンプ
JP3314473B2 (ja) 1993-08-27 2002-08-12 株式会社デンソー パワーmosfetの制御装置
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
US5572735A (en) * 1994-05-27 1996-11-05 Ast Research, Inc. Method and apparatus for discharging the output voltage of a DC power supply
US5912560A (en) * 1997-02-25 1999-06-15 Waferscale Integration Inc. Charge pump circuit for voltage boosting in integrated semiconductor circuits
JP3378457B2 (ja) 1997-02-26 2003-02-17 株式会社東芝 半導体装置
JP3164032B2 (ja) 1997-10-01 2001-05-08 日本電気株式会社 昇圧回路
JP3360025B2 (ja) * 1998-05-22 2002-12-24 エヌイーシーマイクロシステム株式会社 定電圧回路
US6177830B1 (en) * 1999-03-05 2001-01-23 Xilinx, Inc High voltage charge pump using standard sub 0.35 micron CMOS process
JP3713401B2 (ja) * 1999-03-18 2005-11-09 株式会社東芝 チャージポンプ回路
JP4242006B2 (ja) * 1999-06-23 2009-03-18 株式会社ルネサステクノロジ チャージポンプ回路およびそれを用いた不揮発性半導体記憶装置
JP2001136733A (ja) * 1999-11-01 2001-05-18 Seiko Epson Corp チャージポンプ回路
JP4231240B2 (ja) 2002-05-08 2009-02-25 株式会社ルネサステクノロジ 通信用半導体集積回路装置およびそれを用いた無線通信システム
CN100367344C (zh) * 2002-06-25 2008-02-06 富士通株式会社 显示单元和省电控制器

Also Published As

Publication number Publication date
KR100636508B1 (ko) 2006-10-18
US20060119419A1 (en) 2006-06-08
CN1773823A (zh) 2006-05-17
KR20060044001A (ko) 2006-05-16
US7514984B2 (en) 2009-04-07
JP2006141196A (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
JP4209878B2 (ja) チャージポンプ回路とこれを利用した直流変換装置
KR100674553B1 (ko) 차지 펌프 회로
JP4849907B2 (ja) チャージポンプ回路
JP4336489B2 (ja) 半導体集積回路
JP4823604B2 (ja) ソフトスタート回路、電源装置、電気機器
JP2011507471A (ja) 調整付き低電圧チャージポンプ
US7750722B2 (en) Charge pump circuit and nonvolatile memory
JP2007089242A (ja) チャージポンプ式昇圧回路を有する半導体装置
US6605985B2 (en) High-efficiency power charge pump supplying high DC output currents
JP2008253031A (ja) チャージポンプ回路
US7683699B2 (en) Charge pump
JP2010187463A (ja) チャージポンプ回路および電源切換え装置
US20070103225A1 (en) Charge pump circuit
JP2004336985A (ja) チャージポンプ回路
KR100925326B1 (ko) 직류-직류 변환기
JP2002233134A (ja) チャージポンプ回路
JP2009225580A (ja) チャージポンプ回路
JP2010098915A (ja) チャージポンプ回路
JP2009027919A (ja) チャージポンプ回路
JP2011087385A (ja) チャージポンプ回路
JP2005086949A (ja) チャージポンプ回路
JP2007116876A (ja) ポンピング回路
JP2006319056A (ja) 昇圧回路
JP4562478B2 (ja) 4相クロック駆動チャージポンプ回路
JP4562479B2 (ja) 2相クロック駆動チャージポンプ回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees