JP2002233134A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP2002233134A JP2002233134A JP2001025154A JP2001025154A JP2002233134A JP 2002233134 A JP2002233134 A JP 2002233134A JP 2001025154 A JP2001025154 A JP 2001025154A JP 2001025154 A JP2001025154 A JP 2001025154A JP 2002233134 A JP2002233134 A JP 2002233134A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- pump circuit
- charge pump
- charge
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 高効率で大出力電流のチャージポンプ回路を
提供する。 【解決手段】 クロックパルスに応じて電荷転送用ＭＯ
ＳトランジスタＭ１〜Ｍ４のオンオフを制御するレベル
シフト回路Ｓ１〜Ｓ４と、チャージポンプ回路の途中段
から分岐して、正の昇圧電圧を出力する分岐チャージポ
ンプ回路ＢＣと、を設け、レベルシフト回路Ｓ３，Ｓ４
の高電位側の電源として分岐チャージポンプ回路ＢＣの
各段の出力Ｖ４，Ｖ５を用いることにより、チャージポ
ンプ回路の電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４が
オンする時にそのゲート・ソース間電圧が一定値となる
ようにした。
提供する。 【解決手段】 クロックパルスに応じて電荷転送用ＭＯ
ＳトランジスタＭ１〜Ｍ４のオンオフを制御するレベル
シフト回路Ｓ１〜Ｓ４と、チャージポンプ回路の途中段
から分岐して、正の昇圧電圧を出力する分岐チャージポ
ンプ回路ＢＣと、を設け、レベルシフト回路Ｓ３，Ｓ４
の高電位側の電源として分岐チャージポンプ回路ＢＣの
各段の出力Ｖ４，Ｖ５を用いることにより、チャージポ
ンプ回路の電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４が
オンする時にそのゲート・ソース間電圧が一定値となる
ようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路等に用い
られるチャージポンプ回路に関し、特に高効率、大電流
出力を可能としたチャージポンプ回路に関する。
られるチャージポンプ回路に関し、特に高効率、大電流
出力を可能としたチャージポンプ回路に関する。
【０００２】
【従来の技術】近年のビデオカメラ、デジタルスチール
カメラ（DSC）、DSCフォーン等の映像機器は、その映像
を取り込むためにCCD（Charge Coupled Devices）を使
用している。CCDを駆動するためのCCD駆動回路は、プラ
ス、マイナスの高電圧（十数V）で且つ大電流（数mA）
の電源回路を必要とする。現在、この高電圧はスイッチ
ングレギュレータを用いて生成している。
カメラ（DSC）、DSCフォーン等の映像機器は、その映像
を取り込むためにCCD（Charge Coupled Devices）を使
用している。CCDを駆動するためのCCD駆動回路は、プラ
ス、マイナスの高電圧（十数V）で且つ大電流（数mA）
の電源回路を必要とする。現在、この高電圧はスイッチ
ングレギュレータを用いて生成している。
【０００３】スイッチングレギュレータは高性能、即ち
高い電力効率（出力電力／入力電力）にて、高電圧を生
成することができる。しかし、この回路は電流のスイッ
チング時に高調波ノイズを発生する欠点があり、電源回
路をシールドして用いなければならない。更に外部部品
としてコイルを必要とする。
高い電力効率（出力電力／入力電力）にて、高電圧を生
成することができる。しかし、この回路は電流のスイッ
チング時に高調波ノイズを発生する欠点があり、電源回
路をシールドして用いなければならない。更に外部部品
としてコイルを必要とする。
【０００４】一方チャージポンプ回路は、小ノイズで高
電圧を生成できるが、従来より電力効率が悪いという欠
点があり、電力効率を最優先の仕様とする携帯機器の電
源回路として、これを使用することはできない。そこ
で、高性能のチャージポンプ回路が実現できれば、携帯
機器の小型化に貢献できる。
電圧を生成できるが、従来より電力効率が悪いという欠
点があり、電力効率を最優先の仕様とする携帯機器の電
源回路として、これを使用することはできない。そこ
で、高性能のチャージポンプ回路が実現できれば、携帯
機器の小型化に貢献できる。
【０００５】従来の最も基本的なチャージポンプ回路と
してディクソン（Dickson）チャージポンプ回路が知ら
れいる。この回路は、例えば技術文献「John F.Dickson
On-chip High-Voltage Generation in MNOS Integrate
d Circuits Using an Improved Voltage Multiplier Te
chnique IEEE JOURNAL OF SOLID-STATE CIRCU ITS,VOL.
SC-11,NO.3 pp.374-378 JUNE 1976.」に詳しく記載され
ている。
してディクソン（Dickson）チャージポンプ回路が知ら
れいる。この回路は、例えば技術文献「John F.Dickson
On-chip High-Voltage Generation in MNOS Integrate
d Circuits Using an Improved Voltage Multiplier Te
chnique IEEE JOURNAL OF SOLID-STATE CIRCU ITS,VOL.
SC-11,NO.3 pp.374-378 JUNE 1976.」に詳しく記載され
ている。
【０００６】図８は４段のディクソン・チャージポンプ
回路を示す概略回路図である。図８において５つのダイ
オードが直列接続されている。Ｃは結合容量、ＣＬは出
力容量、ＣＬＫとＣＬＫＢは互いに逆相の入力クロック
パルスである。また、５１はクロックドライバー、５２
は電流負荷である。
回路を示す概略回路図である。図８において５つのダイ
オードが直列接続されている。Ｃは結合容量、ＣＬは出
力容量、ＣＬＫとＣＬＫＢは互いに逆相の入力クロック
パルスである。また、５１はクロックドライバー、５２
は電流負荷である。
【０００７】安定状態において、出力に定電流Ｉｏｕｔ
が流れる場合、チャージポンプ回路への入力電流は、入
力電圧Ｖｉｎからの電流とクロックドライバーから供給
される電流となる。これらの電流は、寄生容量への充放
電電流を無視すると次のようになる。Φ1= ハイ（Hig
h）、Φ２=ロウ（Low）の期間、図中の実線矢印の方向
に２Ｉｏｕｔの平均電流が流れる。
が流れる場合、チャージポンプ回路への入力電流は、入
力電圧Ｖｉｎからの電流とクロックドライバーから供給
される電流となる。これらの電流は、寄生容量への充放
電電流を無視すると次のようになる。Φ1= ハイ（Hig
h）、Φ２=ロウ（Low）の期間、図中の実線矢印の方向
に２Ｉｏｕｔの平均電流が流れる。
【０００８】また、Φ1=ロウ（Low）、Φ２= ハイ（Hig
h）の期間、図の破線矢印の方向に２Ｉｏｕｔの平均電
流が流れる。クロックサイクルでのこれらの平均電流は
全てＩｏｕｔとなる。安定状態におけるチャージポンプ
回路の昇圧電圧Ｖｏｕｔは以下のように表わされる。
h）の期間、図の破線矢印の方向に２Ｉｏｕｔの平均電
流が流れる。クロックサイクルでのこれらの平均電流は
全てＩｏｕｔとなる。安定状態におけるチャージポンプ
回路の昇圧電圧Ｖｏｕｔは以下のように表わされる。
【０００９】
【数１】
【００１０】ここで、Ｖφは各接続ノードにおいて、ク
ロックパルスの変化に伴い結合容量によって生じる電圧
振幅である。Ｖlは出力電流Ｉｏｕｔによって生じる電
圧降下、Ｖｉｎは入力電圧であり、通常プラス昇圧では
電源電圧Ｖｄｄ、マイナス昇圧では０Ｖとしている。Ｖ
ｄは順方向バイアスダイオード電圧（Forward bias dio
de voltage）ｎはポンピング段数である。更に、Ｖlと
Ｖφは次式で表される。
ロックパルスの変化に伴い結合容量によって生じる電圧
振幅である。Ｖlは出力電流Ｉｏｕｔによって生じる電
圧降下、Ｖｉｎは入力電圧であり、通常プラス昇圧では
電源電圧Ｖｄｄ、マイナス昇圧では０Ｖとしている。Ｖ
ｄは順方向バイアスダイオード電圧（Forward bias dio
de voltage）ｎはポンピング段数である。更に、Ｖlと
Ｖφは次式で表される。
【００１１】
【数２】
【００１２】
【数３】
【００１３】ここで、Ｃはクロック結合容量(clock cou
pling capacitance)、ＣSは各接続ノードにおける寄生
容量(stray capacitan ce at each node)、Vφはクロッ
クパルスの振幅（clock pulse amplitude）、ｆはクロ
ックパルスの周波数、Ｔはクロック周期(clock period)
である。チャージポンプ回路の電力効率は、クロックド
ライバーから寄生容量に流れる充放電電流を無視し、Ｖ
ｉｎ＝Ｖｄｄとすると以下の式で表される。
pling capacitance)、ＣSは各接続ノードにおける寄生
容量(stray capacitan ce at each node)、Vφはクロッ
クパルスの振幅（clock pulse amplitude）、ｆはクロ
ックパルスの周波数、Ｔはクロック周期(clock period)
である。チャージポンプ回路の電力効率は、クロックド
ライバーから寄生容量に流れる充放電電流を無視し、Ｖ
ｉｎ＝Ｖｄｄとすると以下の式で表される。
【００１４】
【数４】
【００１５】このように、チャージポンプ回路において
は、ダイオードを電荷転送素子(charge transfer devic
e) として用いて電荷を次段へと次々に転送することに
より昇圧を行っている。しかし、ＭＯＳ集積回路への搭
載を考えるとプロセスへの適合性からｐｎ接合のダイオ
ードよりＭＯＳトランジスタを使用する方が実現しやす
い。そこで、電荷転送用素子としてダイオードの代わり
にＭＯＳトランジスタを用いることが提案された。この
場合は式（１）において、ＶｄはＭＯＳトランジスタの
閾値電圧(threshold voltage)Ｖthとなる。
は、ダイオードを電荷転送素子(charge transfer devic
e) として用いて電荷を次段へと次々に転送することに
より昇圧を行っている。しかし、ＭＯＳ集積回路への搭
載を考えるとプロセスへの適合性からｐｎ接合のダイオ
ードよりＭＯＳトランジスタを使用する方が実現しやす
い。そこで、電荷転送用素子としてダイオードの代わり
にＭＯＳトランジスタを用いることが提案された。この
場合は式（１）において、ＶｄはＭＯＳトランジスタの
閾値電圧(threshold voltage)Ｖthとなる。
【００１６】さて、閾値電圧Ｖth分の電圧ロス(voltage
loss)を無くし、高性能チャージポンプ回路を実現する
には、Ioutの値に対応して電荷転送用ＭＯＳトランジス
タのインピーダンスを下げねばならない。そのために
は、電荷転送用ＭＯＳトランジスタのチャネル幅を最適
化すると同時に、そのゲート・ソース間電圧Ｖｇｓを電
源電圧Ｖｄｄ以上に上げることが効果的である。これを
実現したチャージポンプ回路は例えば、技術文献「Jieh
-Tsorng Wu MOS Charge Pumps for Low-VoltageOperati
on IEEE JOURNAL OF SOLID-STATE CIRCUITS.VOL.33,NO.
4 APRIL 1998」に詳細に記載されている。
loss)を無くし、高性能チャージポンプ回路を実現する
には、Ioutの値に対応して電荷転送用ＭＯＳトランジス
タのインピーダンスを下げねばならない。そのために
は、電荷転送用ＭＯＳトランジスタのチャネル幅を最適
化すると同時に、そのゲート・ソース間電圧Ｖｇｓを電
源電圧Ｖｄｄ以上に上げることが効果的である。これを
実現したチャージポンプ回路は例えば、技術文献「Jieh
-Tsorng Wu MOS Charge Pumps for Low-VoltageOperati
on IEEE JOURNAL OF SOLID-STATE CIRCUITS.VOL.33,NO.
4 APRIL 1998」に詳細に記載されている。
【００１７】
【発明が解決しようとする課題】本発明者は上記技術文
献のチャージポンプ回路を検討したところ、以下の問題
点を見出した。同文献に掲載された１つのチャージポン
プ回路の回路図を図９に示す。図中、ＭＤ１〜ＭＤ４は
各ポンプノードの初期設定用のダイオードでありポンピ
ング動作には寄与しない。この回路の特徴は電荷転送用
ＭＯＳトランジスタＭＳ１〜ＭＳ３のゲート・ソース間
電圧Ｖｇｓとして昇圧した後段のポンピングノードの電
圧を戻して、２Ｖｄｄを与えている点である。しかし、
最終段の電荷転送用ＭＯＳトランジスタＭＳ４について
はＶｇｓとして２Ｖｄｄを与えるのが困難であり、電圧
ロスが生じるのを避けられない。
献のチャージポンプ回路を検討したところ、以下の問題
点を見出した。同文献に掲載された１つのチャージポン
プ回路の回路図を図９に示す。図中、ＭＤ１〜ＭＤ４は
各ポンプノードの初期設定用のダイオードでありポンピ
ング動作には寄与しない。この回路の特徴は電荷転送用
ＭＯＳトランジスタＭＳ１〜ＭＳ３のゲート・ソース間
電圧Ｖｇｓとして昇圧した後段のポンピングノードの電
圧を戻して、２Ｖｄｄを与えている点である。しかし、
最終段の電荷転送用ＭＯＳトランジスタＭＳ４について
はＶｇｓとして２Ｖｄｄを与えるのが困難であり、電圧
ロスが生じるのを避けられない。
【００１８】上記文献に掲載された他のチャージポンプ
回路は図１０に示すダイナミック方式のチャージポンプ
回路である。この回路は、ＭＯＳトランジスタＭＤ４の
ＶｇｓがＶｄｄ＋(Ｖｄｄ-Ｖth)、更にＭＯＳトランジ
スタＭＤ０のＶｇｓが（Ｖｄｄ−Ｖth）と低下するのを
回避するためにブートストラップ(boot-strap)方式の高
電圧クロック発生器（High-voltage clock generator）
を用いている。また、全ての電荷転送用ＭＯＳトランジ
スタＭＳ１〜ＭＳ４はNチャネル型で構成されている。
回路は図１０に示すダイナミック方式のチャージポンプ
回路である。この回路は、ＭＯＳトランジスタＭＤ４の
ＶｇｓがＶｄｄ＋(Ｖｄｄ-Ｖth)、更にＭＯＳトランジ
スタＭＤ０のＶｇｓが（Ｖｄｄ−Ｖth）と低下するのを
回避するためにブートストラップ(boot-strap)方式の高
電圧クロック発生器（High-voltage clock generator）
を用いている。また、全ての電荷転送用ＭＯＳトランジ
スタＭＳ１〜ＭＳ４はNチャネル型で構成されている。
【００１９】この方式は電流負荷が小さいときには、電
荷転送用ＭＯＳトランジスタサイズが小さく、即ちゲー
ト寄生容量が小さいので効果的である。しかし大電流出
力のチャージポンプ回路を実現するためには、電荷転送
用ＭＯＳトランジスタのチャネル幅を数ｍｍとしなけれ
ばならず、この結果ＭＯＳトランジスタのゲート寄生容
量が大（数ｐＦ）となり、ブートストラップ方式により
２Ｖｄｄのクロックを作ることが至難となる。また、後
段の電荷転送用ＭＯＳトランジスタのソース・ドレイン
間電圧Ｖｇｓとして、電源電圧Ｖｄｄ以上の電圧を印加
する手法を別途考案しなければならないという欠点があ
った。
荷転送用ＭＯＳトランジスタサイズが小さく、即ちゲー
ト寄生容量が小さいので効果的である。しかし大電流出
力のチャージポンプ回路を実現するためには、電荷転送
用ＭＯＳトランジスタのチャネル幅を数ｍｍとしなけれ
ばならず、この結果ＭＯＳトランジスタのゲート寄生容
量が大（数ｐＦ）となり、ブートストラップ方式により
２Ｖｄｄのクロックを作ることが至難となる。また、後
段の電荷転送用ＭＯＳトランジスタのソース・ドレイン
間電圧Ｖｇｓとして、電源電圧Ｖｄｄ以上の電圧を印加
する手法を別途考案しなければならないという欠点があ
った。
【００２０】本発明は上記従来技術の問題点を解決する
課題に鑑みて為されたものであり、電荷転送用ＭＯＳト
ランジスタの閾値電圧Ｖthに起因する電圧ロスを無くし
て高効率かつ大出力電流のチャージポンプ回路を提供す
ることを目的とする。
課題に鑑みて為されたものであり、電荷転送用ＭＯＳト
ランジスタの閾値電圧Ｖthに起因する電圧ロスを無くし
て高効率かつ大出力電流のチャージポンプ回路を提供す
ることを目的とする。
【００２１】また、本発明は全ての電荷転送用ＭＯＳト
ランジスタのゲートソース間電圧Ｖｇｓを略一定値とす
ることによりゲート酸化膜耐圧を確保すると共に電荷転
送用ＭＯＳトランジスタの最適設計を可能にすることを
目的とする。
ランジスタのゲートソース間電圧Ｖｇｓを略一定値とす
ることによりゲート酸化膜耐圧を確保すると共に電荷転
送用ＭＯＳトランジスタの最適設計を可能にすることを
目的とする。
【００２２】
【課題を解決するための手段】本発明のチャージポンプ
回路は、直列接続された複数の電荷転送用トランジスタ
と、これらの電荷転送用トランジスタの各接続点に一端
が接続された結合コンデンサと、前記結合コンデンサの
他端に交互に逆相のクロックパルスを供給するクロック
ドライバーと、前記電荷転送用トランジスタの接続点か
ら分岐して設けられた分岐チャージポンプ回路と、この
分岐チャージポンプ回路の出力に応じて、前記電荷転送
用トランジスタのオンオフを制御する制御回路と、を備
える。
回路は、直列接続された複数の電荷転送用トランジスタ
と、これらの電荷転送用トランジスタの各接続点に一端
が接続された結合コンデンサと、前記結合コンデンサの
他端に交互に逆相のクロックパルスを供給するクロック
ドライバーと、前記電荷転送用トランジスタの接続点か
ら分岐して設けられた分岐チャージポンプ回路と、この
分岐チャージポンプ回路の出力に応じて、前記電荷転送
用トランジスタのオンオフを制御する制御回路と、を備
える。
【００２３】かかる特徴構成によれば、分岐チャージポ
ンプ回路からの昇圧出力に応じて、制御回路により電荷
転送トランジスタがオンした時に、レベルシフトされた
高いゲート電圧が供給されるので、電荷転送用トランジ
スタの閾値電圧Ｖthに起因する電圧ロスを無くして高効
率かつ大出力電流のチャージポンプ回路を提供すること
ができる。
ンプ回路からの昇圧出力に応じて、制御回路により電荷
転送トランジスタがオンした時に、レベルシフトされた
高いゲート電圧が供給されるので、電荷転送用トランジ
スタの閾値電圧Ｖthに起因する電圧ロスを無くして高効
率かつ大出力電流のチャージポンプ回路を提供すること
ができる。
【００２４】また、全ての電荷転送用トランジスタのゲ
ートソース間電圧Ｖｇｓの絶対値をほぼ一定値（例え
ば、２Ｖｄｄ）とすることによりゲート酸化膜耐圧を安
定して確保することができると共に電荷転送用トランジ
スタの最適設計が可能になる。
ートソース間電圧Ｖｇｓの絶対値をほぼ一定値（例え
ば、２Ｖｄｄ）とすることによりゲート酸化膜耐圧を安
定して確保することができると共に電荷転送用トランジ
スタの最適設計が可能になる。
【００２５】
【発明の実施の形態】以下、本発明の実施形態につい
て、図１〜図７を参照しながら説明する。図１は、本発
明の第１の実施形態に係る３段チャージポンプ回路を示
す回路図である。
て、図１〜図７を参照しながら説明する。図１は、本発
明の第１の実施形態に係る３段チャージポンプ回路を示
す回路図である。
【００２６】図１において、４つの電荷転送用ＭＯＳト
ランジスタＭ１〜Ｍ４は直列接続されている。Ｍ１〜Ｍ
４は全てＮチャネル型である。Ｍ１〜Ｍ４のゲート・基
板間電圧Ｖｇｂはゲート・ソース間電圧Ｖｇｓと同一値
となるように、ソースと基板が同電位となるように接続
されている。また、Ｍ１のソースには入力電圧Ｖｉｎと
して、電源電圧Ｖｄｄが供給されている。また、Ｍ４の
ドレインからの昇圧電圧Ｖｏｕｔが出力され、電流負荷
Ｌに供給される。
ランジスタＭ１〜Ｍ４は直列接続されている。Ｍ１〜Ｍ
４は全てＮチャネル型である。Ｍ１〜Ｍ４のゲート・基
板間電圧Ｖｇｂはゲート・ソース間電圧Ｖｇｓと同一値
となるように、ソースと基板が同電位となるように接続
されている。また、Ｍ１のソースには入力電圧Ｖｉｎと
して、電源電圧Ｖｄｄが供給されている。また、Ｍ４の
ドレインからの昇圧電圧Ｖｏｕｔが出力され、電流負荷
Ｌに供給される。
【００２７】Ｃ１、Ｃ２、Ｃ３は電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢはクロックドライバーＣＤ
を介して供給される。ここで、クロックドライバーＣＤ
の電源電圧はＶｄｄとすると、クロックパルスＣＬＫ、
ＣＬＫＢの振幅はＶｄｄである。
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢはクロックドライバーＣＤ
を介して供給される。ここで、クロックドライバーＣＤ
の電源電圧はＶｄｄとすると、クロックパルスＣＬＫ、
ＣＬＫＢの振幅はＶｄｄである。
【００２８】電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４
の各ゲートにはレベルシフト回路Ｓ１〜Ｓ４（制御回
路）の出力が供給されている。レベルシフト回路Ｓ１〜
Ｓ４は後述するようにいずれも同じ構成を有しており、
クロックパルスＣＬＫ’、ＣＬＫＢ’が交互に入力され
る。クロックパルスＣＬＫ’、ＣＬＫＢ’も同様にクロ
ックドライバーＣＤを介して供給される。
の各ゲートにはレベルシフト回路Ｓ１〜Ｓ４（制御回
路）の出力が供給されている。レベルシフト回路Ｓ１〜
Ｓ４は後述するようにいずれも同じ構成を有しており、
クロックパルスＣＬＫ’、ＣＬＫＢ’が交互に入力され
る。クロックパルスＣＬＫ’、ＣＬＫＢ’も同様にクロ
ックドライバーＣＤを介して供給される。
【００２９】また、電荷転送ＭＯＳトランジスタＭ３と
Ｍ４の接続点から分岐して、２つの電荷転送ＭＯＳトラ
ンジスタＭ５，Ｍ６が直列接続されている。Ｍ５とＭ６
の接続点には結合コンデンサＣ４の一端が接続されてい
る。結合コンデンサＣ４の他端にはクロックパルスＣＬ
ＫＢが印加されている。また、Ｍ６のソースには結合コ
ンデンサＣ５の一端が接続されている。結合コンデンサ
Ｃ５の他端にはクロックパルスＣＬＫが印加されてい
る。
Ｍ４の接続点から分岐して、２つの電荷転送ＭＯＳトラ
ンジスタＭ５，Ｍ６が直列接続されている。Ｍ５とＭ６
の接続点には結合コンデンサＣ４の一端が接続されてい
る。結合コンデンサＣ４の他端にはクロックパルスＣＬ
ＫＢが印加されている。また、Ｍ６のソースには結合コ
ンデンサＣ５の一端が接続されている。結合コンデンサ
Ｃ５の他端にはクロックパルスＣＬＫが印加されてい
る。
【００３０】上述の電荷転送ＭＯＳトランジスタＭ５，
Ｍ６と結合コンデンサＣ４，Ｃ５から成る回路は、ディ
クソン型チャージポンプ回路である。Ｍ５，Ｍ６はいず
れもＮチャネル型である。この回路は、チャージポンプ
回路の３段目から分岐しているので、以下では分岐チャ
ージポンプ回路ＢＣと呼ぶことにする。この分岐チャー
ジポンプ回路ＢＣは、後述するように、レベルシフト回
路Ｓ３，Ｓ４の高電位側の電源として用いられる。
Ｍ６と結合コンデンサＣ４，Ｃ５から成る回路は、ディ
クソン型チャージポンプ回路である。Ｍ５，Ｍ６はいず
れもＮチャネル型である。この回路は、チャージポンプ
回路の３段目から分岐しているので、以下では分岐チャ
ージポンプ回路ＢＣと呼ぶことにする。この分岐チャー
ジポンプ回路ＢＣは、後述するように、レベルシフト回
路Ｓ３，Ｓ４の高電位側の電源として用いられる。
【００３１】次に、レベルシフト回路Ｓ１〜Ｓ４の回路
構成及び動作波形図を図２に示す。図２（ａ）に示すよ
うに、このレベルシフト回路は入力インバータＩＮＶ、
差動入力ＭＯＳトランジスタＭ１１とＭ１２、クロス接
続されたＭＯＳトランジスタＭ１３とＭ１４とを備え
る。ここまでの構成は従来のレベルシフト回路と同様で
ある。
構成及び動作波形図を図２に示す。図２（ａ）に示すよ
うに、このレベルシフト回路は入力インバータＩＮＶ、
差動入力ＭＯＳトランジスタＭ１１とＭ１２、クロス接
続されたＭＯＳトランジスタＭ１３とＭ１４とを備え
る。ここまでの構成は従来のレベルシフト回路と同様で
ある。
【００３２】このレベルシフト回路は、これらに加えて
プルアップ接続されたＭＯＳトランジスタＭ１５、Ｍ１
６を備えている。そして、ＭＯＳトランジスタＭ１５の
ゲートには電圧Ｖ１２が印加されると共にソースには電
位Ａ（高電位側の電源）が印加されている。
プルアップ接続されたＭＯＳトランジスタＭ１５、Ｍ１
６を備えている。そして、ＭＯＳトランジスタＭ１５の
ゲートには電圧Ｖ１２が印加されると共にソースには電
位Ａ（高電位側の電源）が印加されている。
【００３３】また、ＭＯＳトランジスタＭ１６のゲート
にはＶ１２と逆相の電圧Ｖ１１が印加されると共にソー
スには電位Ｂ（低電位側の電源）が印加されている。こ
こで、電位Ａ＞電位Ｂである。Ｍ１１、Ｍ１２はＮチャ
ネル型、Ｍ１３〜Ｍ１６はＰチャネル型である。
にはＶ１２と逆相の電圧Ｖ１１が印加されると共にソー
スには電位Ｂ（低電位側の電源）が印加されている。こ
こで、電位Ａ＞電位Ｂである。Ｍ１１、Ｍ１２はＮチャ
ネル型、Ｍ１３〜Ｍ１６はＰチャネル型である。
【００３４】また、図２（ｂ）に示すように、上述の構
成のレベルシフト回路において、ＭＯＳトランジスタＭ
１５、Ｍ１６をインバータ構成とするように変更しても
よい。上述した構成のレベルシフト回路の動作波形を図
２（ｃ）に示す。
成のレベルシフト回路において、ＭＯＳトランジスタＭ
１５、Ｍ１６をインバータ構成とするように変更しても
よい。上述した構成のレベルシフト回路の動作波形を図
２（ｃ）に示す。
【００３５】従来のレベルシフト回路がハイ( High)電
圧と０Ｖを出力するのに対して、このレベルシフト回路
は電位Ａと中間電位Ｂ（Ａ＞Ｂ＞０Ｖ）を交互に出力す
る点が特徴である。入力電圧との移相関係でみると、こ
のレベルシフト回路は反転回路である。このレベルシフ
ト回路を用いることにより、後述するように、電荷転送
用ＭＯＳトランジスタＭ１〜Ｍ４のゲート・ドレイン間
電圧の絶対値を一定電圧（２Ｖｄｄ）に揃えることが可
能になる。
圧と０Ｖを出力するのに対して、このレベルシフト回路
は電位Ａと中間電位Ｂ（Ａ＞Ｂ＞０Ｖ）を交互に出力す
る点が特徴である。入力電圧との移相関係でみると、こ
のレベルシフト回路は反転回路である。このレベルシフ
ト回路を用いることにより、後述するように、電荷転送
用ＭＯＳトランジスタＭ１〜Ｍ４のゲート・ドレイン間
電圧の絶対値を一定電圧（２Ｖｄｄ）に揃えることが可
能になる。
【００３６】レベルシフト回路Ｓ１〜Ｓ４とチャージポ
ンプ回路との接続関係は以下の通りである。レベルシフ
ト回路Ｓ１にはクロックパルスＣＬＫ’が入力され、高
電位側の電源としてＭ２とＭ３の接続点の電位Ｖ２、低
電位側の電源として入力電圧Ｖｉｎ（＝Ｖｄｄ）を用い
ている。すなわち、レベルシフト回路Ｓ１はクロックパ
ルスＣＬＫ’がロウレベルの時、「Ｖ２」をＭ１のゲー
トに出力する。これにより、Ｍ１はオンする。また、ク
ロックパルスＣＬＫ’がハイレベルの時、「Ｖｄｄ」を
Ｍ１のゲートに出力する。これにより、Ｍ１はオフす
る。
ンプ回路との接続関係は以下の通りである。レベルシフ
ト回路Ｓ１にはクロックパルスＣＬＫ’が入力され、高
電位側の電源としてＭ２とＭ３の接続点の電位Ｖ２、低
電位側の電源として入力電圧Ｖｉｎ（＝Ｖｄｄ）を用い
ている。すなわち、レベルシフト回路Ｓ１はクロックパ
ルスＣＬＫ’がロウレベルの時、「Ｖ２」をＭ１のゲー
トに出力する。これにより、Ｍ１はオンする。また、ク
ロックパルスＣＬＫ’がハイレベルの時、「Ｖｄｄ」を
Ｍ１のゲートに出力する。これにより、Ｍ１はオフす
る。
【００３７】レベルシフト回路Ｓ２にはクロックパルス
ＣＬＫＢ’が入力され、高電位側の電源としてＭ３とＭ
４の接続点の電位Ｖ３、低電位側の電源としてＭ１とＭ
２の接続点の電位Ｖ１を用いている。すなわち、レベル
シフト回路Ｓ２はクロックパルスＣＬＫＢ’がロウレベ
ルの時、「Ｖ３」をＭ２のゲートに出力する。これによ
り、Ｍ２はオンする。また、クロックパルスＣＬＫＢ’
がハイレベルの時、「Ｖ１」をＭ１のゲートに出力す
る。これにより、Ｍ２はオフする。
ＣＬＫＢ’が入力され、高電位側の電源としてＭ３とＭ
４の接続点の電位Ｖ３、低電位側の電源としてＭ１とＭ
２の接続点の電位Ｖ１を用いている。すなわち、レベル
シフト回路Ｓ２はクロックパルスＣＬＫＢ’がロウレベ
ルの時、「Ｖ３」をＭ２のゲートに出力する。これによ
り、Ｍ２はオンする。また、クロックパルスＣＬＫＢ’
がハイレベルの時、「Ｖ１」をＭ１のゲートに出力す
る。これにより、Ｍ２はオフする。
【００３８】レベルシフト回路Ｓ３にはクロックパルス
ＣＬＫ’が入力され、高電位側の電源として、分岐チャ
ージポンプ回路ＢＣの出力するＭ５とＭ６の接続点の電
位Ｖ４、低電位側の電源としてＭ２とＭ３の接続点の電
位Ｖ２を用いている。すなわち、レベルシフト回路Ｓ３
はクロックパルスＣＬＫ’がロウレベルの時、「Ｖ４」
をＭ３のゲートに出力する。これにより、Ｍ３はオンす
る。また、クロックパルスＣＬＫＢ’がハイレベルの
時、「Ｖ２」をＭ３のゲートに出力する。これにより、
Ｍ３はオフする。
ＣＬＫ’が入力され、高電位側の電源として、分岐チャ
ージポンプ回路ＢＣの出力するＭ５とＭ６の接続点の電
位Ｖ４、低電位側の電源としてＭ２とＭ３の接続点の電
位Ｖ２を用いている。すなわち、レベルシフト回路Ｓ３
はクロックパルスＣＬＫ’がロウレベルの時、「Ｖ４」
をＭ３のゲートに出力する。これにより、Ｍ３はオンす
る。また、クロックパルスＣＬＫＢ’がハイレベルの
時、「Ｖ２」をＭ３のゲートに出力する。これにより、
Ｍ３はオフする。
【００３９】レベルシフト回路Ｓ４にはクロックパルス
ＣＬＫＢ’が入力され、高電位側の電源としてＭ６のソ
ース電位Ｖ５、低電位側の電源としてＭ３とＭ４の接続
点の電位Ｖ３を用いている。すなわち、レベルシフト回
路Ｓ４はクロックパルスＣＬＫＢ’がロウレベルの時、
「Ｖ５」をＭ４のゲートに出力する。これにより、Ｍ４
はオンする。また、クロックパルスＣＬＫＢ’がハイレ
ベルの時、「Ｖ３」をＭ４のゲートに出力する。これに
より、Ｍ４はオフする。
ＣＬＫＢ’が入力され、高電位側の電源としてＭ６のソ
ース電位Ｖ５、低電位側の電源としてＭ３とＭ４の接続
点の電位Ｖ３を用いている。すなわち、レベルシフト回
路Ｓ４はクロックパルスＣＬＫＢ’がロウレベルの時、
「Ｖ５」をＭ４のゲートに出力する。これにより、Ｍ４
はオンする。また、クロックパルスＣＬＫＢ’がハイレ
ベルの時、「Ｖ３」をＭ４のゲートに出力する。これに
より、Ｍ４はオフする。
【００４０】なお、クロックパルスＣＬＫ’とＣＬＫ
Ｂ’は夫々クロックパルスＣＬＫとＣＬＫＢから作成さ
れるが、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４に電
流が逆流するのを防止するために、ロウ（Low）の期間
が短くなっている。電荷転送用ＭＯＳトランジスタＭ１
〜Ｍ４はダイオード接続されていないので逆方向電流が
流れる危険があり、これは電力効率を悪化させる。そこ
で、この逆方向電流を防ぐため、電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４のオンの期間は短くして、オフの期
間に、結合コンデンサＣ１〜Ｃ３に印加されるクロック
パルスＣＬＫ、ＣＬＫＢを変化させてポンピングを行っ
ている。このようなクロックパルスの位相関係は図３に
示されている。
Ｂ’は夫々クロックパルスＣＬＫとＣＬＫＢから作成さ
れるが、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４に電
流が逆流するのを防止するために、ロウ（Low）の期間
が短くなっている。電荷転送用ＭＯＳトランジスタＭ１
〜Ｍ４はダイオード接続されていないので逆方向電流が
流れる危険があり、これは電力効率を悪化させる。そこ
で、この逆方向電流を防ぐため、電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４のオンの期間は短くして、オフの期
間に、結合コンデンサＣ１〜Ｃ３に印加されるクロック
パルスＣＬＫ、ＣＬＫＢを変化させてポンピングを行っ
ている。このようなクロックパルスの位相関係は図３に
示されている。
【００４１】上述した構成のチャージポンプ回路によれ
ば、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソー
ス間電圧Ｖｇｓ（トランジスタがオン状態の時）の絶対
値は以下の通り、２Ｖｄｄに揃えることができることが
導かれる。まず、次式の関係が成り立つ。 Ｖｇｓ（Ｍ１）＝Ｖ２−Ｖin Ｖｇｓ（Ｍ２）＝Ｖ３−Ｖ１ Ｖｇｓ（Ｍ３）＝Ｖ４−Ｖ２ Ｖｇｓ（Ｍ４）＝Ｖ５−Ｖ３ 次に、定常状態のチャージポンプの昇圧動作について考
える。図４は各ポンピングノードの電圧波形Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔを示す図である。この図から明らか
なように、Ｍ１，Ｍ３オンの時（ＣＬＫ’＝Ｌ）には、
Ｖ１＝Ｖｄｄ，Ｖ２＝３Ｖｄｄ，Ｖ３＝３Ｖｄｄであ
る。
ば、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソー
ス間電圧Ｖｇｓ（トランジスタがオン状態の時）の絶対
値は以下の通り、２Ｖｄｄに揃えることができることが
導かれる。まず、次式の関係が成り立つ。 Ｖｇｓ（Ｍ１）＝Ｖ２−Ｖin Ｖｇｓ（Ｍ２）＝Ｖ３−Ｖ１ Ｖｇｓ（Ｍ３）＝Ｖ４−Ｖ２ Ｖｇｓ（Ｍ４）＝Ｖ５−Ｖ３ 次に、定常状態のチャージポンプの昇圧動作について考
える。図４は各ポンピングノードの電圧波形Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔを示す図である。この図から明らか
なように、Ｍ１，Ｍ３オンの時（ＣＬＫ’＝Ｌ）には、
Ｖ１＝Ｖｄｄ，Ｖ２＝３Ｖｄｄ，Ｖ３＝３Ｖｄｄであ
る。
【００４２】また、分岐チャージポンプ回路ＢＣにおい
て、Ｖ４＝５Ｖｄｄ−Ｖth、Ｖ５＝５Ｖｄｄ−２Ｖthで
ある。ここで、Ｖthは電荷転送用トランジスタＭ５，Ｍ
６の閾値電圧である。
て、Ｖ４＝５Ｖｄｄ−Ｖth、Ｖ５＝５Ｖｄｄ−２Ｖthで
ある。ここで、Ｖthは電荷転送用トランジスタＭ５，Ｍ
６の閾値電圧である。
【００４３】一方、Ｍ２，Ｍ４オンの時、（ＣＬＫＢ’
＝Ｌ）、Ｖ１＝２Ｖｄｄ，Ｖ２＝２Ｖｄｄ，Ｖ３＝４Ｖ
ｄｄである。また、分岐チャージポンプ回路ＢＣにおい
て、Ｖ４＝４Ｖｄｄ−Ｖth，Ｖ５＝６Ｖｄｄ-２Ｖthで
ある。
＝Ｌ）、Ｖ１＝２Ｖｄｄ，Ｖ２＝２Ｖｄｄ，Ｖ３＝４Ｖ
ｄｄである。また、分岐チャージポンプ回路ＢＣにおい
て、Ｖ４＝４Ｖｄｄ−Ｖth，Ｖ５＝６Ｖｄｄ-２Ｖthで
ある。
【００４４】したがって、Ｖｇｓ（Ｍ１オン時）＝Ｖ２
−Ｖin＝２Ｖｄｄ Ｖｇｓ（Ｍ２オン時）＝Ｖ３−Ｖ１＝２Ｖｄｄ Ｖｇｓ（Ｍ３オン時）＝Ｖ４−Ｖ２＝２Ｖｄｄ−Ｖth Ｖｇｓ（Ｍ４オン時）＝Ｖ５−Ｖ３＝２Ｖｄｄ−２Ｖt
h、が成り立つ。
−Ｖin＝２Ｖｄｄ Ｖｇｓ（Ｍ２オン時）＝Ｖ３−Ｖ１＝２Ｖｄｄ Ｖｇｓ（Ｍ３オン時）＝Ｖ４−Ｖ２＝２Ｖｄｄ−Ｖth Ｖｇｓ（Ｍ４オン時）＝Ｖ５−Ｖ３＝２Ｖｄｄ−２Ｖt
h、が成り立つ。
【００４５】このように、全ての電荷転送用ＭＯＳトラ
ンジスタのオン時のＶｇｓの絶対値は、ほぼ同一値２Ｖ
ｄｄとなることが導かれる。したがって、高いＶｇｓに
より電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のオン抵
抗が下がり、高効率で大出力電流のチャージポンプ回路
が実現できる。また、電荷転送用ＭＯＳトランジスタＭ
１〜Ｍ４のゲート酸化膜厚(thickness of gate oxide)
は一律に２Ｖｄｄに耐える厚みに設計すれば良いので、
電荷転送用ＭＯＳトランジスタのＶｇｓが不均一である
場合に比べて、オン抵抗（ON-state resistance）を低
く設計でき効率が良い。
ンジスタのオン時のＶｇｓの絶対値は、ほぼ同一値２Ｖ
ｄｄとなることが導かれる。したがって、高いＶｇｓに
より電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のオン抵
抗が下がり、高効率で大出力電流のチャージポンプ回路
が実現できる。また、電荷転送用ＭＯＳトランジスタＭ
１〜Ｍ４のゲート酸化膜厚(thickness of gate oxide)
は一律に２Ｖｄｄに耐える厚みに設計すれば良いので、
電荷転送用ＭＯＳトランジスタのＶｇｓが不均一である
場合に比べて、オン抵抗（ON-state resistance）を低
く設計でき効率が良い。
【００４６】以上、本発明の実施形態による３段チャー
ジポンプ回路について説明したが、その段数は３段に限
定されることはない。また、上述の３段チャージポンプ
回路においては電荷転送用ＭＯＳトランジスタのＶｇｓ
の絶対値をほぼ２Ｖｄｄに揃えることができることを示
したが、多段チャージポンプ回路においては電荷転送用
ＭＯＳトランジスタのＶｇｓの絶対値として、３Ｖｄｄ
以上に設定することも可能である。
ジポンプ回路について説明したが、その段数は３段に限
定されることはない。また、上述の３段チャージポンプ
回路においては電荷転送用ＭＯＳトランジスタのＶｇｓ
の絶対値をほぼ２Ｖｄｄに揃えることができることを示
したが、多段チャージポンプ回路においては電荷転送用
ＭＯＳトランジスタのＶｇｓの絶対値として、３Ｖｄｄ
以上に設定することも可能である。
【００４７】そのためには、レベルシフト回路Ｓ１〜Ｓ
４の高電位側の電源としてより後段の接続ノードの電圧
を利用すれば良い。ただし、ゲート酸化膜耐圧(breakdo
wn voltage of gate oxide)を考慮すれば絶対値２Ｖｄ
ｄが最も適している。
４の高電位側の電源としてより後段の接続ノードの電圧
を利用すれば良い。ただし、ゲート酸化膜耐圧(breakdo
wn voltage of gate oxide)を考慮すれば絶対値２Ｖｄ
ｄが最も適している。
【００４８】次に本発明の第２の実施形態に係るチャー
ジポンプ回路を説明する。上述したチャージポンプ回路
はプラス昇圧を行うものであるが、図５はマイナス昇圧
（０Ｖ以下の昇圧）を行う３段チャージポンプ回路を示
す回路図である。このチャージポンプ回路は、−３Ｖｄ
ｄの昇圧電圧を出力するものである。
ジポンプ回路を説明する。上述したチャージポンプ回路
はプラス昇圧を行うものであるが、図５はマイナス昇圧
（０Ｖ以下の昇圧）を行う３段チャージポンプ回路を示
す回路図である。このチャージポンプ回路は、−３Ｖｄ
ｄの昇圧電圧を出力するものである。
【００４９】図５において、４つの電荷転送用ＭＯＳト
ランジスタＭ１〜Ｍ４は直列接続されている。Ｍ１〜Ｍ
４は全てＰチャネル型である。Ｍ１〜Ｍ４のゲート・基
板間電圧Ｖｇｂはゲート・ソース間電圧Ｖｇｓと同一値
となるように、ソースと基板が同電位となるように接続
されている。また、Ｍ１のソースには入力電圧Ｖｉｎと
して、接地電圧Ｖｓｓ（＝０Ｖ）が供給されている。こ
の点、第１の実施形態に係るチャージポンプ回路の極性
が反転された構成となっている。Ｍ４のドレインからの
負の昇圧電圧Ｖｏｕｔ（＝−３Ｖｄｄ）が出力され、電
流負荷Ｌに供給される。
ランジスタＭ１〜Ｍ４は直列接続されている。Ｍ１〜Ｍ
４は全てＰチャネル型である。Ｍ１〜Ｍ４のゲート・基
板間電圧Ｖｇｂはゲート・ソース間電圧Ｖｇｓと同一値
となるように、ソースと基板が同電位となるように接続
されている。また、Ｍ１のソースには入力電圧Ｖｉｎと
して、接地電圧Ｖｓｓ（＝０Ｖ）が供給されている。こ
の点、第１の実施形態に係るチャージポンプ回路の極性
が反転された構成となっている。Ｍ４のドレインからの
負の昇圧電圧Ｖｏｕｔ（＝−３Ｖｄｄ）が出力され、電
流負荷Ｌに供給される。
【００５０】Ｃ１、Ｃ２、Ｃ３は電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢはクロックドライバーＣＤ
を介して供給される。この点については、第１の実施形
態と同様である。
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢはクロックドライバーＣＤ
を介して供給される。この点については、第１の実施形
態と同様である。
【００５１】電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４
の各ゲートにはレベルシフト回路Ｓ１〜Ｓ４（制御回
路）の出力が供給されている。レベルシフト回路Ｓ１〜
Ｓ４の構成は第１の実施形態で説明したものと全く同様
である（図２）。また、レベルシフト回路Ｓ１〜Ｓ４に
は、クロックパルスＣＬＫ’、ＣＬＫＢ’が交互に入力
される。クロックパルスＣＬＫ’、ＣＬＫＢ’も同様に
クロックドライバーＣＤを介して供給される。
の各ゲートにはレベルシフト回路Ｓ１〜Ｓ４（制御回
路）の出力が供給されている。レベルシフト回路Ｓ１〜
Ｓ４の構成は第１の実施形態で説明したものと全く同様
である（図２）。また、レベルシフト回路Ｓ１〜Ｓ４に
は、クロックパルスＣＬＫ’、ＣＬＫＢ’が交互に入力
される。クロックパルスＣＬＫ’、ＣＬＫＢ’も同様に
クロックドライバーＣＤを介して供給される。
【００５２】電荷転送ＭＯＳトランジスタＭ３とＭ４の
接続点から分岐して、２つの電荷転送ＭＯＳトランジス
タＭ５，Ｍ６が直列接続されている。Ｍ５，Ｍ６はいず
れもＰチャネル型である。Ｍ５とＭ６の接続点には結合
コンデンサＣ４の一端が接続されている。結合コンデン
サＣ４の他端にはクロックパルスＣＬＫＢが印加されて
いる。また、Ｍ６のソースには結合コンデンサＣ５の一
端が接続されている。結合コンデンサＣ５の他端にはク
ロックパルスＣＬＫが印加されている。
接続点から分岐して、２つの電荷転送ＭＯＳトランジス
タＭ５，Ｍ６が直列接続されている。Ｍ５，Ｍ６はいず
れもＰチャネル型である。Ｍ５とＭ６の接続点には結合
コンデンサＣ４の一端が接続されている。結合コンデン
サＣ４の他端にはクロックパルスＣＬＫＢが印加されて
いる。また、Ｍ６のソースには結合コンデンサＣ５の一
端が接続されている。結合コンデンサＣ５の他端にはク
ロックパルスＣＬＫが印加されている。
【００５３】上述の電荷転送ＭＯＳトランジスタＭ５，
Ｍ６と結合コンデンサＣ４，Ｃ５から成る回路は、分岐
チャージポンプ回路ＢＣを構成している。この分岐チャ
ージポンプ回路ＢＣは、レベルシフト回路Ｓ３，Ｓ４の
低電位側の電源として用いられる。
Ｍ６と結合コンデンサＣ４，Ｃ５から成る回路は、分岐
チャージポンプ回路ＢＣを構成している。この分岐チャ
ージポンプ回路ＢＣは、レベルシフト回路Ｓ３，Ｓ４の
低電位側の電源として用いられる。
【００５４】レベルシフト回路Ｓ１〜Ｓ４とチャージポ
ンプ回路との接続関係は以下の通りである。レベルシフ
ト回路Ｓ１にはクロックパルスＣＬＫ’が入力され、低
電位側の電源（図２における電位Ｂ）としてＭ２とＭ３
の接続点の電位Ｖ２、高電位側の電源（図２における電
位Ａ）として入力電圧Ｖｉｎ（＝０Ｖ）を用いている。
すなわち、レベルシフト回路Ｓ１はクロックパルスＣＬ
Ｋ’がハイレベルの時、「Ｖ２」をＭ１のゲートに出力
する。これにより、Ｍ１はオンする。また、クロックパ
ルスＣＬＫ’がロウレベルの時、「０Ｖ」をＭ１のゲー
トに出力する。これにより、Ｍ１はオフする。
ンプ回路との接続関係は以下の通りである。レベルシフ
ト回路Ｓ１にはクロックパルスＣＬＫ’が入力され、低
電位側の電源（図２における電位Ｂ）としてＭ２とＭ３
の接続点の電位Ｖ２、高電位側の電源（図２における電
位Ａ）として入力電圧Ｖｉｎ（＝０Ｖ）を用いている。
すなわち、レベルシフト回路Ｓ１はクロックパルスＣＬ
Ｋ’がハイレベルの時、「Ｖ２」をＭ１のゲートに出力
する。これにより、Ｍ１はオンする。また、クロックパ
ルスＣＬＫ’がロウレベルの時、「０Ｖ」をＭ１のゲー
トに出力する。これにより、Ｍ１はオフする。
【００５５】レベルシフト回路Ｓ２にはクロックパルス
ＣＬＫＢ’が入力され、低電位側の電源としてＭ３とＭ
４の接続点の電位Ｖ３、高電位側の電源としてＭ１とＭ
２の接続点の電位Ｖ１を用いている。すなわち、レベル
シフト回路Ｓ２はクロックパルスＣＬＫＢ’がハイレベ
ルの時、「Ｖ３」をＭ２のゲートに出力する。これによ
り、Ｍ２はオンする。また、クロックパルスＣＬＫＢ’
がロウレベルの時、「Ｖ１」をＭ１のゲートに出力す
る。これにより、Ｍ２はオフする。
ＣＬＫＢ’が入力され、低電位側の電源としてＭ３とＭ
４の接続点の電位Ｖ３、高電位側の電源としてＭ１とＭ
２の接続点の電位Ｖ１を用いている。すなわち、レベル
シフト回路Ｓ２はクロックパルスＣＬＫＢ’がハイレベ
ルの時、「Ｖ３」をＭ２のゲートに出力する。これによ
り、Ｍ２はオンする。また、クロックパルスＣＬＫＢ’
がロウレベルの時、「Ｖ１」をＭ１のゲートに出力す
る。これにより、Ｍ２はオフする。
【００５６】レベルシフト回路Ｓ３にはクロックパルス
ＣＬＫ’が入力され、低電位側の電源として、分岐チャ
ージポンプ回路ＢＣの出力するＭ５とＭ６の接続点の電
位Ｖ４、高電位側の電源としてＭ２とＭ３の接続点の電
位Ｖ２を用いている。 すなわち、レベルシフト回路Ｓ
２はクロックパルスＣＬＫ’がハイレベルの時、「Ｖ
４」をＭ３のゲートに出力する。これにより、Ｍ３はオ
ンする。また、クロックパルスＣＬＫＢ’がロウレベル
の時、「Ｖ２」をＭ３のゲートに出力する。これによ
り、Ｍ２はオフする。
ＣＬＫ’が入力され、低電位側の電源として、分岐チャ
ージポンプ回路ＢＣの出力するＭ５とＭ６の接続点の電
位Ｖ４、高電位側の電源としてＭ２とＭ３の接続点の電
位Ｖ２を用いている。 すなわち、レベルシフト回路Ｓ
２はクロックパルスＣＬＫ’がハイレベルの時、「Ｖ
４」をＭ３のゲートに出力する。これにより、Ｍ３はオ
ンする。また、クロックパルスＣＬＫＢ’がロウレベル
の時、「Ｖ２」をＭ３のゲートに出力する。これによ
り、Ｍ２はオフする。
【００５７】レベルシフト回路Ｓ４にはクロックパルス
ＣＬＫＢ’が入力され、低電位側の電源としてＭ６のソ
ース電位Ｖ５、高位側の電源としてＭ３とＭ４の接続点
の電位Ｖ３を用いている。すなわち、レベルシフト回路
Ｓ２はクロックパルスＣＬＫＢ’がハイレベルの時、
「Ｖ５」をＭ４のゲートに出力する。これにより、Ｍ４
はオンする。また、クロックパルスＣＬＫＢ’がロウレ
ベルの時、「Ｖ３」をＭ４のゲートに出力する。これに
より、Ｍ４はオフする。
ＣＬＫＢ’が入力され、低電位側の電源としてＭ６のソ
ース電位Ｖ５、高位側の電源としてＭ３とＭ４の接続点
の電位Ｖ３を用いている。すなわち、レベルシフト回路
Ｓ２はクロックパルスＣＬＫＢ’がハイレベルの時、
「Ｖ５」をＭ４のゲートに出力する。これにより、Ｍ４
はオンする。また、クロックパルスＣＬＫＢ’がロウレ
ベルの時、「Ｖ３」をＭ４のゲートに出力する。これに
より、Ｍ４はオフする。
【００５８】なお、クロックパルスＣＬＫ’とＣＬＫ
Ｂ’は夫々クロックパルスＣＬＫとＣＬＫＢから作成さ
れるが、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４に電
流が逆流するのを防止するために、ハイ（High）の期間
が短くなっている。この点は、第１の実施形態とは反対
である。電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４はダ
イオード接続されていないので逆方向電流が流れる危険
があり、これは電力効率を悪化させる。そこで、この逆
方向電流を防ぐため、電荷転送用ＭＯＳトランジスタＭ
１〜Ｍ４のオンの期間は短くして、オフの期間に、結合
コンデンサＣ１〜Ｃ３に印加されるクロックパルスＣＬ
Ｋ、ＣＬＫＢを変化させてポンピングを行っている。こ
のようなクロックパルスの位相関係は図６に示されてい
る。
Ｂ’は夫々クロックパルスＣＬＫとＣＬＫＢから作成さ
れるが、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４に電
流が逆流するのを防止するために、ハイ（High）の期間
が短くなっている。この点は、第１の実施形態とは反対
である。電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４はダ
イオード接続されていないので逆方向電流が流れる危険
があり、これは電力効率を悪化させる。そこで、この逆
方向電流を防ぐため、電荷転送用ＭＯＳトランジスタＭ
１〜Ｍ４のオンの期間は短くして、オフの期間に、結合
コンデンサＣ１〜Ｃ３に印加されるクロックパルスＣＬ
Ｋ、ＣＬＫＢを変化させてポンピングを行っている。こ
のようなクロックパルスの位相関係は図６に示されてい
る。
【００５９】上述した構成のチャージポンプ回路によれ
ば、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソー
ス間電圧Ｖｇｓ（トランジスタがオン状態の時）の絶対
値は以下の通り、ほぼ２Ｖｄｄに揃えることができるこ
とが導かれる。まず、次式の関係が成り立つ。この点は
第１の実施形態と同じである。 Ｖｇｓ（Ｍ１）＝Ｖ２−Ｖin＝Ｖ２ Ｖｇｓ（Ｍ２）＝Ｖ３−Ｖ１ Ｖｇｓ（Ｍ３）＝Ｖ４−Ｖ２ Ｖｇｓ（Ｍ４）＝Ｖ５−Ｖ３ 次に、定常状態のチャージポンプの昇圧動作について考
える。図７は各ポンピングノードの電圧波形Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔを示す図である。図において、ＧＮ
Ｄレベルが０Ｖとなっている。
ば、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソー
ス間電圧Ｖｇｓ（トランジスタがオン状態の時）の絶対
値は以下の通り、ほぼ２Ｖｄｄに揃えることができるこ
とが導かれる。まず、次式の関係が成り立つ。この点は
第１の実施形態と同じである。 Ｖｇｓ（Ｍ１）＝Ｖ２−Ｖin＝Ｖ２ Ｖｇｓ（Ｍ２）＝Ｖ３−Ｖ１ Ｖｇｓ（Ｍ３）＝Ｖ４−Ｖ２ Ｖｇｓ（Ｍ４）＝Ｖ５−Ｖ３ 次に、定常状態のチャージポンプの昇圧動作について考
える。図７は各ポンピングノードの電圧波形Ｖ１、Ｖ
２、Ｖ３、Ｖｏｕｔを示す図である。図において、ＧＮ
Ｄレベルが０Ｖとなっている。
【００６０】この図から明らかなように、Ｍ１，Ｍ３オ
ンの時（ＣＬＫ’＝Ｈ）には、Ｖ１＝０，Ｖ２＝−２Ｖ
ｄｄ，Ｖ３＝−２Ｖｄｄである。また、分岐チャージポ
ンプ回路ＢＣにおいて、Ｖ４＝−４Ｖｄｄ＋２Ｖth，Ｖ
５＝−４Ｖｄｄ＋２Ｖthである。ここで、Ｖthは電荷転
送用トランジスタＭ５，Ｍ６の閾値電圧である。
ンの時（ＣＬＫ’＝Ｈ）には、Ｖ１＝０，Ｖ２＝−２Ｖ
ｄｄ，Ｖ３＝−２Ｖｄｄである。また、分岐チャージポ
ンプ回路ＢＣにおいて、Ｖ４＝−４Ｖｄｄ＋２Ｖth，Ｖ
５＝−４Ｖｄｄ＋２Ｖthである。ここで、Ｖthは電荷転
送用トランジスタＭ５，Ｍ６の閾値電圧である。
【００６１】一方、Ｍ２，Ｍ４オンの時（ＣＬＫＢ’＝
Ｈ）、Ｖ１＝−Ｖｄｄ，Ｖ２＝−Ｖｄｄ，Ｖ３＝−３Ｖ
ｄｄである。また、分岐チャージポンプ回路ＢＣにおい
て、Ｖ４＝−３Ｖｄｄ＋Ｖth，Ｖ５＝−５Ｖｄｄ＋２Ｖ
thである。
Ｈ）、Ｖ１＝−Ｖｄｄ，Ｖ２＝−Ｖｄｄ，Ｖ３＝−３Ｖ
ｄｄである。また、分岐チャージポンプ回路ＢＣにおい
て、Ｖ４＝−３Ｖｄｄ＋Ｖth，Ｖ５＝−５Ｖｄｄ＋２Ｖ
thである。
【００６２】 したがって、Ｖｇｓ（Ｍ１オン時）＝Ｖ２＝−２Ｖｄｄ Ｖｇｓ（Ｍ２オン時）＝Ｖ３−Ｖ１＝−２Ｖｄｄ Ｖｇｓ（Ｍ３オン時）＝Ｖ４−Ｖ２＝−２Ｖｄｄ＋Ｖth Ｖｇｓ（Ｍ４オン時）＝Ｖ５−Ｖ３＝−２Ｖｄｄ＋２Ｖ
th、が成り立つ。
th、が成り立つ。
【００６３】このように、第２の実施形態において、全
ての電荷転送用ＭＯＳトランジスタがオン時のＶｇｓの
絶対値は、ほぼ同一値２Ｖｄｄとなることが導かれる。
したがって、第１の実施形態と同様に、高いＶｇｓによ
り電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のオン抵抗
が下がり、高効率で大出力電流のチャージポンプ回路が
実現できる。また、電荷転送用ＭＯＳトランジスタＭ１
〜Ｍ４のゲート酸化膜厚(thickness of gate oxide)は
一律に２Ｖｄｄに耐える厚みに設計すれば良いので、電
荷転送用ＭＯＳトランジスタのＶｇｓが不均一である場
合に比べて、オン抵抗（ON-state resistance）を低く
設計でき効率が良い。
ての電荷転送用ＭＯＳトランジスタがオン時のＶｇｓの
絶対値は、ほぼ同一値２Ｖｄｄとなることが導かれる。
したがって、第１の実施形態と同様に、高いＶｇｓによ
り電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のオン抵抗
が下がり、高効率で大出力電流のチャージポンプ回路が
実現できる。また、電荷転送用ＭＯＳトランジスタＭ１
〜Ｍ４のゲート酸化膜厚(thickness of gate oxide)は
一律に２Ｖｄｄに耐える厚みに設計すれば良いので、電
荷転送用ＭＯＳトランジスタのＶｇｓが不均一である場
合に比べて、オン抵抗（ON-state resistance）を低く
設計でき効率が良い。
【００６４】以上、負の昇圧電圧を出力する３段チャー
ジポンプ回路について説明したが、その段数は３段に限
定されることはない。また、上述の３段チャージポンプ
回路においては電荷転送用ＭＯＳトランジスタのＶｇｓ
の絶対値をほぼ２Ｖｄｄに揃えることができることを示
したが、多段チャージポンプ回路においては電荷転送用
ＭＯＳトランジスタのＶｇｓの絶対値として、３Ｖｄｄ
以上に設定することも可能である。
ジポンプ回路について説明したが、その段数は３段に限
定されることはない。また、上述の３段チャージポンプ
回路においては電荷転送用ＭＯＳトランジスタのＶｇｓ
の絶対値をほぼ２Ｖｄｄに揃えることができることを示
したが、多段チャージポンプ回路においては電荷転送用
ＭＯＳトランジスタのＶｇｓの絶対値として、３Ｖｄｄ
以上に設定することも可能である。
【００６５】そのためには、レベルシフト回路Ｓ１〜Ｓ
４の低電位側の電源としてより後段の接続ノードの電圧
を利用すれば良い。ただし、ゲート酸化膜耐圧(breakdo
wn voltage of gate oxide)を考慮すれば絶対値２Ｖｄ
ｄが最も適している。
４の低電位側の電源としてより後段の接続ノードの電圧
を利用すれば良い。ただし、ゲート酸化膜耐圧(breakdo
wn voltage of gate oxide)を考慮すれば絶対値２Ｖｄ
ｄが最も適している。
【００６６】
【発明の効果】本発明によれば、電荷転送用ＭＯＳトラ
ンジスタのゲート・ソース間電圧Ｖｇｓとして閾値電圧
以上の高い電圧を印加できるので、電圧ロスの無い高効
率のチャージポンプ回路を提供することができる。
ンジスタのゲート・ソース間電圧Ｖｇｓとして閾値電圧
以上の高い電圧を印加できるので、電圧ロスの無い高効
率のチャージポンプ回路を提供することができる。
【００６７】また、絶対値２Ｖｄｄ以上の高いゲート・
ソース間電圧Ｖｇｓにより電荷転送用ＭＯＳトランジス
タＭ１〜Ｍ４のオン抵抗が下がり、高効率で大出力電流
のチャージポンプ回路が実現できる。
ソース間電圧Ｖｇｓにより電荷転送用ＭＯＳトランジス
タＭ１〜Ｍ４のオン抵抗が下がり、高効率で大出力電流
のチャージポンプ回路が実現できる。
【００６８】また、電荷転送用ＭＯＳトランジスタのゲ
ート・ソース間電圧、ゲート・基板間電圧をほぼ一定電
圧（例えば、絶対値で２Ｖｄｄ）に揃えることができる
ので、ゲート酸化膜厚は略一定電圧に耐える厚みに設計
すれば良い。これにより、電荷転送用ＭＯＳトランジス
タのゲート・ソース間電圧Ｖｇｓが不均一である場合に
比べて、オン抵抗を低く設計することができる。
ート・ソース間電圧、ゲート・基板間電圧をほぼ一定電
圧（例えば、絶対値で２Ｖｄｄ）に揃えることができる
ので、ゲート酸化膜厚は略一定電圧に耐える厚みに設計
すれば良い。これにより、電荷転送用ＭＯＳトランジス
タのゲート・ソース間電圧Ｖｇｓが不均一である場合に
比べて、オン抵抗を低く設計することができる。
【００６９】また、本発明によれば、プラス昇圧とマイ
ナス昇圧のチャージポンプ回路を提供することができ、
しかもそのチャージポンプ段数を任意に設定可能なの
で、所望の昇圧電圧を得ることが可能となる。
ナス昇圧のチャージポンプ回路を提供することができ、
しかもそのチャージポンプ段数を任意に設定可能なの
で、所望の昇圧電圧を得ることが可能となる。
【００７０】さらに、本発明によれば、電荷転送用ＭＯ
Ｓトランジスタを全て同一チャネル型で構成することが
できるので、製造工程数が少なくて済むという利点があ
る。
Ｓトランジスタを全て同一チャネル型で構成することが
できるので、製造工程数が少なくて済むという利点があ
る。
【図１】本発明の第１の実施形態に係るチャージポンプ
回路を示す回路図である。
回路を示す回路図である。
【図２】レベルシフト回路の構成及び動作波形を示す図
である。
である。
【図３】本発明の第１の実施形態に係るチャージポンプ
回路の動作を説明するためのタイミング図である。
回路の動作を説明するためのタイミング図である。
【図４】本発明の第１の実施形態に係るチャージポンプ
回路の各ポンピングノードの電圧波形を示す図である。
回路の各ポンピングノードの電圧波形を示す図である。
【図５】本発明の第２の実施形態に係るチャージポンプ
回路を示す回路図である。
回路を示す回路図である。
【図６】本発明の第２の実施形態に係るチャージポンプ
回路の動作を説明するためのタイミング図である。
回路の動作を説明するためのタイミング図である。
【図７】本発明の第２の実施形態に係るチャージポンプ
回路の各ポンピングノードの電圧波形を示す図である。
回路の各ポンピングノードの電圧波形を示す図である。
【図８】従来例に係るチャージポンプ回路を示す回路図
である。
である。
【図９】従来例に係るチャージポンプ回路を示す回路図
である。
である。
【図１０】従来例に係るチャージポンプ回路を示す回路
図である。
図である。
ＢＣ 分岐チャージポンプ回路 Ｃ 結合容量 Ｃ１〜Ｃ５ 結合コンデンサ ＣＤ クロックドライバー ＣＬ 出力容量 ＣＬＫ、ＣＬＫＢ クロックパルス ＩＮＶ 入力インバータ Ｍ１〜Ｍ１６ ＭＯＳトランジスタ ＭＤ１〜ＭＤ４ ダイオード ＭＳ１〜ＭＳ４ 電荷転送用ＭＯＳトランジスタ Ｓ１〜Ｓ４ レベルシフト回路 ５１ クロックドライバー ５２ 電流負荷
Claims (7)
- 【請求項１】 直列接続された複数の電荷転送用トラン
ジスタと、これらの電荷転送用トランジスタの各接続点
に一端が接続された結合コンデンサと、前記結合コンデ
ンサの他端に交互に逆相のクロックパルスを供給するク
ロックドライバーと、前記電荷転送用トランジスタの接
続点から分岐して設けられた分岐チャージポンプ回路
と、この分岐チャージポンプ回路の出力に応じて、前記
電荷転送用トランジスタのオンオフを制御する制御回路
と、を備えることを特徴とするチャージポンプ回路。 - 【請求項２】 直列接続された複数の電荷転送用トラン
ジスタと、前記電荷転送用トランジスタの各接続点に一
端が接続された結合コンデンサと、前記結合コンデンサ
の他端に交互に逆相のクロックパルスを供給するクロッ
クドライバーと、前記クロックパルスに応じて前記電荷
転送用トランジスタのオンオフを制御する複数のレベル
シフト回路と、前記電荷転送用トランジスタの各接続点
から分岐し、正の昇圧電圧を出力する分岐チャージポン
プ回路と、を備え、前記レベルシフト回路の高電位側の
電源として前記分岐チャージポンプ回路の各段の出力を
用いることにより、前記チャージポンプ回路の電荷転送
用トランジスタがオンする時にそのゲート・ソース間電
圧が略一定値となるようにしたことを特徴とするチャー
ジポンプ回路。 - 【請求項３】 前記分岐チャージポンプ回路は、初段の
電荷転送トランジスタに前記電荷転送トランジスタの接
続点に生じる昇圧電圧が印加されると共に、直列接続さ
れた複数の第２の電荷転送用トランジスタと、前記第２
の電荷転送用トランジスタの各接続点に一端が接続され
た結合コンデンサと、前記結合コンデンサの他端に交互
に逆相のクロックパルスを供給するクロックドライバー
と、を備えることを特徴とする請求項２に記載のチャー
ジポンプ回路。 - 【請求項４】 前記電荷転送用ＭＯＳトランジスタはＰ
チャネル型であることを特徴とする請求項２又は請求項
３に記載のチャージポンプ回路。 - 【請求項５】 直列接続された複数の電荷転送用トラン
ジスタと、前記電荷転送用トランジスタの各接続点に一
端が接続された結合コンデンサと、前記結合コンデンサ
の他端に交互に逆相のクロックパルスを供給するクロッ
クドライバーと、前記クロックパルスに応じて前記チャ
ージポンプ回路の前記電荷転送用トランジスタのオンオ
フを制御する複数のレベルシフト回路と、前記電荷転送
用トランジスタの接続点から分岐し負の昇圧電圧を出力
する分岐チャージポンプ回路と、を備え、前記レベルシ
フト回路の低電位側の電源として前記分岐チャージポン
プ回路の各段の出力を用いることにより、前記チャージ
ポンプ回路の電荷転送用トランジスタがオンする時にそ
のゲート・ソース間電圧が一定値となるようにしたこと
を特徴とするチャージポンプ回路。 - 【請求項６】 前記分岐チャージポンプ回路は、初段の
電荷転送ＭＯＳトランジスタに前記電荷転送トランジス
タの接続点に生じる昇圧電圧が印加されると共に直列接
続された複数の第２の電荷転送用ＭＯＳトランジスタ
と、前記第２の電荷転送用ＭＯＳトランジスタの各接続
点に一端が接続された結合コンデンサと、を備え、前記
結合コンデンサの他端に交互に逆相のクロックパルスを
供給することを特徴とする請求項５に記載のチャージポ
ンプ回路。 - 【請求項７】 前記電荷転送用トランジスタはＮチャネ
ル型であることを特徴とする請求項５又は請求項６に記
載のチャージポンプ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025154A JP2002233134A (ja) | 2001-02-01 | 2001-02-01 | チャージポンプ回路 |
| KR10-2002-0005651A KR100407100B1 (ko) | 2001-02-01 | 2002-01-31 | 차지 펌프 회로 |
| US10/061,858 US20020130704A1 (en) | 2001-02-01 | 2002-02-01 | Charge pump circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025154A JP2002233134A (ja) | 2001-02-01 | 2001-02-01 | チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002233134A true JP2002233134A (ja) | 2002-08-16 |
Family
ID=18890192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001025154A Pending JP2002233134A (ja) | 2001-02-01 | 2001-02-01 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002233134A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7436239B2 (en) | 2005-04-28 | 2008-10-14 | Seiko Instruments Inc. | Electronic device including charge pump circuit |
| JP2009303460A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 昇圧回路 |
| US7821511B2 (en) | 2003-05-20 | 2010-10-26 | Sony Corporation | Power supply voltage converting circuit, method for controlling the same, display device, and mobile terminal |
| US8076966B2 (en) | 2009-02-24 | 2011-12-13 | Fujitsu Semiconductor Limited | Analog switch circuit for wide frequency band |
| US9960619B2 (en) | 2012-08-10 | 2018-05-01 | Panasonic Intellectual Property Management Co., Ltd. | Battery device and battery control device |
| CN113728541A (zh) * | 2019-04-25 | 2021-11-30 | 华为技术有限公司 | 一种驱动电路 |
-
2001
- 2001-02-01 JP JP2001025154A patent/JP2002233134A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821511B2 (en) | 2003-05-20 | 2010-10-26 | Sony Corporation | Power supply voltage converting circuit, method for controlling the same, display device, and mobile terminal |
| US7436239B2 (en) | 2005-04-28 | 2008-10-14 | Seiko Instruments Inc. | Electronic device including charge pump circuit |
| JP2009303460A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 昇圧回路 |
| US8076966B2 (en) | 2009-02-24 | 2011-12-13 | Fujitsu Semiconductor Limited | Analog switch circuit for wide frequency band |
| US9960619B2 (en) | 2012-08-10 | 2018-05-01 | Panasonic Intellectual Property Management Co., Ltd. | Battery device and battery control device |
| CN113728541A (zh) * | 2019-04-25 | 2021-11-30 | 华为技术有限公司 | 一种驱动电路 |
| CN113728541B (zh) * | 2019-04-25 | 2024-04-09 | 华为技术有限公司 | 一种驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100407100B1 (ko) | 차지 펌프 회로 | |
| US6515535B2 (en) | Charge pump circuit | |
| US7116156B2 (en) | Charge pump circuit | |
| JP4849907B2 (ja) | チャージポンプ回路 | |
| US7436239B2 (en) | Electronic device including charge pump circuit | |
| JP3475162B2 (ja) | チャージポンプ回路 | |
| JP2004140892A (ja) | 昇圧回路 | |
| KR100377698B1 (ko) | 차지펌프 회로 | |
| US7342437B2 (en) | Charge pump circuit | |
| JP2003033006A (ja) | チャージポンプ回路 | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| JP2008253031A (ja) | チャージポンプ回路 | |
| US7683699B2 (en) | Charge pump | |
| JP3475178B2 (ja) | チャージポンプ回路 | |
| JP2002233134A (ja) | チャージポンプ回路 | |
| JP2001211637A (ja) | チャージポンプ回路 | |
| JP3524845B2 (ja) | チャージポンプ回路 | |
| KR20050112409A (ko) | 전하펌프 | |
| JP2002084740A (ja) | チャージポンプ回路 | |
| US6631081B2 (en) | Capacitive high voltage generator | |
| JP4281360B2 (ja) | チャージポンプ回路 | |
| JP3475164B2 (ja) | チャージポンプ回路 | |
| JP2005102375A (ja) | チャージポンプ回路 | |
| JP6637695B2 (ja) | チャージポンプ回路 | |
| JP2006050868A (ja) | チャージポンプ回路 |