JP6637695B2 - チャージポンプ回路 - Google Patents

チャージポンプ回路 Download PDF

Info

Publication number
JP6637695B2
JP6637695B2 JP2015163859A JP2015163859A JP6637695B2 JP 6637695 B2 JP6637695 B2 JP 6637695B2 JP 2015163859 A JP2015163859 A JP 2015163859A JP 2015163859 A JP2015163859 A JP 2015163859A JP 6637695 B2 JP6637695 B2 JP 6637695B2
Authority
JP
Japan
Prior art keywords
input terminal
transistor
voltage
viewed
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015163859A
Other languages
English (en)
Other versions
JP2017042009A (ja
Inventor
兼介 海瀬
兼介 海瀬
仁史輝 久保田
仁史輝 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2015163859A priority Critical patent/JP6637695B2/ja
Publication of JP2017042009A publication Critical patent/JP2017042009A/ja
Application granted granted Critical
Publication of JP6637695B2 publication Critical patent/JP6637695B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、入力された電圧を複数段の昇圧ステージで順次昇圧して出力するチャージポンプ回路に関する。
従来のチャージポンプ回路の一例を図4に示す。図4に示すチャージポンプ回路は、例えば電源電圧(VDD)のラインと出力端子VOUTとの間に接続され、直列接続されたn個(nは2以上の整数)のダイオードD1〜Dnと、ダイオードD1〜Dnのカソードのそれぞれに容量素子C1〜Cnを備え、互いに逆相のクロック信号CLKと反転クロック信号xCLKが容量素子を介して供給される。図4に示す例では、奇数番目の容量素子にクロック信号CLKが供給され、偶数番目の容量素子に反転クロック信号xCLKが供給される。
次に、このチャージポンプ回路の動作について説明する。クロック信号は、Hレベルが電源電圧VDD、Lレベルが接地電圧0Vであり、位相が相互に180度ずれている。入力端子VINには電源電圧VDDが供給され、クロック信号CLKがLレベル(=0V)、反転クロック信号xCLKがHレベル(=VDD)となると、容量素子C1はVDD−Vfまで充電され点Aの電位はVDD−Vfとなる。ここで、VfはダイオードD1〜Dnの各々の順方向電圧である。
次にクロック信号CLKがHレベルとなり、反転クロック信号xCLKがLレベルとなると、容量素子C1の電荷が保持されるため点Aの電位は2×VDD−Vfとなり、ダイオードD2が容量素子C1の電荷を容量素子C2に転送して点Bの電位は2×VDD−2×Vfとなる。
再びクロック信号CLKがLレベルとなり、反転クロック信号xCLKがHレベルとなると、点Bの電位は3×VDD−2×Vfとなり、ダイオードD3が容量素子C2の電荷を容量素子C3に転送して点Cの電位は3×VDD−3×Vfとなる。
以上の動作を繰り返すことにより、段数nに応じて出力端子VOUTに昇圧電圧n×VDD−n×Vfを得ることができる。
なお、ダイオードD1〜Dnは、ゲートとドレインを接続しダイオード接続されたMOSトランジスタで構成されることも多い。その場合、MOSトランジスタのしきい値電圧をVthとすると、出力端子VOUTに得られる昇圧電圧はn×VDD−n×Vthとなる。
特許4790945号公報
図4に示す従来のチャージポンプ回路では、ダイオードあるいはダイオード接続されたMOSトランジスタが容量素子に電荷を転送する際、ダイオードの順方向電圧(Vf)分あるいはしきい値電圧(Vth)分の電圧降下が発生し、電圧変換効率が低下するという問題がある。段数nで構成されたチャージポンプ回路では、n×Vf分あるいはn×Vth分の電圧降下が発生することになる。このような電圧変換効率の低下は、所望の出力電圧を得るためにチャージポンプ回路の段数の増加、つまり集積回路のチップ面積の増大を招くことになる。
上記のような問題を解決するため、特許文献1には、ダイオード接続された全てのMOSトランジスタをデプレッション型とし、しきい値電圧分の電圧降下を発生させず電圧変換効率を改善した技術が開示されている。しかし、特許文献1に触れられているように、前段にデプレッション型MOSトランジスタを使用するとデプレッション型のしきい値電圧がVthD<0Vであるために入力端子側に逆流する電荷が存在してしまう。そのため前段のMOSトランジスタのゲート長を大きくして逆流する電荷を低減しているが、それでも電圧損失分が発生してしまう。本発明は上記問題点を解消することで電圧変換効率を改善し、少ないチャージポンプ回路の段数で所望の昇圧電圧を得ることができるチャージポンプ回路を提供することを目的とする。
上記目的を達成するために、請求項1にかかる発明は、入力電圧を昇圧するチャージポンプ回路において、入力端子と出力端子との間に直列に接続され、バックゲートが接地電位に接続された複数のトランジスタと、1段目のトランジスタのドレイン又はソースに入力電圧が印加され、前記トランジスタのソース又はドレインにそれぞれ一方の端子を接続し、他方の端子にはクロック信号が印加される容量素子を複数備え、前記トランジスタは、入力端子側からみて1段目のトランジスタはデプレッション型で、後段のトランジスタはエンハンスメント型であり、前記入力端子側からみて1段目のトランジスタのゲートと、入力端子側からみて偶数番目の前記容量素子の前記他方の端子に互いに逆相関係のクロック信号の一方の信号が印加され、入力端子側からみて奇数番目の前記容量素子の前記他方の端子に前記互いに逆相関係のクロック信号の他方の信号が印加されるように構成され、前記エンハンスメント型のトランジスタはそれぞれダイオード接続されているチャージポンプ回路において、前記入力端子側からみて1段目のトランジスタは、バックゲートに接地電位が接続される代わりにバックゲートに入力電圧が印加されるように結線されていることを特徴とする。
本発明によれば、入力端子側からみて1段目のトランジスタをデプレッション型のトランジスタとし、ゲートとドレインを接続せず(ダイオード接続とせず)にゲートにHレベルのクロック信号を供給することでゲート−ソース間電圧が0VでもトランジスタはON状態を継続するため、入力端子側からみて1段目の容量素子C1に入力端子VINと等しい電圧であるVDDまで充電可能となり、電圧変換効率を改善することができる。
また、入力端子側からみて1段目のデプレッション型のトランジスタのゲートにLレベルのクロック信号を供給することでゲート−ソース間電圧がしきい値以下となってOFF状態となり、ダイオードで構成した場合と同様に入力端子側に逆流する電荷を阻止できるため、電圧変換効率を改善することができる。
さらに、入力端子側からみて1段目のデプレッション型のトランジスタのバックゲートに入力電圧を印加することで、ソース−バックゲート間に電圧差が発生しないため、デプレッション型のトランジスタのしきい値が基板バイアス効果により上昇することがなく、電圧変換効率を改善することができる。
本発明の第1の実施例のチャージポンプ回路の電気回路図である。 クロック信号を示す波形図である。 本発明の第2の実施例のチャージポンプ回路の電気回路図である。 従来のチャージポンプ回路の一例を示す電気回路図である。
以下、本発明の実施例について詳細に説明する。図1は本発明の第1の実施例を示す回路図である。なお、以下の説明では、入力端子側からみて1段目のMOSトランジスタM1のドレインが入力端子VINに接続し、ソースが後段のMOSトランジスタM2のドレインに接続している場合について説明する。トランジスタに接続される電位によっては、ドレインとソースが逆になる場合があるが、以下の説明では一方のみの説明を行うことにする。図1に示すように、本実施例では入力端子側からみて1段目のMOSトランジスタM1はデプレッション型のNチャネルMOSトランジスタであり、ドレインは入力端子VINに接続され、ゲートには反転クロック信号xCLKが入力され、ソースは次段のMOSトランジスタのドレインと接続されている。2段目以降のトランジスタは各々がそのドレインとゲートをダイオード接続され、前段のMOSトランジスタのソースに接続するとともにソースを後段のMOSトランジスタのドレインに接続して多段に縦続接続されたエンハンスメント型のNチャネルMOSトランジスタM2〜Mnで構成されている。さらにMOSトランジスタM1〜Mnのソースにそれぞれ接続された容量素子C1〜Cnを備え、入力端子側からみて奇数番目の容量素子にはクロック信号CLKが、偶数番目の容量素子には反転クロック信号xCLKがそれぞれ供給される。なお、入力端子側からみて1段目のデプレッション型MOSトランジスタM1のゲートに供給されるクロック信号と、入力端子側からみて1段目の容量素子C1に供給されるクロック信号が互いに逆相の信号であればよく、CLKとxCLKを逆に接続してもよい。このようにチャージポンプ回路を構成し、最終段のMOSトランジスタMnのソースから昇圧された電圧VOUTを得る。
次に、第1の実施例の動作について、図1と図2を参照しながら説明する。従来例と同様に、クロック信号はHレベルが電源電圧VDD、Lレベルが接地電圧であり、位相が相互に180度ずれている。入力端子VINに電源電圧VDDが供給され、クロック信号CLKがLレベル(=0V)、反転クロック信号xCLKがHレベル(=VDD)となると、入力端子側からみて1段目のMOSトランジスタM1がONし、容量素子C1への充電が始まる。入力端子側からみて1段目のMOSトランジスタM1はデプレッション型でしきい値電圧がVthD<0Vであるため、ゲート−ソース間電圧が0VでもON状態が継続する。つまり、ソース電位である点Aの電位がVDDまで充電されてもON状態は継続するため、容量素子C1は電圧降下が発生せずVDDまで充電される。
次に、クロック信号CLKがHレベル、反転クロック信号xCLKがLレベルとなると、入力端子側からみて1段目のデプレッション型MOSトランジスタM1はゲート−ソース間電圧がしきい値以下となるためOFF状態となり、入力端子側へ電荷が逆流しない。このため容量素子C1の電荷は保持され点Aの電位は2×VDDとなり、2段目のエンハンスメント型NチャネルMOSトランジスタM2が容量素子C1の電荷を容量素子C2に転送して、点Bの電位は2×VDD−Vthとなる。ここで、Vthはエンハンスメント型NチャネルMOSトランジスタのしきい値電圧である。
再びクロック信号CLKがLレベル、反転クロック信号xCLKがHレベルとなると、点Bの電位は3×VDD−Vthとなり、3段目のエンハンスメント型NチャネルMOSトランジスタM3が容量素子C2の電荷を容量素子C3に転送して、点Cの電位は3×VDD−2×Vthとなる。
以上の動作を繰り返すことにより、段数nに応じて出力端子VOUTに昇圧電圧n×VDD−(n−1)×Vthを得ることができる。すなわち、入力端子側からみて1段目のMOSトランジスタM1をデプレッション型とし、ゲートをドレインと接続せずに反転クロック信号xCLKを供給しているため、反転クロック信号xCLKがHレベルの時にはゲートーソース間電圧が0VでもON状態を継続し、入力端子側からみて1段目の容量素子C1に入力端子VINと等しい電圧であるVDDまで充電可能となり、電圧変換効率を改善することができる。
また反転クロック信号xCLKがLレベルの時はゲート−ソース間電圧がしきい値以下となってOFF状態となり、入力端子側に逆流する電荷を阻止できるため、電圧変換効率を改善することができる。
さらに、バックゲートをソースと接続するとソースに接続した容量素子に電荷を転送する際にバックゲート−ドレイン間の寄生ダイオードがONして電荷の逆流による電圧降下が発生するが、n段すべてのMOSトランジスタのバックゲートをLレベルである接地電圧とすることで電荷が逆流せず、電圧変換効率を改善することができる。
図3は本発明の第2の実施例を示す回路図である。図1との違いは、入力端子側からみて1段目のデプレッション型NチャネルMOSトランジスタM1のバックゲートが入力端子VINに接続されているとともにドレインに接続されていることであり、チャージポンプ回路としての動作は図1に示す第1の実施例と同じである。
先に説明した図1に示す第1の実施例では、入力端子側からみて1段目のデプレッション型NチャネルMOSトランジスタM1のバックゲートは接地電位に接続されており、固定電位である。そのため、チャージポンプ回路が動作して容量素子C1へ充電されるに従い、ソース−バックゲート間に電位差が発生し、基板バイアス効果によりデプレッション型NチャネルMOSトランジスタM1のしきい値電圧VthDは上昇する。一般的にデプレッション型のMOSトランジスタのしきい値電圧はVthD<0Vであるが、ソース−バックゲート間電圧差が大きくなるほどしきい値電圧は上昇し、VIN端子に入力される電源電圧VDDによってはVthD≧0Vとなる場合がある。この場合は、点Aの電位はVDDまで充電されず、しきい値電圧による電圧降下が発生してしまう。
そこで、図3に示す第2の実施例では、入力端子側からみて1段目のデプレッション型NチャネルMOSトランジスタM1のバックゲートを入力端子VINに接続することで、上記のような基板バイアス効果によるしきい値電圧の上昇がなく、入力端子VINに供給される電源電圧VDDによらず点Aの電位はVDDまで充電されるため、より電圧変換効率を改善することができる。
以上のように、本発明によるチャージポンプ回路では電圧変換効率を改善することができるため、少ない段数で所望の昇圧電圧を得ることができ、集積回路のチップ面積が縮小できるという効果も得られる。なお、本発明は上記実施例に限定されず、種々変更することが可能である。例えば、入力端子と出力端子との間に直列に接続されるトランジスタはMOSトランジスタに限定されない。また、2段目以降に接続されるエンハンスメント型トランジスタは、ダイオードに代えることも可能である。
M1:デプレッション型のトランジスタ
M2〜Mn:エンハンスメント型のトランジスタ
C1〜Cn:容量素子
D1〜Dn:ダイオード
VIN:入力端子
VOUT:出力端子

Claims (1)

  1. 入力電圧を昇圧するチャージポンプ回路において、
    入力端子と出力端子との間に直列に接続され、バックゲートが接地電位に接続された複数のトランジスタと、
    1段目のトランジスタのドレイン又はソースに入力電圧が印加され、前記トランジスタのソース又はドレインにそれぞれ一方の端子を接続し、他方の端子にはクロック信号が印加される容量素子を複数備え、
    前記トランジスタは、入力端子側からみて1段目のトランジスタはデプレッション型で、後段のトランジスタはエンハンスメント型であり、
    前記入力端子側からみて1段目のトランジスタのゲートと、入力端子側からみて偶数番目の前記容量素子の前記他方の端子に互いに逆相関係のクロック信号の一方の信号が印加され、入力端子側からみて奇数番目の前記容量素子の前記他方の端子に前記互いに逆相関係のクロック信号の他方の信号が印加されるように構成され、
    前記エンハンスメント型のトランジスタはそれぞれダイオード接続されているチャージポンプ回路において、
    前記入力端子側からみて1段目のトランジスタは、バックゲートに接地電位が接続される代わりにバックゲートに入力電圧が印加されるように結線されていることを特徴とするチャージポンプ回路。
JP2015163859A 2015-08-21 2015-08-21 チャージポンプ回路 Active JP6637695B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015163859A JP6637695B2 (ja) 2015-08-21 2015-08-21 チャージポンプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015163859A JP6637695B2 (ja) 2015-08-21 2015-08-21 チャージポンプ回路

Publications (2)

Publication Number Publication Date
JP2017042009A JP2017042009A (ja) 2017-02-23
JP6637695B2 true JP6637695B2 (ja) 2020-01-29

Family

ID=58203415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015163859A Active JP6637695B2 (ja) 2015-08-21 2015-08-21 チャージポンプ回路

Country Status (1)

Country Link
JP (1) JP6637695B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194661A (ja) * 1983-04-19 1984-11-05 Sanyo Electric Co Ltd 昇圧回路
JPS6070965A (ja) * 1983-09-26 1985-04-22 Oki Electric Ind Co Ltd 電圧昇圧回路
JPH0246162A (ja) * 1988-06-28 1990-02-15 Sgs Thomson Microelettronica Spa Cmos電圧増幅器
JP3354709B2 (ja) * 1994-04-20 2002-12-09 新日本製鐵株式会社 半導体昇圧回路
JP3378457B2 (ja) * 1997-02-26 2003-02-17 株式会社東芝 半導体装置
JP3905418B2 (ja) * 2001-05-18 2007-04-18 セイコーインスツル株式会社 電源装置および電子機器
US20070069800A1 (en) * 2005-09-23 2007-03-29 Macronix International Co., Ltd. Negative charge-pump with circuit to eliminate parasitic diode turn-on
JP4849907B2 (ja) * 2006-02-22 2012-01-11 セイコーインスツル株式会社 チャージポンプ回路
JP2010187463A (ja) * 2009-02-12 2010-08-26 Mitsumi Electric Co Ltd チャージポンプ回路および電源切換え装置

Also Published As

Publication number Publication date
JP2017042009A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
KR100696356B1 (ko) 승압 회로
TWI517541B (zh) 四相電荷泵電路
JP4849907B2 (ja) チャージポンプ回路
US9385596B1 (en) Charge pump circuit capable of reducing reverse currents
US6781440B2 (en) Charge pump circuit with voltage multiplier for boosting clock signal and method thereof
JP4557577B2 (ja) チャージポンプ回路
JP3960513B2 (ja) 半導体チャージポンプ回路および不揮発性半導体記憶装置
US7994844B2 (en) Multiple-stage charge pump with charge recycle circuit
JPH10199281A (ja) 昇圧回路及びこれを備えたicカード
US9438103B2 (en) Low voltage and high driving charge pump
KR101224808B1 (ko) 차지 펌프 회로 및 불휘발성 메모리
KR0128512B1 (ko) 승압회로
JP2008220158A (ja) 昇圧回路
JP2008253031A (ja) チャージポンプ回路
TWI520490B (zh) 高電壓產生器及產生高電壓之方法
KR102381493B1 (ko) 승압 회로 및 그것을 구비한 불휘발성 메모리
CN107306082B (zh) 电荷泵电路
CN108880233B (zh) 一种电荷泵电路
JP6637695B2 (ja) チャージポンプ回路
KR100573780B1 (ko) 전하펌프
KR100296861B1 (ko) 전하 펌프
JP2002233134A (ja) チャージポンプ回路
US6631081B2 (en) Capacitive high voltage generator
JP4581415B2 (ja) パルス昇圧回路、昇圧回路、及びチャージポンプ回路
US10972005B2 (en) Charge pump circuit, semiconductor device, and semiconductor memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190903

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191223

R150 Certificate of patent or registration of utility model

Ref document number: 6637695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250