KR100296861B1 - 전하 펌프 - Google Patents

전하 펌프 Download PDF

Info

Publication number
KR100296861B1
KR100296861B1 KR1019990027657A KR19990027657A KR100296861B1 KR 100296861 B1 KR100296861 B1 KR 100296861B1 KR 1019990027657 A KR1019990027657 A KR 1019990027657A KR 19990027657 A KR19990027657 A KR 19990027657A KR 100296861 B1 KR100296861 B1 KR 100296861B1
Authority
KR
South Korea
Prior art keywords
field effect
charge pump
effect transistor
voltage
boost
Prior art date
Application number
KR1019990027657A
Other languages
English (en)
Other versions
KR20010009333A (ko
Inventor
박영준
신종신
정인영
Original Assignee
이장무
서울대학교 공과대학 교육연구재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이장무, 서울대학교 공과대학 교육연구재단 filed Critical 이장무
Priority to KR1019990027657A priority Critical patent/KR100296861B1/ko
Publication of KR20010009333A publication Critical patent/KR20010009333A/ko
Application granted granted Critical
Publication of KR100296861B1 publication Critical patent/KR100296861B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전하 전달 소자로 사용되는 각 트랜지스터에서 문턱 전압 상승을 방지함으로써, 각 승압단에서의 전압 이득이 일정하게 유지될 수 있는 전하 펌프를 제공한다.
전하 펌프는 복수의 승압단을 구비한다. 각 승압단은 전하 전달 스위치로 동작하는 주 전계효과 트랜지스터이외에 두 개의 보조 전계효과 트랜지스터들을 구비한다. 상기 세 개의 전계효과 트랜지스터들은 바디를 공유한다. 상기 두 개의 보조 전계효과 트랜지스터는 클럭 신호에 따라 바디의 전압을 조정함으로써, 주 전계효과 트랜지스터의 소스 전압이 올라가더라도 주 전계효과 트랜지스터의 소스와 바디 사이에 역방향 바이어스가 걸리지 않도록 한다. 이에 따라, 역방향 바이어스에 의한 문턱 전압 상승이 없게 되어, 각 승압단의 전압 이득이 감소하지 않는다. 따라서, 전하 펌프의 출력 전압 저하가 발생하지 않게 되어 종래의 전하 펌프보다 더 높은 출력 전압을 얻을 수 있다.

Description

전하 펌프{Charge Pump}
본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게는 반도체 집적회로내에서 인가되는 전압보다 높은 전압을 생성하기 위한 승압 회로에 관한 것이다.
반도체 집적회로에 있어서는, 서로 다른 레벨을 가지는 둘 이상의 전압이 필요한 경우가 많이 있다. 특히, 전원 전압보다 높은 레벨을 가지는 전압을 생성하는 회로를 집적회로 내에 마련할 필요가 있는 경우도 많이 있는데, 그 일 예로써 플래쉬 메모리를 들 수 있다. 즉, 플래쉬 메모리에 있어서는, 예컨대 5볼트(V)와 같은 낮은 전원 전압에 의해 메모리 회로가 바이어스되고 읽기 동작이 수행되지만, 메모리 셀에 저장된 데이터를 고쳐 쓰기 위해서는 12V이상의 높은 전압이 필요할 수 있다. 이와 같이 전원 전압보다 높은 전압 레벨이 필요한 경우에는, 두 개의 전원 전압을 외부에서 집적회로 칩에 공급하기보다는 낮은 전원 전압만을 외부에서 공급하고 높은 전압을 칩 내부에서 발생시키는 것이 효과적이라 할 수 있다. 낮은 레벨의 전압으로부터 높은 레벨의 전압을 생성하는 승압 회로로써 많이 사용되는 것이 전하 펌프이다.
도 1은 다이오드를 사용한 종래의 전하 펌프의 일 예를 보여준다. 도시된 전하 펌프는 직렬 연결된 n개의 승압단(10a - 10n)으로 구성된다. 각 승압단은 한 쪽으로만 전류를 흐르게 하는 전하 전달 소자(D1 - Dn)와, 상기 전하 전달 소자(D1 - Dn)의 입력단에 일 단자가 접속되어 있으며 펌핑 전하를 축적하여 공급하는 커패시터(C1 - Cn)와, 출력 커패시터(CL)로 구성된다. 각 커패시터(C1 - Cn)의 다른 단자에는 클럭 신호(CLK) 또는 반전된 클럭 신호(/CLK)가 공급되는데, 이때 직렬 연결된 n개의 승압단(10a - 10n)에 있어서 순차적으로 클럭 신호(CLK) 또는 반전된 클럭 신호(/CLK)가 번갈아가며 공급될 수 있도록 배선이 된다.
일반적으로, 벌크 실리콘에서는 드레인과 게이트를 묶은 전계효과 트랜지스터를 다이오드 대용으로 사용하게 된다. 도 2는 이처럼 드레인과 게이트를 연결한 전계효과 트랜지스터를 사용해서 구현되는 전하 펌프 회로를 보여준다. 도 2의 전하 펌프에 있어서, 각 승압단에서의 전압 이득은 VDD-VT로 표시될 수 있는데, 여기서 VDD와 VT는 전원 전압과 전계효과 트랜지스터의 문턱 전압을 각각 나타낸다. 그리고 전하 펌프의 전하 펌프의 전체적인 전압 이득은 각 단의 이득(VDD-VT)을 모두 더한 값으로 표시된다.
그런데, 도 2의 전하 펌프가 클럭에 따라 동작하기 시작하면, 전하 전달 소자로 사용되는 각 엔모스(nMOS) 전계효과 트랜지스터의 소스 전압이 점차 상승하게 된다. 이때 nMOS 전계효과 트랜지스터의 바디로 사용되는 기판이 그라운드 전압으로 묶여 있기 때문에, 소스와 바디 사이에는 역방향 바이어스가 발생한다. 이와 같이 소스와 바디 사이에 역방향 바이어스가 발생하면, 바디 바이어스 효과에 의해 전계효과 트랜지스터의 문턱 전압(VT)이 상승하게 된다. 이처럼 바디 바이어스 효과가 존재하는 경우, 도 2의 전하 펌프에서 각 승압단의 전압 이득은 바디-소스간 전위차의 크기 즉, Vs-Vb의 함수가 된다. 이에 따라, 펌핑이 진행됨에 따라 각 승압단에 있어서 소스 전압이 높아질수록, 문턱 전압이 상승하여 전압 이득이 감소하게 되고 전하 펌프의 출력 전압은 바디 바이어스 효과가 발생하지 않는 경우에 비해 낮아지게 된다. 특히 문턱 전압이 증가하여 전원 전압(VDD)과 같아지게 되는 경우에는, 아무리 단수를 증가시켜도 전하 펌프의 출력 전압(VOUT)은 더 이상 증가하지 않게 된다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 전하 전달 소자로 사용되는 각 트랜지스터에서 문턱 전압 상승을 방지함으로써 각 승압단에서의 전압 이득이 일정하게 유지될 수 있는 전하 펌프를 제공하는 것을 그 기술적 과제로 한다.
도 1은 종래의 전하 펌프의 일 예를 보여주는 도면이다.
도 2는 전계효과 트랜지스터를 사용하여 구현되는 도 1의 전하 펌프의 회로도이다.
도 3은 본 발명에 의한 전하 펌프의 일 실시예의 회로도이다.
도 4는 도 3의 전하 펌프에 사용되는 클럭 신호들의 파형도이다.
도 5는 도 3의 전하 펌프가 반도체 기판 상에 구현된 상태를 보여주는 단면도이다.
도 6은 본 발명에 의한 전하 펌프의 다른 실시예의 회로도이다.
도 7은 종래의 8단 전하펌프와 본 발명에 의한 8단 전하 펌프의 출력전압의 모의 실험값과 측정값을 대비하여 보여주는 그래프이다.
도 8은 종래의 16단 전하펌프와 본 발명에 의한 16단 전하 펌프의 출력전압의 모의 실험값과 측정값을 대비하여 보여주는 그래프이다.
상기 기술적 과제를 달성하기 위한 본 발명의 전하 펌프는 전하 전달 스위치로 동작하는 주 전계효과 트랜지스터이외에 두 개의 보조 전계효과 트랜지스터들을 구비하는 적어도 하나의 승압단을 포함한다. 상기 세 개의 전계효과 트랜지스터들은 웰(Well)로 이루어진 바디를 공유한다. 상기 두 개의 보조 전계효과 트랜지스터는 클럭 신호에 따라 바디의 전압을 조정함으로써, 주 전계효과 트랜지스터의 소스 전압이 올라가더라도 주 전계효과 트랜지스터의 소스와 바디 사이에 역방향 바이어스가 걸리지 않도록 하게 된다. 이에 따라, 역방향 바이어스에 의한 문턱 전압 상승이 없게 되어, 각 승압단에서의 전압 이득이 감소하지 않는다. 따라서, 전하 펌프의 출력 전압 저하가 발생하지 않게 되어 종래의 전하 펌프보다 더 높은 출력 전압을 얻을 수 있다.
양으로 펌핑하는 실시예에 있어서, 상기 주 전계효과 트랜지스터 및 보조 전계효과 트랜지스터들은 독립적인 n-형 웰 내에서 pMOS 전계효과 트랜지스터로 구현된다. 한편, 음으로 펌핑하는 실시예에 있어서, 상기 주 전계효과 트랜지스터 및 보조 전계효과 트랜지스터들은 p-형 바디 내에서 nMOS 전계효과 트랜지스터를 사용하여 구현된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 3은 본 발명에 의한 전하 펌프의 일 실시예를 보여준다. 도시된 실시예에 따른 전하 펌프는 양으로 전압을 높이는데 사용되는 것으로서, 피모스(pMOS) 전계효과 트랜지스터를 사용하여 구현된다. 전하 펌프는 초기 전하 전송단(20)과 4 개의 승압단(30, 40, 50, 60) 및 부하 커패시터(CL)를 포함한다. 상기 초기 전하 전송단(20) 및 네 개의 승압단(30, 40, 50, 60)은 직렬로 연결되어 있으며, 부하 커패시터(CL)는 승압단(60)의 출력 노드와 접지 사이에 접속되어 있다.
초기 전하 전송단(20)은 주 트랜지스터(P21)와, 두 개의 보조 트랜지스터들(P22, P23)을 포함한다. 주 트랜지스터(P21)의 소스는 전원 전압(VDD) 단자에 연결되어 있고, 드레인은 노드(35)에 연결되어 있으며, 게이트는 드레인에 결합되어 있다. 또한, 주 트랜지스터(P21)와 보조 트랜지스터들(P22, P23)의 바디는 서로 연결되어 있어서 하나의 노드로 동작한다. 보조 트랜지스터(P22)의 소스는 주 트랜지스터(P21)의 소스에 연결되어 있고, 드레인은 그 바디에 연결되어 있으며, 게이트는 주 트랜지스터(P21)의 게이트에 연결되어 있다. 보조 트랜지스터(P23)의 소스는 주 트랜지스터(P21)의 드레인에 연결되어 있고, 드레인은 주 트랜지스터(P21)의 바디에 연결되어 있으며, 게이트는 전원 전압(VDD) 단자에 연결되어 있다.
제1 승압단(30)은 승압 커패시터(C3)와, 주 트랜지스터(P31)와, 두 개의 보조 트랜지스터들(P32, P33)을 포함한다. 승압 커패시터(C3)는 그 일 단자가 노드(35)에 연결되어 있다. 주 트랜지스터(P31)의 소스는 노드(35)에 연결되어 있고, 드레인은 노드(45)에 연결되어 있으며, 게이트는 드레인에 결합되어 있다. 또한, 주 트랜지스터(P31)와 보조 트랜지스터들(P32, P33)의 바디는 서로 연결되어 있어서 하나의 노드로 동작한다. 보조 트랜지스터(P32)의 소스는 주 트랜지스터(P31)의 소스에 연결되어 있고, 드레인은 그 바디에 연결되어 있으며, 게이트는 주 트랜지스터(P31)의 게이트에 연결되어 있다. 보조 트랜지스터(P33)의 소스는 주 트랜지스터(P31)의 드레인에 연결되어 있고, 드레인은 주 트랜지스터(P31)의 바디에 연결되어 있으며, 게이트는 주 트랜지스터(P31)의 소스에 연결되어 있다.
제2 승압단(40)은 노드(45) 및 노드(55) 사이에 배치되어 있고, 제3 승압단(50)은 노드(55) 및 노드(65) 사이에 배치되어 있으며, 제4 승압단(60)은 노드(65) 및 출력 노드 사이에 배치되어 있다. 제2 내지 제4 승압단들(40, 50, 60)의 구성은 제1 승압단(30)의 구성과 유사하므로, 이에 대한 자세한 설명은 생략한다.
제1 내지 제4 승압단들(30 - 60) 각각에 구비되어 있는 커패시터들(C3 - C6)의 다른 입력 단자에는 클럭 신호가 공급된다. 특히, 홀수 번째 승압단(30, 50)에구비된 커패시터들(C3, C5)에는 클럭 신호(CLK)가 공급되고, 짝수 번째 승압단(40, 60)에 구비된 커패시터들(C4, C6)에는 클럭 신호(/CLK)가 공급된다. 도 4에 도시된 바와 같이, 클럭 신호(/CLK)는 클럭 신호(CLK)에 비교해볼 때 반전된 레벨을 가진다.
도 5는 도 3의 전하 펌프가 반도체 기판 상에 구현된 상태를 보여준다. 간략하게 표시하기 위하여, 도 5에서는 두 개의 승압단 즉, 제1 및 제2 승압단(30, 40)만을 도핑 프로파일을 중심으로 도시하였으며, 각 승압단(30, 40) 내에 있는 커패시터(C3, C4) 및 배선은 기호로써 표시하였다. 본 실시예에 따른 전하 펌프를 제작함에 있어서는 p-형 기판에 승압단의 수만큼 n-형 웰이 형성된다. 도시되지 않았지만, 각 웰들 사이에서 전류가 흐르지 않도록 하기 위해 각 웰들 사이에는 필드 산화막 등을 사용한 절연 구조를 형성하는 것이 바람직하다.
각 n-형 웰 내에서는 세 개의 전계효과 트랜지스터가 형성된다. 여기서, 세 트랜지스터의 소스 및 드레인을 형성함에 있어서는 네 개의 도핑 영역만을 형성하고, 주 트랜지스터(P31)의 소스 및 드레인 영역이 각각 보조 트랜지스터들(P32, P33)의 소스 영역과 공유되도록 하게 된다. 그리고, n-형 웰은 세 트랜지스터들(P31, P32, P33)의 바디로 공유된다. 한편, 보조 트랜지스터들(P32, P33)의 드레인이 바디와 결합되도록 하기 위하여, 바디 단자를 위한 두 개의 n-형 확산 영역을 형성하고 이 영역들을 보조 트랜지스터들(P32, P33)의 드레인들과 각각 연결한다.
도 3 및 도 6에 도시된 전하 펌프의 승압 동작은 종래의 전하 펌프에 있어서와 유사한데, 이를 간단하게 설명한다.
먼저, 도 3에 있어서 초기 전하 전송단(20)은 노드(35)의 전압이 상승하였을 때 노드(35)로부터 전원 전압(VDD) 단자로 흐르는 것을 방지하는 기능을 수행한다. 제1 승압단(30)에 있어서, 커패시터(C3)는 승압을 위한 전하를 축적하고 주 트랜지스터(P31)는 축적된 전하를 제2 승압단(40)으로 전송하는 기능을 수행한다. 이러한 전하 축적 및 전송 과정은 클럭 신호들(CLK, /CLK)에 따라서 2단계 즉, 프리차지 단계 및 승압 단계로 구분되어 이루어진다.
커패시터(C3)를 통해 공급되는 클럭 신호(CLK)가 '로우' 레벨이고 커패시터(C4)를 통해 공급되는 반전된 클럭 신호(/CLK)가 '하이' 레벨일 때, 제1 승압단(30)은 프리차지 단계에 있게 된다. 이러한 프리차지 단계에서, 초기 전하 전송단(20)으로부터 제1 승압단(30)에 공급되는 전하는 커패시터(C3)에 축적된다. 이때 제1 승압단(30)의 주 트랜지스터(P31)가 턴오프 상태에 있기 때문에, 커패시터(C3)에 축적된 전하는 제2 승압단(40)으로 전송되지 아니한다.
한편, 커패시터(C3)를 통해 공급되는 클럭 신호(CLK)가 '하이' 레벨이고 커패시터(C4)를 통해 공급되는 반전된 클럭 신호(/CLK)가 '로우' 레벨일 때, 제1 승압단(30)은 승압 단계를 수행하게 된다. 승압 단계에서는, 제1 승압단(30)의 주 트랜지스터(P31)가 턴온되어 있기 때문에, 커패시터(C3)에 축적된 전하가 제2 승압단(40)으로 전송된다. 이때 제2 승압단(40)의 입력 단자인 노드(45)는 VDD-VT만큼 승압이 된다. 그리고, 이러한 승압 전압에 해당하는 전하가 제2 승압단(40)의 커패시터(C4)에 축적이 된다.
다시, 클럭 신호(CLK)가 '로우' 레벨이 되고 반전된 클럭 신호(/CLK)가 '하이' 레벨이 되면, 제1 승압단(30)은 프리차지 단계를 다시 수행하여, 전하를 축적하게 된다. 한편, 이 기간동안 제2 승압단(40)은 승압 단계를 수행하여 커패시터(C4)에 축적된 전하를 제3 승압단(50)으로 전송하게 된다. 즉, 제2 승압단(40)의 주 트랜지스터(P41)가 턴온되어 있기 때문에, 커패시터(C4)에 축적된 전하는 제3 승압단(50)으로 전송된다. 이때 제3 승압단(50)의 입력 단자인 노드(55)는 2(VDD-VT)만큼 승압이 된다. 그리고, 이러한 승압 전압에 해당하는 전하가 제3 승압단(50)의 커패시터(C5)에 축적이 된다.
이와 같이, 클럭 사이클이 반복됨에 따라 각 승압단들(30, 40, 50, 60)은 (VDD-VT)만큼의 전압을 승압하게 된다. 그리고, 도 3에 있어서 네 개의 승압단들(30, 40, 50, 60)에 의해 축적되어 전송되는 전하는 부하 커패시터(CL)에 최종적으로 축적되어 플래쉬 메모리의 메모리 셀과 같은 후단의 회로에 공급된다. 만약 n 개의 승압단이 사용된다면, 전하 펌프는 n(VDD-VT)만큼의 전압을 승압할 수 있게 되고, 최종 출력 전압은 (n+1)(VDD-VT)가 된다.
다음에는, 이와 같은 전하 펌프의 동작 과정에 있어서, 각 승압단(30, 40, 50, 60)에 있는 주 트랜지스터(P31, P41, P51, P61)의 문턱 전압에 대해 살펴본다.
클럭 신호(CLK)가 '하이' 레벨이고 반전된 클럭 신호(/CLK)가 '로우' 레벨일 때, 제1 승압단(30)에서의 주 트랜지스터(P31)는 턴온되고, 전하는 노드(35)에서노드(45)로 전달된다. 여기서, 주 트랜지스터(P31)와 소스 측에 있는 보조 트랜지스터(P32)는 소스와 게이트를 공유하기 때문에, 주 트랜지스터(P31)가 턴온되어 있을 때에는 보조 트랜지스터(P32)도 항상 턴온된다. 따라서, 바디 즉, n-형 웰의 전압은 보조 트랜지스터(P32)에 의해 주 트랜지스터(P31)의 소스와 같게 유지되며 다만 역방향 바이어스가 없을 때의 보조 트랜지스터(P32)의 문턱 전압(VT0)만큼만 차이가 나게 된다. 이에 따라, 주 트랜지스터(P31)의 문턱 전압은 그 소스의 전압 레벨에 관계없이 VT0(바디 바이어스가 0일 때의 문턱 전압)으로 일정하게 고정된다. 이때 주 트랜지스터(P41)의 드레인 측에 있는 보조 트랜지스터(P31)는 턴오프되어 있게 된다.
한편, 클럭 신호(CLK)가 '로우' 레벨이고 반전된 클럭 신호(/CLK)가 '하이' 레벨일 때에는, 제1 승압단(30)에서의 주 트랜지스터(P31)가 턴오프되고, 전하는 노드(35)에서 노드(45)로 전달되지 않는 상태에서 커패시터(C3)에 축적된다. 그리고 주 트랜지스터(P31)의 소스 측에 있는 보조 트랜지스터(P32)는 턴오프되어 있게 된다. 그렇지만, 이때에는 주 트랜지스터(P31)의 드레인 측에 있는 보조 트랜지스터(P33)가 턴온되며, 따라서 주 트랜지스터(P31)의 드레인이 바디에 연결된다. 이에 따라, 바디가 부동(floating) 상태가 되지 않도록 하게 한다.
이상에서는 제1 승압단(30)에서의 보조 트랜지스터들(P32, P33)을 중심으로 설명하였지만, 제2 내지 제4 승압단(40, 50, 60)에 있어서도 보조 트랜지스터들은 유사한 방식으로 동작한다. 이와 같이, 도 3의 전하 펌프에 있어서는 보조 트랜지스터들이 교대로 동작하여 주 트랜지스터의 바디 전압이 주 트랜지스터의 소스 및 드레인 전압 중 높은 것에 연결되게 한다. 이에 따라, 승압 과정에서 문턱전압이 상승하는 것을 방지하고, 바디가 부동되어 생길 수 있는 문제점을 제거하게 된다.
도 6은 본 발명에 의한 전하 펌프의 다른 실시예를 보여준다. 도 6에 도시된 실시예에 따른 전하 펌프는 음으로 전압을 높이는데 사용되는 것으로서, 엔모스(nMOS) 전계효과 트랜지스터를 사용하여 구현된다. 전하 펌프는 초기 전하 전송단(70)과 4 개의 승압단(70 - 110) 및 부하 커패시터(CL)를 포함한다. 상기 초기 전하 전송단(20) 및 네 개의 승압단(70 - 110)은 직렬로 연결되어 있으며, 부하 커패시터(CL)는 승압단(110)의 출력 노드와 접지 사이에 접속되어 있다. 이와 같은 전하 펌프는 그라운드 레벨로부터 전압을 강하시켜 원하는 음 전위를 얻게 된다. 그렇지만, 본 발명의 다른 실시예에 있어서는, 전하 펌프가 그라운드 레벨로부터 전압을 강하시키는 대신에 특정 음전위로부터 전압을 강하시킬 수도 있다. 도 6의 전하 펌프의 구성 및 동작에 있어서의 다른 특징은 도 3에 도시된 것과 유사하므로 이에 대한 자세한 설명은 생략한다.
한편, 도 5에 도시된 바와 같이, 본 발명에 있어서는 양으로 전압을 높이는 전하 펌프를 구현함에 있어서는 경우 nMOS 트랜지스터 대신 pMOS 트랜지스터를 사용하고 n-형 웰을 독립적인 바디로 사용한다. 이러한 트랜지스터 타입은 도 2에 도시된 일반적인 전하 펌프에 있어서와 반대가 된다. 이와 같이 양으로 펌핑할 때 트랜지스터의 독립적인 바디가 n-형이어야 하는 이유는 다음과 같다. 실제 전하 펌프가 구현될 때는 다른 소자들과 집적되어야 하므로 p-형 기판은 항상 그라운드로유지되어야 한다. 여기서, p-형 기판을 곧바로 독립적인 바디를 사용하게 되는 경우에는, 각 전계효과 트랜지스터의 바디와 기판 사이에 순방향 전압이 걸려 전하가 p-형 기판으로 빠져나가게 된다. 이러한 현상을 방지하기 위해서는, 양으로 펌핑하는 회로의 바디 즉, 웰은 n-형으로 도핑해야만 한다. 마찬가지로, 본 발명에 의해 음으로 전압을 높이는 전하 펌프를 구현하고자 하는 경우에는 pMOS 트랜지스터 대신 nMOS 전계효과 트랜지스터를 사용해야만 한다.
도 7과 도 8은 본 발명에 의한 전하 펌프의 출력 전압(VOUT)을 종래의 전하 펌프의 것과 대비시켜 도시한 것이다. 특히, 도 7은 8단의 승압단을 사용한 전하 펌프에 대한 비교 결과를 보여주고, 도 8은 16단의 승압단을 사용한 전하 펌프에 대한 비교 결과를 보여준다. 도 7 및 도 8로 요약되어진 비교 실험에 있어서는, 전원 전압(VDD)을 바꾸어 가면서 각 전하펌프의 출력 전압(VOUT)을 예측하는 SPICE 모의실험을 수행하였고, 다른 한편으로는 실제 제작한 집적회로 칩에 대해 출력 신호를 측정하였다. 도시된 바와 같이, 두 가지 경우 모두에 있어서 본 발명에 의한 전하 펌프가 종래의 전하 펌프보다 상당히 높은 출력 전압을 보이는 것을 알 수 있다.
상술한 바와 같이, 본 발명의 전하 펌프에 있어서는 펌핑이 진행됨에 따라 각 승압단에서 소스 전압이 높아지는 경우에, 기판과 소스의 전압 차를 소스와 바디사이가 아닌 바디와 기판 사이에 걸리게 하여 바디 바이어스가 발생하지 않게 한다. 이에 따라, 소스 전압이 높아지더라도 바디 전압이 소스 전압과 거의 같게 유지됨으로써 문턱 전압이 상승하지 않게 된다. 이에 따라, 각 승압단에서의 전압 이득이 일정하게 유지될 수 있게 되는 효과가 있다. 또한, 각 승압단에서 전하가 전달되지 않는 동안에는 드레인이 바디에 연결되기 때문에, 전계효과 트랜지스터의 바디가 부동되지 않게 되는 장점도 있다.

Claims (6)

  1. 각각이 입력 노드 및 승압 노드를 구비하는 복수의 승압단을 포함하며 상기 복수의 승압단들이 서로 직렬로 연결되어 있는 전하 펌프에 있어서, 상기 복수의 승압단 각각은
    상기 입력 노드 및 상기 승압 노드 사이에 연결되어 있는 주 전계효과 트랜지스터;
    상기 입력 노드에 일 단자가 결합되어 있는 승압 커패시터;
    상기 주 전계효과 트랜지스터가 턴온되어 있을 때 상기 주 전계효과 트랜지스터의 소스를 상기 주 전계효과 트랜지스터의 바디에 연결하기 위한 제1 스위칭 수단;
    상기 주 전계효과 트랜지스터가 턴오프되어 있을 때 상기 주 전계효과 트랜지스터의 드레인을 상기 주 전계효과 트랜지스터의 바디에 연결하기 위한 제2 스위칭 수단을 포함하며,
    상기 복수의 승압단들 중 홀수 번째 승압단들 내에 있는 상기 승압 커패시터의 다른 단자는 제1 클럭 신호를 받아들이고, 상기 복수의 승압단들 중 짝수 번째 승압단들 내에 있는 상기 승압 커패시터의 다른 단자는 상기 제1 클럭 신호와 상보적인 레벨을 가지는 제2 클럭 신호를 받아들이는 전하 펌프.
  2. 제1항에 있어서, 상기 복수의 승압단들 내에 구비된 상기 제1 및 제2 스위칭수단은 각각 제1 및 제2 전계효과 트랜지스터로 구성되는 전하 펌프.
  3. 제2항에 있어서, 상기 주 전계효과 트랜지스터 및 상기 제1 및 제2 전계효과 트랜지스터들은 바디를 공유하는 전하 펌프.
  4. 제2항 또는 제3항에 있어서, 상기 복수의 승압단들 각각 내에 있는 상기 주 전계효과 트랜지스터 및 제1 및 제2 전계효과 트랜지스터들은 p-채널 전계효과 트랜지스터로 구성되며, 하나의 독립된 n-형 웰 내에서 형성되는 전하 펌프.
  5. 제4항에 있어서, 상기 제1 전계효과 트랜지스터의 게이트는 상기 주 전계효과 트랜지스터의 게이트에 연결되어 있고 소스는 상기 주 전계효과 트랜지스터의 소스에 연결되어 있으며, 드레인은 상기 주 전계효과 트랜지스터의 바디에 연결되어 있는 전하 펌프.
  6. 제5항에 있어서, 상기 제2 전계효과 트랜지스터의 게이트는 상기 주 전계효과 트랜지스터의 소스에 연결되어 있고 소스는 상기 주 전계효과 트랜지스터의 게이트에 연결되어 있으며, 드레인은 상기 주 전계효과 트랜지스터의 바디에 연결되어 있는 전하 펌프.
KR1019990027657A 1999-07-09 1999-07-09 전하 펌프 KR100296861B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990027657A KR100296861B1 (ko) 1999-07-09 1999-07-09 전하 펌프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990027657A KR100296861B1 (ko) 1999-07-09 1999-07-09 전하 펌프

Publications (2)

Publication Number Publication Date
KR20010009333A KR20010009333A (ko) 2001-02-05
KR100296861B1 true KR100296861B1 (ko) 2001-07-12

Family

ID=19600511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027657A KR100296861B1 (ko) 1999-07-09 1999-07-09 전하 펌프

Country Status (1)

Country Link
KR (1) KR100296861B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752656B1 (ko) 2006-02-23 2007-08-29 삼성전자주식회사 전하 전달 소자의 바디 바이어스 전압을 선택적으로제어하는 전하 전달 스위치 회로 및 이를 포함하는 승압전압 발생 회로
KR100928932B1 (ko) * 2007-08-08 2009-11-30 엘에스산전 주식회사 무선 주파수 식별 태그 칩용 전압 증배기 및 이를 이용한무선 주파수 식별 태그
KR101625935B1 (ko) 2010-01-05 2016-05-31 삼성전자주식회사 차지 펌프 회로와 이를 포함하는 장치들
FR2988535B1 (fr) * 2012-03-23 2014-03-07 Soitec Silicon On Insulator Circuit de pompage de charge a transistors munis de portes doubles en phase, et procédé de fonctionnement dudit circuit.
US11611276B2 (en) * 2014-12-04 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump circuit
KR101597056B1 (ko) * 2014-12-22 2016-02-23 (주)비엔씨넷 차지 펌프형 전압변환기

Also Published As

Publication number Publication date
KR20010009333A (ko) 2001-02-05

Similar Documents

Publication Publication Date Title
EP0678970B1 (en) Semiconductor booster circuit
US7920018B2 (en) Booster circuit
US7427891B2 (en) Charge pump-type booster circuit
US7365591B2 (en) Voltage generating circuit
US6046626A (en) Voltage transfer circuit and a booster circuit, and an IC card comprising the same
US6864739B2 (en) Charge pump stage with body effect minimization
US20160006349A1 (en) Four-phase charge pump circuit
JP2000069745A (ja) 昇圧回路
US6016073A (en) BiCMOS negative charge pump
US20030057469A1 (en) Semiconductor charge pump circuit and nonvolatile semiconductor memory device
KR19990013822A (ko) 레벨 시프트 회로
US6137344A (en) High speed charge pump circuit having field effect transistors possessing an improved charge transfer efficiency
TWI520490B (zh) 高電壓產生器及產生高電壓之方法
KR100296861B1 (ko) 전하 펌프
US6191963B1 (en) Charge pump with no diode drop at output stage
KR100403528B1 (ko) 차지 펌프 회로 및 그 제어 방법
JP2008198985A (ja) 昇圧回路
US7808303B2 (en) Booster circuit
KR19990077291A (ko) 전압 증배기
KR100573780B1 (ko) 전하펌프
JP4773746B2 (ja) 昇圧回路
KR100349349B1 (ko) 승압 전압 발생기
JP3354713B2 (ja) 半導体昇圧回路
KR100921912B1 (ko) 고효율 승압 회로
JP6637695B2 (ja) チャージポンプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130508

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140428

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee