KR100921912B1 - 고효율 승압 회로 - Google Patents

고효율 승압 회로 Download PDF

Info

Publication number
KR100921912B1
KR100921912B1 KR1020080028306A KR20080028306A KR100921912B1 KR 100921912 B1 KR100921912 B1 KR 100921912B1 KR 1020080028306 A KR1020080028306 A KR 1020080028306A KR 20080028306 A KR20080028306 A KR 20080028306A KR 100921912 B1 KR100921912 B1 KR 100921912B1
Authority
KR
South Korea
Prior art keywords
mos transistor
node
switching unit
clock signal
pumping capacitor
Prior art date
Application number
KR1020080028306A
Other languages
English (en)
Other versions
KR20090102997A (ko
Inventor
정연배
박진영
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020080028306A priority Critical patent/KR100921912B1/ko
Publication of KR20090102997A publication Critical patent/KR20090102997A/ko
Application granted granted Critical
Publication of KR100921912B1 publication Critical patent/KR100921912B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 고효율 승압 회로에 관한 것이다.
더욱 상세하게는 입력전압을 공급하는 제1 및 제2 바이어스용 스위칭부와, 제1노드를 충전시키는 제1펌핑캐패시터와, 제2노드를 충전시키는 제2펌핑캐패시터와, 서로 다른 위상의 제1 및 제2클럭신호를 공급하며, 상기 제1클럭신호는 상기 제2바이어스용 스위칭부 및 상기 제1펌핑캐패시터에 공급하고, 상기 제2클럭신호는 상기 제1바이어스용 스위칭부 및 상기 제2펌핑캐패시터에 공급하는 클럭드라이브 및 상기 클럭드라이브를 통해 입력되는 클럭신호에 따라 상기 제1노드 및 제2노드에 충전된 전원에 의해 온(On)/오프(Off)되어 상기 제1노드 및 제2노드에 충전된 전원을 출력하는 제1 및 제2전하전송용스위칭부를 포함하는 하나이상의 챠지 펌프 회로를 포함하는 고효율 승합회로에 관한 것이다.
본 발명은 전하전송용 트랜지스터를 서로 상보 대칭적으로 연결하여 각 승압단에서 전하전송용 트랜지스터의 문턱전압에 의한 전압이득의 감소를 예방함으로써 승압된 입력전압을 손실없이 다음 승압단으로 출력할 수 있도록 하는 효과가 있다.
또한 본 발명에 의한 고효율 승압 회로는, 종래의 승압회로에 비해 출력전압이 높을 뿐만 아니라, 전류 구동능력과 전력효율이 우수하며, 일반 CMOS 로직공정을 사용함으로 생산비용이 적고 설계가 용이한 효과가 있다.
챠지 펌프 회로, 제1펌핑캐패시터, 제2펌핑캐패시터, 클럭드라이브

Description

고효율 승압 회로{HIGH EFFICIENCY BOOSTING CIRCUIT}
본 발명은 고효율 승압회로에 관한 것으로, 더욱 상세하게는 클럭신호에 따라 각 노드에 전압을 충전시키고 충전된 전압에 따라 전하전송용 트랜지스터를 온/오프시켜 승압단의 각 노드에 충전된 전압을 다음 승압단으로 출력하는 고효율 승압회로에 관한 것이다.
일반적으로, 챠지 펌프(charge pump) 회로는 DC-DC 변환을 수행하는 승압 회로의 일종으로써 단일칩 내부에서 클럭 신호에 따른 커패시터 양단 전압의 스위칭을 통하여 요구되는 전압을 생성하는 회로로서, 플래시 메모리, EEPROM, 저전압 아날로그 회로, DRAM, 오디오 비디오 코덱, 이미지 센서 등 다양한 회로에 적용된다.
또한 집적 회로에서 구현할 수 있는 챠지 펌프 회로는 Dickson에 의해서 최초 제안되었으며, 상기 Dickson의 회로를 개선한 Floating-well charge pump(FWCP), Body-controlled Charge Pump(BCCP) 등의 회로가 제안되었다.
상기 FWCP나 BCCP는 Dickson의 챠지 펌프 회로의 단점이었던 body-effect 문제를 해결할 수 있었으나, 반도체 칩의 공급 전압 레벨이 낮아짐에 따라 트랜지스 터의 문턱 전압에 의한 전압 강하 문제가 대두되었다.
이러한 문턱 전압에 의한 전압 강하는 높은 출력 전압을 생성하기 어렵게 할 뿐만아니라 전력 효율을 낮아지게 하는 문제점이 있었다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 전하 전송용 트랜지스터의 문턱전압에 의한 전압 강하 문제를 해결하여 승압단 간에 손실없이 전압을 전달함으로써 저전압에서 고효율로 동작가능한 고효율 승압회로를 제공하는 데 그 목적이 있다.
전술한 본 발명의 목적은, 입력전압을 공급하는 제1 및 제2 바이어스용 스위칭부와, 제1노드를 충전시키는 제1펌핑캐패시터와, 제2노드를 충전시키는 제2펌핑캐패시터와, 서로 다른 위상의 제1 및 제2클럭신호를 공급하며, 상기 제1클럭신호는 상기 제2바이어스용 스위칭부 및 상기 제1펌핑캐패시터에 공급하고, 상기 제2클럭신호는 상기 제1바이어스용 스위칭부 및 상기 제2펌핑캐패시터에 공급하는 클럭드라이브 및 상기 클럭드라이브를 통해 입력되는 클럭신호에 따라 상기 제1노드 및 제2노드에 충전된 전원에 의해 온(On)/오프(Off)되어 상기 제1노드 및 제2노드에 충전된 전원을 출력하는 제1 및 제2전하전송용스위칭부를 포함하는 하나이상의 챠지 펌프 회로를 포함하는 고효율 승합회로를 제공함으로써 달성된다.
본 발명의 바람직한 특징에 따른 고효율 승압회로는, 상기 제2바이어스용 스위칭부 및 상기 제1펌핑캐패시터에 입력된 상기 제1클럭신호가 하이(high)신호인 경우 상기 제2바이어스용 스위칭부는 온(On)되어 상기 제2노드가 입력전압으로 충 전되고 상기 제1노드는 상기 제1펌핑캐패시터를 통해 입력전압으로 펌핑되어 충전되는 것을 특징으로 하는 상기 챠지 펌프 회로를 포함한다.
본 발명의 바람직한 특징에 따른 고효율 승압회로는, 상기 제1노드가 입력전압으로 충전되면 상기 제1바이어스용 스위칭부, 상기 제2바이어스용 스위칭부 및 상기 제2전하전송용 스위칭부가 오프(Off)되는 것을 특징으로 하는 상기 챠지 펌프 회로를 포함한다.
본 발명의 바람직한 특징에 따른 고효율 승압회로는, 상기 제1바이어스용 스위칭부 및 상기 제2펌핑캐패시터에 입력된 상기 제2클럭신호가 하이(high)신호인 경우 상기 제1바이어스용 스위칭부는 온(On)되고 상기 제1노드는 입력전압으로 충전되고 상기 제2노드는 상기 제2펌핑캐패시터를 통해 펌핑된 전압이 상기 제1클럭신호가 하이(high)신호인 경우 충전된 입력전압에 더하여져 충전되는 것을 특징으로 하는 상기 챠지 펌프 회로를 포함한다.
본 발명의 바람직한 특징에 따른 고효율 승압회로는, 상기 제2노드에 상기 제2펌핑캐패시터를 통해 펌핑된 전압이 충전되면 상기 제1바이어스 스위칭부, 상기 제2바이어스 스위칭부 및 상기 제1전하전송용 스위칭부를 오프(Off)시키는 것을 특징으로 하는 상기 챠지 펌프 회로를 포함한다.
본 발명의 바람직한 특징에 따른 고효율 승압회로는, 상기 제1바이어스용 스위칭부, 제2바이어스용 스위칭부, 상기 제1전하전송용 스위칭부 및 상기 제2전하전송용 스위칭부는 MOS트랜지스터인것을 특징으로 한다.
본 발명의 바람직한 특징에 따른 고효율 승압회로는, 제1MOS트랜지스터의 소 스가 제2MOS트랜지스터의 게이트에 연결되고 상기 상기 제1MOS트랜지스터와 상기 제2MOS트랜지스터의 사이에 제3MOS트랜지스터의 드레인이 연결되며 상기 제3MOS트랜지스터의 소스와 제4MOS트랜지스터의 드레인이 연결되는 것을 특징으로 하는 상기 제1바이어스용 스위칭부를 포함한다.
본 발명의 바람직한 특징에 따른 고효율 승압회로는, 제5MOS트랜지스터의 드레인이 제6MOS트랜지스터의 게이트와 연결되고 상기 제5MOS트랜지스터와 상기 제6MOS트랜지스터의 사이에 제7MOS트랜지스터의 소스가 연결되며 상기 제7MOS트랜지스터의 드레인과 제8MOS트랜지스터의 소스가 연결되는 것을 특징으로 하는 상기 제2바이어스용 스위칭부를 포함한다.
본 발명의 바람직한 특징에 따른 고효율 승압회로는, 상기 제1노드에 충전된 전압이 상기 제7MOS트랜지스터, 상기 제8MOS트랜지스터 및 상기 제2전하전송용 스위칭부의 게이트에 입력되는 것을 특징으로 한다.
본 발명의 바람직한 특징에 따른 고효율 승압회로는, 상기 제2노드에 충전된 전압이 상기 제3MOS트랜지스터, 상기 제4MOS트랜지스터 및 상기 제1전하전송용 스위칭부의 게이트에 입력되는 것을 특징으로 한다.
본 발명의 바람직한 특징에 따른 고효율 승압회로는, 전단의 챠지 펌프 회로에 입력되는 클럭신호와 반대위상을 가진 클럭신호가 후단의 챠지 펌프 회로에 입력되는 것을 특징으로 한다.
상술한 바와 같은 본 발명에 의한 고효율 승압회로는, 전하전송용 트랜지스터를 서로 상보 대칭적으로 연결하여 각 승압단에서 전하전송용 트랜지스터의 문턱전압에 의한 전압이득의 감소를 예방함으로써 펌핑된 입력전압을 손실없이 다음 승압단으로 출력할 수 있도록 하는 효과가 있다.
또한 본 발명에 의한 고효율 승압 회로는, 종래의 승압회로에 비해 출력전압이 높을 뿐만 아니라, 전류 구동능력과 전력효율이 우수하며, 일반 CMOS 로직공정을 사용함으로 생산비용이 적고 설계가 용이한 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예에 따른 고효율 승합 회로에 대해 상세히 설명한다.
도 1는 본 발명의 바람직한 일실시예에 따른 고효율 승합 회로를 구성하는 챠지 펌프 회로의 구성도이다.
도 1를 참조하면, 본 발명인 고효율 승압회로는 제1바이어스용 스위칭부(101), 제2바이어스용 스위칭부(103), 제1펌핑캐패시터(105), 제2펌핑캐패시터(107), 클럭신호(113), 제1전하전송용 스위칭부(109), 제2전하전송용 스위칭부(111)를 포함하는 하나이상의 챠지 펌프 회로를 포함하고, 두개의 입출력단자를 갖는 제1내지 제N의 챠지 펌프 회로가 직렬로 연결되어 있다.
두개의 입력단에는 각각 상기 제1바이어스용 스위칭부(101)와 제2바이어스용 스위칭부(103)가 연결되어 있고 상기 제1바이어스용 스위칭부(101)는 4개의 MOS트 랜지스터를 포함한다.
제1MOS트랜지스터(M14)의 드레인은 제2MOS트랜지스터(M10)의 게이트와 연결되고 상기 제1MOS트랜지스터(M14)와 상기 제2MOS트랜지스터(M10) 사이에 제3MOS트랜지스터(M13)의 드레인이 연결되어 있다. 또한 상기 제3MOS트랜지스터(M13)의 소스와 제4MOS트랜지스터(M12)의 소스가 연결되어 있다.
상기 제2바이어스용 스위칭부(103)도 4개의 MOS트랜지스터를 포함하며, 상기 4개의 MOS트랜지스터중 제5MOS트랜지스터(M19)의 드레인은 제6MOS트랜지스터(M15)의 게이트와 연결되고 상기 제5MOS트랜지스터(M19)와 상기 제6MOS트랜지스터(M15) 사이에 제7MOS트랜지스터(M18)의 드레인이 연결되고 상기 제7MOS트랜지스터(M18)의 소스는 제8MOS트랜지스터(M17)의 소스와 연결되어 있다.
상기 제1 펌핑 캐패시터(105)와 제2 펌핑 캐패시터(107)의 일단은 각각 서로 상보적인 클럭 신호 입력단에 연결되고, 타단은 각각 제1,2 노드(A1,B1)에 연결된다. 상기 제1 노드(A1)는 제1 바이어스용 스위칭부(101)의 출력과 제1 전하전송용 스위칭부(109)의 입력이 동시에 연결되고, 제2 노드(B1)은 상기 제2 바이어스용 스위칭부(103)의 출력과 제2 전하전송용 스위칭부(111)의 입력이 동시에 연결된다.
상기 클럭신호(113)는 서로 180°위상차를 갖는 투-페이서 클럭신호에 해당하는 상기 제1클럭신호는 상기 제2바이어스용 스위칭부(103)와 상기 제1펌핑캐패시터(105)에 공급되고 상기 제1클럭신호와 180°위상차를 갖는 제2클럭신호는 상기 제1바이어스용 스위칭부(101)와 상기 제2펌핑캐패시터(107)에 공급된다.
상기 제1 및 제2전하전송용 스위칭부(109,111)는 각각 상기 제2노드(B1)와 상기 제1노드(A1)에 충전된 전원량에 따라 온/오프되어, 챠지 펌프 회로에서 펌핑된 입력전원을 다음 승압단으로 출력한다.
본 발명에 의한 고효율 승압 회로에 있어서, 상기 제1 및 제2바이어스용 스위칭부(101, 103)와 상기 제1 및 제2전하전송용 스위칭부(109, 111)는 CMOS공정에 의해 제작 가능하도록 MOS트랜지스터로 이루어 질 수 있으며 이하 MOS트랜지스터로 구현된 본 발명의 일실시예에 대해 설명한다.
도 2은 본 발명의 바람직한 일실시예에 따른 고효율 승압회로의 세부회로도 이다.
도 2을 참조하여 본 발명의 바람직한 일실시예에 따른 고효율 승압회로의 동작을 상세히 설명하면, 먼저 첫번째 챠지 펌프 회로의 입력단자에 VDD 가 연결되어 있고 상기 제1노드(A1)와 상기 제2노드(B1)는 그라운드로 초기화 되어 있다.
상기 제1노드(A1)는 상기 제7MOS트랜지스터(M18)와 제8MOS트랜지스터(M17) 및 상기 제2전하전송용MOS트랜지스터(M16)의 게이트와 연결되어 있고, 상기 제2노드(B1)는 상기 제3MOS트랜지스터(M13)와 상기 제4MOS트랜지스터(M12) 및 상기 제1전하전송용MOS트랜지스터(M11)의 게이트와 연결되어 있다.
먼저 제5MOS트랜지스터(M19)와 상기 제1펌핑캐패시터(105)에 상기 클럭신호(113)중 제1클럭신호인 하이(high)신호가 공급되면 상기 제5MOS트랜지스터(M19)가 온되고 이에 따라 상기 제6MOS트랜지스터(M15)가 온되어 입력전원 VDD가 제2노드(B1)에 충전되고 상기 제1펌핑캐패시터(105)를 통해 제1클럭신호는 VDD로 펌핑되 어 제1노드(A1)에 충전된다.
상기 제1노드(A1)에 VDD가 충전됨에 따라 상기 제2전하전송용MOS트랜지스터(M16)와 상기 제7MOS트랜지스터(M18) 및 제8MOS트랜지스터(M17)가 오프된다.
이때 상기 하이(high)신호인 제1클럭신호와 180°위상차를 갖는 로우신호인 제2클럭신호가 제1MOS트랜지스터(M14)와 상기 제2펌핑캐패시터(107)에 공급되어 상기 제3MOS트랜지스터(M13)가 온되고 상기 제2MOS트랜지스터(M10)는 오프된다.
상기와 같은 과정을 거친 후 상기 제1MOS트랜지스터(M14)와 상기 제2펌핑캐패시터(107)에 하이신호인 제2클럭신호가 공급되면 상기 제1MOS트랜지스터(M14)가 온되고 이에 따라 상기 제2MOS트랜지스터(M10)가 온되어 입력전원 VDD가 상기 제1노드(A1)에 충전되며 상기 제2노드(B1)에는 상기 제2클럭신호가 상기 제2펌핑캐패시터(107)를 통해 펌핑된 전압과 하이신호인 제1클럭신호가 공급됐을때 충전된 입력전원 VDD가 더하여져 2VDD가 충전된다.
상기 제2노드(B1)에 2VDD가 충전됨에 따라 상기 제1전하전송용MOS트랜지스터(M11)와 상기 제3MOS트랜지스터(M13) 및 상기 제4MOS트랜지스터(M12)는 오프된다.
이때 상기 제5MOS트랜지스터(M19)와 상기 제1노드(A1)에는 로우신호인 제1클럭신호가 공급된다.
상기와 같은 과정을 거쳐 제1노드(A1)에 VDD가 충전되고 제2노드(B1)에 2VDD 가 충전됨에 따라 상기 제7MOS트랜지스터(M18)와 상기 제8MOS트랜지스터(M17)가 온되고 상기 제6MOS트랜지스터(M15)를 오프시킨다.
이때 상기 제2노드(B1)에 충전된 2VDD는 상기 제2전하전송용MOS트랜지스터(M16)를 통해 다음단의 챠지 펌프 회로로 출력되게 된다.
상기와 같은 과정 후 클럭신호가 다음 싸이클로 되어 다시 하이신호인 제1클럭신호가 상기 제5MOS트랜지스터(M19)와 상기 제1펌핑캐패시터(105)에 공급되면 상기 제1노드(A1)는 입력전원인 VDD가 충전되게 되며 상기 제2노드(B1)는 상기 제1클럭신호가 상기 제1펌핑캐패시터(105)를 통해 입력전원으로 펌핑된 전원과 직전싸이클동안 충전된 전원이 더하여져 2VDD로 충전되고 이에 따라 상기 제7MOS트랜지스터(M18)와 제8MOS트랜지스터(M17) 및 상기 제2전하전송용MOS트랜지스터(M16)가 오프되고 상기 제1전하전송용MOS트랜지스터(M11)를 통해 상기 제1노드(A1)에 충전된 2VDD전원이 다음단의 챠지 펌프 회로로 출력되게 된다.
다음단의 챠지 펌프 회로도 상기와 같은 과정을 거쳐 펌핑이 이루어지며 다음단의 챠지 펌프 회로에 공급되는 클럭신호는 동일한 소자에 전단의 챠지 펌프 회로에 공급되는 클럭신호와 180°위상차를 가지도록 공급됨으로 전단의 챠지 펌프 회로가 핌핑싸이클이면 다음단의 챠지 펌프 회로는 충전싸이클로 진행된다.
따라서 본 발명은 전단의 챠지 펌프 회로를 통해 2VDD가 다음단의 챠지 펌프 회로로 출력되고 다음단의 챠지 펌프 회로는 입력받은 2VDD전원을 3VDD로 펌핑하여 출력하게 된다.
도 3은 본 발명의 일실시예에 따른 고효율 승압회로의 각 노드의 전압변화를 나타낸 그래프이다.
도 3에 나타난 바와 같이 제1노드(A1)와 제2노드(B1)에 나타난 전압은 약 VDD∼2VDD형태의 클럭신호와 유사하다.
본 발명은 상기 제1노드(A1)와 제2노드(B1)에 충전된 상기와 같은 전압이 하나이상의 챠지 펌프 회로를 거쳐 승압되고 최종 승압단에서 합쳐져 하나의 출력전압을 생성하게 된다. 제3 및 제4노드전압은 제2MOS트랜지스터(M10)와 제2전하전송용 스위칭부(111)를 온/오프하기 위한 전압이다.
N개의 챠지 펌프 회로를 가진 고효율 승압회로의 출력전압은 다음과 같이 나타난다.
Figure 112008022184997-pat00001
ΔV는 하나의 챠지 펌프 회로를 통한 전압이득을 나타내며 C는 펌핑캐패시터의 커패시턴스이고 CS는 제1노드(A1), 제2노드(B1)의 기생 커패시턴스를 나타낸다.
Qi /Cg 는 제3 및 제4노드에 충전되었다가 버려지는 전하량에 의한 전압감소 이다. 실세 승압단(챠지 펌프 회로) 수가 많아지면 Qi 성분의 전하량은 많아지고 결국 ΔV를 감소시키는 원인이 된다.
상기와 같은 식에서 알 수 있듯이 제안된 고효율 승압회로는 전하전송용 스위칭부(MOS트랜지스터)의 문턱전압으로 인한 출력전압의 감소가 없으며 이러한 특징은 저전압회로에서 더욱 긍정적으로 작용한다.
또한 일반 로직 공정에서 제작 가능한 FWCP나 BCCP에 비해 전력효율과 전류구동능력이 매우크다.
도 4는 본 발명의 일실시예에 따른 고효율 승압회로의 설계를 위해 사용된 발진기(oscillator)의 구성도이다.
도 4를 참조하면, 본 발명은 고효율 승압회로의 설계를 위해 칩내부에 발진 기를 설계하여 온도에 덜 민감하고 공급전압이 10%정도로 변하더라도 일정한 주파수를 가지며 또한 출력 펄스의 주기를 간단히 저항과 MOS 커패시터의 크기를 달리하여 조절 가능하도록 설계하였다.
도 4와 같이 상기 발진기는 초기 값을 지정해 주기위한 몇 가지 회로와 비교기, 인버터, 래치, 저항과 커패시터 등으로 이루어진 회로이다.
입력신호가 들어오기 전의 초기 값은 회로에서 이미 지정되어 있고 발진기가 동작을 시작하면 n_3 노드에 TR1 과 저항 R, TR2의 크기에 의해서 일정한 전압이 유지된다. 이렇게 유지되는n_3 노드의 전압과 커패시터의 충전과 방전에 따른 n_4와 n_12 노드 전압을 비교하여 이 값을 래치의 입력으로 주게 된다.
래치의 입력 신호 n_8과 n_11의 노드의 전압이 순간적으로 바뀔 때 출력 값이 발진을 하여 펄스 신호를 생성하게 된다.
본 발명에 따른 챠지 펌프 회로의 동작 주파수는 30MHz 이상에서 정상적으로 동작한다. 하지만 발진기는 공정 및 온도 저항 값의 변화에 따른 변화가 크다. 따라서 모든 조건에서도 정상적으로 동작시키기 위해 발진기의 목표 주파수를 20MHz로 결정하였다.
또한 상기 챠지 펌프 회로의 펌핑 커패시터는 개당 7.36pF의 커패시턴스를 가진다. 따라서 한 챠지 펌프 회로에서 8개의 펌핑 커패시터가 있으므로 발진기의 출력에는 매우 큰 팬 아웃(fan-out)이 존재한다.
따라서 일반적인 크기의 인버터에 의해서는 펌핑 커패시터를 구동할 수 없기 때문에 발진기에서 받은 클락 신호를 챠지 펌프 회로에서 필요한 CLK, /CLK신호를 만들고 커패시턴스가 큰 펌핑 커패시터를 구동할 수 있도록 클락 드라이버 모듈을 설계하였다.
도 5(a)는 본 발명의 일실시예에 따른 클럭드라이브(113)를 나타낸 회로도이다.
도 5(a)를 참조하면, 클럭드라이브(113)회로는 인버터를 여러 단 직렬로 연결하여 마지막 단의 구동능력을 증가시킨 구조이다. /CLK신호는 인버터 단을 하나 제거하여 만들 수 있다. 이때 각 인버터의 딜레이(delay)시간을 조절하여 CLK과 /CLK신호를 적절히 조절한다. XPS2EN신호는 외부에서 각 챠지 펌프 회로를 구동하기 위한 핀으로 외부 패드와 직접 연결되기 때문에 MOS트랜지스터(NMOS)를 이용한 2차 ESD회로를 추가하였다.
도 5(b)는 본 발명의 일실시예에 따른 클럭드라이브(113)회로의 레이아웃을 나타낸 도면이고, 도 6은 본 발명의 일실시예에 따른 고효율 승압회로의 전체모듈을 나타낸 도면이다.
도 6을 참조하면, 본 발명은 0.18μm, 3-metal CMOS 공정을 사용하여 제작되었으며, 각각의 챠지 펌프 회로 모듈은 기판 및 다른 챠지 펌프 회로 때문에 발생하는 노이즈를 제거하기 위해 가드링(guard-ring)을 설치하였다.
도 6에 나타난 '田'모양은 펌핑 커패시터로 작은 사각형 하나가 3.6pF이며, 각 펌핑 커패시터는 2개의 펌핑 커패시터를 병렬로 연결하여 사용한다. 그리고 각 스테이지의 트랜지스터는 펌핑 커패시터들 사이에 배치하였다. 도면 6에 나타난 바와 같이 펌핑 커패시터의 면적이 대부분을 차지한다.
도 7은 본 발명의 일실시예에 따른 고효율 승압회로의 모의실험시 나타난 출력전압을 나타낸 그래프이다.
도 7을 참조하면, 본 발명에 따른 고효율 승압회로의 성능을 측정 및 비교하기 위하여 공급전압 = 1.2V, 클락 주기 = 50ns, 로드 커패시터 = 30pF, 4스테이지의 조건에서 0.18μm CMOS 파라메타를 이용하여 Hspice에서 시뮬레이션을 하였다.
그리고 챠지 펌프 회로들과의 동일한 시뮬레이션 조건을 위해 BCCP와 FWCP는 펌핑 커패시터의 커패시턴스는 7.36pF, 4스테이지이며, 본 발명의 챠지 펌프 회로는 스테이지당 2개의 펌핑 커패시터가 존재하므로 3.68pF으로 설정하였다.
도 7은 설계된 3개의 챠지 펌프 회로를 동시에 동작시키고 로드 전류가 없을 때 시간에 따른 출력 전압을 보여주고 있다. 본 발명의 챠지 펌프 회로는 최대출력 전압이 약 8V으로 출력 전압이 약 5V수준인 FWCP나 BCCP보다 높은 출력 전압을 보여준다.
도 8은 본 발명의 일실시예에 따른 고효율 승압회로의 공급전압의 변화에 따른 출력전압을 나타낸 그래프이며 모든 전압 범위에서 제안된 고효율 승압회로가 상대적으로 높은 출력전압을 보여주고 있다.
도 9는 본 발명의 일실시예에 따른 고효율 승압회로의 전류구동능력을 나타낸 그래프이다.
도 9를 참조하면, 공급전압 = 1.5V, 4스테이지와 8스테이지 경우에 대하여 출력 전류에 대한 출력 전압을 나타낸 것이다. 이것은 출력 노드에 일정한 전류를 인가할 때, 출력 노드가 일정하게 유지하는 전압을 얻은 것이다. 4 스테이지일 때 로드전류가 30μA일때를 보면, 고효율 승압회로는 출력 전압이 약 6V이다. 반면 FWCP와 BCCP는 약 3V로 전류 구동 능력이 매우 낮다.
이상에서 본 발명의 바람직한 일실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있고, 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
도 1은 본 발명의 바람직한 일실시예에 따른 고효율 승압회로를 구성하는 챠지 펌프 회로의 구성도이다.
도 2는 본 발명의 바람직한 일실시예에 따른 고효율 승압회로의 세부회로도이다.
도 3은 본 발명의 일실시예에 따른 고효율 승압회로의 각 노드의 전압변화를 나타낸 그래프이다.
도 4는 본 발명의 일실시예에 따른 고효율 승압회로의 설계를 위해 사용된 발진기의 구성도이다.
도 5(a)는 본 발명의 일실시예에 따른 클럭드라이브를 나타낸 회로도이다.
도 5(b)는 본 발명의 일실시예에 따른 클럭드라이브회로의 레이아웃을 나타낸 도면이다.
도 6은 본 발명의 일실시예에 따른 고효율 승압회로의 전체모듈을 나타낸 도면이다.
도 7은 본 발명의 일실시예에 따른 고효율 승압회로의 모의실험시 나타난 출력전압을 나타낸 그래프이다.
도 8은 본 발명의 일실시예에 따른 고효율 승압회로의 공급전압의 변화에 따른 출력전압을 나타낸 그래프이다.
도 9는 본 발명의 일실시예에 따른 고효율 승압회로의 전류구동능력을 나타낸 그래프이다.
***도면이 주요부분에 대한 부호의 설명***
101: 제1바이어스용 스위칭부 103: 제2바이어스용 스위칭부
105: 제1펌핑캐패시터 107: 제2펌핑캐패시터
109: 제1전하전송용 스위칭부 111: 제2전하전송용 스위칭부

Claims (11)

  1. 고효율 승압회로에 있어서,
    입력전압을 상기 고효율 승압회로로 공급하는 제1 및 제2 바이어스용 스위칭부;
    제1노드를 충전시키는 제1펌핑캐패시터;
    제2노드를 충전시키는 제2펌핑캐패시터;
    서로 다른 위상의 제1 및 제2클럭신호를 공급하며, 상기 제1클럭신호는 상기 제2바이어스용 스위칭부 및 상기 제1펌핑캐패시터에 공급하고, 상기 제2클럭신호는 상기 제1바이어스용 스위칭부 및 상기 제2펌핑캐패시터에 공급하는 클럭드라이브; 및
    상기 클럭드라이브를 통해 입력되는 클럭신호에 따라 상기 제1노드 및 제2노드에 충전된 전원에 의해 온(On)/오프(Off)되어 상기 제1노드 및 제2노드에 충전된 전원을 출력하는 제1 및 제2전하전송용스위칭부를 포함하는 하나이상의 챠지펌프회로를 포함하는 고효율 승합회로.
  2. 제1항에 있어서, 상기 챠지펌프회로는,
    상기 제2바이어스용 스위칭부 및 상기 제1펌핑캐패시터에 입력된 상기 제1클럭신호가 하이(high)신호인 경우 상기 제2바이어스용 스위칭부는 온(On)되어 상기 제2노드가 입력전압으로 충전되고 상기 제1노드는 상기 제1펌핑캐패시터를 통해 입력전압으로 펌핑되어 충전되는 것을 특징으로 하는 고효율 승압 회로.
  3. 제2항에 있어서, 상기 챠지펌프회로는,
    상기 제1노드가 입력전압으로 충전되면 상기 제1바이어스용 스위칭부, 상기 제2바이어스용 스위칭부 및 상기 제2전하전송용 스위칭부가 오프(Off)되는 것을 특징으로 하는 고효율 승압 회로.
  4. 제2항에 있어서, 상기 챠지펌프회로는,
    상기 제1바이어스용 스위칭부 및 상기 제2펌핑캐패시터에 입력된 상기 제2클럭신호가 하이(high)신호인 경우 상기 제1바이어스용 스위칭부는 온(On)되고 상기 제1노드는 입력전압으로 충전되고 상기 제2노드는 상기 제2펌핑캐패시터를 통해 펌핑된 전압이 상기 제1클럭신호가 하이(high)신호인 경우 충전된 입력전압에 더하여져 충전되는 것을 특징으로 하는 고효율 승압회로.
  5. 제4항에 있어서, 상기 챠지펌프회로는,
    상기 제2노드에 상기 제2펌핑캐패시터를 통해 펌핑된 전압이 충전되면 상기 제1바이어스 스위칭부, 상기 제2바이어스 스위칭부 및 상기 제1전하전송용 스위칭부를 오프(Off)시키는 것을 특징으로 하는 고효율 승압회로.
  6. 제5항에 있어서,
    상기 제1바이어스용 스위칭부, 제2바이어스용 스위칭부, 상기 제1전하전송용 스위칭부 및 상기 제2전하전송용 스위칭부는 다수의 MOS트랜지스터를 포함하는 것을 특징으로 하는 고효율 승압회로.
  7. 제6항에 있어서, 상기 제1바이어스용 스위칭부는,
    제1MOS트랜지스터의 소스가 제2MOS트랜지스터의 게이트에 연결되고, 상기 연결된 제1MOS트랜지스터의 소스와 상기 제2MOS트랜지스터의 게이트 사이에 제3MOS트랜지스터의 드레인이 연결되며, 상기 제3MOS트랜지스터의 소스와 제4MOS트랜지스터의 드레인이 연결되되,
    제1MOS 트랜지스터의 드레인은 그라운드와 연결되고, 제1MOS 트랜지스터의 게이트는 제2 클럭신호가 인가되며,
    제 2MOS 트랜지스터의 소스는 입력전압이 공급되고, 제2 MOS 트랜지스터의 드레인은 제3 MOS 트랜지스터의 소스와 연결되며,
    제3 MOS 트랜지스터의 게이트는 제4 MOS 트랜지스터의 게이트와 연결되고,
    제4 MOS 트랜지스터의 소스는 제 2 MOS 트랜지스터의 바디 단자와 연결되는 것을 특징으로 하는 고효율 승압회로.
  8. 제7항에 있어서, 상기 제2바이어스용 스위칭부는,
    제5MOS트랜지스터의 드레인이 제6MOS트랜지스터의 게이트와 연결되고, 상기 제5MOS트랜지스터의 드레인과 상기 제6MOS트랜지스터의 게이트 사이에 제7MOS트랜지스터의 소스가 연결되며, 상기 제7MOS트랜지스터의 드레인과 제8MOS트랜지스터의 소스가 연결되되,
    제5MOS트랜지스터의 소스는 그라운드와 연결되고, 제5MOS트랜지스터의 게이트는 제1클럭신호가 인가되며,
    제6MOS 트랜지스터의 소스는 입력전압이 공급되고, 제6MOS트랜지스터의 드레인은 제7MOS트랜지스터의 드레인과 연결되며,
    제7MOS트랜지스터의 게이트는 제8MOS트랜지스터의 게이트와 연결되고,
    제8MOS트랜지스터의 드레인은 제6MOS트랜지스터의 바디 단자와 연결되는 것을 특징으로 하는 고효율 승압회로.
  9. 제8항에 있어서, 상기 제1노드에 충전된 전압은,
    상기 제7MOS트랜지스터, 상기 제8MOS트랜지스터 및 상기 제2전하전송용 스위칭부의 게이트에 입력되는 것을 특징으로 하는 고효율 승압회로.
  10. 제7항에 있어서, 상기 제2노드에 충전된 전압은,
    상기 제3MOS트랜지스터, 상기 제4MOS트랜지스터 및 상기 제1전하전송용 스위칭부의 게이트에 입력되는 것을 특징으로 하는 고효율 승압회로.
  11. 제6항에 있어서,
    전단의 챠지펌프회로에 입력되는 클럭신호와 반대위상을 가진 클럭신호가 후단의 챠지펌프회로에 입력되는 것을 특징으로 하는 고효율 승압회로.
KR1020080028306A 2008-03-27 2008-03-27 고효율 승압 회로 KR100921912B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080028306A KR100921912B1 (ko) 2008-03-27 2008-03-27 고효율 승압 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080028306A KR100921912B1 (ko) 2008-03-27 2008-03-27 고효율 승압 회로

Publications (2)

Publication Number Publication Date
KR20090102997A KR20090102997A (ko) 2009-10-01
KR100921912B1 true KR100921912B1 (ko) 2009-10-16

Family

ID=41532587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080028306A KR100921912B1 (ko) 2008-03-27 2008-03-27 고효율 승압 회로

Country Status (1)

Country Link
KR (1) KR100921912B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107040159B (zh) * 2017-05-23 2023-10-10 河南翔宇医疗设备股份有限公司 一种电浴槽控制电路及电浴槽

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051096A (ko) * 1995-12-29 1997-07-29 김주용 다단계 챠지펌프 회로
KR970051095A (ko) * 1995-12-29 1997-07-29 김주용 챠지펌프 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970051096A (ko) * 1995-12-29 1997-07-29 김주용 다단계 챠지펌프 회로
KR970051095A (ko) * 1995-12-29 1997-07-29 김주용 챠지펌프 회로

Also Published As

Publication number Publication date
KR20090102997A (ko) 2009-10-01

Similar Documents

Publication Publication Date Title
US7777557B2 (en) Booster circuit
US7208996B2 (en) Charge pump circuit
JP4849907B2 (ja) チャージポンプ回路
US7932770B2 (en) Charge pump circuit
US7365591B2 (en) Voltage generating circuit
US20080079480A1 (en) Electronic device including boosting circuit
US5347171A (en) Efficient negative charge pump
US20050024126A1 (en) Booster circuit
JP3475162B2 (ja) チャージポンプ回路
US9438103B2 (en) Low voltage and high driving charge pump
JPH06217527A (ja) 高効率ｎチャネルチャージポンプ
TWI520490B (zh) 高電壓產生器及產生高電壓之方法
US7683699B2 (en) Charge pump
CN107306082B (zh) 电荷泵电路
KR100403528B1 (ko) 차지 펌프 회로 및 그 제어 방법
KR100921912B1 (ko) 고효율 승압 회로
US7808303B2 (en) Booster circuit
KR100573780B1 (ko) 전하펌프
KR100296861B1 (ko) 전하 펌프
KR100911373B1 (ko) 표준 로직 공정용 승압회로
JP3354708B2 (ja) 半導体昇圧回路
KR100349349B1 (ko) 승압 전압 발생기
JPH0974738A (ja) 半導体装置
JP3475164B2 (ja) チャージポンプ回路
JP2011004535A (ja) 昇圧回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140925

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee