KR100403528B1 - 차지 펌프 회로 및 그 제어 방법 - Google Patents

차지 펌프 회로 및 그 제어 방법 Download PDF

Info

Publication number
KR100403528B1
KR100403528B1 KR10-2001-0029589A KR20010029589A KR100403528B1 KR 100403528 B1 KR100403528 B1 KR 100403528B1 KR 20010029589 A KR20010029589 A KR 20010029589A KR 100403528 B1 KR100403528 B1 KR 100403528B1
Authority
KR
South Korea
Prior art keywords
mos transistor
control
control mos
voltage
charge pump
Prior art date
Application number
KR10-2001-0029589A
Other languages
English (en)
Other versions
KR20010109128A (ko
Inventor
묘노다까오
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20010109128A publication Critical patent/KR20010109128A/ko
Application granted granted Critical
Publication of KR100403528B1 publication Critical patent/KR100403528B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Abstract

전원 전압 Vdd 이하의 작은 단계에서 승압을 행하는 차지 펌프 회로에 있어서, 기생 다이오드가 순방향 바이어스되는 것을 방지하고, 차지 펌프 동작이 정상적으로 행해지도록 한다.
차지 펌프 동작의 모든 과정을 통해 기생 다이오드 Dp1에 실질적으로 순방향 전류가 흐르지 않도록 제어용 MOS 트랜지스터 M2의 기판 전위를 바이어스하는 수단을 설치한다. 구체적으로, 제어용 MOS 트랜지스터 M2가 P 채널형인 경우에는 제어용 MOS 트랜지스터 M2의 기판을 상기 제어용 MOS 트랜지스터 M2와 콘덴서(1)의 접속점의 전압으로 바이어스한다.

Description

차지 펌프 회로 및 그 제어 방법{CHARGE PUMP CIRCUIT AND METHOD OF CONTROLLING THE SAME}
본 발명은 전원 전압 Vdd 이하의 단계에서 승압 전압을 출력하는 차지 펌프 회로 및 그 제어 방법에 관한 것으로, 특히, 전하 전송 소자에 따른 기생 다이오드의 영향을 제거하여 정상적인 차지 펌프 동작을 가능하게 한 차지 펌프 회로의 제어 방법에 관한 것이다.
딕슨(Dicson)에 의해 개발된 차지 펌프 회로(charge-pump circuit)는 펌핑 패킷(pumping packet)을 복수단, 직렬 접속하여, 각 펌핑 패킷의 승압(voltage fluctuation)에 의해, LSI칩의 전원 전압 Vdd보다도 높은 전압을 발생시키는 것이다. 예를 들면, 플래시 메모리(flash memories)의 프로그램/소거(program/erase)를 위한 전압을 발생시키기 위해 사용되고 있다.
그러나, 종래의 차지 펌프 회로는 전원 전압 Vdd의 단계에서 승압을 행하는 것이며, 그보다 작은 전압 단계의 승압을 가능하게 하는 것은 제안되어 있지 않았다. 그래서, 본 발명자는 Vdd보다 작은 전압 단계의 승압을 가능하게 함과 함께, 회로의 효율 η을 개선한 차지 펌프 회로를 이미 제안하였다(특원평11-348475호 공보).
그 개요를 설명하면, 다음과 같다. 도 17 및 도 18은 -0.5Vdd 승압 차지 펌프 회로의 구성 및 동작을 나타내는 회로도이다. 이 차지 펌프 회로는 접지 전압 (0V)에 대하여 -0.5Vdd의 승압 전압을 작성하는 것이다.
도 17에 있어서, 전하 전송 소자로서 다이오드 D1, D2가 직렬로 접속되어 있다. 다이오드 D1의 캐소드에는 접지 전압(0V)이 공급되어 있다. 다이오드 D1, D2는 LSI에 집적화하기 위해, 일반적으로 전하 전송용 MOS 트랜지스터에 의해 구성된다.
스위치 S1, S2, S3은 다이오드 D1, D2의 접속점에 두 개의 콘덴서(1, 2)를 병렬 또는 직렬로 전환하여 접속한다. 이들 스위치 S1, S2, S3은 MOS 트랜지스터에 의해 구성될 수 있다. 이에 따라, 스위치 S1, S2, S3의 온·오프는 MOS 트랜지스터의 온·오프에 대응된다. 클럭 드라이버(3)는 콘덴서(2)에 클럭 CLK를 공급한다. 그리고, 다이오드 D2로부터 출력되는 출력 전압이 부하(4)에 인가되어 있다.
이하에서, 이 차지 펌프 회로의 제어 방법의 개요를 설명한다. 클럭 드라이버(3)의 전원 전압 Vdd는 5V로 한다. 또한, 다이오드 D1, D2와 스위치 S1, S2, S3을 설치함으로써, 실제로는 그 부분에 전압 강하(Voltage Drop)가 발생되지만, 여기서는 그것을 무시하고, 전압 강하는 0V로 한다.
클럭 드라이버(3)의 입력 클럭이 하이 레벨(CLK=High)일 때, S1=오프, S2=온, S3=오프로 하면, 두 개의 콘덴서(1, 2)는 직렬 접속이 되어, 각 노드 전압은 VL1≒0V, VA=VB=2.5V, VC=5V가 된다.
VL1은 다이오드 D1과 콘덴서(1)의 접속 노드(펌핑 노드)의 전압, VA는 콘덴서 C1과 스위치 S2의 접속 노드의 전압, VB는 스위치 S2와 콘덴서(2)의 접속 노드의 전압, VC는 클럭 드라이버(3)의 출력과 콘덴서(2)의 접속 노드의 전압이다.
즉, 콘덴서(1, 2)가 갖는 용량치가 동등하다고 하면, 콘덴서(1, 2)에 전하가 동등하게 분배됨으로써, 콘덴서(1, 2)는 각각 Vdd/2의 전압으로 충전된다(도 17 참조).
다음으로, 이 병렬 접속 상태로부터 입력 클럭 CLK를 로우 레벨(CLK=Low)로 천이시키면, 콘덴서(1, 2)는 펌핑 노드에 결합되어 있기 때문에, 이 콘덴서 커플링 효과에 의해 각 노드 전압은 VL1≒-2.5V, VA=0V, VB=-2.5V, VC=5V가 된다(도 18 참조).
이와 같이 입력 클럭 CLK에 따라 콘덴서(1, 2)를 직렬과 병렬로 교대로 전환하는 것을 반복함으로써, 다이오드 D2로부터 -2.5V(=-1/2Vdd)의 출력 전압이 부하 (4)에 공급된다.
상술한 구성의 차지 펌프 회로를 LSI에 집적화하기 위해, 스위치 S1, S2, S3은 도 19 및 도 20에 도시한 바와 같이, 제어용 MOS 트랜지스터 M1, M2, M3으로 구성된다. 제어용 MOS 트랜지스터 M2의 게이트에는 제어 클럭 /CLKs가 인가되어 있다. 또한, 제어용 MOS 트랜지스터 M3의 게이트에는 제어 클럭 /CLKp가 인가되어 있다. 제어 클럭 /CLKs가 로우 레벨 시, 제어용 MOS 트랜지스터 M2는 온되고, 콘덴서(1, 2)는 직렬로 접속된다.
제어 클럭 /CLKp가 로우 레벨 시, 제어용 MOS 트랜지스터 M1, M3은 온되고, 콘덴서(1, 2)는 병렬로 접속된다. 여기서, 제어용 MOS 트랜지스터 M1, M2의 기판은 도면 중, 노드 B의 전위에 의해 바이어스되어 있는 것으로 한다. 또한, 제어용 MOS 트랜지스터 M3의 기판은 클럭 드라이버(3)의 출력에 의해 바이어스되어 있는 것으로 한다.
도 19에 도시한 바와 같이, 클럭 드라이버(3)로부터의 입력 클럭 CLK가 하이 레벨(CLK=High)이고, 제어 클럭 /CLKs가 로우 레벨이며, 제어 클럭 /CLKp가 하이 레벨일 때, 제어용 MOS 트랜지스터 M1, M3은 오프되고, 제어용 MOS 트랜지스터 M2는 온된다. 즉, 콘덴서(1, 2)는 직렬로 접속된다. 이 때, 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp에 주목하면, 이 기생 PN 다이오드 Dp에 순방향 바이어스되지 않아 문제시 되지 않는다.
또 기생 PN 접합 다이오드 Dp는 제어용 MOS 트랜지스터 M2의 P형 드레인(도면 중, 노드 A)과 N형 기판 사이에 형성된다.
그러나, 도 20에 도시한 바와 같이, 입력 클럭 CLK가 로우 레벨(CLK=Low)이고, 제어 클럭 /CLKs가 하이 레벨이고, 제어 클럭 /CLKp가 로우 레벨일 때, 제어용 MOS 트랜지스터 M1, M3은 온되고, 제어용 MOS 트랜지스터 M2는 오프된다. 즉, 콘덴서(1, 2)는 병렬로 접속된다. 이 때, 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 다이오드 Dp에 주목하면, 이 기생 PN 다이오드 Dp는 순방향 바이어스되는 문제가 발생된다.
제어용 MOS 트랜지스터 M2의 드레인 전압 Vdrain=VA=0V이다. 또한, 제어용 MOS 트랜지스터 M2의 소스 전압 Vsource=VB=-2.5V가 된다. 즉, 기판 전위보다 드레인 전위가 2.5V 높아진다. 그러면, 제어용 MOS 트랜지스터 M2의 드레인과 기판으로 구성되는 기생 PN 접합 다이오드 Dp1이 순방향 바이어스된다.
즉, 드레인 전압 Vdrain-기판 전압 VbodyVF라는 관계가 성립된다. 여기서, VF는 다이오드의 순방향 임계치 전압이다. 이에 따라, 불필요한 다이오드의 순방향 전류가 흐르고, 차지 펌프 회로의 오동작이나 소비 전류의 증가라는 문제를 발생시키고 있었다.
본 발명의 목적은 Vdd보다 작은 전압 단계의 승압을 행하는 차지 펌프 회로에 있어서, 차지 펌프 회로의 승압 동작 시, 콘덴서를 직렬 접속하기 위한 제어용 MOS 트랜지스터에 부수한 기생 PN 접합 다이오드에 실질적으로 순방향 전류가 흐르는 것을 방지하고, 차지 펌프 회로를 정상적으로 동작 가능하게 함과 함께, 그 소비 전류의 증가를 방지하는 것이다.
본 발명의 차지 펌프 회로는 직렬로 접속된 적어도 제1 및 제2 전하 전송 소자와, 제1및 제2 콘덴서와, 제2 콘덴서의 일단에 클럭을 출력하는 클럭 공급 수단과, 상기 제1 및 제2 콘덴서 사이에 접속되고, 제1 및 제2 콘덴서를 제1 및 제2 전하 전송 소자의 접속점에 직렬로 접속하기 위한 제1 스위치 수단과, 상기 제1 및 제2 콘덴서를 제1 및 제2 전하 전송용 MOS 트랜지스터의 접속점에 병렬로 접속하기 위한 제2 스위치 수단과, 적어도 상기 제1 스위치 수단은 제어용 MOS 트랜지스터로 구성됨과 함께, 제어용 MOS 트랜지스터에 부수하는 기생 다이오드에 실질적으로 순방향 전류가 흐르지 않도록 제어용 MOS 트랜지스터의 기판을 바이어스하는 수단을 포함한 것을 특징으로 하는 것이다.
본 발명자는 콘덴서를 펌핑 노드에 대하여, 직렬과 병렬로 교대로 전환하여 접속함으로써, Vdd보다 작은 전압 단계의 승압을 행하는 차지 펌프 회로의 동작에 대하여 자세히 검토하였다. 이 차지 펌프 회로는 본래 회로의 전력 효율을 향상시키기 위해 유용한 것이다.
그 결과, 본 발명자는 이러한 전환에 이용되는 스위치 수단을 제어용 MOS 트랜지스터로 구성하면, 차지 펌프 동작이 있는 과정에서 제어용 MOS 트랜지스터에 부수하는 기생 다이오드가 순방향 바이어스된다는 문제를 새롭게 발견하였다.
그래서, 차지 펌프 동작의 모든 과정을 통해, 기생 다이오드에 실질적으로 순방향 전류가 흐르지 않도록 제어용 MOS 트랜지스터의 기판 전위를 바이어스하는수단을 설치함으로써, 문제를 해결하는데 성공하였다.
그리고, 그와 같은 기판의 바이어스 수단으로서, 바람직한 실시예를 열거하면, 다음과 같다.
첫째, 제어용 MOS 트랜지스터는 P 채널형이고, 제어용 MOS 트랜지스터의 기판을 제어용 MOS 트랜지스터와 상기 제1 콘덴서의 접속점의 전압으로 바이어스한다.
둘째, 상기 제어용 MOS 트랜지스터는 P 채널형이고, 제어용 MOS 트랜지스터의 기판을 상기 클럭 공급 수단의 출력 전압에 의해 바이어스한다.
셋째, 상기 제어용 MOS 트랜지스터는 N 채널형이고, 제어용 MOS 트랜지스터의 기판을 제어용 MOS 트랜지스터와 상기 제 2의 콘덴서의 접속점의 전압으로 바이어스한다.
넷째, 상기 제어용 MOS 트랜지스터는 N 채널형이고, 제어용 MOS 트랜지스터의 기판을 상기 제1 및 제2 전하 전송 소자의 접속점의 전압에 의해 바이어스한다.
도 1은 본 발명의 제1 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 2는 본 발명의 제1 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 3은 본 발명의 제1 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 4는 본 발명의 제1 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 5는 본 발명의 제1 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 6은 본 발명의 제1 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 7은 본 발명의 제1 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 타이밍도.
도 8은 본 발명의 제2 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 9는 본 발명의 제2 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 10은 본 발명의 제2 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 11은 본 발명의 제2 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 12는 본 발명의 제2 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 13은 본 발명의 제2 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 14는 본 발명의 제2 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 15는 본 발명의 제3 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 16은 본 발명의 제4 실시예에 따른 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 17은 종래예의 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 18은 종래예의 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 19는 종래예의 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
도 20은 종래예의 차지 펌프 회로 및 그 제어 방법을 나타내는 회로도.
〈도면의 주요 부분에 대한 부호의 설명〉
1, 2 : 콘덴서
3 : 클럭 드라이버
4 : 부하
D1, D2 : 다이오드
Dp1, Dp2 : 기생 PN 접합 다이오드
M1∼M3 : 제어용 MOS 트랜지스터
S1∼S3 : 스위치
〈제1 실시예〉
이하, 도면을 참조하여 본 발명의 제1 실시예를 설명한다.
도 1 내지 도 6은 -0.5Vdd의 승압 전압을 출력하는 차지 펌프 회로의 구성을 나타내는 회로도이다. 이 차지 펌프 회로는 접지 전압(0V)에 대하여 -0.5Vdd의 승압 전압을 작성하는 것이다.
전하 전송 소자로서 다이오드 D1, D2가 직렬로 접속되어 있다. LSI에 집적화하기 위해서, 전하 전송 소자는 MOS 트랜지스터로 형성된다. MOS 트랜지스터는 특별히 한정되지 않지만, 예를 들면, 게이트와 소스가 접속되어, 일종의 다이오드로서 형성된다.
제어용 MOS 트랜지스터 M1, M2, M3은 다이오드 D1, D2의 접속점(펌핑 노드)에 두 개의 콘덴서(1, 2)를 병렬 또는 직렬로 전환하여 접속한다. 본 실시예에서, 제어용 MOS 트랜지스터 M1, M2, M3은 P 채널형이다. 그리고, 제어용 MOS 트랜지스터 M2의 게이트에는 제어 클럭 /CLKs가 인가되어 있다. 제어용 MOS 트랜지스터 M1, M3의 게이트에는 클럭 /CLKp가 인가되어 있다.
즉, 제어 클럭 /CLKs가 로우 레벨이 되어, 트랜지스터 M2(제1 스위치 수단)가 온되면, 콘덴서(1, 2)는 직렬로 접속된다. 제어 클럭 /CLKp가 로우 레벨이 되어, 트랜지스터 M1, M3(제2 스위치 수단)이 온되면, 콘덴서(1, 2)는 병렬로 접속된다.
후술하는 바와 같이 트랜지스터 M2와 트랜지스터(M1, M3)는 일반적으로 말하면, 교대로 온 오프를 반복하도록 제어되어 있다.
여기서, 제어용 MOS 트랜지스터 M2에 주목하면, 그 기판은 콘덴서(1)와 제어용 MOS 트랜지스터 M2의 접속점(도면 중, A점)이 접속되어 있다. 그래서, 그 기판은 콘덴서(1)와 제어용 MOS 트랜지스터 M2의 접속점의 전압으로 바이어스된다. 이에 따라, 후술하는 바와 같이 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp1에는 실질적으로 순방향 전류가 흐르는 것이 방지된다.
클럭 드라이버(3)는 콘덴서(2)에 클럭 CLK를 공급한다. 클럭 드라이버(3)는 특별히 한정되지 않지만, 전원 전압 Vdd가 공급된 CMOS형 인버터로 이루어진다. 그리고, 다이오드 D2로부터 출력되는 출력 전압이 부하(4)에 인가되어 있다.
이하에서는 도 1 내지 도 7을 참조하여, 상술한 구성의 차지 펌프 회로의 제어 방법을 설명한다. 도 7은 차지 펌프 회로의 제어 방법을 설명하기 위한 타이밍도이다.
또, 특별히 한정되지 않지만, 클럭 드라이버(3)의 전원 전압 Vdd=5V로서, 콘덴서(1, 2)의 용량치는 동등한 것이다. 또한, 전하 전송용 다이오드 D1, D2와 제어용 MOS 트랜지스터 M1, M2, M3에 기인하는 전압 강하도 0V로 하여 설명한다.
(1) 제1 제어 단계
시각 t1에서 제어용 MOS 트랜지스터 M1, M3은 오프되기 때문에, M1, M2, M3은 모두 오프 상태가 된다. 클럭 드라이버(3)의 입력 클럭 CLK는 로우 레벨(CLK= Low)이다. 즉, 도 7 중, ①의 상태이다. 이 상태에서 각 노드 전압은 VL1≒-2.5V, VA=0V, VB=-2.5V, VC=0V이다. 따라서, 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp1은 역방향 바이어스되어 있다.
또, VL1은 다이오드 D1, D2와 콘덴서(1)의 접속 노드(펌핑 노드)의 전압, VA는 콘덴서(1)와 트랜지스터 M2의 접속 노드의 전압, VB는 트랜지스터 M2와 콘덴서 (2)의 접속 노드의 전압, VC는 클럭 드라이버(3)의 출력과 콘덴서(2)의 접속 노드의 전압이다(도 1, 도 7 참조).
(2) 제2 제어 단계
다음으로, 제어용 MOS 트랜지스터 M1, M2, M3이 모두 오프 상태의 시각 t2에서, 클럭 CLK를 로우 레벨로부터 하이 레벨로 변화시킨다. 그러면, VC는 5V로 변화하고, VB는 콘덴서 커플링 효과에 의해 2.5V로 변화한다. 펌핑 노드의 전압 VL1은 트랜지스터 M1, M2, M3이 모두 오프 상태이기 때문에 변화하지 않는다(도 2, 도 7 참조). 즉, 도 7 중, ②의 상태이다.
이 상태에서 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp1은 순방향 바이어스되지만, 트랜지스터 M2, M3은 오프이기 때문에, 도면 중, 노드 A가 부유 상태가 된다. 따라서, 순방향 전류는 실질적으로 흐르지 않는다.
(3) 제3 제어 단계
그 후, 클럭 드라이버(3)의 입력 클럭이 하이 레벨(CLK=High)의 상태를 유지한 시각 t3에서, 제어용 트랜지스터 M2를 온으로 전환한다. 이에 따라, 두 개의 콘덴서(1, 2)는 펌핑 노드에 대하여 직렬로 접속된다.
이에 따라, 콘덴서(1, 2)는 Vdd/2의 전압으로 충전되고, 각 노드 전압은 VL1≒0V, VA=VB=2.5V, VC=5V가 된다. 즉, 평균 출력 전류 Iout이 MOS 트랜지스터 M1로 흐르고, 클럭 드라이버(3)의 출력으로부터도 평균 출력 전류 Iout이 흐른다(도 3, 도 7 참조). 즉, 도 7 중, ③의 상태이다. 이 상태에서 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp1의 양단의 전압차는 0V가 되기 때문에, 순방향 전류가 흐르지 않는다.
(4) 제4 제어 단계
다음으로, 클럭 CLK=High 상태의 시각 t4에서, 제어용 트랜지스터 M2가 오프된다. 이에 따라, 다시 트랜지스터 M1, M2, M3은 모두 오프 상태가 된다. 각 노드의 전압은 그대로 유지된다(도 4, 도 7 참조). 즉, 도 7 중, ④의 상태이다. 이 상태에서 제어용 MOS 트랜지스터에 부수한 기생 PN 접합 다이오드 Dp1의 양단의 전압차는 0V로 유지되기 때문에, 순방향 전류가 흐르지 않는다.
(5) 제5 제어 단계
다음으로 트랜지스터 M1, M2, M3이 모두 오프 상태의 시각 t5에서, 클럭 드라이버(3)의 입력 클럭 CLK를 로우 레벨로 변화시킨다(CLK=Low). 그러면, 콘덴서 커플링 효과에 의해 각 노드 전압은 VL1≒0V, VA=2.5V, VB=-2.5V, VC=0V가 된다(도 5, 도 7 참조). 즉, 도 7 중, ⑤의 상태이다. 따라서, 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp1은 역방향 바이어스되기 때문에, 순방향 전류가 흐르지 않는다.
(6) 제6 제어 단계
다음으로, 입력 클럭 CLK가 로우 레벨을 유지한 상태의 시각 t6에서, 트랜지스터 M1, M3을 온한다. 이에 따라, 콘덴서(1, 2)는 펌핑 노드에 대하여 병렬로 접속된다. 따라서, 각 노드 전압은 VL1=-2.5V, VA=0V, VB=-2.5V, VC=0V가 된다(도 6, 도 7 참조). 즉, 도 7 중, ⑥의 상태이다. 이 제어 단계에서도 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp1은 역방향 바이어스되기 때문에,순방향 전류가 흐르지 않는다.
그 후, 상기한 제1 제어 단계로 되돌아가, 제1 제어 단계 내지 제6 제어 단계를 반복한다. 이에 따라, 다이오드 D2로부터 -2.5V의 전압을 안정적으로 얻을 수 있다.
상술한 제어 방법에 의하면, 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp1에는 회로 동작의 모든 과정을 통해 실질적으로 순방향 전류가 흐르는 것이 방지되기 때문에, 차지 펌프 동작이 정상적으로 행해짐과 함께, 불필요한 전류의 흐름에 따른 소비 전류의 증가가 방지된다.
〈제2 실시예〉
다음으로, 도면을 참조하여 본 발명의 제2 실시예를 설명한다.
도 8 내지 도 14는 -0.5Vdd의 승압 전압을 출력하는 차지 펌프 회로의 구성을 나타내는 회로도이다. 이 차지 펌프 회로는 제1 실시예의 회로도와 마찬가지로, 접지 전압(0V)에 대하여 -0.5Vdd의 승압 전압을 작성하는 것이다.
본 실시예에서는 제1 실시예와 달리, 제어용 MOS 트랜지스터 M1, M2, M3을 N 채널형으로 구성한 점이다. 그리고, 제어용 MOS 트랜지스터 M2의 게이트에는 제어 클럭 /CLKs가 인가되어 있다. 제어용 MOS 트랜지스터 M1, M3의 게이트에는 클럭 /CLKp가 인가되어 있다.
즉, 제어 클럭 /CLKs가 하이 레벨이 되어, 트랜지스터 M2(제1 스위치 수단)가 온되면, 콘덴서(1, 2)는 직렬로 접속된다. 제어 클럭 /CLKp가 하이 레벨이 되어, 트랜지스터 M1, M3(제2 스위치 수단)이 온되면, 콘덴서(1, 2)는 병렬로 접속된다.
후술하는 바와 같이, 트랜지스터 M2와 트랜지스터(M1, M3)는 일반적으로 말하면, 교대로 온 오프를 반복하도록 제어되어 있다.
여기서, 제어용 MOS 트랜지스터 M2에 주목하면, 그 기판은 콘덴서(2)와 제어용 MOS 트랜지스터 M2의 접속점(도면 중, B점)이 접속되어 있다. 그래서, 그 기판은 콘덴서(2)와 제어용 MOS 트랜지스터 M2의 접속점의 전압으로 바이어스된다. 이에 따라, 후술하는 바와 같이 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp2에는 실질적으로 순방향 전류가 흐르는 것이 방지된다.
이하에서는, 도 8 내지 도 14를 참조하여, 상술한 구성의 차지 펌프 회로의 제어 방법을 설명한다. 도 14는 차지 펌프 회로의 제어 방법을 설명하기 위한 타이밍도이다.
또, 특별히 한정되지 않지만, 클럭 드라이버(3)의 전원 전압 Vdd=5V로서, 콘덴서(1, 2)의 용량치는 동등한 것이다. 또한, 전하 전송용 다이오드 D1, D2와 제어용 MOS 트랜지스터 M1, M2, M3에 기인하는 전압 강하도 0V로 하여 설명한다.
(1) 제1 제어 단계
시각 t1에서 제어용 MOS 트랜지스터 M1, M3은 오프되기 때문에, M1, M2, M3은 모두 오프 상태가 된다. 클럭 드라이버(3)의 입력 클럭 CLK는 로우 레벨(CLK= Low)이다. 즉, 도 14 중, ①의 상태이다. 이 상태에서 각 노드 전압은 VL1≒-2.5V, VA=0V, VB=-2.5V, VC=0V이다. 따라서, 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp2는 역방향 바이어스되어 있다.
또, VL1은 다이오드 D1, D2와 콘덴서(1)의 접속 노드(펌핑 노드)의 전압, VA는 콘덴서(1)와 트랜지스터 M2의 접속 노드의 전압, VB는 트랜지스터 M2와 콘덴서 (2)의 접속 노드의 전압, VC는 클럭 드라이버(3)의 출력과 콘덴서(2)의 접속 노드의 전압이다(도 8, 도 14 참조).
(2) 제2 제어 단계
다음으로, 제어용 MOS 트랜지스터 M1, M2, M3이 모두 오프 상태의 시각 t2에서, 클럭 CLK를 로우 레벨로부터 하이 레벨로 변화시킨다. 그러면, VC는 5V로 변화하고, VB는 콘덴서 커플링 효과에 의해 2.5V로 변화한다. 펌핑 노드의 전압 VL1은 트랜지스터 M1, M2, M3이 모두 오프 상태이기 때문에 변화하지 않는다(도 9, 도 14 참조). 즉, 도 14 중, ②의 상태이다.
이 상태에서 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp2는 순방향 바이어스되지만, 트랜지스터 M2, M3은 오프이기 때문에, 도면 중, 노드 A가 부유 상태가 된다. 따라서, 순방향 전류는 실질적으로 흐르지 않는다.
(3) 제3 제어 단계
그 후, 클럭 드라이버(3)의 입력 클럭이 하이 레벨(CLK=High)의 상태를 유지한 시각 t3에서, 제어용 트랜지스터 M2를 온으로 전환한다. 이에 따라, 두 개의 콘덴서(1, 2)는 펌핑 노드에 대하여 직렬로 접속된다.
이에 따라, 콘덴서(1, 2)는 Vdd/2의 전압으로 충전되고, 각 노드 전압은 VL1≒0V, VA=VB=2.5V, VC=5V가 된다. 즉, 평균 출력 전류 Iout이 MOS 트랜지스터 M1로 흐르고, 클럭 드라이버(3)의 출력으로부터도 평균 출력 전류 Iout이 흐른다(도 10, 도 14 참조). 즉, 도 14 중, ③의 상태이다. 이 상태에서 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp2의 양단의 전압차는 0V가 되기 때문에, 순방향 전류가 흐르지 않는다.
(4) 제4 제어 단계
다음으로, 클럭 CLK=High의 상태의 시각 t4에서, 제어용 트랜지스터 M2가 오프된다. 이에 따라, 다시 트랜지스터 M1, M2, M3은 모두 오프 상태가 된다. 각 노드의 전압은 그대로 유지된다(도 11, 도 14 참조). 즉, 도 14 중, ④의 상태이다. 이 상태에서 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp2의 양단의 전압차는 0V로 유지되기 때문에, 순방향 전류가 흐르지 않는다.
(5) 제5 제어 단계
다음으로 트랜지스터 M1, M2, M3이 모두 오프 상태의 시각 t5에서, 클럭 드라이버(3)의 입력 클럭 CLK를 로우 레벨로 변화시킨다(CLK=Low). 그러면, 콘덴서 커플링 효과에 의해 각 노드 전압은 VL1≒0V, VA=2.5V, VB=-2.5V, VC=0V가 된다(도 12, 도 14 참조). 즉, 도 14 중, ⑤의 상태이다. 따라서, 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp2는 역방향 바이어스되기 때문에, 순방향 전류가 흐르지 않는다.
(6) 제6 제어 단계
다음으로, 입력 클럭 CLK가 로우 레벨을 유지한 상태의 시각 t6에서, 트랜지스터 M1, M3을 온한다. 이에 따라, 콘덴서(1, 2)는 펌핑 노드에 대하여 병렬로 접속된다. 따라서, 각 노드 전압은 VL1=-2.5V, VA=0V, VB=-2.5V, VC=0V가 된다(도 13, 도 14 참조). 즉, 도 14 중, ⑥의 상태이다. 이 제어 단계에서도 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp2는 역방향 바이어스되기 때문에, 순방향 전류가 흐르지 않는다.
그 후, 상기한 제1 제어 단계로 되돌아가, 제1 제어 단계 내지 제6 제어 단계를 반복한다. 이에 따라, 다이오드 D2로부터 -2.5V의 전압을 안정적으로 얻을 수 있다.
상술한 제어 방법에 의하면, 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드 Dp2에는 회로 동작의 모든 과정을 통해 실질적으로 순방향 전류가 흐르는 것이 방지되기 때문에, 차지 펌프 동작이 정상적으로 행해짐과 함께, 불필요한 전류의 흐름에 따른 소비 전류의 증가가 방지된다.
〈제3 실시예〉
다음으로, 도면을 참조하여 본 발명의 제3 실시예를 설명한다.
도 15는 -0.5Vdd의 승압 전압을 출력하는 차지 펌프 회로의 구성을 나타내는 회로도이다. 이 차지 펌프 회로는 제1 실시예의 회로도와 마찬가지로, 접지 전압(0V)에 대하여 -0.5Vdd의 승압 전압을 작성하는 것이다.
본 실시예에서는 제1 실시예와 마찬가지로, 제어용 MOS 트랜지스터 M1, M2, M3을 P 채널형으로 구성하였다. 그리고, 제어용 MOS 트랜지스터 M2의 게이트에는 제어 클럭 /CLKs가 인가되어 있다. 제어용 MOS 트랜지스터 M1, M3의 게이트에는 클럭 /CLKp가 인가되어 있다.
즉, 제어 클럭 /CLKs가 로우 레벨이 되어, 트랜지스터 M2(제1 스위치 수단)가 온되면, 콘덴서(1, 2)는 직렬로 접속된다. 제어 클럭 /CLKp가 로우 레벨이 되어, 트랜지스터 M1, M3(제2 스위치 수단)이 온되면, 콘덴서(1, 2)는 병렬로 접속된다.
여기서, 제어용 MOS 트랜지스터 M2에 주목하면, 그 기판에는 콘덴서(2)와 클럭 드라이버(3)의 출력(도면 중, C점)이 접속되어 있다는 점이 본 실시예의 특징이다. 그래서, 그 기판은 클럭 드라이버(3)의 출력 전압으로 바이어스된다. 이에 따라, 제1 실시예와 마찬가지로, 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드에는 실질적으로 순방향 전류가 흐르는 것이 방지된다.
또한, 본 실시예의 차지 펌프 회로의 제어 방법은 제1 실시예와 완전히 동일하므로, 설명을 생략한다.
〈제4 실시예〉
다음으로, 도면을 참조하여 본 발명의 제4 실시예를 설명한다.
도 16은 -0.5Vdd의 승압 전압을 출력하는 차지 펌프 회로의 구성을 나타내는 회로도이다. 이 차지 펌프 회로는 제1 실시예의 회로도와 마찬가지로, 접지 전압(0V)에 대하여 -0.5Vdd의 승압 전압을 작성하는 것이다.
본 실시예에서는 제2 실시예와 마찬가지로, 제어용 MOS 트랜지스터 M1, M2, M3을 N 채널형으로 구성하였다. 그리고, 제어용 MOS 트랜지스터 M2의 게이트에는 제어 클럭 /CLKs가 인가되어 있다. 제어용 MOS 트랜지스터 M1, M3의 게이트에는 클럭 /CLKp가 인가되어 있다.
즉, 제어 클럭 /CLKs가 하이 레벨이 되어, 트랜지스터 M2(제1 스위치 수단)가 온되면, 콘덴서(1, 2)는 직렬로 접속된다. 제어 클럭 /CLKp가 하이 레벨이 되어, 트랜지스터 M1, M3(제2 스위치 수단)이 온되면, 콘덴서(1, 2)는 병렬로 접속된다.
여기서, 제어용 MOS 트랜지스터 M2에 주목하면, 그 기판에는 전하 전송용 다이오드 D1, D2의 접속점(펌핑 노드)이 접속되어 있다는 점이 본 실시예의 특징이다. 그래서, 그 기판은 펌핑 노드의 전압으로 바이어스된다. 이에 따라, 제어용 MOS 트랜지스터 M2에 부수한 기생 PN 접합 다이오드에는 실질적으로 순방향 전류가 흐르는 것이 방지된다.
또한, 본 실시예의 차지 펌프 회로의 제어 방법은 제2 실시예와 완전히 동일하므로, 설명을 생략한다.
또, 상기 제1 내지 제4 실시예에 있어서, 제어용 MOS 트랜지스터 M1, M2, M3은 모두 동일 채널형(N 채널형이나 P 채널형)으로 형성되어 있지만, 이에 한정되는 것이 아니라, N 채널형과 P 채널형을 혼재시키는 것도 본 특허의 범위이다. 예를 들면, 트랜지스터 M2를 P 채널형으로 구성하고, 트랜지스터 M1, M3을 N 채널형으로구성할 수도 있다.
또한, 다이오드 D1, D2 대신에 전하 전송용 MOS 트랜지스터 M1, M2를 다이오드 접속한 구성의 경우에는 MOS 트랜지스터의 임계치 전압(Threshold Voltage)분의 전압 손실이 발생된다. 본 발명은 이에 한정되지 않고, 전하 전송용 MOS 트랜지스터 M1, M2를 클럭 CLK에 따라 교대로 온·오프시키도록 하여, 전하 전송용 MOS 트랜지스터 M1, M2가 온될 때에는 승압된 전압(예를 들면, 절대치로 2Vdd)을 이들 게이트에 공급하는 구성으로 한 차지 펌프 회로에도 적용할 수 있다.
이 경우, 콘덴서(1, 2)가 직렬로 접속되어 있는 기간 내에 M1을 온, M2를 오프로 하고, 콘덴서(1, 2)가 병렬로 접속되어 있는 기간 내에 M1을 오프, M2를 온이 되도록, 이들 게이트 전압을 제어한다.
이에 따라, MOS 트랜지스터의 임계치 전압의 전압 손실을 없앨 수 있음과 함께, MOS 트랜지스터 M1, M2의 온 저항이 저하하기 때문에, 고효율로 대출력 전류의 차지 펌프 회로를 실현시킬 수 있다.
또한, 전하 전송용 MOS 트랜지스터를 P 채널형 MOS 트랜지스터, N 채널형 MOS 트랜지스터 중 어느 하나로 구성하여도 좋다.
또한, 각 실시예에서는 -O.5Vdd의 승압 전압을 출력하는 1단의 차지 펌프 회로에 대한 적용예를 나타내었지만, 본 발명은 차지 펌프의 단수를 증가시킴에 따라 -1.5Vdd의 승압 전압을 출력하는 2단의 차지 펌프 회로에도 적용할 수 있다.
일반적으로는, 본 실시예의 차지 펌프 회로를 코어로 하여 조립한 다단의 차지 펌프 회로에 적용할 수 있다. 이러한 다단의 차지 펌프 회로에서는 예를 들면,1단째에서 -0.5Vdd의 전압을 출력하고, 2단째 이상에서는 딕슨형의 일반적인 차지 펌프 회로의 구성이 된다.
또한, 각 실시예의 차지 펌프 회로는 두 개의 콘덴서(1, 2)를 직렬과 병렬로 전환하여 -0.5Vdd의 전압 단계의 승압을 행하는 타입이지만, 두 개 이상의 콘덴서를 직렬, 병렬로 전환함으로써, 더욱 작은 전압 단계의 승압을 행할 수 있다. 본 발명은 그와 같은 차지 펌프 회로에도 적용할 수 있는 것이다.
또한, 각 실시예에서는 마이너스의 승압 전압을 출력하는 차지 펌프 회로에 대하여 설명하였지만, +0.5Vdd의 단계를 갖는 차지 펌프 회로에도 마찬가지로 적용할 수 있다.
본 발명의 차지 펌프 회로 및 그 제어 방법에 따르면, 펌핑 노드에 콘덴서를 직렬과 병렬로 전환하여 결합시키는 것을 반복함으로써, 전원 전압 이하의 단계에서 승압을 행하는 차지 펌프 회로에 있어서, 제어용 MOS 트랜지스터에 부수한 기생 다이오드가 순방향 바이어스되는 것이 방지되기 때문에, 차지 펌프 동작을 정상적으로 행할 수 있음과 함께, 소비 전류의 증가가 방지되는 효과를 갖는다.
또한, 이에 따라, 차지 펌프 회로를 단일 칩 상에 집적화할 수 있게 된다.

Claims (8)

  1. 차지 펌프 회로에 있어서,
    직렬로 접속된 적어도 제1 및 제2 전하 전송 소자와,
    제1 및 제2 콘덴서와,
    제2 콘덴서의 일단에 클럭을 출력하는 클럭 공급 수단과, 상기 제1 및 제2 콘덴서 사이에 접속되고, 상기 제1 및 제2 콘덴서를 제1 및 제2 전하 전송 소자의 접속점에 직렬로 접속하기 위한 제1 스위치 수단과,
    상기 제1 및 제2 콘덴서를 제1 및 제2 전하 전송용 MOS 트랜지스터의 접속점에 병렬로 접속하기 위한 제2 스위치 수단과,
    적어도 상기 제1 스위치 수단은 제어용 MOS 트랜지스터로 구성됨과 함께, 상기 제어용 MOS 트랜지스터에 부수하는 기생 다이오드에 실질적으로 순방향 전류가 흐르지 않도록 상기 제어용 MOS 트랜지스터의 기판을 바이어스하는 수단
    을 포함하는 것을 특징으로 하는 차지 펌프 회로.
  2. 제1항에 있어서,
    상기 제어용 MOS 트랜지스터는 P 채널형이고, 상기 제어용 MOS 트랜지스터의 기판을 상기 제어용 MOS 트랜지스터와 상기 제1 콘덴서의 접속점의 전압으로 바이어스한 것을 특징으로 하는 차지 펌프 회로.
  3. 제1항에 있어서,
    상기 제어용 MOS 트랜지스터는 P 채널형이고, 상기 제어용 MOS 트랜지스터의 기판을 상기 클럭 공급 수단의 출력에 의해 바이어스한 것을 특징으로 하는 차지 펌프 회로.
  4. 제1항에 있어서,
    상기 제어용 MOS 트랜지스터는 N 채널형이고, 상기 제어용 MOS 트랜지스터의 기판을 상기 제어용 MOS 트랜지스터와 상기 제2 콘덴서의 접속점의 전압으로 바이어스한 것을 특징으로 하는 차지 펌프 회로.
  5. 제1항에 있어서,
    상기 제어용 MOS 트랜지스터는 N 채널형이고, 상기 제어용 MOS 트랜지스터의 기판을 상기 제1 및 제2 전하 전송 소자의 접속점의 전압에 의해 바이어스한 것을 특징으로 하는 차지 펌프 회로.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 전하 전송 소자가 전하 전송용 MOS 트랜지스터에 의해 구성된 것을 특징으로 하는 차지 펌프 회로.
  7. 직렬로 접속된 적어도 제1 및 제2 전하 전송 소자와,
    제1 및 제2 콘덴서와,
    제2 콘덴서의 일단에 클럭을 출력하는 클럭 공급 수단과, 상기 제1 및 제2 콘덴서 사이에 접속되고, 상기 제1 및 제2 콘덴서를 제1 및 제2 전하 전송 소자의 접속점에 직렬로 접속하기 위한 제1 스위치 수단과.
    상기 제1 및 제2 콘덴서를 제1 및 제2 전하 전송용 MOS 트랜지스터의 접속점에 병렬로 접속하기 위한 제2 스위치 수단과,
    적어도 상기 제1 스위치 수단은 제어용 MOS 트랜지스터로 구성됨과 함께, 상기 제어용 MOS 트랜지스터에 부수하는 기생 다이오드에 실질적으로 순방향 전류가 흐르지 않도록 상기 제어용 MOS 트랜지스터의 기판을 바이어스하는 수단
    을 포함한 차지 펌프 회로 제어 방법에 있어서,
    상기 제1 및 제2 스위치 수단이 오프된 후, 상기 클럭 공급 수단에 의해 상기 클럭 상태를 변화시키도록 한 것을 특징으로 하는 차지 펌프 회로의 제어 방법.
  8. 제7항에 있어서,
    상기 제1 및 제2 스위치 수단을 오프하는 제1 단계와,
    상기 클럭 공급 수단에 의해 상기 클럭을 제1 상태로부터 제2 상태로 변화시키는 제2 단계와,
    상기 제1 스위치 수단을 온함으로써 상기 제1 및 제2 콘덴서를 직렬로 접속하는 제3 단계와,
    상기 제1 스위치 수단을 오프하는 제4 단계와,
    상기 클럭 공급 수단에 의해 상기 클럭을 제2 상태로부터 제1 상태로 변화시키는 제5 단계와,
    상기 제2 스위치 수단을 온함으로써 상기 제1 및 제2 콘덴서를 병렬로 접속하는 제6 단계를 포함하며,
    상기 제1 내지 제6 단계를 반복하는 것을 특징으로 하는 차지 펌프 회로의 제어 방법.
KR10-2001-0029589A 2000-05-30 2001-05-29 차지 펌프 회로 및 그 제어 방법 KR100403528B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-159715 2000-05-30
JP2000159715 2000-05-30

Publications (2)

Publication Number Publication Date
KR20010109128A KR20010109128A (ko) 2001-12-08
KR100403528B1 true KR100403528B1 (ko) 2003-10-30

Family

ID=18664006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0029589A KR100403528B1 (ko) 2000-05-30 2001-05-29 차지 펌프 회로 및 그 제어 방법

Country Status (3)

Country Link
US (1) US6437637B2 (ko)
KR (1) KR100403528B1 (ko)
TW (1) TW578378B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102114186B1 (ko) 2019-07-18 2020-05-25 이승근 낙석방지용 휀스

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003033007A (ja) * 2001-07-09 2003-01-31 Sanyo Electric Co Ltd チャージポンプ回路の制御方法
KR100456593B1 (ko) * 2002-04-17 2004-11-09 삼성전자주식회사 저전압 승압 회로
US6844762B2 (en) 2002-10-30 2005-01-18 Freescale Semiconductor, Inc. Capacitive charge pump
FR2864271B1 (fr) * 2003-12-19 2006-03-03 Atmel Corp Circuit de pompe a charge a rendement eleve, a faible cout
US7599677B2 (en) * 2004-03-31 2009-10-06 Broadcom Corporation Charge pump circuit having switches
US7855591B2 (en) * 2006-06-07 2010-12-21 Atmel Corporation Method and system for providing a charge pump very low voltage applications
US7652522B2 (en) * 2006-09-05 2010-01-26 Atmel Corporation High efficiency low cost bi-directional charge pump circuit for very low voltage applications
KR101610825B1 (ko) 2009-02-19 2016-04-11 삼성전자주식회사 래치-업 현상을 방지할 수 있는 ｃｍｏｓ 차지 펌프

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920013867A (ko) * 1990-12-11 1992-07-29 구루 이사무 가변 전하 펌핑 dc/dc 변환기 및 출력 파워를 변화시키는 방법
JPH06165482A (ja) * 1992-09-02 1994-06-10 Nec Corp 電圧変換回路及びそれに用いる多相クロック発生回路
US6021056A (en) * 1998-12-14 2000-02-01 The Whitaker Corporation Inverting charge pump
JP2000236658A (ja) * 1999-02-15 2000-08-29 Nec Corp 昇圧回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2245112A (en) * 1990-06-13 1991-12-18 Philips Electronic Associated Dc/dc voltage multiplier.
JPH11348475A (ja) 1998-06-12 1999-12-21 Nifco Inc クリップおよびクリップドライバ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920013867A (ko) * 1990-12-11 1992-07-29 구루 이사무 가변 전하 펌핑 dc/dc 변환기 및 출력 파워를 변화시키는 방법
JPH06165482A (ja) * 1992-09-02 1994-06-10 Nec Corp 電圧変換回路及びそれに用いる多相クロック発生回路
US6021056A (en) * 1998-12-14 2000-02-01 The Whitaker Corporation Inverting charge pump
JP2000236658A (ja) * 1999-02-15 2000-08-29 Nec Corp 昇圧回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102114186B1 (ko) 2019-07-18 2020-05-25 이승근 낙석방지용 휀스

Also Published As

Publication number Publication date
KR20010109128A (ko) 2001-12-08
US20010052812A1 (en) 2001-12-20
US6437637B2 (en) 2002-08-20
TW578378B (en) 2004-03-01

Similar Documents

Publication Publication Date Title
KR100435408B1 (ko) 차지 펌프 회로 및 그 제어 방법
US7046076B2 (en) High efficiency, low cost, charge pump circuit
US7208996B2 (en) Charge pump circuit
JP3488587B2 (ja) 昇圧回路及びこれを備えたｉｃカード
US20080042731A1 (en) High efficiency bi-directional charge pump circuit
US7427891B2 (en) Charge pump-type booster circuit
US8547168B2 (en) High current drive switched capacitor charge pump
US7920018B2 (en) Booster circuit
US5347171A (en) Efficient negative charge pump
US7994844B2 (en) Multiple-stage charge pump with charge recycle circuit
KR100463619B1 (ko) 차지펌프 회로의 제어 방법
US20060273843A1 (en) High efficiency bi-directional charge pump circuit
KR100377698B1 (ko) 차지펌프 회로
KR100403528B1 (ko) 차지 펌프 회로 및 그 제어 방법
US7342437B2 (en) Charge pump circuit
US6605985B2 (en) High-efficiency power charge pump supplying high DC output currents
US7683699B2 (en) Charge pump
KR100296861B1 (ko) 전하 펌프
JP2002058237A (ja) チャージポンプ回路及びその制御方法
US11437907B2 (en) Charge pump architecture
JP2005117830A (ja) チャージポンプ回路
JP2002034235A (ja) チャージポンプ回路及びその制御方法
US20220286048A1 (en) Nmos-based negative charge pump circuit
KR100349349B1 (ko) 승압 전압 발생기
JP3300317B2 (ja) 半導体昇圧回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101012

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee