JP2003033007A - チャージポンプ回路の制御方法 - Google Patents
チャージポンプ回路の制御方法Info
- Publication number
- JP2003033007A JP2003033007A JP2001208344A JP2001208344A JP2003033007A JP 2003033007 A JP2003033007 A JP 2003033007A JP 2001208344 A JP2001208344 A JP 2001208344A JP 2001208344 A JP2001208344 A JP 2001208344A JP 2003033007 A JP2003033007 A JP 2003033007A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- pump circuit
- voltage
- capacitors
- vdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Abstract
(57)【要約】
【課題】 電源電圧Ｖｄｄ以下の小さいステップで昇圧
を行うチャージポンプ回路において、誤動作を防止す
る。 【解決手段】 コンデンサ１，２をポンピングノードに
直列または並列に接続するスイッチＳ１，Ｓ２，Ｓ３を
備え、次の制御ステップに従ってチャージポンプ動作を
行わせる。クロックＣＬＫがＬレベルの状態でスイッ
チＳ２をオンにすることにより、コンデンサ１，２を直
列に接続する。スイッチＳ２をオフにする。クロッ
クＣＬＫをＨレベルの状態にする。スイッチＳ１，Ｓ
３をオンにすることにより、コンデンサ１，２を並列に
接続する。スイッチＳ１，Ｓ３をオフにする。クロ
ックＣＬＫをＬレベルの状態にする。
を行うチャージポンプ回路において、誤動作を防止す
る。 【解決手段】 コンデンサ１，２をポンピングノードに
直列または並列に接続するスイッチＳ１，Ｓ２，Ｓ３を
備え、次の制御ステップに従ってチャージポンプ動作を
行わせる。クロックＣＬＫがＬレベルの状態でスイッ
チＳ２をオンにすることにより、コンデンサ１，２を直
列に接続する。スイッチＳ２をオフにする。クロッ
クＣＬＫをＨレベルの状態にする。スイッチＳ１，Ｓ
３をオンにすることにより、コンデンサ１，２を並列に
接続する。スイッチＳ１，Ｓ３をオフにする。クロ
ックＣＬＫをＬレベルの状態にする。
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧Ｖｄｄよ
り小さなステップで昇圧電圧を出力するチャージポンプ
回路及びその制御方法に関し、特に電荷転送素子に伴う
寄生ダイオードの影響を除去して正常なチャージポンプ
動作を可能としたチャージポンプ回路の制御方法に関す
る。
り小さなステップで昇圧電圧を出力するチャージポンプ
回路及びその制御方法に関し、特に電荷転送素子に伴う
寄生ダイオードの影響を除去して正常なチャージポンプ
動作を可能としたチャージポンプ回路の制御方法に関す
る。
【０００２】
【従来の技術】ディクソン(Dicson)によって開発された
チャージポンプ回路（charge-pump circuit）は、ポン
ピング・パケット（pumping packet）を複数段、直列接
続し、各ポンピング・パケットの昇圧(voltage fluctua
tion)により、ＬＳＩチップの電源電圧Ｖｄｄよりも高
い電圧を発生するものである。例えば、フラッシュメモ
リ（Flash Memories）のプログラム／消去（program/er
ase）のための電圧を発生するために使用されている。
チャージポンプ回路（charge-pump circuit）は、ポン
ピング・パケット（pumping packet）を複数段、直列接
続し、各ポンピング・パケットの昇圧(voltage fluctua
tion)により、ＬＳＩチップの電源電圧Ｖｄｄよりも高
い電圧を発生するものである。例えば、フラッシュメモ
リ（Flash Memories）のプログラム／消去（program/er
ase）のための電圧を発生するために使用されている。
【０００３】しかし、従来のチャージポンプ回路は、電
源電圧Ｖｄｄのステップで昇圧を行うものであって、そ
れより小さな電圧ステップの昇圧を可能とするものは提
案されていなかった。例えば、０．５Ｖｄｄステップの
昇圧が可能になれば、電源回路の効率を大幅に向上でき
る。
源電圧Ｖｄｄのステップで昇圧を行うものであって、そ
れより小さな電圧ステップの昇圧を可能とするものは提
案されていなかった。例えば、０．５Ｖｄｄステップの
昇圧が可能になれば、電源回路の効率を大幅に向上でき
る。
【０００４】そこで、本発明者は電源電圧Ｖｄｄより小
さな電圧ステップの昇圧を可能とするとともに、回路の
効率ηを改善したチャージポンプ回路をすでに提案した
（特願平３−３４８４７５号公報）。
さな電圧ステップの昇圧を可能とするとともに、回路の
効率ηを改善したチャージポンプ回路をすでに提案した
（特願平３−３４８４７５号公報）。
【０００５】その概要を説明すれば以下のとおりであ
る。図９及び図１０は、＋０．５Ｖｄｄ昇圧チャージポ
ンプ回路の構成及び動作を示す回路図である。このチャ
ージポンプ回路は、入力電圧Ｖｄｄに対して１．５Ｖｄ
ｄの昇圧電圧を作成するものである。
る。図９及び図１０は、＋０．５Ｖｄｄ昇圧チャージポ
ンプ回路の構成及び動作を示す回路図である。このチャ
ージポンプ回路は、入力電圧Ｖｄｄに対して１．５Ｖｄ
ｄの昇圧電圧を作成するものである。
【０００６】ダイオードＤ１、Ｄ２（電荷転送素子）が
直列に接続され、ダイオードＤ１のアノードには電源電
圧Ｖｄｄが入力電圧Ｖｉｎとして供給されている。ダイ
オードＤ１、Ｄ２は、たとえばゲートとドレインを共通
接続したＭＯＳトランジスタによって構成することがで
きる。Ｓ１、Ｓ２、Ｓ３は、ダイオードＤ１、Ｄ２の接
続点に、コンデンサ１、２を並列または直列に切換えて
接続するためのスイッチである。
直列に接続され、ダイオードＤ１のアノードには電源電
圧Ｖｄｄが入力電圧Ｖｉｎとして供給されている。ダイ
オードＤ１、Ｄ２は、たとえばゲートとドレインを共通
接続したＭＯＳトランジスタによって構成することがで
きる。Ｓ１、Ｓ２、Ｓ３は、ダイオードＤ１、Ｄ２の接
続点に、コンデンサ１、２を並列または直列に切換えて
接続するためのスイッチである。
【０００７】これらのスイッチＳ１、Ｓ２、Ｓ３は、た
とえば、ＭＯＳトランジスタによって構成することがで
きる。３は、コンデンサ１、２にクロックを供給するク
ロックドライバーである。すなわち、クロックドライバ
ー３の出力はコンデンサ２の一方の端子に接続されてい
る。クロックドライバー３に供給される電源電圧はＶｄ
ｄであり、クロックの振幅の大きさはＶｄｄである。ま
た、クロックドライバー３は、たとえば２段のＣＭＯＳ
インバータによって構成される。
とえば、ＭＯＳトランジスタによって構成することがで
きる。３は、コンデンサ１、２にクロックを供給するク
ロックドライバーである。すなわち、クロックドライバ
ー３の出力はコンデンサ２の一方の端子に接続されてい
る。クロックドライバー３に供給される電源電圧はＶｄ
ｄであり、クロックの振幅の大きさはＶｄｄである。ま
た、クロックドライバー３は、たとえば２段のＣＭＯＳ
インバータによって構成される。
【０００８】４は、ダイオードＤ２から出力される昇圧
電圧Ｖoutが供給される負荷である。また、ＣＬはダイ
オードＤ２の出力ノードが有する容量である。
電圧Ｖoutが供給される負荷である。また、ＣＬはダイ
オードＤ２の出力ノードが有する容量である。
【０００９】次に、このチャージポンプ回路の動作につ
いて、図９、図１０、及び図１１を参照しながら説明す
る。図１１は、このチャージポンプ回路の動作波形図で
ある。なお、簡単のためダイオードＤ１，Ｄ２による電
圧降下ＶFを０Ｖとする。また、コンデンサ１、２の容
量値は等しいとする。
いて、図９、図１０、及び図１１を参照しながら説明す
る。図１１は、このチャージポンプ回路の動作波形図で
ある。なお、簡単のためダイオードＤ１，Ｄ２による電
圧降下ＶFを０Ｖとする。また、コンデンサ１、２の容
量値は等しいとする。
【００１０】図９に示すように、クロックドライバー３
の入力クロックＣＬＫがＬレベル（ＣＬＫ＝ロウレベ
ル）のとき、Ｓ１＝オフ，Ｓ２＝オン，Ｓ３＝オフとす
ると、２つのコンデンサ１，２は、ダイオードＤ１、Ｄ
２の接続点（ポンピングノード）に直列接続される。す
ると、ダイオードＤ１、Ｄ２の接続点の電圧Ｖ１はＶｄ
ｄとなる。各コンデンサ１、２は、０．５Ｖｄｄに充電
される。
の入力クロックＣＬＫがＬレベル（ＣＬＫ＝ロウレベ
ル）のとき、Ｓ１＝オフ，Ｓ２＝オン，Ｓ３＝オフとす
ると、２つのコンデンサ１，２は、ダイオードＤ１、Ｄ
２の接続点（ポンピングノード）に直列接続される。す
ると、ダイオードＤ１、Ｄ２の接続点の電圧Ｖ１はＶｄ
ｄとなる。各コンデンサ１、２は、０．５Ｖｄｄに充電
される。
【００１１】このとき、電源電圧Ｖｄｄからダイオード
Ｄ１を介してコンデンサ１，２に流れ込んだ電流をＩou
tとすると、クロックドライバー３には同じ電流Ｉoutが
流れ込む。
Ｄ１を介してコンデンサ１，２に流れ込んだ電流をＩou
tとすると、クロックドライバー３には同じ電流Ｉoutが
流れ込む。
【００１２】次に、図１０に示すように、クロックドラ
イバー３の入力クロックＣＬＫがＨレベル（ＣＬＫ＝ハ
イレベル）のとき、Ｓ１＝オン，Ｓ２＝オフ，Ｓ３＝オ
ンとすると、２つのコンデンサ１，２はダイオードＤ
１、Ｄ２の接続点に並列接続される。すると、各コンデ
ンサ１、２の電圧はＶｄｄ／２であるから、クロックド
ライバー３の出力をＶｄｄとすると、ダイオードＤ１、
Ｄ２の接続点（ポンピングノード）の電圧Ｖ１は１．５
Ｖｄｄに昇圧される。
イバー３の入力クロックＣＬＫがＨレベル（ＣＬＫ＝ハ
イレベル）のとき、Ｓ１＝オン，Ｓ２＝オフ，Ｓ３＝オ
ンとすると、２つのコンデンサ１，２はダイオードＤ
１、Ｄ２の接続点に並列接続される。すると、各コンデ
ンサ１、２の電圧はＶｄｄ／２であるから、クロックド
ライバー３の出力をＶｄｄとすると、ダイオードＤ１、
Ｄ２の接続点（ポンピングノード）の電圧Ｖ１は１．５
Ｖｄｄに昇圧される。
【００１３】このとき、２つのコンデンサ１，２から次
段のダイオードＤ２に流れ出る電流は２Ｉoutとなる。
クロックドライバー３からは同じ電流２Ioutが流れ出
る。
段のダイオードＤ２に流れ出る電流は２Ｉoutとなる。
クロックドライバー３からは同じ電流２Ioutが流れ出
る。
【００１４】ダイオードＤ２から出力される出力電流２
Ｉoutを一定とし、各電流を全て時間平均電流とする
と、定常時には以下のようになる。 １）Ｖout＝１．５Ｖｄｄ（ただし、ドライバーの電源
電圧をＶｄｄとする） ２）入力電流＝０．５Ｉout ３）クロックドライバーの電源Ｖｄｄから流れ出る電流
＝Ｉout 本実施形態のチャージポンプ回路の要点は、クロックＣ
ＬＫのレベルに応じて、コンデンサ１，２を並列接続し
て充電し、直列接続して放電することを繰り返すことに
より、０．５Ｖｄｄのステップで昇圧を行うものであ
る。また、ここで重要な点は、クロックＣＬＫ＝Ｌのと
き、電源電圧Ｖｄｄからの入力電流Ｉin＝Ｉoutが出力
電流２Ｉoutの１／２であるという点である。これによ
り、出力電圧のレギュレーションを行わない場合の回路
の理論効率ηを１００％とすることができ、昇圧電圧を
１．５Ｖｄｄにしたことによる電力ロスはない。
Ｉoutを一定とし、各電流を全て時間平均電流とする
と、定常時には以下のようになる。 １）Ｖout＝１．５Ｖｄｄ（ただし、ドライバーの電源
電圧をＶｄｄとする） ２）入力電流＝０．５Ｉout ３）クロックドライバーの電源Ｖｄｄから流れ出る電流
＝Ｉout 本実施形態のチャージポンプ回路の要点は、クロックＣ
ＬＫのレベルに応じて、コンデンサ１，２を並列接続し
て充電し、直列接続して放電することを繰り返すことに
より、０．５Ｖｄｄのステップで昇圧を行うものであ
る。また、ここで重要な点は、クロックＣＬＫ＝Ｌのと
き、電源電圧Ｖｄｄからの入力電流Ｉin＝Ｉoutが出力
電流２Ｉoutの１／２であるという点である。これによ
り、出力電圧のレギュレーションを行わない場合の回路
の理論効率ηを１００％とすることができ、昇圧電圧を
１．５Ｖｄｄにしたことによる電力ロスはない。
【００１５】すなわち、入力電流は、ＣＬＫ＝Ｈのとき
の２Ｉoutと、ＣＬＫ＝ＬのときのＩoutとの和となるか
ら、 チャージポンプ回路の効率η＝出力電力／入力電力 ＝（１＋０．５）Ｖｄｄ×Ｉｏｕｔ／Ｖｄｄ×（１＋０．５）×Ｉout ＝１＝１００％ したがって、上述したチャージポンプ回路は、実質的に
０．５段チャージポンプ回路と言える。しかも、回路の
理論効率ηは１００％とすることができる。０．５Ｖｄ
ｄという電圧を作る方法は他にも考えられる。たとえ
ば、抵抗分割による方法である。しかし、回路の効率η
を１００％とすることはできず、電力ロスを伴うもので
ある。
の２Ｉoutと、ＣＬＫ＝ＬのときのＩoutとの和となるか
ら、 チャージポンプ回路の効率η＝出力電力／入力電力 ＝（１＋０．５）Ｖｄｄ×Ｉｏｕｔ／Ｖｄｄ×（１＋０．５）×Ｉout ＝１＝１００％ したがって、上述したチャージポンプ回路は、実質的に
０．５段チャージポンプ回路と言える。しかも、回路の
理論効率ηは１００％とすることができる。０．５Ｖｄ
ｄという電圧を作る方法は他にも考えられる。たとえ
ば、抵抗分割による方法である。しかし、回路の効率η
を１００％とすることはできず、電力ロスを伴うもので
ある。
【００１６】これに対して、本発明者が提案したチャー
ジポンプ回路では、コンデンサの接続をクロックＣＬＫ
のレベルに応じて、並列と直列に交互に切換えているの
で、電圧ロスを理論的に０％とすることができる。
ジポンプ回路では、コンデンサの接続をクロックＣＬＫ
のレベルに応じて、並列と直列に交互に切換えているの
で、電圧ロスを理論的に０％とすることができる。
【００１７】また、２つのコンデンサ１，２をクロック
ＣＬＫの状態によらず、直列にしたままで動作させれば
（Ｓ１＝オフ，Ｓ２＝オン，Ｓ３＝オフ）、従来のチャ
ージポンプと同じ働きをし、Ｖｏｕｔ＝２Ｖｄｄとな
る。この場合、スイッチ制御回路（不図示）を設け、こ
のスイッチ制御回路からスイッチＳ１，Ｓ２，Ｓ３にス
イッチ制御信号を供給することにより、２つのコンデン
サ１，２を常時直列に接続するかクロックＣＬＫの電圧
レベルに応じて直列又は並列に接続するかを切換可能と
するように構成される。
ＣＬＫの状態によらず、直列にしたままで動作させれば
（Ｓ１＝オフ，Ｓ２＝オン，Ｓ３＝オフ）、従来のチャ
ージポンプと同じ働きをし、Ｖｏｕｔ＝２Ｖｄｄとな
る。この場合、スイッチ制御回路（不図示）を設け、こ
のスイッチ制御回路からスイッチＳ１，Ｓ２，Ｓ３にス
イッチ制御信号を供給することにより、２つのコンデン
サ１，２を常時直列に接続するかクロックＣＬＫの電圧
レベルに応じて直列又は並列に接続するかを切換可能と
するように構成される。
【００１８】すなわち、本実施形態のチャージポンプ回
路は、出力電圧Ｖoutとして、１．５Ｖｄｄ、あるいは
２Ｖｄｄを得ることができる。換言すれば、０．５段と
１段との切換が可能である。
路は、出力電圧Ｖoutとして、１．５Ｖｄｄ、あるいは
２Ｖｄｄを得ることができる。換言すれば、０．５段と
１段との切換が可能である。
【００１９】
【発明が解決しようとする課題】しかしながら、本発明
者が鋭意検討したところ、図９の状態から図１０の状態
に遷移する場合、逆に、図１０の状態から図９の状態に
遷移する場合に、クロックＣＬＫの変化のタイミングと
スイッチＳ１，Ｓ２，Ｓ３の切換えのタイミングを調整
しないと誤動作が生じることがわかった。
者が鋭意検討したところ、図９の状態から図１０の状態
に遷移する場合、逆に、図１０の状態から図９の状態に
遷移する場合に、クロックＣＬＫの変化のタイミングと
スイッチＳ１，Ｓ２，Ｓ３の切換えのタイミングを調整
しないと誤動作が生じることがわかった。
【００２０】例えば、図９の状態から図１０の状態に遷
移させる場合、スイッチＳ２がオンの状態で、クロック
ＣＬＫをＬレベルからＨレベルに変化させると、ダイオ
ードＤ１，Ｄ２の接続点の電圧Ｖ１は２Ｖｄｄとなって
しまう。
移させる場合、スイッチＳ２がオンの状態で、クロック
ＣＬＫをＬレベルからＨレベルに変化させると、ダイオ
ードＤ１，Ｄ２の接続点の電圧Ｖ１は２Ｖｄｄとなって
しまう。
【００２１】また、図１０の状態から図９の状態に遷移
させる場合、スイッチＳ１，Ｓ３がオンの状態で、クロ
ックＣＬＫをＨレベルからＬレベルに変化させると、ダ
イオードＤ１，Ｄ２の接続点の電圧Ｖ１は０．５Ｖｄｄ
となってしまう。
させる場合、スイッチＳ１，Ｓ３がオンの状態で、クロ
ックＣＬＫをＨレベルからＬレベルに変化させると、ダ
イオードＤ１，Ｄ２の接続点の電圧Ｖ１は０．５Ｖｄｄ
となってしまう。
【００２２】本発明は上述した従来技術の課題に鑑みて
為されたものであり、電源電圧Ｖｄｄ以下の小さなステ
ップでの昇圧を行うチャージポンプ回路の誤動作を防止
することを目的としている。
為されたものであり、電源電圧Ｖｄｄ以下の小さなステ
ップでの昇圧を行うチャージポンプ回路の誤動作を防止
することを目的としている。
【００２３】
【課題を解決するための手段】そこで、本発明のチャー
ジポンプ回路の制御方法は、クロックＣＬＫの変化のタ
イミングとスイッチＳ１，Ｓ２，Ｓ３の切換えのタイミ
ングを調整したものである。すなわち、次の〜のス
テップに従って制御を行う。 クロックＣＬＫがＬレベルの状態で、スイッチＳ２
（第１のスイッチ手段）をオンにすることにより、コン
デンサ１、２を直列に接続する。 スイッチＳ２をオフにする。 クロックＣＬＫをＨレベルの状態にする。 スイッチＳ１，Ｓ３（第２のスイッチ手段）をオンに
することによりコンデンサ１、２を並列に接続する。 スイッチＳ１，Ｓ３をオフにする。 クロックＣＬＫをＬレベルの状態にする。 上記〜のステップを繰り返す。
ジポンプ回路の制御方法は、クロックＣＬＫの変化のタ
イミングとスイッチＳ１，Ｓ２，Ｓ３の切換えのタイミ
ングを調整したものである。すなわち、次の〜のス
テップに従って制御を行う。 クロックＣＬＫがＬレベルの状態で、スイッチＳ２
（第１のスイッチ手段）をオンにすることにより、コン
デンサ１、２を直列に接続する。 スイッチＳ２をオフにする。 クロックＣＬＫをＨレベルの状態にする。 スイッチＳ１，Ｓ３（第２のスイッチ手段）をオンに
することによりコンデンサ１、２を並列に接続する。 スイッチＳ１，Ｓ３をオフにする。 クロックＣＬＫをＬレベルの状態にする。 上記〜のステップを繰り返す。
【００２４】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。図１乃至図６は＋０．５
Ｖｄｄの昇圧電圧を出力するチャージポンプ回路の構成
及び動作を示す回路図である。このチャージポンプ回路
は入力電圧Ｖｄｄに対して、＋１．５Ｖｄｄの昇圧電圧
を作成するものである。
図面を参照しながら説明する。図１乃至図６は＋０．５
Ｖｄｄの昇圧電圧を出力するチャージポンプ回路の構成
及び動作を示す回路図である。このチャージポンプ回路
は入力電圧Ｖｄｄに対して、＋１．５Ｖｄｄの昇圧電圧
を作成するものである。
【００２５】チャージポンプ回路の構成は、制御方法を
除き図９及び図１０に示したものと同様なので、説明を
省略する。
除き図９及び図１０に示したものと同様なので、説明を
省略する。
【００２６】以下では、図１乃至図７を参照しながら、
上述した構成のチャージポンプ回路の制御方法を説明す
る。図７は、チャージポンプ回路の制御方法を示す第１
のタイミング図である。
上述した構成のチャージポンプ回路の制御方法を説明す
る。図７は、チャージポンプ回路の制御方法を示す第１
のタイミング図である。
【００２７】なお、クロックドライバー３の電源電圧
は、入力電圧と等しいＶｄｄ（例えば５Ｖ）とし、コン
デンサ１，２の容量値は等しいとする。ダイオードＤ
１，Ｄ２（電荷転送素子）とスイッチＳ１，Ｓ２，Ｓ３
に起因する電圧降下も０Ｖとして説明する。また、スイ
ッチＳ１，Ｓ２，Ｓ３のオンオフの制御は不図示の制御
回路によって行われるものとする。
は、入力電圧と等しいＶｄｄ（例えば５Ｖ）とし、コン
デンサ１，２の容量値は等しいとする。ダイオードＤ
１，Ｄ２（電荷転送素子）とスイッチＳ１，Ｓ２，Ｓ３
に起因する電圧降下も０Ｖとして説明する。また、スイ
ッチＳ１，Ｓ２，Ｓ３のオンオフの制御は不図示の制御
回路によって行われるものとする。
【００２８】（１）第１の制御ステップ
時刻ｔ１で、クロックドライバー３の入力クロックＣＬ
ＫがＬレベルの状態でスイッチＳ２をオンにする（スイ
ッチＳ１，Ｓ３はオフされている）。これにより、２つ
のコンデンサ１，２はポンピングノードに対して直列に
接続される。すると、コンデンサ１，２はそれぞれ０．
５Ｖｄｄの電圧に充電され、ポンピングノードの電圧Ｖ
１はＶｄｄとなる。また図中、ＶＡ＝ＶＢ＝０．５Ｖｄ
ｄ，ＶＣ＝０Ｖとなる。平均出力電流Ｉoutはダイオー
ドＤ１に流れ、クロックドライバー３にＩoutが流入す
る（図１、図７参照）。なお、図中ＶＡはコンデンサ１
とスイッチＳ２との接続点の電圧、ＶＢはスイッチＳ２
とコンデンサ２との接続点の電圧、ＶＣはコンデンサ２
とクロックドライバー３との接続点の電圧である。
ＫがＬレベルの状態でスイッチＳ２をオンにする（スイ
ッチＳ１，Ｓ３はオフされている）。これにより、２つ
のコンデンサ１，２はポンピングノードに対して直列に
接続される。すると、コンデンサ１，２はそれぞれ０．
５Ｖｄｄの電圧に充電され、ポンピングノードの電圧Ｖ
１はＶｄｄとなる。また図中、ＶＡ＝ＶＢ＝０．５Ｖｄ
ｄ，ＶＣ＝０Ｖとなる。平均出力電流Ｉoutはダイオー
ドＤ１に流れ、クロックドライバー３にＩoutが流入す
る（図１、図７参照）。なお、図中ＶＡはコンデンサ１
とスイッチＳ２との接続点の電圧、ＶＢはスイッチＳ２
とコンデンサ２との接続点の電圧、ＶＣはコンデンサ２
とクロックドライバー３との接続点の電圧である。
【００２９】（２）第２の制御ステップ
次に、時刻ｔ２で、次にクロックＣＬＫがＬレベルの状
態で、スイッチＳ２がオフされる。これによりスイッチ
Ｓ１，Ｓ２，Ｓ３はいずれもオフ状態となる。各ノード
の電圧はそのまま維持される（図２、図７参照）。
態で、スイッチＳ２がオフされる。これによりスイッチ
Ｓ１，Ｓ２，Ｓ３はいずれもオフ状態となる。各ノード
の電圧はそのまま維持される（図２、図７参照）。
【００３０】（３）第３の制御ステップ
次に、時刻ｔ３で、スイッチＳ１，Ｓ２，Ｓ３はいずれ
もオフ状態を維持したまま、クロックＣＬＫをＬレベル
からＨレベルに変化させる（ＣＬＫ＝Ｈ）。すると、コ
ンデンサカップリングの効果によりＶＢ＝１．５Ｖｄｄ
となる（図３、図７参照）。
もオフ状態を維持したまま、クロックＣＬＫをＬレベル
からＨレベルに変化させる（ＣＬＫ＝Ｈ）。すると、コ
ンデンサカップリングの効果によりＶＢ＝１．５Ｖｄｄ
となる（図３、図７参照）。
【００３１】（４）第４の制御ステップ
次に、時刻ｔ４でスイッチＳ１，Ｓ３をオンさせる。す
るとコンデンサ１，２がポンピングノードに並列に接続
されるので、ポンピングノードの電圧Ｖ１は１．５Ｖｄ
ｄに変化する。このとき、ＶＡ＝Ｖｄｄ，ＶＢ＝１．５
Ｖｄｄである。このとき、クロックドライバー３から電
流２Ｉoutがコンデンサ１，２に流れる。さらに、ダイ
オードＤ２にこれと等しい電流２Ｉoutが流れる（図
４、図７参照）。
るとコンデンサ１，２がポンピングノードに並列に接続
されるので、ポンピングノードの電圧Ｖ１は１．５Ｖｄ
ｄに変化する。このとき、ＶＡ＝Ｖｄｄ，ＶＢ＝１．５
Ｖｄｄである。このとき、クロックドライバー３から電
流２Ｉoutがコンデンサ１，２に流れる。さらに、ダイ
オードＤ２にこれと等しい電流２Ｉoutが流れる（図
４、図７参照）。
【００３２】（５）第５の制御ステップ
次に、時刻ｔ５でクロックＣＬＫをＨレベルに維持した
まま、スイッチＳ１，Ｓ３をオフする。これにより、ス
イッチＳ１，Ｓ２，Ｓ３はすべてオフし、各ノードの電
圧はそのまま維持される（図５、図７参照）。
まま、スイッチＳ１，Ｓ３をオフする。これにより、ス
イッチＳ１，Ｓ２，Ｓ３はすべてオフし、各ノードの電
圧はそのまま維持される（図５、図７参照）。
【００３３】（６）第６の制御ステップ
次に、時刻ｔ６でスイッチＳ１，Ｓ２，Ｓ３はすべてオ
フした状態で、クロックＣＬＫをＨレベルからＬレベル
に変化させる（図６、図７参照）。
フした状態で、クロックＣＬＫをＨレベルからＬレベル
に変化させる（図６、図７参照）。
【００３４】その後は、上記の第１の制御ステップに戻
り、第１の制御ステップ〜第６の制御ステップを繰り返
す。
り、第１の制御ステップ〜第６の制御ステップを繰り返
す。
【００３５】上述したチャージポンプ回路の制御方法に
よれば、クロックＣＬＫの変化のタイミングと、スイッ
チＳ１，Ｓ２，Ｓ３のオンオフのタイミング調整をした
結果、ポンピングノードの電圧Ｖ１はＶｄｄ〜１．５Ｖ
ｄｄの間で変化するので、チャージポンプ動作が正常に
行われないという不具合が防止される。
よれば、クロックＣＬＫの変化のタイミングと、スイッ
チＳ１，Ｓ２，Ｓ３のオンオフのタイミング調整をした
結果、ポンピングノードの電圧Ｖ１はＶｄｄ〜１．５Ｖ
ｄｄの間で変化するので、チャージポンプ動作が正常に
行われないという不具合が防止される。
【００３６】また、本実施形態では、＋０．５Ｖｄｄの
昇圧電圧を出力する１段のチャージポンプ回路への適用
例を示したが、本発明はチャージポンプの段数を増加さ
せることにより、＋１．５Ｖｄｄの昇圧電圧を出力する
２段のチャージポンプ回路にも適用することができる。
昇圧電圧を出力する１段のチャージポンプ回路への適用
例を示したが、本発明はチャージポンプの段数を増加さ
せることにより、＋１．５Ｖｄｄの昇圧電圧を出力する
２段のチャージポンプ回路にも適用することができる。
【００３７】一般には、本実施形態のチャージポンプ回
路をコアとして組み込んだ多段のチャージポンプ回路に
適用することができる。
路をコアとして組み込んだ多段のチャージポンプ回路に
適用することができる。
【００３８】このような多段のチャージポンプ回路で
は、図８に示すように、例えば、一段目で＋０．５Ｖｄ
ｄの電圧を出力し、２段目以上ではディクソン型の一般
的なチャージポンプ回路の構成となる。なお、図８のチ
ャージポンプ回路では、Ｖｏｕｔ＝３．５Ｖｄｄとな
る。
は、図８に示すように、例えば、一段目で＋０．５Ｖｄ
ｄの電圧を出力し、２段目以上ではディクソン型の一般
的なチャージポンプ回路の構成となる。なお、図８のチ
ャージポンプ回路では、Ｖｏｕｔ＝３．５Ｖｄｄとな
る。
【００３９】また、本実施形態のチャージポンプ回路
は、２つのコンデンサ１，２を直列と並列に切り換えて
＋０．５Ｖｄｄの電圧ステップの昇圧を行うタイプであ
るが、２つ以上のコンデンサを直列、並列に切り換える
ことにより、さらに小さな電圧ステップの昇圧を行うこ
とができる。本発明は、そのようなチャージポンプ回路
にも適用できるものである。
は、２つのコンデンサ１，２を直列と並列に切り換えて
＋０．５Ｖｄｄの電圧ステップの昇圧を行うタイプであ
るが、２つ以上のコンデンサを直列、並列に切り換える
ことにより、さらに小さな電圧ステップの昇圧を行うこ
とができる。本発明は、そのようなチャージポンプ回路
にも適用できるものである。
【００４０】
【発明の効果】本発明のチャージポンプ回路の制御方法
によれば、ポンピングノードにコンデンサを直列と並列
に結合させることを繰り返すことにより、電源電圧以下
のステップで昇圧を行うチャージポンプ回路において、
ポンピングノードが過渡的に異常電圧になることが防止
されるので、かかるチャージポンプ動作を正常に行うこ
とができると共に、電力効率も向上するという効果を有
する。
によれば、ポンピングノードにコンデンサを直列と並列
に結合させることを繰り返すことにより、電源電圧以下
のステップで昇圧を行うチャージポンプ回路において、
ポンピングノードが過渡的に異常電圧になることが防止
されるので、かかるチャージポンプ動作を正常に行うこ
とができると共に、電力効率も向上するという効果を有
する。
【図１】本発明の実施形態に係るチャージポンプ回路の
制御方法を示す回路図である。
制御方法を示す回路図である。
【図２】本発明の実施形態に係るチャージポンプ回路の
制御方法を示す回路図である。
制御方法を示す回路図である。
【図３】本発明の実施形態に係るチャージポンプ回路の
制御方法を示す回路図である。
制御方法を示す回路図である。
【図４】本発明の実施形態に係るチャージポンプ回路の
制御方法を示す回路図である。
制御方法を示す回路図である。
【図５】本発明の実施形態に係るチャージポンプ回路の
制御方法を示す回路図である。
制御方法を示す回路図である。
【図６】本発明の実施形態に係るチャージポンプ回路の
制御方法を示す回路図である。
制御方法を示す回路図である。
【図７】本発明の実施形態に係るチャージポンプ回路の
制御方法を示すタイミング図である。
制御方法を示すタイミング図である。
【図８】本発明の実施形態に係るチャージポンプ回路の
制御方法を示す回路図である。
制御方法を示す回路図である。
【図９】従来例のチャージポンプ回路の構成及び動作を
示す回路図である。
示す回路図である。
【図１０】従来例のチャージポンプ回路の構成及び動作
を示す回路図である。
を示す回路図である。
【図１１】従来例のチャージポンプ回路の動作を示す波
形図である。
形図である。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5B025 AD10 AD15 AE08
5H730 BB02 BB57 BB81 BB88 DD04
FG01
Claims (2)
- 【請求項１】 直列に接続された第１及び第２の電荷転
送素子と、第１及び第２のコンデンサと、第２のコンデ
ンサの一端にクロックを供給するクロック供給手段と、
前記第１及び第２のコンデンサを第１及び第２の電荷転
送素子の接続点に直列に接続するための第１のスイッチ
手段と、前記第１及び第２のコンデンサを第１及び第２
の電荷転送素子の接続点に並列に接続するための第２の
スイッチ手段と、を備え、前記第２の電荷転送素子から
正の昇圧電圧を出力するチャージポンプ回路の制御方法
であって、 前記クロックが低レベルの状態で前記第１のスイッチ手
段をオンにすることにより前記第１及び第２のコンデン
サを直列に接続する第１のステップと、 前記第１のスイッチ手段をオフにする第２のステップ
と、 前記クロックを高レベルの状態にする第３のステップ
と、 前記第２のスイッチ手段をオンにすることにより前記第
１及び第２のコンデンサを並列に接続する第４のステッ
プと、 第２のスイッチ手段をオフにする第５のステップと、 前記クロックを低レベルの状態にする第６のステップ
と、を有し、 前記第１〜第６のステップを繰り返すことを特徴とする
チャージポンプ回路の制御方法。 - 【請求項２】 前記第１及び第２の電荷転送素子は、ダ
イオードであることを特徴とする請求項１に記載のチャ
ージポンプ回路の制御方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001208344A JP2003033007A (ja) | 2001-07-09 | 2001-07-09 | チャージポンプ回路の制御方法 |
| US10/177,862 US6707335B2 (en) | 2001-07-09 | 2002-06-20 | Control method of charge-pump circuit |
| CNB02125169XA CN1186874C (zh) | 2001-07-09 | 2002-06-28 | 充电泵电路的控制方法 |
| KR10-2002-0038841A KR100463619B1 (ko) | 2001-07-09 | 2002-07-05 | 차지펌프 회로의 제어 방법 |
| TW091115053A TW567673B (en) | 2001-07-09 | 2002-07-08 | Control method of charge-pump circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001208344A JP2003033007A (ja) | 2001-07-09 | 2001-07-09 | チャージポンプ回路の制御方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008244673A Division JP2009027919A (ja) | 2008-09-24 | 2008-09-24 | チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003033007A true JP2003033007A (ja) | 2003-01-31 |
Family
ID=19044186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001208344A Withdrawn JP2003033007A (ja) | 2001-07-09 | 2001-07-09 | チャージポンプ回路の制御方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6707335B2 (ja) |
| JP (1) | JP2003033007A (ja) |
| KR (1) | KR100463619B1 (ja) |
| CN (1) | CN1186874C (ja) |
| TW (1) | TW567673B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009207337A (ja) * | 2008-02-29 | 2009-09-10 | Elpida Memory Inc | 昇圧回路 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7256642B2 (en) | 2004-03-19 | 2007-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Booster circuit, semiconductor device, and electronic apparatus |
| US7034602B2 (en) * | 2004-03-29 | 2006-04-25 | Semiconductor Components Industries, L.L.C. | Method of forming a floating charge pump and structure therefor |
| EP1635444B1 (en) * | 2004-09-14 | 2009-01-07 | Dialog Semiconductor GmbH | Shutdown circuit for a charge pump |
| TW200620795A (en) * | 2004-12-10 | 2006-06-16 | Asour Technology Inc | Voltage-doubling circuit |
| DE102005018389A1 (de) | 2005-04-20 | 2006-10-26 | Sanofi-Aventis Deutschland Gmbh | Azolderivate als Inhibitoren von Lipasen und Phospholipasen |
| JP4175393B2 (ja) * | 2005-06-23 | 2008-11-05 | セイコーエプソン株式会社 | 半導体装置および昇圧回路 |
| CN100463178C (zh) * | 2005-06-23 | 2009-02-18 | 精工爱普生株式会社 | 半导体装置以及升压电路 |
| JP4750530B2 (ja) * | 2005-10-27 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びそれを用いた非接触電子装置 |
| SG134189A1 (en) * | 2006-01-19 | 2007-08-29 | Micron Technology Inc | Regulated internal power supply and method |
| US7855591B2 (en) * | 2006-06-07 | 2010-12-21 | Atmel Corporation | Method and system for providing a charge pump very low voltage applications |
| KR100915834B1 (ko) * | 2008-08-08 | 2009-09-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 펌핑 전압 생성 회로 |
| JP2010130781A (ja) * | 2008-11-27 | 2010-06-10 | Elpida Memory Inc | チャージポンプ回路及びこれを備える半導体記憶装置 |
| US7999512B2 (en) * | 2008-12-16 | 2011-08-16 | Hong Kong Applied Science & Technology Research Institute Company, Ltd. | Single-power-transistor battery-charging circuit using voltage-boosted clock |
| AU2009345576B2 (en) * | 2009-04-30 | 2013-05-30 | Widex A/S | Input converter for an EEG monitoring system, signal conversion method and monitoring system |
| US8358520B2 (en) * | 2009-09-14 | 2013-01-22 | Vladimir Shvartsman | High efficiency charge-and-add adjustable DC-DC converter |
| US9367983B2 (en) | 2012-09-18 | 2016-06-14 | June Tailor, Inc. | Systems and methods for dispensing soft goods |
| CN104184319B (zh) | 2014-08-26 | 2017-08-15 | 南京矽力杰半导体技术有限公司 | 电荷泵电路及其控制电路及控制方法 |
| CN106230051B (zh) * | 2016-08-15 | 2018-03-23 | 珠海市魅族科技有限公司 | 一种充电电路、系统、方法及电子装置 |
| CN106151070A (zh) * | 2016-08-31 | 2016-11-23 | 顺德职业技术学院 | 微型风扇 |
| JP7324685B2 (ja) * | 2019-11-01 | 2023-08-10 | 株式会社ミツトヨ | エンコーダ及びエンコーダの検出ヘッド |
| WO2022215653A1 (ja) | 2021-04-06 | 2022-10-13 | 株式会社 フューエンス | ポリヒドロキシアルカン酸（ｐｈａ）を含む微粒子及びその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008799A (en) * | 1990-04-05 | 1991-04-16 | Montalvo Antonio J | Back-to-back capacitor charge pumps |
| US5059815A (en) * | 1990-04-05 | 1991-10-22 | Advanced Micro Devices, Inc. | High voltage charge pumps with series capacitors |
| AU3123093A (en) * | 1991-10-30 | 1993-06-07 | Xilinx, Inc. | Regulator for pumped voltage generator |
| JPH0828965B2 (ja) * | 1992-09-02 | 1996-03-21 | 日本電気株式会社 | 電圧変換回路 |
| JPH09198887A (ja) * | 1996-01-12 | 1997-07-31 | Nec Corp | 高電圧発生回路 |
| US5861861A (en) * | 1996-06-28 | 1999-01-19 | Microchip Technology Incorporated | Microcontroller chip with integrated LCD control module and switched capacitor driver circuit |
| JPH1079631A (ja) * | 1996-09-02 | 1998-03-24 | Fujitsu Ltd | チャージポンプ回路 |
| JPH114575A (ja) * | 1997-06-11 | 1999-01-06 | Nec Corp | 昇圧回路 |
| US6373324B2 (en) * | 1998-08-21 | 2002-04-16 | Intel Corporation | Voltage blocking method and apparatus for a charge pump with diode connected pull-up and pull-down on boot nodes |
| JP3150127B2 (ja) * | 1999-02-15 | 2001-03-26 | 日本電気株式会社 | 昇圧回路 |
| US6201717B1 (en) * | 1999-09-04 | 2001-03-13 | Texas Instruments Incorporated | Charge-pump closely coupled to switching converter |
| KR100377698B1 (ko) * | 1999-12-08 | 2003-03-29 | 산요 덴키 가부시키가이샤 | 차지펌프 회로 |
| TW578377B (en) * | 2000-05-10 | 2004-03-01 | Sanyo Electric Co | Charge-pump circuit and method for controlling the same |
| TW578378B (en) * | 2000-05-30 | 2004-03-01 | Sanyo Electric Co | Charge pump and method for controlling the same |
-
2001
- 2001-07-09 JP JP2001208344A patent/JP2003033007A/ja not_active Withdrawn
-
2002
- 2002-06-20 US US10/177,862 patent/US6707335B2/en not_active Expired - Lifetime
- 2002-06-28 CN CNB02125169XA patent/CN1186874C/zh not_active Expired - Fee Related
- 2002-07-05 KR KR10-2002-0038841A patent/KR100463619B1/ko not_active IP Right Cessation
- 2002-07-08 TW TW091115053A patent/TW567673B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009207337A (ja) * | 2008-02-29 | 2009-09-10 | Elpida Memory Inc | 昇圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6707335B2 (en) | 2004-03-16 |
| TW567673B (en) | 2003-12-21 |
| US20030011420A1 (en) | 2003-01-16 |
| CN1396696A (zh) | 2003-02-12 |
| CN1186874C (zh) | 2005-01-26 |
| KR20030007029A (ko) | 2003-01-23 |
| KR100463619B1 (ko) | 2004-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100463619B1 (ko) | 차지펌프 회로의 제어 방법 | |
| US6445243B2 (en) | Charge-pump circuit and control method thereof | |
| US7116156B2 (en) | Charge pump circuit | |
| JP3557186B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4870058B2 (ja) | 定電流駆動回路 | |
| US7046076B2 (en) | High efficiency, low cost, charge pump circuit | |
| JP2003111386A (ja) | Ｄｃ−ｄｃコンバータの制御方法 | |
| JP2007228679A (ja) | チャージポンプ回路 | |
| JP2011120407A (ja) | チャージポンプ回路 | |
| JP2006136134A (ja) | チャージポンプ回路 | |
| JP2010119226A (ja) | チャージポンプ回路 | |
| US20090309650A1 (en) | Booster circuit | |
| JP2008253031A (ja) | チャージポンプ回路 | |
| KR100403528B1 (ko) | 차지 펌프 회로 및 그 제어 방법 | |
| US20070103225A1 (en) | Charge pump circuit | |
| JP2004064963A (ja) | 昇圧回路 | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| JP2009027919A (ja) | チャージポンプ回路 | |
| JP2004336985A (ja) | チャージポンプ回路 | |
| EP1601091B1 (en) | Control circuit for a polarity inverting buck-boost DC-DC converter | |
| JP2010098915A (ja) | チャージポンプ回路 | |
| JP2010104140A (ja) | 電源回路 | |
| JP2006345611A (ja) | チャージポンプ回路 | |
| JP2005117830A (ja) | チャージポンプ回路 | |
| JP2005020922A (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080709 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090708 |