JP2010104140A

JP2010104140A - 電源回路

Info

Publication number: JP2010104140A
Application number: JP2008273019A
Authority: JP
Inventors: Takahito Kushima; 貴仁串間
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2008-10-23
Filing date: 2008-10-23
Publication date: 2010-05-06

Abstract

【課題】電源回路の動作開始時に突入電流が発生することにより、電源電圧の瞬時降下、ＥＭＩの発生、発熱が懸念され、他機器に悪影響を与える。
【解決手段】スイッチ素子Ｑ１〜Ｑ４を介してフライングコンデンサＣ１に入力電圧Ｖ１まで充電し、フライングコンデンサＣ１の充電電圧にさらに入力電圧Ｖ１を印加してチャージポンプ動作を行う電源回路において、入力電圧Ｖ１を生成する基準電源２０は出力電圧可変型の電源で構成され、タイミング制御回路３０によって基準電源２０の電圧を時系列に変化させる制御を行うことにより、電源回路動作開始時の突入電流を低減する。
【選択図】図２

Description

本発明は、スイッチ素子を介してフライングコンデンサに入力電圧まで充電し、さらにフライングコンデンサの充電電圧に前記の入力電圧を印加することを交互に繰り返すチャージポンプ動作を行うことにより、所定の電源電圧を出力する電源回路にかかわり、特には、起動時の突入電流を低く抑え、小型、安価で低ＥＭＩ（Electro-Magnetic Interference：電磁妨害）、低発熱などを図るための技術に関する。

小型電子機器の電源回路においては、バッテリ駆動や携帯性の観点から小型化、低消費電力化が求められている。このような要求を満たす電源としてチャージポンプ型の電源回路が多く用いられる。

図７は２倍昇圧を実現する従来のチャージポンプ型の電源回路の構成を示す回路図である。この電源回路は、複数のスイッチ素子Ｑ１〜Ｑ４とフライングコンデンサＣ１と平滑コンデンサＣ２とで構成されるチャージポンプ回路１０と、チャージポンプ回路１０の入力電圧を供給する基準電源２０ｘおよびチャージポンプ回路１０の動作タイミングを制御するタイミング制御回路３０ｘから構成されている。基準電源２０ｘは、定電圧源２１と、定電圧を出力する演算増幅器２２をもっている。

図８はタイミング制御回路３０ｘからチャージポンプ回路１０に供給される制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４を示すタイミングチャートである。スイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４は、それぞれ制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４によってオンまたはオフに制御される。ここで、制御信号Ｓ１，Ｓ２と制御信号Ｓ３，Ｓ４とは、スイッチ素子Ｑ１，Ｑ２とスイッチ素子Ｑ３，Ｑ４のオンタイミングが互いに重なり合わないようにパルス幅が調整されている。

このような制御信号がチャージポンプ回路１０に供給されると、まず、区間Ｔ１では、スイッチ素子Ｑ１，Ｑ２がオンとなる一方、スイッチ素子Ｑ３，Ｑ４はオフとなる。すると、基準電源２０ｘの出力電圧Ｖ１とグランド電位（ＧＮＤ）の間にフライングコンデンサＣ１が接続された構成になり、フライングコンデンサＣ１には出力電圧Ｖ１分の電荷が蓄えられることになる。フライングコンデンサＣ１に十分な電荷が蓄えられた後、スイッチ素子Ｑ１，Ｑ２をオフにする。

次に、区間Ｔ２においては、スイッチ素子Ｑ３，Ｑ４をオンにする。すると、出力電圧Ｖ１のラインからフライングコンデンサＣ１と平滑コンデンサＣ２を通ってＧＮＤへと繋がるラインが形成され、平滑コンデンサＣ２には、（Ｖ１＋Ｖ１）×Ｃ１／（Ｃ１＋Ｃ２）分の電荷が蓄えられる。

平滑コンデンサＣ２に十分な電荷が蓄えられた後、再び区間Ｔ３において、スイッチ素子Ｑ３，Ｑ４をオフにし、スイッチ素子Ｑ１，Ｑ２をオンにし、フライングコンデンサＣ１に電荷を蓄える。続く区間Ｔ４においては、スイッチ素子Ｑ１，Ｑ２をオフにし、スイッチ素子Ｑ３，Ｑ４をオンにし、平滑コンデンサＣ２に電荷を蓄える。

この一連の動作をチャージポンプ動作と呼び、このチャージポンプ動作を繰り返すことにより、基準電源２０ｘの出力電圧Ｖ１を昇圧してチャージポンプ回路１０の出力電圧Ｖ２を生成する。フライングコンデンサＣ１と平滑コンデンサＣ２の容量が等容量の場合、図９に示すように、チャージポンプ回路１０の出力電圧Ｖ２として基準電源２０ｘの出力電圧Ｖ１の２倍の電圧を得る。
特開２００５−３４８５６１号公報（第３−４頁、第９−１０図）

ところで、チャージポンプ型の電源回路の効率を上げるためには、チャージポンプ動作時の電荷を速やかに移動させ、かつ電荷の損失を抑える必要がある。そのため、チャージポンプ回路を構成するスイッチ素子のオン抵抗をできるだけ低減することが望ましい。

ところが、チャージポンプ動作を開始した瞬間には、フライングコンデンサＣ１には電荷が蓄積されていないため、接続されている基準電源２０ｘからフライングコンデンサＣ１に向かって図９に示すように大きな突入電流Ｉ_c0が流れてしまう。また、平滑コンデンサＣ２についても電荷は蓄積されていないため、基準電源２０ｘから平滑コンデンサＣ２に向かって大きな突入電流が流れてしまう。スイッチ素子のオン抵抗が小さい場合、この突入電流を制限することができないため、より大きな突入電流が発生する。

基準電源２０ｘの出力電圧Ｖ１をＶref［Ｖ］、基準電源２０ｘの出力抵抗をＲ₁［Ω］、スイッチ素子Ｑ３のオン抵抗をＲ_Q3［Ω］、スイッチ素子Ｑ２のオン抵抗をＲ_Q2［Ω］とすると、動作を開始した瞬間の突入電流Ｉ_c0［Ａ］は以下の式（１）で表される。

Ｉ_c0＝Ｖref／（Ｒ₁＋Ｒ_Q3＋Ｒ_Q2）・・・・（１）
すなわち、突入電流Ｉ_c0は、入力電圧Ｖrefに比例し、充電電流パスに存在する基準電源２０ｘからＧＮＤまでの抵抗成分の総和（Ｒ₁＋Ｒ_Q3＋Ｒ_Q2）に反比例する。突入電流Ｉ_c0を低減するには、入力電圧Ｖrefを低減するか、充電電流パスに存在する基準電源２０ｘからＧＮＤまでの抵抗成分であるＲ₁，Ｒ_Q3，Ｒ_Q2の少なくとも１つの抵抗値を増加する必要がある。

例えば、Ｖref＝５［Ｖ］、Ｒ₁＋Ｒ_Q3＋Ｒ_Q2＝１０［Ω］の場合、突入電流Ｉ_c0は０．５［Ａ］にも達し、この突入電流によって基準電源２０ｘの電圧降下、ＥＭＩ（電磁妨害）の発生、発熱および配線の溶断が懸念される。

本発明による電源回路は、スイッチ素子を介してフライングコンデンサに入力電圧まで充電し、前記フライングコンデンサの充電電圧に前記入力電圧を印加してチャージポンプ動作を行う電源回路であって、前記入力電圧を生成する基準電源は出力電圧可変型の電源で構成され、前記基準電源の電圧を時系列に変化させるタイミング制御回路を備えたものである。

この構成において、チャージポンプ型の電源回路に入力される基準電源電圧は時間経過とともに増加していくものとする。すなわち、チャージポンプ動作開始時にチャージポンプ型の電源回路に入力されるのは基準電源の低い電圧であり、フライングコンデンサおよび平滑コンデンサへの突入電流を低く抑えることが可能となる。

上記構成の電源回路において、前記出力可変型の基準電源は、その最高出力レベルが任意の値に可変可能であるという態様がある。この構成によれば、制限したい突入電流の値を容易に調整することが可能となる。

ここで、前記基準電源は、前記タイミング制御回路からの制御信号により出力電圧が時間経過とともに段階的に増加する演算増幅器で構成されているという態様がある。

また、前記基準電源は、前記タイミング制御回路からの制御信号により出力電圧が時間経過とともに線形的に増加する演算増幅器で構成されているという態様がある。この場合、基準電源の出力電圧の立ち上がりが滑らかで、これに随伴して電源回路の出力電圧の立ち上がりも滑らかなものとなる。

また、前記基準電源は、演算増幅器と電流源とコンデンサとで構成され、前記電流源の電流を前記コンデンサに充電し、前記コンデンサの充電電圧を前記演算増幅器による単一利得増幅器によって出力する機構を備え、前記タイミング制御回路によって前記電流源の電流を導通・遮断するように構成されているという態様がある。

本発明によれば、チャージポンプ動作開始時の突入電流を抑制することができ、突入電流に起因する基準電源の瞬時電圧降下、ＥＭＩの発生、発熱および配線の溶断などを抑制することができる。

以下、本発明にかかわる電源回路の実施の形態を図面を用いて詳細に説明する。

（実施の形態１）
図１は本発明の実施の形態１の電源回路の基本構成を示すブロック図、図２は同電源回路の具体的構成を示す回路図である。この電源回路は、チャージポンプ回路１０と基準電源２０とタイミング制御回路３０から構成されている。

チャージポンプ回路１０は、図２に示すように、スイッチ素子であるＰチャネルトランジスタＱ１とＱ３とＱ４とＮチャネルトランジスタＱ２とフライングコンデンサＣ１と平滑コンデンサＣ２から構成されている。

ＰチャネルトランジスタＱ１およびＰチャネルトランジスタＱ３のソース電極は、基準電源２０の出力端子に接続されている。ＰチャネルトランジスタＱ１のドレイン電極はフライングコンデンサＣ１の第１の電極に接続され、フライングコンデンサＣ１の第２の電極にＮチャネルトランジスタＱ２のドレイン電極が接続され、ＮチャネルトランジスタＱ２のソース電極はＧＮＤに接続されている。ＰチャネルトランジスタＱ３のドレイン電極はフライングコンデンサＣ１の第２の電極に接続されている。ＰチャネルトランジスタＱ４のソース電極はフライングコンデンサＣ１の第１の電極に接続され、ＰチャネルトランジスタＱ４のドレイン電極は平滑コンデンサＣ２の第１の電極に接続され、平滑コンデンサＣ２の第２の電極はＧＮＤに接続されている。

基準電源２０は、定電圧源２１を入力とする演算増幅器２２を用いた非反転増幅回路で構成され、その増幅率は可変抵抗器２３の抵抗値によって決定されるようになっている。可変抵抗器２３の抵抗値および抵抗値変更のタイミングは、タイミング制御回路３０からの制御信号Ｓ５によって制御されるように構成されている。

図３は基準電源２０における可変抵抗器２３の詳細な構成を示すブロック回路図である。

可変抵抗器２３は、直列接続されたｎ個の抵抗体Ｒ（１）〜Ｒ（ｎ）と（ｎ−１）個のスイッチ素子ＳＷ（１）〜ＳＷ（ｎ−１）と、スイッチ素子ＳＷ（１）〜ＳＷ（ｎ−１）のうち１つを選択してオンに制御するセレクタ回路２４から構成されている。抵抗体Ｒ（１）の一方の端子は演算増幅器２２の出力端子に接続され、他方の端子は抵抗体Ｒ（２）の一方の端子に接続されている。抵抗体Ｒ（２）の他方の端子は抵抗体Ｒ（３）の一方の端子に接続されており、抵抗体Ｒ（１）から抵抗体Ｒ（ｎ）は直列に接続されている。また、ｍ番目の抵抗体をＲ（ｍ）とすると、抵抗体Ｒ（ｍ）と抵抗体Ｒ（ｍ＋１）を接続しているノードＮ（ｍ）はスイッチ素子ＳＷ（ｍ）の一方の端子に接続され、スイッチ素子ＳＷ（ｍ）の他方の端子は演算増幅器２２の反転入力端子（−）に接続されている。

抵抗体の個数がｎ個の場合、セレクタ回路２４は、タイミング制御回路３０からの制御信号Ｓ５によって抵抗体間の（ｎ−１）個のノードＮのうちいずれか１つを選択する制御信号ＳＬを出力する。スイッチ素子ＳＷ（ｍ）は制御信号ＳＬ（ｍ）の“Ｈ”レベル、“Ｌ”レベルによってオン／オフ制御されるようになっている。

ここで、演算増幅器２２の入力電圧をＶ０、抵抗体の数をｎ、スイッチ素子の数を（ｎ−１）とし、Ｌ番目のスイッチ素子ＳＷ（Ｌ）をオンする制御を行った場合の演算増幅器２２の出力電圧Ｖ１は、以下の式（２）で表わされる。

次に、本実施の形態の電源回路の動作について図４を用いて説明する。図４は実施の形態１の電源回路の動作を説明するタイミングチャートである。タイミング制御回路３０からの制御信号Ｓ５とセレクタ回路２４からの制御信号ＳＬ（ｍ）と基準電源２０の出力電圧Ｖ１とチャージポンプ回路１０の出力電圧Ｖ２と発生する突入電流の関係を表している。

ここで、基準電源２０の出力電圧Ｖ１の最終値はＶref［Ｖ］であり、基準電源２０の出力電圧Ｖ１をＶref［Ｖ］に到達するまで段階的に増加させるよう、タイミング制御回路３０により基準電源２０の増幅率を決定する可変抵抗器２３の値を制御する。制御信号Ｓ５の値は、ｔ０までの期間は“０”、ｔ０〜ｔ１の期間では“１”、ｔ１〜ｔ２の期間では“２”、ｔ２〜ｔ３の期間では“３”、ｔ３以降は“４”となる。これらの値を受けたセレクタ回路２４は、ｔ０〜ｔ１の期間ではスイッチ素子ＳＷ（１）のみをＯＮさせ、ｔ１〜ｔ２の期間ではスイッチ素子ＳＷ（２）のみをＯＮさせ、ｔ２〜ｔ３の期間ではスイッチ素子ＳＷ（３）のみをＯＮさせる。これにより、基準電源２０の出力電圧Ｖ１（チャージポンプ回路１０の入力電圧でもある）は、時間経過とともに階段状に増加する波形となる。

タイミング制御回路３０の制御によりタイミングｔ０で昇圧動作を開始する場合、基準電源２０もタイミングｔ０から階段波形を出力する。

ここで、基準電源２０の出力電圧Ｖ１の最終値Ｖref［Ｖ］を４つに等分割して段階的に増加させる場合、タイミングｔ０〜ｔ１の期間である第１段階の出力電圧Ｖ１は最終電圧Ｖref［Ｖ］の１／４の電圧、タイミングｔ１〜ｔ２の間の期間である第２段階の出力電圧Ｖ１は最終電圧Ｖref［Ｖ］の２／４の電圧、タイミングｔ２〜ｔ３の間の期間である第３段階の出力電圧Ｖ１は最終電圧Ｖref［Ｖ］の３／４の電圧、タイミングｔ３以降の第４段階の出力電圧Ｖ１は最終電圧Ｖref［Ｖ］の電圧値となる。

チャージポンプ回路１０のスイッチ素子であるＰチャネルトランジスタＱ３のオン抵抗をＲ_Q3［Ω］、ＮチャネルトランジスタＱ２のオン抵抗をＲ_Q2［Ω］、基準電源２０の出力抵抗をＲ₁［Ω］とすると、第１段階におけるフライングコンデンサＣ１に充電される突入電流Ｉ_c1は以下の式で表される。

Ｉ_c1＝（Ｖref×１／４）／（Ｒ₁＋Ｒ_Q3＋Ｒ_Q2）・・・・（３）
また、第２段階におけるフライングコンデンサＣ１に充電される突入電流Ｉ_c2は以下の式で表される。

Ｉ_c2＝（Ｖref×２／４−Ｖref×１／４）／（Ｒ₁＋Ｒ_Q3＋Ｒ_Q2）
＝（Ｖref×１／４）／（Ｒ₁＋Ｒ_Q3＋Ｒ_Q2）・・・・（４）
また、第３段階におけるフライングコンデンサＣ１に充電される突入電流Ｉ_c3は以下の式で表される。

Ｉ_c3＝（Ｖref×３／４−Ｖref×２／４）／（Ｒ₁＋Ｒ_Q3＋Ｒ_Q2）
＝（Ｖref×１／４）／（Ｒ₁＋Ｒ_Q3＋Ｒ_Q2）・・・・（５）
また、第４段階におけるフライングコンデンサＣ１に充電される突入電流Ｉ_c4は以下の式で表される。

Ｉ_c4＝（Ｖref−Ｖref×３／４）／（Ｒ₁＋Ｒ_Q3＋Ｒ_Q2）
＝（Ｖref×１／４）／（Ｒ₁＋Ｒ_Q3＋Ｒ_Q2）・・・・（６）
上記の式（３）〜（６）より、Ｉ_c1＝Ｉ_c2＝Ｉ_c3＝Ｉ_c4であり、タイミングｔ０，ｔ１，ｔ２，ｔ３における突入電流は互いに等しい。それは、次のような理由による。すなわち、基準電源２０の出力電圧Ｖ１の最終値Ｖref［Ｖ］を４つに分けて段階的に増加させる制御を行った場合、図４において、タイミングｔ０で見ると、基準電源２０の出力電圧Ｖ１の上昇分はＶref×１／４である。タイミングｔ１でもタイミングｔ２でもタイミングｔ３でも、基準電源２０の出力電圧Ｖ１の上昇分はＶref×１／４である。本実施の形態の場合の突入電流は、従来回路と比較すると１／４に低減している。

なお、基準電源２０の出力電圧Ｖ１の最終値Ｖref［Ｖ］をｎ個に分けて段階的に増加させる場合、突入電流は従来回路の突入電流と比較すると１／ｎに低減できる。

このように基準電源２０に電圧可変機構を持たせ、時系列に制御することにより、チャージポンプ回路１０には新たなスイッチや容量を追加することなく、低面積で突入電流を低減でき、瞬時電圧降下の低減や、低ＥＭＩ、低発熱を実現することができる。

（実施の形態２）
図５は本発明の実施の形態２の電源回路の構成を示す回路図である。本実施の形態の電源回路はチャージポンプ回路１０と基準電源２０ａとタイミング制御回路３０ａから構成されている。チャージポンプ回路１０は実施の形態１の場合と同じ構成であるため、図２と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。

基準電源２０ａはランプ電圧発生回路２５と演算増幅器２８から構成され、演算増幅器２８は単一利得増幅器として動作する。

ランプ電圧発生回路２５は，電流源２６とコンデンサ２７と、これら電流源２６とコンデンサ２７の間に接続されたスイッチ素子ＳＷ０から構成され、コンデンサ２７に流れ込む電流Ｉ０はスイッチ素子ＳＷ０によって制御され、スイッチ素子ＳＷ０のオン／オフはタイミング制御回路３０ａからの制御信号Ｓ６により制御されるように構成されている。

電流源２６は定電流源であり、制御信号Ｓ６により電流源２６とコンデンサ２７とがスイッチ素子ＳＷ０を介して接続されている状態でコンデンサ２７に充電を行う。電流源２６の電流をＩref［Ａ］とし、コンデンサ２７の容量値をＣ３［Ｆ］、充電時間をｔ［ｓ］とすると、コンデンサ２７に充電される電圧ＶｃはＶｃ＝Ｉref×ｔ／Ｃ３で表され、時間ｔに比例し、容量値Ｃ３［Ｆ］に反比例する。

電流源２６とコンデンサ２７とがスイッチ素子ＳＷ０を介して接続されている期間をＴ_A1［ｓ］とすると、充電電圧Ｖｃは，
Ｖｃ＝Ｉref×Ｔ_A1／Ｃ３・・・・（７）
で表わされ、期間Ｔ_A1［ｓ］に比例して増加するランプ波形となる。

演算増幅器２８の入力にはコンデンサ２７に充電された電圧が伝達されるため、演算増幅器２８の出力電圧Ｖ１にも図６に示すように時間ｔとともに線形的に（連続的に）上昇する電圧が発生する。

期間Ｔ_A1［ｓ］の間充電された電圧をＶrefとする。チャージポンプ回路１０の出力電圧Ｖ２には演算増幅器２８の出力電圧Ｖ１の２倍の電圧が出力され、最終的には２×Ｖrefとなる。

このときの図６におけるタイミングｔ４〜ｔ５の期間Ｔ_A1［ｓ］に流れる突入電流Ｉ_c4は、
Ｉ_c4＝Ｃ１×ｄＶ／ｄｔ＝Ｃ１／Ｃ３×Ｉref［Ａ］・・・・（８）
となり、Ｃ１とＩrefに比例し、Ｃ３に反比例する値となる。

このことから、Ｃ１，Ｃ３，Ｉrefの値を適切な値に設定することによって、突入電流を低減することができる。

なお、ここでは、電流源２６に定電流源を用い、電流値Ｉrefは一定であるとして説明を行ったが、時間経過とともに変動する可変電流源でも式（６）に従う突入電流となるため、突入電流抑制の効果が得られる。

また、スイッチ素子ＳＷ０は電流源２６とコンデンサ２７との間に存在し、電流の導通／遮断を制御しているが、制御信号Ｓ６によって電流源２６を直接オン／オフしてもよい。

このように基準電源２０ａの入力に電流源２６とコンデンサ２７を追加し、ランプ電圧発生回路２５を構成することで、チャージポンプ回路１０に新たなスイッチや容量を追加することなく、低面積で突入電流を低減でき、瞬時電圧降下の低減や、低ＥＭＩ、低発熱を実現することができる。

本発明の電源回路は、従来例と比較して新たなスイッチや容量を追加することなく動作開始時の突入電流を抑制できるため、低面積、かつ、瞬時電圧降下の低減や低ＥＭＩ、低発熱を実現する電源回路として有用である。

本発明の実施の形態１の電源回路の基本構成を示すブロック図本発明の実施の形態１の電源回路の具体的構成を示す回路図本発明の実施の形態１において可変抵抗器の詳細な構成を示すブロック回路図本発明の実施の形態１の電源回路の動作を説明するタイミングチャート本発明の実施の形態２の電源回路の構成を示す回路図本発明の実施の形態２の電源回路の動作を説明するタイミングチャート従来のチャージポンプ型の電源回路の構成を示す回路図従来の電源回路の制御信号のタイミングチャート従来の電源回路の動作を説明するタイミングチャート

符号の説明

１０チャージポンプ回路
２０，２０ａ基準電源
２１定電圧源
２２，２８演算増幅器
２３可変抵抗器
２４セレクタ回路
２５ランプ電圧発生回路
２６電流源
２７コンデンサ
３０，３０ａタイミング制御回路
Ｃ１フライングコンデンサ
Ｃ２平滑コンデンサ
Ｑ１，Ｑ３，Ｑ４Ｐチャネルトランジスタ（スイッチ素子）
Ｑ２Ｎチャネルトランジスタ（スイッチ素子）
ＳＷ０，ＳＷ（１）〜ＳＷ（ｎ−１）スイッチ素子

Claims

スイッチ素子を介してフライングコンデンサに入力電圧まで充電し、前記フライングコンデンサの充電電圧に前記入力電圧を印加してチャージポンプ動作を行う電源回路であって、前記入力電圧を生成する基準電源は出力電圧可変型の電源で構成され、前記基準電源の電圧を時系列に変化させるタイミング制御回路を備えた電源回路。
前記出力可変型の基準電源は、その最高出力レベルが任意の値に可変可能である請求項１に記載の電源回路。
前記基準電源は、前記タイミング制御回路からの制御信号により出力電圧が時間経過とともに段階的に増加する演算増幅器で構成されている請求項１または請求項２に記載の電源回路。
前記基準電源は、前記タイミング制御回路からの制御信号により出力電圧が時間経過とともに線形的に増加する演算増幅器で構成されている請求項１または請求項２に記載の電源回路。
前記基準電源は、演算増幅器と電流源とコンデンサとで構成され、前記電流源の電流を前記コンデンサに充電し、前記コンデンサの充電電圧を前記演算増幅器による単一利得増幅器によって出力する機構を備え、前記タイミング制御回路によって前記電流源の電流を導通・遮断するように構成されている請求項１または請求項２に記載の電源回路。