JP2006262690A - 入力電圧に適応的に制御される電圧昇圧装置 - Google Patents
入力電圧に適応的に制御される電圧昇圧装置 Download PDFInfo
- Publication number
- JP2006262690A JP2006262690A JP2006064882A JP2006064882A JP2006262690A JP 2006262690 A JP2006262690 A JP 2006262690A JP 2006064882 A JP2006064882 A JP 2006064882A JP 2006064882 A JP2006064882 A JP 2006064882A JP 2006262690 A JP2006262690 A JP 2006262690A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- booster
- negative
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
- A61G7/00—Beds specially adapted for nursing; Devices for lifting patients or disabled persons
- A61G7/05—Parts, details or accessories of beds
- A61G7/057—Arrangements for preventing bed-sores or for supporting patients with burns, e.g. mattresses specially adapted therefor
- A61G7/05769—Arrangements for preventing bed-sores or for supporting patients with burns, e.g. mattresses specially adapted therefor with inflatable chambers
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61G—TRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
- A61G7/00—Beds specially adapted for nursing; Devices for lifting patients or disabled persons
- A61G7/02—Beds specially adapted for nursing; Devices for lifting patients or disabled persons with toilet conveniences, or specially adapted for use with toilets
Landscapes
- Health & Medical Sciences (AREA)
- Nursing (AREA)
- Life Sciences & Earth Sciences (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】入力電圧に適応的に制御される電圧昇圧装置を提供する。
【解決手段】二つの入力端子間の電圧差を出力電流として発生させるOTA(Operartinal Transconductance Amplifier)を利用する電圧昇圧装置である。OTAの正入力端子には、電圧昇圧装置の目標出力電圧レベルをn(n≧1)に分割した電圧レベルが印加され、負入力端子には、電圧昇圧装置の出力電圧レベルをnに分割した電圧レベルが印加される。OTAの出力電流は、入力キャパシタにチャージされつつ、第1入力電圧として発生し、第1入力電圧は、バッファを通じて第2入力電圧として発生する。第2入力電圧は、電圧昇圧部に入力されてn倍の第2入力電圧レベルを有する出力電圧を発生させる。これにより、電圧昇圧装置の出力電圧は、目標電圧の付近でリプルを最小化しつつ、目標電圧を発生させる。
【選択図】図4
【解決手段】二つの入力端子間の電圧差を出力電流として発生させるOTA(Operartinal Transconductance Amplifier)を利用する電圧昇圧装置である。OTAの正入力端子には、電圧昇圧装置の目標出力電圧レベルをn(n≧1)に分割した電圧レベルが印加され、負入力端子には、電圧昇圧装置の出力電圧レベルをnに分割した電圧レベルが印加される。OTAの出力電流は、入力キャパシタにチャージされつつ、第1入力電圧として発生し、第1入力電圧は、バッファを通じて第2入力電圧として発生する。第2入力電圧は、電圧昇圧部に入力されてn倍の第2入力電圧レベルを有する出力電圧を発生させる。これにより、電圧昇圧装置の出力電圧は、目標電圧の付近でリプルを最小化しつつ、目標電圧を発生させる。
【選択図】図4
Description
本発明は、半導体集積回路に係り、特に、入力電圧に適応的に制御される電圧昇圧装置及びその電圧昇圧方法に関する。
図1は、従来のチャージポンプを利用した電圧昇圧装置を説明する図面である。これを参照すれば、電圧昇圧装置100は、第1ないし第4スイッチ102,106,108,110と、第1及び第2キャパシタ104,112とで構成される。第1及び第3スイッチ102,108は、第1制御信号P1に応答してオンになり、第2及び第4スイッチ106,110は、第2制御信号P2に応答してオンになる。第1制御信号P1と第2制御信号P2とは、図2に示したように、互いに逆の位相を有するパルス信号である。第1制御信号P1がロジックハイである区間の間に、受信される入力電圧VINによって第1キャパシタ104が充電される。次いで、第2制御信号P2がロジックハイである区間の間に、第1キャパシタ104に充電された電圧レベルによって第2キャパシタ112が充電される。第2キャパシタ112に充電される出力電圧VOUTは、入力電圧VINレベルの2倍に該当する電圧レベル2VINに発生する。出力電圧VOUTは、出力電圧VOUTに連結される回路を駆動するが、それにより、出力電圧VOUTに負荷電流ILがかかるように見える。
図3は、図1の電圧昇圧装置100に存在する寄生抵抗を含む回路図である。これを参照すれば、昇圧電圧装置100は、入力電圧VINが外部から入力端子に受信される電圧であるので、入力端子の接触抵抗Rinを有する。そして、第1キャパシタ104は、外部素子として使われるので、第1キャパシタ104の両端に接触抵抗Rsを有し、第2キャパシタ112も外部素子として使われるので、出力電圧VOUTとの接触抵抗RLを有する。このような寄生抵抗Rin,Rs,RLは、出力電圧VOUTレベルを降下させる。各寄生抵抗Rin,Rs,RLによる出力電圧降下Vdegは、次の通りである。
また、出力電圧VOUTにかかる負荷電流ILによる出力電圧降下は、次の通りである。
これにより、出力電圧VOUTは、目標の2倍の入力電圧VIN、すなわち、2VINから寄生抵抗Rin,Rs,RL及び負荷電流ILによる出力電圧降下を引算した電圧レベルに現れる。
すなわち、電圧昇圧装置100は、その回路構成上有する寄生抵抗Rin,Rs,RL及び負荷電流ILによって、目標の出力電圧VOUTを降下させるという問題点を有する。
したがって、寄生抵抗及び負荷電流による出力電圧の降下なしに出力電圧を入力電圧の2倍または任意の倍数(×n)に昇圧させる電圧昇圧装置の存在が必要である。
本発明が解決しようとする課題は、入力電圧に適応的に制御されて入力電圧を任意の倍数(×n)に昇圧させる電圧昇圧装置を提供することである。
前記課題を達成するために、本発明の一実施形態による電圧昇圧装置は、正入力端子には、電圧昇圧装置の目標出力電圧レベルをn(n≧2)に分割した電圧レベルが印加され、負入力端子には、出力電圧レベルをnに分割した電圧レベルが印加され、正入力端子と負入力端子との電圧差によって出力電流を発生させるOTA(Operational Transconductance Amplifier)と、OTAの出力電流によって充電されて第1入力電圧を発生させる入力キャパシタと、第1入力電圧を受信して第2入力電圧を発生させるバッファと、第2入力電圧をn(n≧2)倍に昇圧して出力電圧を発生させる電圧昇圧部と、を備える。
前記課題を達成するために、本発明の他の実施形態による電圧昇圧装置は、正入力端子には、電圧昇圧装置の出力電圧から目標出力電圧を引算した電圧レベルをn+1(n≧2)に分割した電圧レベルが印加され、負入力端子には、接地電圧レベルが印加され、正入力端子と負入力端子との電圧差によって出力電流を発生させるOTAと、OTAの出力電流によって充電されて第1入力電圧を発生させる入力キャパシタと、第1入力電圧を受信して第2入力電圧を発生させるバッファと、第2入力電圧をn(n≧2)倍に昇圧して出力電圧を発生させる電圧昇圧部と、を備える。
本発明の電圧昇圧装置によれば、寄生抵抗や負荷電流による出力電圧の降下なしに目標電圧を安定的に発生させ、かつ目標電圧の付近でのリプルを最小化させる。
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は、同じ部材を表す。
図4は、本発明の第1実施形態による正(+)電圧昇圧装置を説明する図面である。これを参照すれば、電圧昇圧装置400は、第1及び第2抵抗410,420、OTA 430、入力キャパシタ440、バッファ450、そして、n(n≧2)倍の電圧昇圧部460を備える。第1抵抗410及び第2抵抗420は、出力電圧Voと接地電圧Vssとの間に直列に連結され、第1抵抗410は、(n−1)R抵抗値を有し、第2抵抗420は、R抵抗値を有する。第1抵抗410と第2抵抗420との間のノードには、出力電圧Voレベルをn(n≧2)に分割した電圧レベルVo/nがかかる。
OTA 430は、正(+)入力端子及び負(−)入力端子に入力される電圧の差Vdによって、その出力電流Ioのレベルが変わる特性を有する。図5に示したように、電圧差Vdが一定電圧範囲△Vi内にあれば、出力電流Ioは、電圧差Vdに比例して発生する線形的な特性を有し、電圧差Vdが一定範囲△Viを逸脱すれば、電圧差Vdに関係なく最大出力電流Io_maxと発生する飽和特性を有する。OTA 430の正(+)入力端子には、電圧昇圧装置400の目標出力電圧Vo_tarレベルをn(n≧1)に分割した電圧レベルVo_tar/nが印加され、負(−)入力端子には、電圧昇圧装置400の出力電圧Voレベルをnに分割した電圧レベルVo/nが印加される。
OTA 430の出力電流Ioは、入力キャパシタ440にチャージされつつ、第1入力電圧VIN’を発生させる。第1入力電圧VIN’は、バッファ450を通じて第2入力電圧VINと発生する。バッファ450は、利得が1であるアナログバッファで構成され、第1入力電圧VIN’と第2入力電圧VINとは、同じ電圧レベルを有する。第2入力電圧VINは、アナログバッファの特性によって大きい電流駆動能力を有する。n倍の電圧昇圧部460は、大きい電流駆動能力の第2入力電圧VINを入力して第2入力電圧VINのn倍に該当する電圧レベルn×VINを有する正(+)の出力電圧Voを発生させる。
図6ないし図9は、電圧昇圧装置400の動作とOTA 430特性グラフとを連係して説明する図面である。
第一に、電圧昇圧装置400の出力電圧Voレベルが、目標電圧Vo_tarレベルからn倍の一定電圧範囲n・△Viを引算した電圧Vo_tar−n・△Viレベルより小さく現れる場合を参照すれば、出力電圧Voは、次のように整理される。
これにより、図6Aに示したOTA 410特性グラフで、OTA 430の入力電圧差Vdは、正(+)の一定電圧範囲△Viを逸脱したA領域にあり、OTA 430の出力電流Ioは、最大出力電流Io_maxとなる。第1及び第2入力電圧VIN’,VINは、時間tに対して最も速い増加量である最大出力電流Io_maxを入力キャパシタ440のキャパシタンスCinで割ったIo_max/Cinの増加量を有する。これにより、電圧昇圧部450の出力電圧Voは、図6Bに示したように、n倍のIo_max/Cin傾斜、すなわち、n・Io_max/Cin傾斜を有し、初期出力電圧VinitからVo_tar−n・△Vi電圧レベルまで発生する。一方、出力電圧Voが目標電圧Vo_tarに比べて大きく低い場合、第1及び第2入力電圧VIN’,VINを速く高めて出力電圧Voが速く上昇できるように、入力キャパシタ440のキャパシタンスCinを調節できる。
第二に、電圧昇圧装置400の出力電圧VoがVo_tar−n・△Viよりは高く、目標電圧Vo_tarよりは低く現れる場合に、出力電圧Voは、次のように整理される。
これにより、図7Aに示したOTA 430特性グラフで、OTA 430の入力電圧差Vdは、正(+)の一定電圧範囲△Vi内であるB領域にあり、OTA 430の出力電流Ioは、0と最大出力電流Io_maxとの間となる。電圧昇圧部450に入力される第2入力電圧VINは、時間tに対して出力電流Ioを入力キャパシタ440のキャパシタンスCinで割ったIo/Cinの増加量を有して上昇する。これにより、電圧昇圧部450の出力電圧Voは、目標電圧Vo_tarに向かって上昇する。しかし、出力電圧Voが目標電圧Vo_tarに近づくほど、OTA 430の入力電圧差Vdが小さくなるため、第1及び第2入力電圧VIN’,VIN及び出力電圧Voの上昇量も減少する。それにより、出力電圧voは、図8Bに示したように、n・Io/Cin傾斜が次第に減少しつつ、目標電圧Vo_tarに柔らかく収斂する。
第三に、電圧昇圧装置400の出力電圧Voが目標電圧Vo_tarよりは高く、目標電圧Vo_tarレベルにn倍の一定電圧範囲n・△Viを加算した電圧Vo_tar+n・△Viよりは低く現れる場合に、出力電圧Voは、次のように整理される。
これにより、図8Aに示したOTA 430特性グラフで、OTA 430の入力電圧差Vdは、負(−)の一定電圧範囲△Vi内であるC領域にあり、OTA 430の出力電流Ioは、負(−)の最大出力電流Io_maxと0との間となる。電圧昇圧部450に入力される第2入力電圧VINは、時間tに対して出力電流Ioを入力キャパシタ440のキャパシタンスCinで割ったIo/Cinの増加量を有して下降する。これにより、電圧昇圧部450の出力電圧Voは、目標電圧Vo_tarに向かって降下する。しかし、出力電圧Voが目標電圧Vo_tarに近づくほど、OTA 430の入力電圧差Vdが小さくなるため、第1及び第2入力電圧VIN’,VIN及び出力電圧Voの上昇量も減少する。それにより、出力電圧Voは、図8Bに示したように、−n・Io/Cin傾斜が次第に減少しつつ、目標電圧Vo_tarに柔らかく収斂する。このとき、出力電圧Voが目標電圧Vo_tarに比べて若干高い場合に、目標電圧Vo_tarに対する差が小さくなるほど、第1及び第2入力電圧VIN’,VINの降下速度を低下させて、目標電圧Vo_tarの付近でのリプルを最小化させる。
第四に、電圧昇圧装置400の出力電圧Voが、目標電圧Vo_tarレベルにn倍の一定電圧範囲n・△Viを加算した電圧Vo_tar+n・△Viより高く現れる場合を参照すれば、出力電圧Voは、次のように整理される。
これにより、図9Aに示したOTA 430特性グラフで、OTA 430の入力電圧差Vdは、負(−)の一定電圧範囲△Viを引算したD領域にあり、OTA 430の出力電流Ioは、負(−)の最大出力電流Io_maxとなる。第1及び第2入力電圧VIN’,VINは、時間tに対して最も速い増加量である負(−)の最大出力電流Io_maxを入力キャパシタ440のキャパシタンスCinで割った−Io_max/Cinの減少量を有する。これにより、電圧昇圧部450の出力電圧Voは、図9Bに示したように、負(−)のn倍のIo_max/Cin傾斜、すなわち、−n・Io_max/Cin傾斜を有し、最大出力電圧Vo_maxからVo_tar+n・△Vi電圧レベルまで発生する。一方、出力電圧Voが目標電圧Vo_tarに比べて大きく高い場合、第1及び第2入力電圧VIN’,VINを速く降下させて出力電圧Voが速く上昇できるように入力キャパシタ440のキャパシタンスCinを調節できる。
図6ないし図9で説明された電圧昇圧装置400の動作グラフは、図10で全体的に示される。
図11は、本発明の第2実施形態による負(−)電圧昇圧装置を説明する図面である。これを参照すれば、電圧昇圧装置1100は出力電圧Voと1/n倍の標電圧Vo_tarとの間に直列連結される第1及び第2抵抗1110,1120、第1抵抗1110と第2抵抗1120との間のノード電圧と接地電圧とを入力するOTA 1130、OTA 1130の出力電流Ioによってチャージされる入力キャパシタ1140、入力キャパシタ1140にチャージされた第1入力電圧VIN’を受信して第2入力電圧VINを発生させるバッファ1150、そして、第2入力電圧VINを受信してn倍に昇圧させて、負(−)の出力電圧Voを発生させるn倍の電圧昇圧部1160を備える。
第1抵抗1110は、基準抵抗値をRとしたとき、n倍のR、すなわち、nRの抵抗値を有し、第2抵抗1120は、基準抵抗値Rを有する。これにより、第1抵抗1110と第2抵抗1120との間のノード電圧レベルは、(Vo−Vo_tar)/n+1と現れる。
OTA 1130は、前述した図5と同様に、正(+)入力端子及び負(−)入力端子に入力される電圧の差Vdによって、その出力電流Ioのレベルが変わる特性を有するが、電圧差Vdが一定電圧範囲△Vi内にあれば、出力電流Ioは、電圧差Vdに比例して発生する線形的な特性を有し、電圧差Vdが一定範囲△Viを逸脱すれば、電圧差Vdに関係なく最大出力電流Io_maxとして発生する飽和特性を有する。OTA 1130の正(+)入力端子には、第1抵抗1110と第2抵抗1120との間のノード電圧Vo−Vo_tar/n+1が印加され、負(−)入力端子には、接地電圧Vssが印加される。
図12ないし図15は、負(−)電圧昇圧装置1100の動作とOTA 1130特性グラフとを連係して説明する図面である。
第一に、負(−)電圧昇圧装置400の出力電圧Voが、目標電圧Vo_tarレベルに(n+1)倍の一定電圧範囲n・△Viを加算した電圧Vo_tar+(n+1)・△Viより高く現れる場合を参照すれば、出力電圧Voは、次のように整理される。
これにより、図12Aに示したOTA 1130特性グラフで、OTA 1130の入力電圧差Vdは、正(+)の一定電圧範囲△Viを逸脱したA領域にあり、OTA 1130の出力電流Ioは、最大出力電流Io_maxとなる。第1及び第2入力電圧VIN’,VINは、時間tに対して最も速い減少量である最大出力電流Io_maxを入力キャパシタ440のキャパシタンスCinで割ったIo_max/Cinの減少量を有する。これにより、電圧昇圧部450の出力電圧Voは、図12Bに示したように、負(−)のn倍のIo_max/Cin傾斜、すなわち、−n・Io_max/Cin傾斜を有し、負(−)の最大出力電圧Vo_maxからVo_tar+(n+1)・△Vi電圧レベルまで発生する。一方、出力電圧Voが負(−)の目標電圧Vo_tarに比べて大きく高い場合、第1及び第2入力電圧VIN’,VINを速く降下させて出力電圧Voが速く降下できるように、入力キャパシタ4440のキャパシタンスCinを調節できる。
第二に、電圧昇圧装置400の出力電圧VoがVo_tar+(n+1)・△Viよりは低く、目標電圧Vo_tarよりは高く現れる場合に、出力電圧Voは、次のように整理される。
これにより、図13Aに示したOTA 1130特性グラフで、OTA 1130の入力電圧差Vdは、正(+)の一定電圧範囲△Vi内であるB領域にあり、OTA 1130の出力電流Ioは、0と最大出力電流Io_maxとの間となる。電圧昇圧部1150に入力される第2入力電圧VINは、時間tに対して出力電流Ioを入力キャパシタ1140のキャパシタンスCinで割ったIo/Cinの減少量を有して下降する。これにより、電圧昇圧部1150の出力電圧Voは、目標電圧Vo_tarに向かって降下する。しかし、出力電圧Voが目標電圧Vo_tarに近づくほど、OTA 1130の入力電圧差Vdが小さくなるため、第1及び第2入力電圧VIN’,VIN及び出力電圧Voの降下量も減少する。それにより、出力電圧Voは、図13Bに示したように、−n・Io/Cin傾斜が次第に減少しつつ、目標電圧Vo_tarに柔らかく収斂する。
第三に、電圧昇圧装置1100の出力電圧Voが、目標電圧Vo_tarレベルから(n+1)倍の一定電圧範囲(n+1)・△Viを引算した電圧Vo_tar+(n+1)・△Viよりは高く、目標電圧Vo_tarよりは低く現れる場合に、出力電圧Voは、次のように整理される。
これにより、図14Aに示したOTA 430特性グラフで、OTA 430の入力電圧差Vdは、負(−)の一定電圧範囲△Vi内であるC領域にあり、OTA 430の出力電流Ioは、負(−)の最大出力電流Io_maxと0との間となる。電圧昇圧部450に入力される第2入力電圧VINは、時間tに対して出力電流Ioを入力キャパシタ440のキャパシタンスCinで割ったIo/Cinの増加量を有して上昇する。これにより、電圧昇圧部450の出力電圧Voは、目標電圧Vo_tarに向かって上昇する。しかし、出力電圧Voが目標電圧Vo_tarに近づくほど、OTA 430の入力電圧差Vdが小さくなるため、第1及び第2入力電圧VIN’,VIN及び出力電圧Voの上昇量も減少する。それにより、出力電圧Voは、図14Bに示したように、その傾斜が次第に減少しつつ、目標電圧Vo_tarに柔らかく収斂する。このとき、出力電圧Voが目標電圧Vo_tarに比べて若干低い場合に、目標電圧Vo_tarに対する差が小さくなるほど第1及び第2入力電圧VIN’,VINの上昇速度を低下させて、目標電圧Vo_tarの付近でのリプルを最小化させる。
第四に、電圧昇圧装置400の出力電圧Voが、目標電圧Vo_tarレベルから(n+1)倍の一定電圧範囲(n+1)・△Viを引算した電圧Vo_tar+n・△Viより低く現れる場合を参照すれば、出力電圧Voは、次のように整理される。
これにより、図15Aに示したOTA 1130特性グラフクで、OTA 1130の入力電圧差Vdは、負(−)の一定電圧範囲△Viを逸脱したD領域にあり、OTA1130の出力電流Ioは、負(−)の最大出力電流Io_maxとなる。第1及び第2入力電圧VIN’,VINは、時間tに対して最も速い増加量である負(−)の最大出力電流Io_maxを入力キャパシタ440のキャパシタンスCinで割った−Io_max/Cinの増加量を有する。これにより、電圧昇圧部450の出力電圧Voは、図15Bに示したように、正(+)のn倍のIo_max/Cin傾斜、すなわち、n・Io_max/Cin傾斜を有し、負(−)の初期出力電圧Vinitから−Vo_tar+n・△Vi電圧レベルまで発生する。一方、出力電圧Voが目標電圧−Vo_tarに比べて大きく低い場合、第1及び第2入力電圧VIN’,VINを速く上昇させて、出力電圧Voが速く上昇できるように入力キャパシタ440のキャパシタンスCinを調節できる。
図12ないし図15で説明された電圧昇圧装置1100の動作グラフは、図16で全体的に示される。
したがって、本発明の正電圧昇圧装置400及び負電圧昇圧装置1100は、寄生抵抗や負荷電流による出力電圧の降下なしに目標電圧を安定的に発生させる。
本発明は、図面に示された一実施形態を参照して説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
本発明は、電圧昇圧装置関連の技術分野に適用可能である。
400 電圧昇圧装置
410 第1抵抗
420 第2抵抗
430 OTA
440 入力キャパシタ
450 バッファ
460 電圧昇圧部
410 第1抵抗
420 第2抵抗
430 OTA
440 入力キャパシタ
450 バッファ
460 電圧昇圧部
Claims (20)
- 正電圧昇圧装置において、
正入力端子には、前記電圧昇圧装置の目標出力電圧レベルをn(n≧2)に分割した電圧レベルが印加され、負入力端子には、前記出力電圧レベルをnに分割した電圧レベルが印加され、前記正入力端子と前記負入力端子との電圧差によって出力電流を発生させるOTA(Operartinal Transconductance Amplifier)と、
前記OTAの出力電流によって充電されて第1入力電圧を発生させる入力キャパシタと、
前記第1入力電圧を受信して第2入力電圧を発生させるバッファと、
前記第2入力電圧をn(n≧2)倍に昇圧して前記出力電圧を発生させる電圧昇圧部と、を備えることを特徴とする正電圧昇圧装置。 - 前記バッファは、
前記第1入力電圧と同じ電圧レベルを有し、大きい電流駆動能力を有する前記第2入力電圧を発生させることを特徴とする請求項1に記載の正電圧昇圧装置。 - 前記バッファは、
利得がほぼ1であるアナログバッファで構成されることを特徴とする請求項1に記載の正電圧昇圧装置。 - 前記電圧昇圧部は、
前記第2入力電圧を受信して前記出力電圧を発生させるチャージポンプで構成されることを特徴とする請求項1に記載の正電圧昇圧装置。 - 正電圧昇圧装置において、
前記電圧昇圧装置の出力電圧と接地電圧との間に直列連結される第1及び第2抵抗と、
正入力端子には、前記電圧昇圧装置の目標出力電圧レベルをn(n≧2)に分割した電圧が連結され、負入力端子には、前記第1抵抗と前記第2抵抗との間のノードが連結され、前記正入力端子と前記負入力端子との電圧差によって出力電流を発生させるOTAと、
前記OTAの出力電流によって充電されて第1入力電圧を発生させる入力キャパシタと、
前記第1入力電圧を受信して第2入力電圧を発生させるバッファと、
前記第2入力電圧をn(n≧2)倍に昇圧して前記出力電圧を発生させる電圧昇圧部と、を備えることを特徴とする正電圧昇圧装置。 - 前記電圧昇圧装置は、
基準抵抗値をRとしたとき、前記第1抵抗は、(n−1)R抵抗値を有し、第2抵抗は、R抵抗値を有することを特徴とする請求項5に記載の正電圧昇圧装置。 - 前記バッファは、
前記第1入力電圧と同じ電圧レベルを有し、大きい電流駆動能力を有する前記第2入力電圧を発生させることを特徴とする請求項5に記載の正電圧昇圧装置。 - 前記バッファは、
利得がほぼ1であるアナログバッファで構成されることを特徴とする請求項5に記載の正電圧昇圧装置。 - 前記電圧昇圧部は、
前記第2入力電圧を受信して前記出力電圧を発生させるチャージポンプで構成されることを特徴とする請求項5に記載の正電圧昇圧装置。 - 負電圧昇圧装置において、
正入力端子には、前記電圧昇圧装置の出力電圧から目標出力電圧を引算した電圧レベルをn+1(n≧2)に分割した電圧レベルが印加され、負入力端子には、接地電圧レベルが印加され、前記正入力端子と前記負入力端子との電圧差によって出力電流を発生させるOTAと、
前記OTAの出力電流によって充電されて第1入力電圧を発生させる入力キャパシタと、
前記第1入力電圧を受信して第2入力電圧を発生させるバッファと、
前記第2入力電圧をn(n≧1)倍に昇圧して前記出力電圧を発生させる電圧昇圧部と、を備えることを特徴とする負電圧昇圧装置。 - 前記バッファは、
前記第1入力電圧と同じ電圧レベルを有し、大きい電流駆動能力を有する前記第2入力電圧を発生させることを特徴とする請求項10に記載の負電圧昇圧装置。 - 前記バッファは、
利得が1であるアナログバッファで構成されることを特徴とする請求項10に記載の負電圧昇圧装置。 - 前記負電圧昇圧部は、
前記第2入力電圧を受信して前記出力電圧を発生させるチャージポンプで構成されることを特徴とする請求項1に記載の負電圧昇圧装置。 - 前記負電圧昇圧装置は、
前記第2入力電圧をn(n≧2)倍に昇圧することを特徴とする請求項10に記載の負電圧昇圧装置。 - 負電圧昇圧装置において、
前記電圧昇圧装置の出力電圧と前記電圧昇圧装置の副目標出力電圧レベルをn(n≧2)に分割した電圧との間に直列連結される第1及び第2抵抗と、
正入力端子には、前記第1抵抗と前記第2抵抗との間のノードが連結され、負入力端子には、接地電圧が連結されて、前記正入力端子と前記負入力端子との電圧差によって出力電流を発生させるOTAと、
前記OTAの出力電流によって充電されて第1入力電圧を発生させる入力キャパシタと、
前記第1入力電圧を受信して第2入力電圧を発生させるバッファと、
前記第2入力電圧をn(n≧2)倍に昇圧して前記出力電圧を発生させる電圧昇圧部と、を備えることを特徴とする負電圧昇圧装置。 - 前記負電圧昇圧装置は、
基準抵抗値をRとしたとき、前記第1抵抗は、nR抵抗値を有し、第2抵抗は、R抵抗値を有することを特徴とする請求項15に記載の負電圧昇圧装置。 - 前記バッファは、
前記第1入力電圧と同じ電圧レベルを有し、大きい電流駆動能力を有する前記第2入力電圧を発生させることを特徴とする請求項15に記載の負電圧昇圧装置。 - 前記バッファは、
利得が1であるアナログバッファで構成されることを特徴とする請求項15に記載の負電圧昇圧装置。 - 前記負電圧昇圧部は、
前記第2入力電圧を受信して前記出力電圧を発生させるチャージポンプで構成されることを特徴とする請求項15に記載の負電圧昇圧装置。 - 前記負電圧昇圧装置は、
前記第2入力電圧をn(n≧2)倍に昇圧することを特徴とする請求項15に記載の負電圧昇圧装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050021093A KR100752643B1 (ko) | 2005-03-14 | 2005-03-14 | 입력 전압에 적응적으로 제어되는 전압 승압 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006262690A true JP2006262690A (ja) | 2006-09-28 |
Family
ID=36970176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006064882A Pending JP2006262690A (ja) | 2005-03-14 | 2006-03-09 | 入力電圧に適応的に制御される電圧昇圧装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060202743A1 (ja) |
JP (1) | JP2006262690A (ja) |
KR (1) | KR100752643B1 (ja) |
CN (1) | CN1835363A (ja) |
TW (1) | TW200635191A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011244651A (ja) * | 2010-05-20 | 2011-12-01 | Renesas Electronics Corp | 昇圧回路 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8040175B2 (en) * | 2007-10-24 | 2011-10-18 | Cypress Semiconductor Corporation | Supply regulated charge pump system |
US8461810B2 (en) | 2009-12-17 | 2013-06-11 | Magnachip Semiconductor, Ltd. | Circuit for generating boosted voltage and method for operating the same |
KR102285785B1 (ko) | 2015-06-02 | 2021-08-04 | 삼성전자 주식회사 | 저항성 메모리 장치 및 상기 저항성 메모리 장치를 포함하는 메모리 시스템 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6107862A (en) * | 1997-02-28 | 2000-08-22 | Seiko Instruments Inc. | Charge pump circuit |
US6362578B1 (en) * | 1999-12-23 | 2002-03-26 | Stmicroelectronics, Inc. | LED driver circuit and method |
US6300749B1 (en) * | 2000-05-02 | 2001-10-09 | Stmicroelectronics S.R.L. | Linear voltage regulator with zero mobile compensation |
JP3666805B2 (ja) * | 2000-09-19 | 2005-06-29 | ローム株式会社 | Dc/dcコンバータ |
US6356062B1 (en) * | 2000-09-27 | 2002-03-12 | Intel Corporation | Degenerative load temperature correction for charge pumps |
JP5041631B2 (ja) * | 2001-06-15 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP2003168293A (ja) * | 2001-11-29 | 2003-06-13 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
US6906531B2 (en) * | 2002-10-11 | 2005-06-14 | Dell Products L.P. | Adaptive reference voltage method and system |
DE10249162B4 (de) * | 2002-10-22 | 2007-10-31 | Texas Instruments Deutschland Gmbh | Spannungsregler |
TWI220588B (en) * | 2003-05-15 | 2004-08-21 | Amic Technology Corp | Regulated charge pump |
US7218082B2 (en) * | 2005-01-21 | 2007-05-15 | Linear Technology Corporation | Compensation technique providing stability over broad range of output capacitor values |
-
2005
- 2005-03-14 KR KR1020050021093A patent/KR100752643B1/ko not_active IP Right Cessation
-
2006
- 2006-02-15 US US11/354,462 patent/US20060202743A1/en not_active Abandoned
- 2006-03-09 JP JP2006064882A patent/JP2006262690A/ja active Pending
- 2006-03-13 CN CNA2006100678636A patent/CN1835363A/zh active Pending
- 2006-03-14 TW TW095108519A patent/TW200635191A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011244651A (ja) * | 2010-05-20 | 2011-12-01 | Renesas Electronics Corp | 昇圧回路 |
Also Published As
Publication number | Publication date |
---|---|
KR20060099707A (ko) | 2006-09-20 |
KR100752643B1 (ko) | 2007-08-29 |
TW200635191A (en) | 2006-10-01 |
US20060202743A1 (en) | 2006-09-14 |
CN1835363A (zh) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910001643B1 (ko) | 승압회로 | |
JP4791094B2 (ja) | 電源回路 | |
US6617832B1 (en) | Low ripple scalable DC-to-DC converter circuit | |
KR101151985B1 (ko) | 충전 회로, 증폭 회로 | |
KR100760877B1 (ko) | 전압 공급 회로 및 마이크로폰 유닛 | |
US7851946B2 (en) | Switching power supply and electronic apparatus employing the same | |
JP3741100B2 (ja) | 電源回路及び半導体集積回路 | |
US8138732B2 (en) | DCR sense for a COT power converter | |
US20080212347A1 (en) | Switched-capacitor regulators | |
TW201618454A (zh) | 多級放大器 | |
KR20110087234A (ko) | 스위칭 레귤레이터 | |
US10075139B2 (en) | Linear high voltage driver with programmable differential and common mode gain | |
JP2006136134A (ja) | チャージポンプ回路 | |
US10103720B2 (en) | Method and apparatus for a buck converter with pulse width modulation and pulse frequency modulation mode | |
US9520770B2 (en) | Soft start circuit | |
US9531259B2 (en) | Power supply circuit | |
US20110181265A1 (en) | Dc/dc converter circuit | |
JP2006262690A (ja) | 入力電圧に適応的に制御される電圧昇圧装置 | |
US20080007981A1 (en) | Voltage converter | |
CN108233703B (zh) | 电荷泵电路和升压电路 | |
KR20150074651A (ko) | 전하 펌프 회로의 구동 회로 및 이를 포함하는 전하 펌프 시스템 | |
CN111010023B (zh) | 开关模式功率转换器 | |
JP2008289352A (ja) | 昇圧電源回路及び液晶表示装置 | |
US7145381B2 (en) | Apparatus for controlling a boosted voltage and method of controlling a boosted voltage | |
JP2010017013A (ja) | チャージポンプ回路 |