CN108233703B - 电荷泵电路和升压电路 - Google Patents

电荷泵电路和升压电路 Download PDF

Info

Publication number
CN108233703B
CN108233703B CN201711326588.XA CN201711326588A CN108233703B CN 108233703 B CN108233703 B CN 108233703B CN 201711326588 A CN201711326588 A CN 201711326588A CN 108233703 B CN108233703 B CN 108233703B
Authority
CN
China
Prior art keywords
voltage
circuit
charge pump
node
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711326588.XA
Other languages
English (en)
Other versions
CN108233703A (zh
Inventor
村田伸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN108233703A publication Critical patent/CN108233703A/zh
Application granted granted Critical
Publication of CN108233703B publication Critical patent/CN108233703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供能够不使用高耐压晶体管构成，并且实现低消耗电力的电荷泵电路。包含：第一电容器以及第二电容器，它们输入脉冲信号；第一晶体管，其源极和漏极的一方与电压输入端子连接，源极和漏极的另一方与第一电容器连接，且栅极与第二电容器连接；第二晶体管，其源极和漏极的一方与电压输入端子连接，源极和漏极的另一方与第二电容器连接，且栅极与第一电容器连接；以及电位固定电路，其设置在第一晶体管与第一电容器的连接节点亦即第一节点和第二晶体管与上述第二电容器的连接节点亦即第二节点之间，并将第一节点的电位固定为与第二节点的电位对应的电位。

Description

电荷泵电路和升压电路
技术领域
本发明涉及电荷泵电路和升压电路。
背景技术
作为涉及具备电荷泵电路的升压电路的技术，已知有以下的技术。例如，专利文献1记载了包含通过电阻元件对电荷泵电路的输出电压进行分压的分压电路、对比较被分压电路分压后的电压与基准电压得到的误差电压进行放大的误差放大器、以及将误差放大器的输出作为控制电压输出电荷泵电路的开关信号的VCO(Voltage-controlledoscillator：压控振荡器)的升压电路。
专利文献2记载了具有与第一节点连接的第一晶体管、一端与第一节点连接，并在第一晶体管的活性化时利用第一节点的电压进行充电的第一电容元件、以及向第一晶体管的控制端子输出第一控制信号的第一控制信号生成电路的升压电路。在该升压电路中，第一电容元件在第一晶体管的非活性化时，通过施加给另一端的第一电源电压的1/2以下的电压将第一节点的电位升压至第二电压。第一控制信号生成电路使第一晶体管的非活性化时的第一控制信号的电位为第二电位，并使第一晶体管的活性化时的第一控制信号的电位为与第二电位之差在第一电源电压以内的电位。
专利文献3记载了具备串联连接在输入端子与输出端子之间的多个电荷转送元件、一个端子与多个电荷转送元件的连接点的各个连接，并对另一个端子施加时钟信号的多个电容元件、在停止时钟信号的施加时对上述输出端子的电压进行降压的降压电路、以及连接在连接点与输出端子之间的降压用的整流元件的电荷泵电路。
专利文献1：日本特开平4－162560号公报
专利文献2：日本特开2010－279089号公报
专利文献3：日本特开2008－113269号公报
根据专利文献1所记载的升压电路，通过串联连接的多个电阻元件构成对电荷泵电路的输出电压进行分压的分压电路。然而，根据通过这样的多个电阻元件构成的分压电路，有消耗电流变大这样的问题。
另一方面，在升压电路中，需要考虑构成升压电路的晶体管的耐压。特别是栅极氧化膜的耐压较重要，需要成为栅极-源极间以及栅极-漏极间的电位差不超过耐压的电路构成。在升压电路中，一般而言施加通过升压生成的高电压的电路块通过包含高耐压晶体管而构成，其以外的电路块由低耐压晶体管构成。然而，高耐压晶体管具有与低耐压晶体管不同的结构。特别是，高耐压晶体管与低耐压晶体管相比栅极氧化膜的膜厚较厚，在制造工序中使用的掩膜数以及工序数与低耐压晶体管相比增加。因此，在升压电路包含高耐压晶体管的情况下，制造成本变高。
发明内容
本发明是鉴于上述的点而完成的，其目的在于提供能够不使用高耐压晶体管构成，并且能够实现低消耗电力的电荷泵电路和升压电路。
本发明所涉及的电荷泵电路包含：第一电容器和第二电容器，它们被输入脉冲信号；第一晶体管，其源极和漏极的一方与电压输入端子连接，源极和漏极的另一方与上述第一电容器连接，且栅极与上述第二电容器连接；第二晶体管，其源极和漏极的一方与上述电压输入端子连接，源极和漏极的另一方与上述第二电容器连接，且栅极与上述第一电容器连接；以及电位固定电路，其设置在上述第一晶体管与上述第一电容器的连接节点亦即第一节点和上述第二晶体管与上述第二电容器的连接节点亦即第二节点之间，并将上述第一节点的电位固定为与上述第二节点的电位对应的电位。
本发明所涉及的升压电路具有前一级的电荷泵电路的电压输出端子与下一级的电荷泵电路的电压输入端子连接的多个电荷泵电路。上述多个电荷泵电路的每一个包含：第一电容器和第二电容器，它们被输入脉冲信号；第一晶体管，其源极和漏极的一方与上述电压输入端子连接，源极和漏极的另一方与上述第一电容器连接，且栅极与上述第二电容器连接；第二晶体管，其源极和漏极的一方与上述电压输入端子连接，源极和漏极的另一方与上述第二电容器连接，且栅极与上述第一电容器连接；以及电位固定电路，其设置在上述第一晶体管与上述第一电容器的连接节点亦即第一节点和上述第二晶体管与上述第二电容器的连接节点亦即第二节点之间，并将上述第一节点的电位固定为与上述第二节点的电位对应的电位，上述电压输出端子与上述第二节点连接。
根据本发明，能够提供能够不使用高耐压晶体管构成，并且能够实现低消耗电力的电荷泵电路以及升压电路。
附图说明
图1是表示本发明的实施方式所涉及的升压电路的构成的电路框图。
图2是表示本发明的实施方式所涉及的升压部的详细的构成的框图。
图3是表示本发明的实施方式所涉及的电荷泵电路的详细的构成的电路图。
图4是表示本发明的实施方式所涉及的放电电路的详细的构成的电路图。
图5是本发明的实施方式所涉及的脉冲信号的时序图的一个例子。
图6是表示本发明的实施方式所涉及的升压动作中的在电荷泵电路的电压输出端子产生的时间推移的一个例子的图。
图7是表示本发明的实施方式所涉及的放电动作中的电荷泵电路的内部电压的时间推移的一个例子的图。
图8是表示比较例所涉及的电荷泵电路的构成的电路图。
图9是表示比较例所涉及的各电荷泵电路的内部电压的在放电动作中的时间推移的图。
图10是表示比较例所涉及的放电电路的构成的电路图。
图11是表示本发明的其它实施方式所涉及的电荷泵电路的构成的电路图。
图12是表示本发明的其它的实施方式所涉及的放电动作中的电荷泵电路的内部电压的时间推移的一个例子的图。
图13是表示本发明的其它实施方式所涉及的放电电路的构成的电路图。
图14是表示本发明的其它的实施方式所涉及的放电电路的构成的电路图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在各附图中，对实质相同或者等效的构成要素或者部分附加相同的参照附图标记。
[第一实施方式]
图1是表示本发明的实施方式所涉及的升压电路100的构成的电路框图。升压电路100对输入到输入端子101的电压VCC进行升压，并从输出端子102输出通过升压得到的电压VPP。升压电路100通过包含升压部10、放电电路20、分压电路30、比较器40以及控制电路50而构成。
如后述那样，升压部10通过包含多级连接的多个电荷泵电路而构成，对输入到输入端子101的电压VCC进行升压，将比电压VCC电平高的电压VPP输出到与输出端子102连接的输出线103。此外，在本实施方式中，电压VCC具有在低耐压晶体管中能够允许的电压电平，也能够作为比较器40以及控制电路50的电源电压使用。
分压电路30通过包含设置在输出线103与地线之间的串联连接的电容器31以及32而构成。电容器31的一个电极与输出线103连接，另一个电极与电容器32的一个电极连接。电容器32的另一个电极与地线连接。分压电路30对输出到输出线103的电压VPP进行分压，并将通过分压得到的电压VD供给至比较器40。分压电路30中的分压比由电容器31和32的静电电容之比决定。
比较器40输出表示对从分压电路30输出的电压VD与基准电压Vref进行比较的结果的信号S1。比较器40例如在电压VD比基准电压Vref大的情况下使信号S1的电平为高电平，在电压VD比基准电压Vref小的情况下使信号S1的电平为低电平。信号S1被供给至控制电路50。
控制电路50在从比较器40供给的信号S1呈低电平的期间，进行向升压部10的脉冲信号C1A、C2A、C1B、C2B的供给。控制电路50若通过从比较器40供给的信号S1成为高电平而判定为从升压部10输出的电压VPP达到规定的电平，则停止对升压部10的脉冲信号C1A、C2A、C1B、C2B的供给。控制电路50在基于从外部供给的指令使升压部10的功能有效的情况下，向升压部10以及放电电路20供给低电平的使能信号ENB。升压部10在被供给了低电平的使能信号ENB的情况下，能够基于脉冲信号C1A、C2A、C1B、C2B进行升压动作。放电电路20在被供给了低电平的使能信号ENB的情况下，使放电动作停止。控制电路50在基于从外部供给的指令，使升压部10的功能无效的情况下，向升压部10以及放电电路20供给高电平的使能信号ENB。升压部10在被供给了高电平的使能信号ENB的情况下，使升压动作停止，并进行放电动作。
放电电路20若从控制电路50被供给了高电平的使能信号ENB，则进行使积蓄在构成分压电路30的电容器31以及32的电荷放电的放电动作。对放电电路20供给在升压部10的内部产生的内部电压以及电压VCC作为用于控制构成放电电路20的多个晶体管的端子电压的控制电压VPIA、VPIB以及VPIC。
图2是表示升压部10的详细的构成的框图。升压部10通过包含多级连接的多个电荷泵电路11-1、11-2、11-3、......、11-n和p沟道型的MOSFET(metal-oxide-semiconductorfield-effect transistor：金属氧化物半导体场效应管)12而构成。电荷泵电路11-1、11-2、11-3、......、11-n相互具有相同的构成。以下，在不区分电荷泵电路11-1、11-2、11-3、......、11-n的各个的情况下或者在对它们进行总称的情况下，将它们记载为“电荷泵电路11”。
电荷泵电路11具备信号输入端子C1、C2、电压输入端子VIN、电压输出端子VOUT以及内部电压输出端子VPI。电荷泵电路11若在信号输入端子C1以及C2供给相位相互不同的脉冲信号C1A以及C2A或者相位相互不同的脉冲信号C1B以及C2B，则对输入到电压输入端子VIN的电压进行升压，并从电压输出端子VOUT输出通过升压得到的电压。在升压部10中，前级的电荷泵电路11的电压输出端子VOUT与下一级的电荷泵电路11的电压输入端子VIN连接。
即，初级的电荷泵电路11-1对经由MOSFET12输入到电压输入端子VIN的电压VCC进行升压，并从电压输出端子VOUT输出通过升压得到的电压VPO1(＞VCC)，将其供给至下一级的电荷泵电路11－2。电荷泵电路11-2对输入到电压输入端子VIN的电压VPO1进行升压，并从电压输出端子VOUT输出通过升压得到的电压VPO2(＞VPO1)，将其供给至下一级的电荷泵电路11-3。电荷泵电路11-3对输入到电压输入端子VIN的电压VPO2进行升压，并从电压输出端子VOUT输出通过升压得到的电压VPO3(＞VPO2)，将其供给至下一级的电荷泵电路(未图示)。最终级的电荷泵电路11-n对输入到电压输入端子VIN的电压进行升压，并将通过升压得到的电压作为升压部10中的最终的输出电压VPP输出到输出线103。这样，通过使升压部10为基于多个电荷泵电路11的多级构成，能够生成比利用电荷泵电路11单体得到的输出电压高的电压电平的输出电压。
在本实施方式中，交替地配置被输入了由脉冲信号C1A以及C2A构成的信号对的电荷泵电路11和被输入了由脉冲信号C1B以及C2B构成的信号对的电荷泵电路11。在图2所示的例子中，在排列顺序为第奇数个的电荷泵电路11-1以及11-3输入由脉冲信号C1A以及C2A构成的信号对，在排列顺序为第偶数个的电荷泵电路11-2以及11-n输入由脉冲信号C1B以及C2B构成的信号对。
在本实施方式中，分别从电荷泵电路11-1、11-2、11-3、......、11-n的内部电压输出端子VPI输出的内部电压VPI1、VPI2、VPI3、......、VPIn中的任意三个作为控制电压VPIA、VPIB以及VPIC供给至放电电路20。
p沟道型的MOSFET12的源极与升压电路100的输入端子101连接，漏极与初级的电荷泵电路11-1的电压输入端子VIN连接，栅极与控制电路50连接。MOSFET12若从控制电路50对栅极供给了低电平的使能信号ENB则成为导通状态。由此，电压VCC被供给至初级的电荷泵电路11-1的电压输入端子VIN。
图3是表示电荷泵电路11的详细的构成的电路图。电荷泵电路11通过包含n沟道型的MOSFET61、62以及63和电容器71以及72而构成。
MOSFET61的漏极与电压输入端子VIN连接，源极与电容器71的一个电极连接，栅极与电容器72的一个电极连接。将MOSFET61与电容器71的连接节点设为节点n1。
MOSFET62的漏极与电压输入端子VIN连接，源极与电容器72的一个电极连接，栅极与电容器71的一个电极(节点n1)连接。将MOSFET62与电容器72的连接节点设为节点n2。
MOSFET63的栅极以及漏极与节点n1连接，源极与节点n2连接。MOSFET63作为将节点n1的电位固定为与节点n2的电位对应的电位的电位固定电路60发挥作用。具体而言，电位固定电路60将节点n1的电位Vn1固定为使节点n2的电位Vn2提高与MOSFET63的栅极阈值相应的电压VT后的电位。即，对于节点n1的电位Vn1来说，下述的(1)式成立。
Vn1＝Vn2+VT......(1)
电容器71的与节点n1相反侧的电极与信号输入端子C1连接。电容器72的与节点n2相反侧的电极与信号输入端子C2连接。在升压动作中，对电容器71以及72输入有脉冲信号C1A以及C2A或者脉冲信号C1B以及C2B。
电压输出端子VOUT与节点n2连接。内部电压输出端子VPI与节点n1连接。即，在电荷泵电路11-1、11-2、11-3、......、11-n中，在节点n1产生的电压分别作为内部电压VPI1、VPI2、VPI3、......、VPIn从内部电压输出端子VPI输出。
在本实施方式中，电荷泵电路11-1、11-2、11-3、......、11-n中的任意三个电荷泵电路的内部电压输出端子VPI与放电电路20连接，内部电压VPI1、VPI2、VPI3、......、VPIn中的任意三个作为控制电压VPIA、VPIB以及VPIC供给至放电电路20。
图4是表示放电电路20的详细的构成的电路图。放电电路20通过包含设置在升压电路100的输出线103与地线之间的串联连接的n沟道型的MOSFET21、22、23、24以及25而构成。配置在最高电位侧的MOSFET23的漏极与输出线103连接，源极与MOSFET24的漏极连接。MOSFET24的源极与MOSFET25的漏极连接。MOSFET25的源极与MOSFET22的漏极连接。MOSFET22的源极与MOSFET21的漏极连接。MOSFET21的源极与地线连接。
对配置在最低电位侧的MOSFET21的栅极输入从控制电路50输出的使能信号ENB。MOSFET21若使能信号ENB的电平成为高电平则成为导通状态。由于MOSFET21成为导通状态，而在放电电路20中进行放电动作。MOSFET21作为在放电电路20进行放电动作的情况下成为导通状态的放电用晶体管发挥作用。控制电路50在使升压部10的功能无效的情况下，使使能信号ENB的电平为高电平，在放电电路20中进行放电动作。
在MOSFET22的栅极供给有电压VCC。对MOSFET23、24以及25的栅极分别供给控制电压VPIA、VPIB以及VPIC。如上述那样，控制电压VPIA、VPIB以及VPIC是从电荷泵电路11-1、11-2、11-3、......、11-n分别输出的内部电压VPI1、VPI2、VPI3、......、VPIn中的任意三个电压。以控制电压VPIA、VPIB以及VPIC满足下述的(2)式所示的关系的方式，从内部电压VPI1、VPI2、VPI3、......、VPIn中选择作为控制电压VPIA、VPIB以及VPIC使用的电压。
VCC＜VPIC＜VPIB＜VPIA......(2)
即，MOSFET23、24以及25以从与高电位侧连接的MOSFET开始对栅极供给由高到低的电压的方式，对MOSFET23、24以及25各自的栅极供给相互不同的三个电荷泵电路11的内部电压作为控制电压VPIA、VPIB以及VPIC。此外，对于升压动作中的内部电压VPI1、VPI2、VPI3、......、VPIn，下述的(3)式所示的关系成立。
VPI1＜VPI2＜VPI3＜......＜VPIn......(3)
MOSFET22～25通过分别如上述那样供给栅极电压，作为缓和构成放电电路20的各MOSFET21～25的各端子间的电位差的电压缓和用晶体管发挥作用。
以下，对升压电路100的动作进行说明。控制电路50在使升压部10的功能有效的情况下，使使能信号ENB的电平为低电平。由此，升压部10的MOSFET12成为导通状态，电压VCC供给至初级的电荷泵电路11－1的电压输入端子VIN。另外，由于使能信号ENB的电平为低电平，所以放电电路20的MOSFET21成为截止状态，在放电电路20中停止放电动作。
其后，控制电路50对升压部10供给脉冲信号C1A、C2A、C1B以及C2B。图5是脉冲信号C1A、C2A、C1B以及C2B的时序图的一个例子。若脉冲信号C1A、C2A、C1B以及C2B供给至升压部10，则各电荷泵电路11对输入到电压输入端子VIN的电压进行升压，并从电压输出端子VOUT输出通过升压得到的电压。
图6是表示升压动作中的在电荷泵电路11-1、11-2、11-3、......、11-n的电压输出端子VOUT(节点n2)产生的电压VPO1、VPO2、VPO3、......、VPP的时间推移的一个例子的图。通过使脉冲信号C1A、C2A、C1B以及C2B的供给继续，在电荷泵电路11-1、11-2、11-3、......、11-n的电压输出端子VOUT(节点n2)产生的电压VPO1、VPO2、VPO3、......、VPP的电平随着时间经过上升。若从最终级的电荷泵电路11-n输出的电压VPP达到规定的电平，则从比较器40输出的信号S1的电平成为高电平。由此，控制电路50通过使脉冲信号C1A、C2A、C1B以及C2B的输出停止，使升压部10中的升压动作停止。此外，在升压动作中，各电荷泵电路11的节点n1和节点n2的电位为大致相同的电平，所以升压动作中的各电荷泵电路11的MOSFET61、62以及63的各端子间的电位差成为在低耐压晶体管中能够允许的大小。
对于在升压动作中电荷泵电路11-1、11-2、11-3、......、11-n的内部电压VPI1、VPI2、VPI3、......、VPIn来说，上述的(3)式所示的关系成立，对于供给至放电电路20的控制电压VPIA、VPIB以及VPIC来说，上述的(2)式成立。升压动作中的放电电路20的MOSFET21～25的栅极－漏极间电压以及源极电压如下述那样。此外，将MOSFET21～25各自的栅极阈值电压设为VT。
MOSFET23的栅极-漏极间电压是(VPP-VPIA)。MOSFET23维持导通状态所以MOSFET23的源极电压比(VPIA-VT)小。
MOSFET24的漏极电压是与MOSFET23的源极电压相同的电平，比(VPIA-VT)小。因此，MOSFET24的栅极－漏极间电压比(VPIA-VT-VPIB)小。由于MOSFET24维持导通状态所以MOSFET24的源极电压比(VPIB-VT)小。
MOSFET25的漏极电压是与MOSFET24的源极电压相同的电平，比(VPIB-VT)小。因此，MOSFET25的栅极－漏极间电压比(VPIB-VT-VPIC)小。由于MOSFET25维持导通状态所以MOSFET25的源极电压比(VPIC-VT)小。
MOSFET22的漏极电压是与MOSFET25的源极电压相同的电平，比(VPIC-VT)小。因此，MOSFET22的栅极－漏极间电压比(VPIC-VT-VCC)小。由于MOSFET22维持导通状态所以MOSFET22的源极电压比(VCC-VT)小。
MOSFET21的漏极电压是与MOSFET22的源极电压相同的电平，比(VCC-VT)小。
通过从升压部10的内部电压VPI1、VPI2、VPI3、......、VPIn中适当地选择作为控制电压VPIA、VPIB以及VPIC使用的电压，以使MOSFET23的栅极-漏极间电压(VPP-VPIA)、MOSFET24的栅极-漏极间电压(VPIA-VT-VPIB)、MOSFET25的栅极-漏极间电压(VPIB-VT-VPIC)以及MOSFET22的栅极-漏极间电压(VPIC-VT-VCC)分别为在低耐压晶体管中能够允许的电平，能够以低耐压晶体管构成形成放电电路20的MOSFET21～25的各个。
控制电路50在使升压部10的功能无效的情况下，使使能信号ENB的电平为高电平。由此，升压部10的MOSFET12成为截止状态，停止向初级的电荷泵电路11－1的电压VCC的供给。另外，由于使能信号ENB的电平为高电平，放电电路20的MOSFET21成为导通状态，在放电电路20中进行放电动作。
图7是表示放电动作中的电荷泵电路11的内部电压的时间推移的一个例子的图。若开始放电动作，而在电荷泵电路11-1、11-2、11-3、......、11-n的电压输出端子VOUT(节点n2)产生的电压VPO1、VPO2、VPO3、......、VPP的电平降低，则各电荷泵电路11的作为电位固定电路60发挥作用的MOSFET63成为导通状态。由此，节点n1的电位Vn1被固定为使节点n2的电位Vn2的电位提高MOSFET63的栅极阈值电压VT后的电位(Vn2+VT)。因此，若开始放电动作，则在节点n1产生的电压亦即内部电压VPI1、VPI2、VPI3、......、VPIn分别维持比在节点n2产生的电压亦即电压VPO1、VPO2、VPO3、......、VPP高VT的状态，并随着电压VPO1、VPO2、VPO3、......、VPP的降低而降低。因此，在放电动作中，构成电荷泵电路11的MOSFET61、62以及63的各端子间的电位差为VT左右，成为在低耐压晶体管中能够允许的大小。
如图7所示，在放电动作中分别作为控制电压VPIA、VPIB以及VPIC供给至构成放电电路20的MOSFET23、24以及25的栅极的电荷泵电路11的内部电压随着放电动作逐渐降低。然而，电荷泵电路11的节点n1的电位在放电动作中维持VT以上的电压，所以在放电动作中，在构成放电电路20的MOSFET23、24以及25的栅极供给有VT以上的电压。因此，MOSFET23、24以及25在放电动作中能够维持导通状态，在放电电路20中，能够适当地进行放电动作。另外，在放电动作中，构成放电电路20的MOSFET21～25的各端子间的电位差维持为在低耐压晶体管中能够允许的大小。
如以上那样，根据本发明的实施方式所涉及的升压电路100，能够使构成电荷泵电路11以及放电电路20的晶体管的各端子间的电位差成为在低耐压晶体管中能够允许的大小。因此，能够以低耐压晶体管构成形成升压电路100的全部的晶体管，不需要使用高耐压晶体管。因此，能够通过低耐压晶体管的制造工序形成构成升压电路100的全部的MOSFET，能够避免掩膜数以及工序数的增加。因此，与包含高耐压晶体管的以往的升压电路相比较，能够削减制造成本。
另外，根据本发明的实施方式所涉及的升压电路100，由电容器31以及32构成分压电路30，所以与利用电阻元件构成分压电路30的情况相比较，能够实现低消耗电力。
图8是表示比较例所涉及的电荷泵电路11X的构成的电路图。比较例所涉及的电荷泵电路11X在不具有固定节点n1的电位的电位固定电路这一点与本发明的实施方式所涉及的电荷泵电路11不同。
在代替本发明的实施方式所涉及的电荷泵电路11而以比较例所涉及的电荷泵电路11X构成升压电路的情况下，放电动作中的在各电荷泵电路11X的电压输出端子VOUT产生的电压VPO1、VPO2、VPO3、......、VPP的电平的时间推移与本发明的实施方式所涉及的升压电路100相同。即，在比较例所涉及的升压电路中，由于放电动作而各电荷泵电路11X的节点n2的电位降低至地线电平。
图9是表示在比较例所涉及的各电荷泵电路11X的节点n1产生的电压亦即内部电压的在放电动作中的时间推移的图。在比较例所涉及的升压电路中，内部电压VPI1、VPI2、VPI3、......、VPIn的电平在放电动作中，几乎不变化。这是因为随着放电动作，电荷泵电路11X的节点n2的电位降低至地线电平，所以MOSFET61成为截止状态，而积蓄在电容器71的电荷不进行放电。
这样，在比较例所涉及的电荷泵电路11X中，在放电动作中，节点n2的电位降低至地线电平，另一方面节点n1的电位几乎不降低。由此，MOSFET61以及62的栅极－源极间的电位差超过在低耐压晶体管中能够允许的大小。因此，在比较例所涉及的电荷泵电路11X中，需要利用高耐压晶体管构成MOSFET61以及62。
另一方面，根据本发明的实施方式所涉及的电荷泵电路11，设在节点n1与节点n2之间的MOSFET63作为电位固定电路60发挥作用，节点n1的电位Vn1被固定为使节点n2的电位Vn2的电位提高MOSFET63的栅极阈值电压VT后的电位。由此，能够将MOSFET61～63的各端子间的电位差抑制为在低耐压晶体管中能够允许的大小，能够以低耐压晶体管构成MOSFET61～63。
图10是表示比较例所涉及的放电电路20X的构成的电路图。比较例所涉及的放电电路20X由设在输出线103与地线之间的串联连接的两个MOSFET22以及21构成。
根据比较例所涉及的放电电路20X，在升压动作中，MOSFET22的源极电压比(VCC－VT)小，所以MOSFET21的漏极电压也比(VCC－VT)小。假设在没有MOSFET22的情况下，MOSFET21的栅极－漏极间的电位差为VPP，但由于对栅极供给了电压VCC的MOSFET22与MOSFET21的高电位侧连接，所以缓和MOSFET21的栅极－漏极间的电位差。然而，根据比较例所涉及的放电电路20X，MOSFET22的栅极－漏极间的电位差为(VPP－VCC)，所以MOSFET22需要利用能够耐受该电位差的高耐压晶体管构成。
另一方面，根据本发明的实施方式所涉及的放电电路20，在MOSFET22的高电位侧设置串联连接的MOSFET23、24以及25。另外，MOSFET23、24以及25以从与高电位侧连接的MOSFET开始从高到低的顺序对栅极供给电压。由此，能够缓和构成放电电路20的MOSFET21～25各自的端子间的电位差并抑制为在低耐压晶体管中能够允许的大小。因此，能够以低耐压晶体管构成形成放电电路20的MOSFET21～25。
另外，根据本发明的实施方式所涉及的放电电路20，相互不同的三个电荷泵电路11的内部电压作为控制电压VPIA、VPIB以及VPIC供给至MOSFET23、24以及25各自的栅极。由此，不需要另外设置生成控制电压VPIA、VPIB以及VPIC的电路，能够抑制升压电路100的电路规模的扩大。
[第二实施方式]
图11是表示本发明的第二实施方式所涉及的电荷泵电路11A的构成的电路图。第二实施方式所涉及的电荷泵电路11A的电位固定电路60通过包含n沟道型的MOSFET63以及64而构成。
MOSFET63的栅极以及漏极与节点n1连接。MOSFET64的栅极以及漏极与MOSFET63的源极连接。MOSFET64的源极与节点n2连接。
图12是表示包含对电荷泵电路11A进行多级连接构成的升压部的升压电路的放电动作中的各电荷泵电路11A的内部电压的时间推移的一个例子的图。若开始放电动作，而在各电荷泵电路11A的电压输出端子VOUT(节点n2)产生的电压VPO1、VPO2、VPO3、......、VPP的电平降低，则各电荷泵电路11A的MOSFET64以及63依次成为导通状态。由此，节点n1的电位Vn1固定为使节点n2的电位Vn2的电位提高2VT后的电位。因此，若开始放电动作，则在各电荷泵电路11A的节点n1产生的电压亦即内部电压VPI1、VPI2、VPI3、......、VPIn分别维持为比在节点n2产生的电压亦即电压VPO1、VPO2、VPO3、......、VPP提高2VT的状态，并随着电压VPO1、VPO2、VPO3、......、VPP的降低而降低。因此，在放电动作中，构成电荷泵电路11A的MOSFET61、62、63以及64的各端子间的电位差为2VT左右，成为在低耐压晶体管中能够允许的大小。
根据第二实施方式所涉及的电荷泵电路11A，在放电动作中，节点n1的电位维持在2VT以上。即，在放电动作中供给到放电电路20的控制电压VPIA、VPIB以及VPIC的电平维持在2VT以上。由此，放电电路20的MOSFET23～25在放电动作中能够可靠地维持导通状态，能够可靠地进行放电电路20中的放电动作。
另外，根据第二实施方式所涉及的电荷泵电路11A，即使在升压动作中节点n1的电位也维持在2VT以上，所以与第一实施方式所涉及的电荷泵电路11相比较，能够提高升压动作中的MOSFET62的驱动能力，能够实现效率较高的升压动作。
此外，在本实施方式中，使构成电位固定电路60的MOSFET的数目为两个，但也可以串联连接分别连接了栅极和漏极的三个以上的MOSFET构成电位固定电路60。
[第三实施方式]
图13是表示本发明的第三实施方式所涉及的放电电路20A的构成的电路图。第三实施方式所涉及的放电电路20A在还在MOSFET25与MOSFET22之间设置了n沟道型的MOSFET26这一点与第一实施方式所涉及的放电电路20(参照图4)不同。在MOSFET26的栅极供给有电荷泵电路11的内部电压作为控制电压VPID。
以控制电压VPIA，VPIB，VPIC以及VPID满足下述的(4)式所示的关系的方式，从电荷泵电路11的内部电压VPI1、VPI2、VPI3、......、VPIn中选择作为控制电压VPIA、VPIB、VPIC以及VPID使用的电压。
VCC＜VPID＜VPIC＜VPIB＜VPIA......(4)
即，以MOSFET23、24、25以及26从与高电位侧连接的MOSFET开始在栅极供给由高到低的电压的方式，对MOSFET23、24、25以及26各自的栅极供给相互不同的四个电荷泵电路11的内部电压作为控制电压VPIA、VPIB、VPIC以及VPID。
根据本发明的第三实施方式所涉及的放电电路20A，与第一实施方式所涉及的放电电路20相比较，作为电压缓和用晶体管发挥作用的MOSFET的数目增加，所以能够促进电压缓和效果，进一步减小构成放电电路20A的各MOSFET的各端子间的电位差。由此，能够与输出更高的电压的升压电路对应。
此外，在上述的各实施方式中，例示了在MOSFET22的高电位侧设置作为电压缓和用晶体管发挥作用的三个或者四个MOSFET的情况，但并不限定于该方式。只要构成放电电路的各MOSFET的各端子间的电位差成为在低耐压晶体管中能够允许的大小，则也能够使设在MOSFET22的高电位侧的MOSFET的数目为一个或者两个，另外，也能够为五个以上。
[第四实施方式]
图14是表示本发明的第四实施方式所涉及的放电电路20B的构成的电路图。第四实施方式所涉及的放电电路20B在包含保护电路80这一点与第三实施方式所涉及的放电电路20A(参照图13)不同。
保护电路80通过包含串联连接的n沟道型的MOSFET27、28以及29而构成。MOSFET27的漏极以及栅极与MOSFET22的漏极连接。MOSFET28的漏极以及栅极与MOSFET27的源极连接。MOSFET29的漏极以及栅极与MOSFET28的源极连接。MOSFET29的源极与地线连接。
供给到放电电路20B的控制电压VPIA、VPIB、VPIC以及VPID根据供给至升压部10的脉冲信号C1A、C2A、C1B以及C2B而振动。由此，有MOSFET23～26的各端子的电压电平比设想的要高的可能性。在升压动作中，MOSFET21为截止状态，所以若MOSFET26的源极电压(MOSFET22的漏极电压)的电平比设想的高，则维持该电平直至开始放电动作。因此，在没有保护电路80的情况下，有MOSFET22的端子间的电位差成为超过耐压的大小的可能性。
根据本实施方式所涉及的放电电路20B，若MOSFET22的漏极电压的电平达到3VT，则MOSFET2、28以及29成为导通状态。由此，能够防止MOSFET22的漏极电压的电平高至超过3VT，能够将MOSFET22的端子间的电位差抑制在允许范围。此外，3VT相当于将MOSFET27、28以及29的栅极阈值电压VT相加后的大小。
此外，在第一～第四实施方式中，例示了利用n沟道型构成形成电荷泵电路11、11A以及放电电路20、20A、20B的各MOSFET的情况，但也能够利用p沟道型的MOSFET构成这些MOSFET。在利用p沟道型的MOSFET构成这些MOSFET的情况下，在高电位侧配置各MOSFET的源极，并在低电位侧配置漏极。
附图标记说明
10…升压部，11、11B…电荷泵电路，20、20A、20B…放电电路，21、22、23、24、25、26…MOSFET，27、28、29…MOSFET，30…分压电路，31、32…电容器，40…比较器，50…控制电路，60…电位固定电路，61、62、63、64…MOSFET，71、72…电容器，80…保护电路，100…升压电路，103…输出线。

Claims (5)

1.一种升压电路，是具有前一级的电荷泵电路的电压输出端子与下一级的电荷泵电路的电压输入端子连接的多个电荷泵电路的升压电路，其中，
上述多个电荷泵电路的每一个包含：
第一电容器和第二电容器，它们被输入脉冲信号；
第一晶体管，其源极和漏极的一方与上述电压输入端子连接，源极和漏极的另一方与上述第一电容器连接，且栅极与上述第二电容器连接；
第二晶体管，其源极和漏极的一方与上述电压输入端子连接，源极和漏极的另一方与上述第二电容器连接，且栅极与上述第一电容器连接；以及
电位固定电路，其设置在上述第一晶体管与上述第一电容器的连接节点亦即第一节点和上述第二晶体管与上述第二电容器的连接节点亦即第二节点之间，并将上述第一节点的电位固定为与上述第二节点的电位对应的电位，
上述电压输出端子与上述第二节点连接，
所述升压电路还包含：
分压电路，其包含与上述多个电荷泵电路中最终级的电荷泵电路的上述电压输出端子连接的、串联连接的多个电容器；
控制电路，其基于被上述分压电路分压后的电压，控制上述多个电荷泵电路的各个；以及
放电电路，其与上述最终级的电荷泵电路的上述电压输出端子连接，并对积蓄于上述分压电路的上述多个电容器的电荷进行放电，
上述放电电路包含：
放电用晶体管，其在上述放电电路中进行放电动作的情况下成为导通状态；以及
至少一个电压缓和用晶体管，与上述放电用晶体管的高电位侧连接，并对栅极供给在上述多个电荷泵电路中的任意一个的上述第一节点产生的电压。
2.根据权利要求1所述的升压电路，其中，
上述电位固定电路包含栅极与漏极或者源极连接的至少一个晶体管。
3.根据权利要求1或者权利要求2所述的升压电路，其中，
上述电位固定电路包含各自的栅极与漏极或者源极连接的、串联连接的多个晶体管。
4.根据权利要求1所述的升压电路，其中，
上述放电电路包含与上述放电用晶体管的高电位侧串联连接的多个电压缓和用晶体管，
以上述多个电压缓和用晶体管从与高电位侧连接的晶体管开始在栅极供给由高到低的电压的方式，对上述多个电压缓和用晶体管各自的栅极供给在上述多个电荷泵电路中的相互不同的电荷泵电路的上述第一节点产生的电压。
5.根据权利要求4所述的升压电路，其中，
上述放电电路具有防止上述多个电压缓和用晶体管中与上述放电用晶体管连接的晶体管的端子电压的电平高至超过规定电平的保护电路。
CN201711326588.XA 2016-12-13 2017-12-13 电荷泵电路和升压电路 Active CN108233703B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016241370A JP6817053B2 (ja) 2016-12-13 2016-12-13 チャージポンプ回路及び昇圧回路
JP2016-241370 2016-12-13

Publications (2)

Publication Number Publication Date
CN108233703A CN108233703A (zh) 2018-06-29
CN108233703B true CN108233703B (zh) 2021-03-09

Family

ID=62490263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711326588.XA Active CN108233703B (zh) 2016-12-13 2017-12-13 电荷泵电路和升压电路

Country Status (3)

Country Link
US (1) US10298120B2 (zh)
JP (1) JP6817053B2 (zh)
CN (1) CN108233703B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103581A1 (fr) * 2019-11-22 2021-05-28 Stmicroelectronics (Grenoble 2) Sas Pompe de charge
US11646660B2 (en) * 2020-03-09 2023-05-09 Action Manufacturing Company Energetic firing device boosting system voltage as required for energetic initiation
IT202100002585A1 (it) * 2021-02-05 2022-08-05 Sk Hynix Inc Architettura di pompa di carica

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534049A (zh) * 2008-01-23 2009-09-16 精工电子有限公司 电荷泵电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
JP2648388B2 (ja) * 1990-09-25 1997-08-27 三菱電機株式会社 パルス発生回路
JP2614938B2 (ja) 1990-10-25 1997-05-28 日本電気アイシーマイコンシステム株式会社 チャージポンプ装置
US5687116A (en) * 1996-10-09 1997-11-11 Programmable Microelectronics Corp. Programming pulse ramp control circuit
JPH11219596A (ja) * 1998-02-03 1999-08-10 Nec Corp 半導体装置の電源回路
US6411069B1 (en) * 1999-08-31 2002-06-25 Advanced Micro Devices, Inc. Continuous capacitor divider sampled regulation scheme
JP3773718B2 (ja) * 1999-09-20 2006-05-10 株式会社東芝 半導体集積回路
US6717459B2 (en) * 2002-02-21 2004-04-06 Micron Technology, Inc. Capacitor charge sharing charge pump
US7737765B2 (en) * 2005-03-14 2010-06-15 Silicon Storage Technology, Inc. Fast start charge pump for voltage regulators
US7394305B2 (en) * 2006-08-21 2008-07-01 Integrated Silicon Solution, Inc. High-voltage pump switching circuit including ramp and discharge
JP4944571B2 (ja) 2006-10-31 2012-06-06 オンセミコンダクター・トレーディング・リミテッド チャージポンプ回路
JP4969322B2 (ja) * 2007-06-01 2012-07-04 三菱電機株式会社 電圧発生回路およびそれを備える画像表示装置
JP5342324B2 (ja) 2009-05-26 2013-11-13 ルネサスエレクトロニクス株式会社 昇圧回路
IT1396759B1 (it) * 2009-09-18 2012-12-14 St Microelectronics Rousset Pompa di carica ad aggancio con circuito di equalizzazione
US8692608B2 (en) * 2011-09-19 2014-04-08 United Microelectronics Corp. Charge pump system capable of stabilizing an output voltage
US20140097887A1 (en) * 2012-10-10 2014-04-10 Semtech Corporation Reduction or elimination of irregular voltage distribution in a ladder of voltage elevators
US8981835B2 (en) * 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9634559B2 (en) * 2014-02-07 2017-04-25 The Hong Kong University Of Science And Technology Charge pumping apparatus for low voltage and high efficiency operation
DE102014115433A1 (de) * 2014-10-23 2016-05-12 Infineon Technologies Ag Ladungspumpe
CN107294376B (zh) * 2016-03-30 2020-08-07 中芯国际集成电路制造(上海)有限公司 电荷泵稳压器及存储器、物联网设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534049A (zh) * 2008-01-23 2009-09-16 精工电子有限公司 电荷泵电路

Also Published As

Publication number Publication date
JP6817053B2 (ja) 2021-01-20
CN108233703A (zh) 2018-06-29
US20180166985A1 (en) 2018-06-14
JP2018098901A (ja) 2018-06-21
US10298120B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
KR910001643B1 (ko) 승압회로
US8044705B2 (en) Bottom plate regulation of charge pumps
US7851946B2 (en) Switching power supply and electronic apparatus employing the same
JP4849907B2 (ja) チャージポンプ回路
KR100674553B1 (ko) 차지 펌프 회로
US9013229B2 (en) Charge pump circuit
US20090058507A1 (en) Bottom Plate Regulated Charge Pump
US20020130704A1 (en) Charge pump circuit
US9806616B2 (en) Control circuit for multiple high side switches
US20110133821A1 (en) Charge pump circuit
CN108233703B (zh) 电荷泵电路和升压电路
KR101341573B1 (ko) 승압 회로
JP2006333694A (ja) ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
JP3675457B2 (ja) 昇圧クロック生成回路及び半導体装置
KR100636508B1 (ko) 차지펌프 회로와 이를 이용한 직류 변환장치
JP2009060702A (ja) チャージポンプ式昇圧回路
KR20070032927A (ko) 차지 펌프식 승압 회로를 갖는 반도체 장치
US20110084675A1 (en) Booster circuit
US10673326B2 (en) Semiconductor device including boosting circuit with plural pump circuits
KR20150074651A (ko) 전하 펌프 회로의 구동 회로 및 이를 포함하는 전하 펌프 시스템
US20090309650A1 (en) Booster circuit
JP5211355B2 (ja) 電源回路及び携帯機器
US20090072889A1 (en) Charge Pump
New et al. A low ripple CMOS charge pump for low-voltage application
JP2012115039A (ja) スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant