KR20070032927A - 차지 펌프식 승압 회로를 갖는 반도체 장치 - Google Patents
차지 펌프식 승압 회로를 갖는 반도체 장치 Download PDFInfo
- Publication number
- KR20070032927A KR20070032927A KR1020060091163A KR20060091163A KR20070032927A KR 20070032927 A KR20070032927 A KR 20070032927A KR 1020060091163 A KR1020060091163 A KR 1020060091163A KR 20060091163 A KR20060091163 A KR 20060091163A KR 20070032927 A KR20070032927 A KR 20070032927A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- boosted
- output
- capacitor
- charge pump
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000005086 pumping Methods 0.000 claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 12
- 238000012544 monitoring process Methods 0.000 claims 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 7
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 5
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 3
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 1
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(과제) 차지 펌프식 승압 회로에 있어서, 입력 전압의 정수배에 한정되지 않는 원하는 승압 전압을 출력하고, 또한 부하 변동에 대해서 안정된 승압 전압을 출력하는 것.
(해결 수단) 승압 전압을 피드백한 전압에 따라, 펌핑용의 트랜지스터의 게이트 전압을 제어하고, 승압 전압을 제어하도록 구성하였다.
차지 펌프, 승압 전압
Description
도 1 은 본 발명의 제 1 실시예의 차지 펌프식 승압 회로의 블록도.
도 2 는 본 발명의 실시예의 차지 펌프식 승압 회로의 승압 클록 제어 회로의 일례를 나타내는 회로도.
도 3 은 본 발명의 제 1 실시예의 차지 펌프식 승압 회로의 타이밍 차트.
도 4 는 본 발명의 제 2 실시예의 차지 펌프식 승압 회로의 블록도.
도 5 는 본 발명의 제 2 실시예의 차지 펌프식 승압 회로의 타이밍 차트.
도 6 은 종래의 차지 펌프식 승압 회로의 회로도.
도면의 주요 부분에 대한 부호의 설명
3, 33 : 승압 클록 제어 회로
31 : 앰프
[특허 문헌 1] 일본 공개특허공보 2004-23832호
본 발명은 콘덴서와 스위치 수단을 이용한 차지 펌프식 승압 회로를 갖는 반도체 장치에 관한 것이다.
승압 회로를 갖는 반도체 장치는, 예를 들어 1.5V 의 건전지를 전원으로 하여 3V 의 액정 표시 장치의 구동 전압을 승압 생성한다. 승압 회로로서는, 콘덴서를 직렬 접속과 병렬 접속을 전환하여 승압하는 차지 펌프식 승압 회로가 알려져 있다 (예를 들어, 특허 문헌 1 참조.)
도 6 은 종래의 차지 펌프식 승압 회로이다. 트랜지스터 (22) 는 드레인을 입력 단자 (21) 에 접속하고, 소스를 펌핑 콘덴서 (24) 의 일방의 단자에 접속한다. 트랜지스터 (23) 는 드레인을 입력 단자 (21) 에 접속하고, 소스를 펌핑 콘덴서 (24) 의 타방의 단자에 접속한다. 트랜지스터 (25) 는 드레인을 펌핑 콘덴서 (24) 의 타방의 단자에 접속하고, 소스는 접지한다. 트랜지스터 (26) 는 드레인을 펌핑 콘덴서 (24) 의 일방의 단자에 접속하고, 소스를 출력 콘덴서 (27) 의 일방의 단자에 접속한다. 출력 콘덴서 (27) 는 일방의 단자를 출력 단자 (28) 에 접속하고, 타방의 단자는 접지한다.
상기 구성된 차지 펌프식 승압 회로에서는, 트랜지스터 (22) 와 트랜지스터 (25) 가 온되어, 입력 단자 (21) 에 입력한 전압을 펌핑 콘덴서 (24) 에 차지한다. 그리고, 트랜지스터 (23) 와 트랜지스터 (26) 가 온되어, 펌핑 콘덴서 (24) 의 전압을 펌프 업하여 출력 콘덴서 (27) 에 차지함으로써, 출력 단자 (28) 에 승압한 전압을 출력할 수 있다. 도 6 과 같은 2 단의 차지 펌프식 승압 회로의 경우에는, 입력 전압의 2 배의 전압을 얻을 수 있다.
그러나, 상기 종래의 차지 펌프식 승압 회로에 있어서는, 승압 전압이 입력 전압의 정수배에 한정되어 원하는 전압을 얻기 어려웠다. 예를 들어, 종래의 2 단의 차지 펌프식 승압 회로에서는, 3V 의 입력 전압에 대해 6V 의 승압 전압이 되어, 최대 정격 5V 의 반도체 장치를 전원 전압 4.5V 에서 사용하고자 할 때는 이용할 수 없었다.
또한, 최대 부하가 접속된 경우에서도 출력 전압의 강하가 허용 범위 이내에 들어가도록 설계하기 때문에, 사용하는 콘덴서의 용량을 크게 하거나, 또는 승압용 클록 신호의 주파수를 높이는 방법을 취할 필요가 있었다. 그러나, 콘덴서의 용량을 크게 하는 방법은, 휴대 정보 단말 등에서 요구되는 소형화에는 적합하지 않아 비용 상승의 요인도 된다. 또한, 승압용 클록 신호의 주파수를 크게 하는 방법은, 소비 전류가 커지고 전압 변환 효율이 저하되어 버린다는 과제가 있었다.
나아가, 펄스상으로 전류를 소비하는 부하가 접속된 경우는, 출력 전압의 변동이 커진다는 문제가 있었다.
본 발명은, 상기 문제를 해결하여 임의의 승압 전압을 얻는 것이 가능하고, 또한 부하 변동에 대해서 안정된 승압 전압을 출력하는 차지 펌프식 승압 회로를 제공하는 것이다.
본 발명은, 차지 펌프식 승압 회로에 있어서, 승압 전압에 따라 승압 동작을 제어하는 승압 스위치의 임피던스를 제어하여, 원하는 승압 전압을 얻을 수 있는 구성으로 하였다.
또한, 승압 콘덴서와 승압 스위치로 이루어지는 승압 회로를 2 회로 구비하고, 서로의 승압 동작의 타이밍을 늦춤에 따라, 부하 변동에 대해 더욱 안정된 승압 전압을 출력할 수 있는 구성으로 하였다.
발명을
실시하기
위한 최선의 형태
[실시예 1]
도 1 은, 본 발명의 제 1 실시예의 차지 펌프식 승압 회로를 나타내는 블록도이다. 제 1 실시예의 차지 펌프식 승압 회로는, 트랜지스터 (22) 는 드레인을 입력 단자 (21) 에 접속하고, 소스를 펌핑 콘덴서 (24) 의 일방의 단자에 접속한다. 트랜지스터 (23) 는 드레인을 입력 단자 (21) 에 접속하고, 소스를 펌핑 콘덴서 (24) 의 타방의 단자에 접속한다. 트랜지스터 (25) 는 드레인을 펌핑 콘덴서 (24) 의 타방의 단자에 접속하고, 소스는 접지한다. 트랜지스터 (26) 는 드레인을 펌핑 콘덴서 (24) 의 일방의 단자에 접속하고, 소스를 출력 콘덴서 (27) 의 일방의 단자에 접속한다. 출력 콘덴서 (27) 는 일방의 단자를 출력 단자 (28) 에 접속하고, 타방의 단자는 접지한다. 트랜지스터 (22) 의 게이트에는 CLK3 이, 트랜지스터 (25) 의 게이트에는 CLK1 이, 트랜지스터 (26) 의 게이트에는 CLK4 가 입력된다.
또한, 출력 단자 (28) 의 분압 전압 Vdiv 를 출력하는 분압 저항 1, 2 와 분압 전압 Vdiv 와 CLK2 를 입력하고 분압 전압 Vdiv 의 값에 의해 조정된 CLK2a 를 출력하는 승압 클록 제어 회로 (3) 를 구비하고 있다. 트랜지스터 (23) 의 게 이트에는 CLK2a 가 입력된다.
상기 구성의 차지 펌프식 승압 회로에서는, 입력 단자 (21) 에 입력한 전압을 펌핑 콘덴서 (24) 에 차지하여, 그 전압을 승압하여 출력 콘덴서 (27) 에 차지함으로써, 출력 단자 (28) 에 승압한 전압을 출력할 수 있다. 이때, 승압 클록 제어 회로 (3) 는 분압 전압 Vdiv 의 값에 의해 CLK2 를 CLK2a 로 조정하여 출력한다. 즉, 트랜지스터 (23) 의 게이트는 출력 전압의 값에 의해 피드백 제어할 수 있기 때문에, 펌핑 콘덴서 (24) 로부터 출력 콘덴서 (27) 에 차지되는 전압을 조정할 수 있어, 원하는 승압 전압을 얻는 것이 가능해진다.
도 2 는, 본 발명의 실시예의 차지 펌프식 승압 회로의 승압 클록 제어 회로 (3) 의 일례를 나타내는 회로도이다. 승압 클록 제어 회로 (3) 는, 분압 전압 Vdiv 와 기준 전압 회로 (32) 가 출력되는 기준 전압 Vref 를 입력하여 CLK2a 의 파고치를 설정하기 위한 전압 Va 를 출력하는 앰프 (31) 와, 입력한 CLK2 를 VDD 와 Va 로 진폭 변환하기 위한 트랜지스터 (33) 와 트랜지스터 (34) 로 이루어진다.
입력 단자 (21) 에 입력한 전압을 펌핑 콘덴서 (24) 에 차지하기까지는, 종래의 차지 펌프식 승압 회로와 동일하다. 펌핑 콘덴서 (24) 에 차지된 전압을 출력 콘덴서 (27) 에 차지할 때에, 분압 전압 Vdiv 로서 피드백된 출력 전압의 값에 의해 앰프 (31) 의 출력이 제어되고, 따라서 CLK2a 가 로우 레벨일 때의 파고치가 제어되기 때문에, 출력 콘덴서 (27) 의 전압을 제어할 수 있다.
여기에서, 저항 1 의 저항값을 R1Ω, 저항 2 의 저항값을 R2Ω, 출력 전압을 Vout 이라고 하면, 출력 전압은 식 1 로 표시된다.
Vout=Vref×(R1+R2)/R2 식 1
즉, 기준 전압 Vref 를 가변함으로써, 출력 콘덴서 (27) 에 차지되는 전압이 입력 단자 (21) 에 입력한 전압의 2 배까지의 원하는 전압으로 제어하는 것이 가능해진다.
도 3 은, 본 발명의 제 1 실시예의 차지 펌프식 승압 회로의 타이밍 차트이다. 입력 단자 (21) 에는 전압 VDD 가 입력되어 있는 것으로 한다. 클록 CLK1, 3, 4 의 진폭은 VDD-VSS 이다. 여기에서, 출력 전압 Vout 과 기준 전압 Vref 의 관계로부터 앰프 (31) 가 출력되는 전압 Va 에 의해, CLK2a 의 진폭은 VDD-Va 가 된다.
먼저 φ1 의 기간에서는 클록 CLK1, 2a, 4 는 VDD 이며 CLK3 은 VSS 이기 때문에, 트랜지스터 (22 및 25) 가 온되고 트랜지스터 (23 및 26) 는 오프된다. 따라서, 펌핑 콘덴서 (24) 의 양 단은 VDD 와 VSS 에 접속되고, 전하가 차지된다. 다음으로 φ2 의 기간에서는 클록 CLK1, 4 는 VSS 이며 CLK3 은 VDD 이기 때문에, 트랜지스터 (22 및 25) 가 오프되고 트랜지스터 (26) 는 온된다. 그리고, 클록 CLK2a 가 로우 레벨이 되어 펌핑 콘덴서 (24) 의 VSS 측의 전위를 펌핑한 전압을, 트랜지스터 (26) 를 통하여 출력 콘덴서 (27) 에 차지한다. 여기에서, 클록 CLK2a 의 전위는 앰프 (31) 의 출력 Va 로 제어되어 있기 때문에, 트랜지스터 (23) 의 임피던스에 의해 펌핑 전압이 제어된다. 즉, 설정된 기준 전압 Vref 에 의해 식 1 로 표시되는 출력 전압 Vout 이 되도록 제어된다. 그리고, 이 동작을 반복함으로써 승압 동작을 실시한다.
이때, 부하 변동에 의해 출력 전압이 저하된 경우에는, 분압 전압 Vdiv 에 의해 승압 클록 제어 회로 (3) 에 피드백된다. 따라서, 앰프 (31) 의 출력 전압 Va 가 저하되기 때문에, 클록 CLK2a 의 진폭이 커지고, 즉 펌핑의 전압이 높아지기 때문에 원하는 출력 전압을 유지하는 것이 가능하다.
이상 설명한 바와 같이, 본 발명의 제 1 실시예의 차지 펌프식 승압 회로에 의하면, 입력 전압의 정수배 이외의 출력 전압을 얻을 수 있다. 또한, 펌핑 동작에 마진을 갖기 때문에, 부하 변동에 의한 출력 전압의 변동을 방지하는 효과가 있다.
[실시예 2]
도 4 는, 본 발명의 제 2 실시예의 차지 펌프식 승압 회로를 나타내는 회로도이다. 도 4 에 나타내는 바와 같이, 입력 단자 (21) 와 출력 단자 (28) 와 분압 저항 (1 및 2) 과 출력 콘덴서 (27) 를 공통으로 하는 차지 펌프식 승압 회로를 2 세트 구비하고 있다. 도 4 에서는, 승압 클록 제어 회로 (3) 와 승압 클록 제어 회로 (33) 가 별도의 구성으로서 기재되어 있지만, 기준 전압 Vref 는 공통으로 해도 된다.
각 회로의 승압 동작은, 제 1 실시예의 차지 펌프식 승압 회로와 동일하다.
도 5 는, 본 발명의 제 2 실시예의 차지 펌프식 승압 회로의 타이밍 차트이다. 제 1 실시예와 동일하게, 입력 단자 (21) 에는 전압 VDD 가 입력되고, 클록 CLK1, 3, 4 의 진폭은 VDD-VSS, CLK2a 의 진폭은 VDD-Va 가 된다. 그리고, 클록 CLK31, 33, 34 의 진폭은 VDD-VSS, CLK32a 의 진폭은 VDD-Va' 가 된다.
먼저, 제 1 차지 펌프식 승압 회로는, φ1 의 기간에서는 클록 CLK1, 2a, 4 는 VDD 이고 CLK3 은 VSS 이기 때문에, 트랜지스터 (22 및 25) 가 온되고 트랜지스터 (23 및 26) 는 오프된다. 따라서, 펌핑 콘덴서 (24) 의 양단은 VDD 와 VSS 에 접속되고, 전하가 차지된다. 다음으로 φ2 의 기간에서는, 클록 CLK1, 4 는 VSS 이며 CLK3 은 VDD 이기 때문에, 트랜지스터 (22 및 25) 가 오프되고 트랜지스터 (26) 는 온된다. 그리고, 클록 CLK2a 가 로우 레벨이 되고 펌핑 콘덴서 (24) 의 VSS 측의 전위를 펌핑한 전압을, 트랜지스터 (26) 를 통하여 출력 콘덴서 (27) 에 차지한다. 여기에서, 클록 CLK2a 의 전위는 앰프 (31) 의 출력 Va 에 제어되고 있기 때문에, 트랜지스터 (23) 의 임피던스에 의해 펌핑 전압이 제어된다. 즉, 설정된 기준 전압 Vref 에 의해 식 1 로 표시되는 출력 전압 Vout 이 되도록 제어된다.
이때, 부하 변동에 의해 출력 전압이 저하된 경우에는, 분압 전압 Vdiv 에 의해 승압 클록 제어 회로 (3) 에 피드백되지만, 펌핑 콘덴서 (24) 에 전하를 차지하는 φ1 의 기간에서는 대응할 수 없고, 원하는 출력 전압을 유지할 수 없다.
그래서, 제 1 차지 펌프식 승압 회로 φ1 의 기간이 제 2 차지 펌프식 승압 회로의 φ2 의 기간이 되도록 클록을 설정한다. 이러한 클록에서 두 개의 차지 펌프식 승압 회로를 동작시킴으로써, 서로 φ1 의 기간을 보충하여 부하 변동에 의한 출력 전압의 저하를 방지하여, 항상 원하는 출력 전압을 유지하는 것이 가능해진다.
이상 설명한 바와 같이, 본 발명의 제 2 실시예의 차지 펌프식 승압 회로에 의하면, 입력 전압의 정수배 이외의 출력 전압을 얻을 수 있다. 또한, 펌핑 동작에 마진이 있기 때문에, 부하 변동에 의한 출력 전압의 변동을 방지하는 효과가 있다.
이상과 같은 본 발명의 차지 펌프식 승압 회로에 의하면, 입력 전압의 정수배 이외의 원하는 승압 전압을 얻는 것이 가능해진다.
또한, 승압 콘덴서를 크게 하거나 승압 주파수를 높게 하지 않고, 부하 전류의 변동에 대해 안정된 전압을 출력할 수 있다.
Claims (13)
- 복수의 승압 콘덴서와, 복수의 승압 스위치와, 승압 전압을 모니터링하여 상기 승압 스위치의 임피던스를 제어하는 승압 클록 제어 회로로 이루어지는, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 입력 단자와, 출력 단자와, 상기 입력 단자에 입력된 전압을 차지하는 펌핑 콘덴서와, 상기 펌핑 콘덴서로부터의 승압된 전압을 차지하는 출력 콘덴서와, 상기 펌핑 콘덴서와 상기 출력 콘덴서의 승압 동작을 제어하는 복수의 승압 스위치와, 상기 승압 스위치를 제어하는 복수의 승압 클록을 입력하는 승압 클록 입력 단자와, 상기 출력 단자에 출력된 상기 출력 콘덴서의 승압 전압에 따라 상기 승압 클록의 파고치를 제어하는 승압 클록 제어 회로로 이루어지는, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 제 2 항에 있어서,상기 승압 스위치는 MOS 트랜지스터인, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 제 2 항에 있어서,상기 승압 클록 제어 회로는, 기준 전압을 출력하는 기준 전압 회로와, 상기 승압 전압을 분압한 분압 전압과 상기 기준 전압을 비교하는 앰프와, 상기 앰프의 출력에 의해 상기 승압 클록의 파고치를 제어하는 복수의 MOS 트랜지스터로 이루어지는, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 제 3 항에 있어서,상기 승압 클록 제어 회로는, 상기 펌핑 콘덴서를 펌핑하는 M0S 트랜지스터의 게이트 전압을 제어하는, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 제 4 항에 있어서,상기 기준 전압을 설정함으로써, 원하는 승압 전압을 출력하는, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 입력 단자와, 출력 단자와, 상기 입력 단자에 입력된 전압을 차지하는 제 1 펌핑 콘덴서와, 상기 입력 단자에 입력된 전압을 차지하는 제 2 펌핑 콘덴서와, 상기 제 1 및 상기 제 2 펌핑 콘덴서로부터의 승압된 전압을 차지하는 출력 콘덴서와, 상기 제 1 펌핑 콘덴서와 상기 출력 콘덴서의 승압 동작을 제어하는 제 1 승압 스위치 군과, 상기 제 2 펌핑 콘덴서와 상기 출력 콘덴서의 승압 동작을 제어하는 제 2 승압 스위치 군과, 상기 제 1 및 제 2 승압 스위치 군을 제어하는 복수의 승압 클록을 입력하는 승압 클록 입력 단자와, 상기 출력 단자에 출력된 상기 출력 콘덴서의 승압 전압에 따라 상기 제 1 승압 스위치 군의 상기 승압 클록의 파고치 를 제어하는 제 1 승압 클록 제어 회로와, 상기 출력 단자에 출력된 상기 출력 콘덴서의 승압 전압에 따라 상기 제 2 승압 스위치 군의 상기 승압 클록의 파고치를 제어하는 제 2 승압 클록 제어 회로로 이루어지는, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 제 7 항에 있어서,상기 출력 콘덴서는, 상기 제 1 펌핑 콘덴서에 상기 입력 전압을 차지하고 있을 때에 상기 제 2 펌핑 콘덴서로부터 승압된 전압이 차지되고, 상기 제 2 펌핑 콘덴서에 상기 입력 전압을 차지하고 있을 때에 상기 제 1 펌핑 콘덴서로부터 승압된 전압이 차지되는, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 제 7 항에 있어서,상기 승압 스위치는 MOS 트랜지스터인, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 제 7 항에 있어서,상기 제 1 및 제 2 승압 클록 제어 회로는, 기준 전압을 출력하는 기준 전압 회로와, 상기 승압 전압을 분압한 분압 전압과 상기 기준 전압을 비교하는 앰프와, 상기 앰프의 출력에 의해 상기 승압 클록의 파고치를 제어하는 복수의 MOS 트랜지스터로 이루어지는, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 제 8 항에 있어서,상기 제 1 및 제 2 승압 클록 제어 회로는, 상기 제 1 및 제 2 펌핑 콘덴서를 펌핑하는 MOS 트랜지스터의 게이트 전압을 제어하는, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 제 10 항에 있어서,상기 제 1 및 제 2 승압 클록 제어 회로는 기준 전압 회로가 공통인, 차지 펌프식 승압 회로를 갖는 반도체 장치.
- 제 10 항에 있어서,상기 기준 전압을 설정함으로써, 원하는 승압 전압을 출력하는, 차지 펌프식 승압 회로를 갖는 반도체 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005271466A JP2007089242A (ja) | 2005-09-20 | 2005-09-20 | チャージポンプ式昇圧回路を有する半導体装置 |
| JPJP-P-2005-00271466 | 2005-09-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070032927A true KR20070032927A (ko) | 2007-03-23 |
Family
ID=37898422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060091163A KR20070032927A (ko) | 2005-09-20 | 2006-09-20 | 차지 펌프식 승압 회로를 갖는 반도체 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20070063762A1 (ko) |
| JP (1) | JP2007089242A (ko) |
| KR (1) | KR20070032927A (ko) |
| CN (1) | CN1941578A (ko) |
| TW (1) | TW200733525A (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5566568B2 (ja) * | 2007-03-27 | 2014-08-06 | ピーエスフォー ルクスコ エスエイアールエル | 電源電圧発生回路 |
| CN101304212B (zh) * | 2007-05-11 | 2011-03-30 | 联咏科技股份有限公司 | 可提升电压转换效率的电压转换装置 |
| US8068356B2 (en) * | 2008-05-28 | 2011-11-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low power one-shot boost circuit |
| KR101102969B1 (ko) * | 2010-02-25 | 2012-01-10 | 매그나칩 반도체 유한회사 | 반도체 장치 |
| US8922184B2 (en) * | 2012-03-22 | 2014-12-30 | Realtek Semiconductor Corp. | Integrated switch-capacitor DC-DC converter and method thereof |
| CN103856044B (zh) * | 2014-03-18 | 2016-07-06 | 中国科学院上海微系统与信息技术研究所 | 一种电荷泵电路及其输出电压自动调节方法 |
| CN105656307B (zh) * | 2016-03-03 | 2018-01-26 | 京东方科技集团股份有限公司 | 电荷泵电路及栅极开启电压生成电路 |
| JP7098464B2 (ja) * | 2018-07-24 | 2022-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN109545123A (zh) * | 2019-01-07 | 2019-03-29 | 合肥京东方显示技术有限公司 | 电压补偿电路、其电压补偿方法、驱动系统及显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06351229A (ja) * | 1993-06-08 | 1994-12-22 | Sony Corp | 出力電圧安定化機能付チャージポンプ式昇圧回路 |
| DE19962523A1 (de) * | 1999-12-23 | 2001-08-02 | Texas Instruments Deutschland | Gleichspannungswandler und Verfahren zum Betreiben eines Gleichspannungswandlers |
| JP3696125B2 (ja) * | 2000-05-24 | 2005-09-14 | 株式会社東芝 | 電位検出回路及び半導体集積回路 |
| JP2003235244A (ja) * | 2002-02-06 | 2003-08-22 | Seiko Instruments Inc | Ｐｆｍ制御チャージポンプ用ラッシュカレント制限及びノイズ低減回路 |
| JP4137528B2 (ja) * | 2002-06-13 | 2008-08-20 | セイコーインスツル株式会社 | 電源変換回路 |
| US7142040B2 (en) * | 2003-03-27 | 2006-11-28 | Device Engineering Co., Ltd. | Stabilized power supply circuit |
| WO2005039032A1 (en) * | 2003-10-21 | 2005-04-28 | Koninklijke Philips Electronics N.V. | A charge pump |
-
2005
- 2005-09-20 JP JP2005271466A patent/JP2007089242A/ja active Pending
-
2006
- 2006-09-14 US US11/521,675 patent/US20070063762A1/en not_active Abandoned
- 2006-09-20 KR KR1020060091163A patent/KR20070032927A/ko not_active Application Discontinuation
- 2006-09-20 TW TW095134824A patent/TW200733525A/zh unknown
- 2006-09-20 CN CNA2006101427550A patent/CN1941578A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20070063762A1 (en) | 2007-03-22 |
| TW200733525A (en) | 2007-09-01 |
| CN1941578A (zh) | 2007-04-04 |
| JP2007089242A (ja) | 2007-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4557577B2 (ja) | チャージポンプ回路 | |
| CN1893245B (zh) | 包括具不同放电时间常数的电荷泵型升压电路的电源设备 | |
| JP5214221B2 (ja) | チャージポンプ回路ならびにその制御回路および制御方法 | |
| US6617832B1 (en) | Low ripple scalable DC-to-DC converter circuit | |
| US9013229B2 (en) | Charge pump circuit | |
| CN100390853C (zh) | 高效液晶显示器驱动电压发生电路及其方法 | |
| US8044705B2 (en) | Bottom plate regulation of charge pumps | |
| JP4895694B2 (ja) | 電源回路 | |
| JP5744871B2 (ja) | 高効率安定化チャージポンプ | |
| KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
| CN105515370B (zh) | 电荷泵电路及存储器 | |
| US7843712B2 (en) | Charge pump for positive pumping and negative pumping | |
| US7663427B2 (en) | Booster circuit | |
| US20120293244A1 (en) | Charge pump circuits and methods | |
| JP2004274861A (ja) | 昇圧回路 | |
| JPS63290159A (ja) | 昇圧回路 | |
| JP2000166220A (ja) | 電源回路それを用いた表示装置及び電子機器 | |
| JP2006311703A (ja) | チャージポンプ回路を有する電子機器 | |
| KR101164348B1 (ko) | 전원 공급 회로 | |
| JP2009060702A (ja) | チャージポンプ式昇圧回路 | |
| US20050012542A1 (en) | Power supply | |
| US6605985B2 (en) | High-efficiency power charge pump supplying high DC output currents | |
| US20070103225A1 (en) | Charge pump circuit | |
| CN101783589A (zh) | Dc/dc转换器电路 | |
| EP1601091B1 (en) | Control circuit for a polarity inverting buck-boost DC-DC converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |