JP2006311703A - チャージポンプ回路を有する電子機器 - Google Patents

Abstract

【課題】 簡便な回路構成で、昇圧効率の高いチャージポンプ回路を有する電子機器を提供する。
【解決手段】 電荷転送素子にＭＯＳＦＥＴを用いたチャージポンプ回路において、電荷転送用ＭＯＳＦＥＴのソース−ゲートに接続した第１の抵抗とドレイン−ゲートに接続した第２の抵抗との分圧電圧によりゲートの電圧を一定レベルに制御し、ゲートをオン・オフ制御するクロックパルスを容量を介して供給するような構成とした。
【選択図】 図１

Description

本発明は、電子機器等に用いられるチャージポンプ回路に関し関する。

現在の電子機器は、その機能をかなえるため内部に複数のＩＣを用いている。このＩＣはそれぞれ異なる電圧で駆動されており、電源電圧とは異なる複数の電圧が必要となる。従来、この複数の電圧はスイッチングレギュレータやチャージポンプ回路を用いて生成している。

スイッチングレギュレータは高い電力効率を有しているが、電流のスイッチング時に高調波ノイズを発生する欠点があり、電源回路をシールドして用いなければならない。更に外部部品としてコイルが必要であり、小型の電子機器には適さない。

一方チャージポンプ回路は、低ノイズで高電圧を生成できるが、電力効率が悪いという欠点があり、電力効率を最優先の仕様とする携帯機器の電源回路としては適さない。従って高電力効率のチャージポンプ回路が実現できれば、小型の携帯機器に最も適した電源となる。

基本的なチャージポンプ回路は、ダイオードを電荷転送素子として用いて電荷を次段へと次々に転送することにより昇圧を行っている。しかし、ＭＯＳ集積回路に搭載されるチャージポンプ回路は、プロセスへの適合性から電荷転送用素子としてダイオードの代わりにＭＯＳＦＥＴが用いられている。しかしながら、電荷転送用素子としてＭＯＳＦＥＴを用いたチャージポンプ回路は、その基板効果により閾値電圧Ｖｔｈが上昇してしまい、段数が高くなるほど電力効率が悪くなってしまう。そこで、電荷転送用ＭＯＳＦＥＴの閾値電圧Ｖｔｈに起因する電圧ロスを無くして、電力効率を改善したチャージポンプ回路が提案されている（例えば、特許文献１参照）。

図４は、従来の電荷転送用ＭＯＳＦＥＴを用いたチャージポンプ回路を示す回路図である。

従来の電荷転送用ＭＯＳＦＥＴを用いたチャージポンプ回路は、ソースと基板が接続されたＮ型ＭＯＳＦＥＴ７００〜７０３と、Ｎ型ＭＯＳＦＥＴのドレインに接続された結合容量７１０〜７１２と、クロック発生回路７３０と、クロック発生回路７３０の出力するクロックを電圧変換してＮ型ＭＯＳＦＥＴのゲートに伝える反転レベルシフト回路７２０〜７２３とから構成される。また、Ｎ型ＭＯＳＦＥＴ７０２と７０３の接続点から分岐して、２つのＮ型ＭＯＳＦＥＴ７０４、７０５と２つの結合容量７１３、７１４で構成されるディクソン型チャージポンプ回路が接続している（以下、分岐チャージポンプ回路７３３と称する）。各レベルシフト回路の低電位側の電源端子は自段のＮ型ＭＯＳＦＥＴのソースと接続され、高電位側の電源端子は２段先のＮ型ＭＯＳＦＥＴのソースと接続されている。

レベルシフト回路７２０は、クロックパルスＣＬＫ’がＬレベルの時に電圧Ｖ２をＮ型ＭＯＳＦＥＴ７００のゲートに出力し、Ｎ型ＭＯＳＦＥＴ７００はオン状態となる。また、クロックパルスＣＬＫ’がＨレベルの時に電圧ＶｄｄをＮ型ＭＯＳＦＥＴ７００のゲートに出力し、Ｎ型ＭＯＳＦＥＴ０１はオフ状態となる。以下、同様に各レベルシフト回路はクロックパルスＣＬＫ’およびＣＬＫＢ’をレベルシフトして各Ｎ型ＭＯＳＦＥＴのゲートに供給する。

次に、定常状態のチャージポンプの昇圧動作について説明する。Ｎ型ＭＯＳＦＥＴ７００、７０２オン状態の時（ＣＬＫ’＝Ｌレベル）には、Ｖ１＝Ｖｄｄ、Ｖ２＝３Ｖｄｄ、Ｖ３＝３Ｖｄｄである。また、分岐チャージポンプ回路７３３において、Ｖ４＝５Ｖｄｄ−Ｖｔｈ、Ｖ５＝５Ｖｄｄ−２Ｖｔｈである。ここで、ＶｔｈはＮ型ＭＯＳＦＥＴ７０４、７０５の閾値電圧である。

一方、Ｎ型ＭＯＳＦＥＴ７０１、７０３オンの時、（ＣＬＫＢ’＝Ｌ）、Ｖ１＝２Ｖｄｄ、Ｖ２＝２Ｖｄｄ、Ｖ３＝４Ｖｄｄである。また、分岐チャージポンプ回路７３３において、Ｖ４＝４Ｖｄｄ−Ｖｔｈ、Ｖ５＝６Ｖｄｄ-２Ｖｔｈである。

このように、全てのＮ型ＭＯＳＦＥＴのオン時のＶｇｓの絶対値は、ほぼ同一値２Ｖｄｄとなり、オフ時のＶｇｓの絶対値は０Ｖとなる。したがって、高いＶｇｓによりＮ型ＭＯＳＦＥＴのオン抵抗が下がり、高効率で大出力電流のチャージポンプ回路が実現できる。
特開２００２−２３３１３４

しかしながら、従来の電荷転送用ＭＯＳＦＥＴを用いたチャージポンプ回路では、レベルシフト回路を用いていることにより、チャージポンプ回路の消費電流がレベルシフト回路の消費電流分増大すること、レベルシフト回路出力反転時に貫通電流が流れること、などにより昇圧効率の向上の妨げになっている。

また、電荷転送用ＭＯＳＦＥＴのゲートに与える電圧を、２段後段の電位を用いてレベルシフト回路で作っているため、電源電圧を投入してから安定状態になるまでに時間を要してしまうという課題がある。

本発明は上記のような課題を解決して、簡便な回路で昇圧効率が高く起動時間の短いチャージポンプ回路を提供することが出来る。

本発明のチャージポンプ回路は、電荷転送用ＭＯＳＦＥＴのゲートに供給する電圧の構成を以下のような手段をとった。直列接続された複数の電荷転送用ＭＯＳＦＥＴと、前記電荷転送用ＭＯＳＦＥＴの各接続点に一端が接続された第１の結合容量と、前記第１の結合容量の他端に交互に逆相の第１のクロックパルスが接続され、前記電荷転送用ＭＯＳＦＥＴのゲートに一端が接続された第２の結合容量と、前記第２の結合容量の他端に第１のクロックパルスとは異なる電位をもつ交互い逆相の第２のクロックパルスが接続され、前記電荷転送用ＭＯＳＦＥＴのソースに一端が接続され、他端が前記電荷転送用ＭＯＳＦＥＴのゲートに接続された第１の抵抗と、前記電荷転送用ＭＯＳＦＥＴのドレインに一端が接続され、他端が前記電荷転送用ＭＯＳＦＥＴのゲートに接続された第２の抵抗と、を備える構成とした。

本発明のチャージポンプ回路によれば、電荷転送用ＭＯＳＦＥＴのゲート−ソース間電圧Ｖｇｓに簡便な回路で高い電圧を印加でき、昇圧効率の高いチャージポンプ回路を提供することが可能である。

また、電荷転送用ＭＯＳＦＥＴのゲートに供給する電圧を１段前段と１段後段から供給することで、電源電圧投入時から安定状態になるまでに要する時間を短縮することができた。

図２に本発明の第一の実施例のチャージポンプ回路の回路図を示す。

図２において、ソースと基板が接続された電荷転送用Ｎ型ＭＯＳＦＥＴ１００〜１０５をｎ個直列に接続し、各々が接続されるノードには夫々第1の結合容量１１０〜１１５が接続されている。夫々の電荷転送用ＭＯＳＦＥＴのゲートは、第１の抵抗１３０〜１３５を介して自らのソースと、第２の抵抗１４０〜１４５を介して自らのドレインと接続されており、さらに第２の結合容量１２０〜１２５が接続されている。ここで、第１の抵抗と第２の抵抗は同じ抵抗値とする。また、初段の電荷転送用ＭＯＳＦＥＴ１００のソースには入力電圧Ｖｉｎとして、電源電圧Ｖｄｄが供給されている。また、最終段の電荷転送用ＭＯＳＦＥＴ１０５のドレインからは昇圧電圧Ｖｏｕｔを出力し、出力容量１５０と負荷１５１が接続されている。

また、各第１の結合容量１１０〜１１５の他端には、互いに逆相の第1のクロックパルスＣＬＫとＣＬＫＢが交互に入力されており、各第２の結合容量１２０〜１２５の他端には、互いに逆相の第２のクロックパルスＣＬＫＧとＣＬＫＧＢが交互に入力されている。第１のクロックパルスＣＬＫとＣＬＫＢの波高値はＶｄｄである。また、第２のクロックパルスＣＬＫＧとＣＬＫＧＢは、第１のクロックパルスＣＬＫとＣＬＫＢから作成されるが、電荷転送用ＭＯＳＦＥＴ１００〜１０５に流れる電流が逆流するのを防止するために、Ｌｏレベルの期間を長くし、波高値を電荷転送用ＭＯＳＦＥＴ１００〜１０５をオン・オフするＶｄｄ以上の最適な電圧（例えば、２Ｖｄｄ）とする。

ここで、電荷転送用ＭＯＳＦＥＴ１００と、第１の結合容量１１０と、第２の結合容量１２０と、第１の抵抗１３０と、第２の抵抗１４０との組み合わせを１段目の昇圧ユニット、電荷転送用ＭＯＳＦＥＴ１００と第１の結合容量１１０との接続点の電圧をＶ１とする。また、昇圧回路内の昇圧ユニット数を昇圧回路の段数とし、電荷転送用ＭＯＳＦＥＴ１０５と、第１の結合容量１１５と、第２の結合容量１２５と、第１の抵抗１３５と、第２の抵抗１４５との組み合わせをｎ段目の昇圧ユニットとする。

電荷転送用ＭＯＳＦＥＴ１００〜１０５のオン・オフの制御について図３を用いて説明する。ここでは、第２のクロックパルスＣＬＫＧとＣＬＫＧＢの波高値は２Ｖｄｄとする。

定常状態の２段目の昇圧ユニットにおいて、第１のクロックパルスＣＬＫがＨレベルであるとき、図３に示すように、電荷転送用ＭＯＳＦＥＴ１０１のソースの電圧Ｖ１は、Ｖ１＝Ｖｄｄである。電荷転送用ＭＯＳＦＥＴ１０１のドレインの電圧Ｖ２は、第１のクロックパルスＣＬＫのポンピング動作により、Ｖ２＝３Ｖｄｄとなる。また、第１のクロックパルスＣＬＫがＬレベルであるとき、図３に示すように、電荷転送用ＭＯＳＦＥＴ１０１のソースの電圧Ｖ１は、第１のクロックパルスＣＬＫのポンピング動作により、Ｖ１＝２Ｖｄｄとなる。電荷転送用ＭＯＳＦＥＴ１０１のドレインの電圧Ｖ２は、Ｖ２＝２Ｖｄｄとなる。このＶ１、Ｖ２の電圧と、第１の抵抗と第２の抵抗の分圧により、電荷転送用ＭＯＳＦＥＴ１０１のゲート（ノードＡ）の電圧Ｖｇａは、第２の結合容量１２１を除くと、図３の破線で示すように一定電圧の２Ｖｄｄとなる。さらに、電圧Ｖｇａは第２の結合容量１２１の他端の第２のクロックパルスＣＬＫＧＢのポンピング動作により、前述の２Ｖｄｄを中心として、第２のクロックパルスＣＬＫＧＢがＬレベル（第１のクロックパルスＣＬＫはＨレベル）のときにＶｄｄとなり、第２のクロックパルスＣＬＫＧＢがＨレベル（第１のクロックパルスＣＬＫはＬレベル）のときに３Ｖｄｄとなる。

すなわち、第１のクロックパルスＣＬＫがＬレベルのとき、Ｖ１＝２Ｖｄｄ、Ｖｇａ＝３Ｖｄｄとなり、２段目の電荷転送用ＭＯＳＦＥＴ１０１のゲート・ソース間電圧Ｖｇｓ２は、
Ｖｇｓ２＝Ｖｇａ−Ｖ１＝３Ｖｄｄ−２Ｖｄｄ＝Ｖｄｄ
となり、２段目の電荷転送用ＭＯＳＦＥＴ１０１はオン状態となる。また、第１のクロックパルスＣＬＫがＨレベルのとき、Ｖ１＝Ｖｄｄ、Ｖｇａ＝Ｖｄｄとなり、２段目の電荷転送用ＭＯＳＦＥＴ１０１のゲート・ソース間電圧Ｖｇｓ２は、
Ｖｇｓ２＝Ｖｇａ−Ｖ１＝Ｖｄｄ−Ｖｄｄ＝０Ｖ
となり、２段目の電荷転送用ＭＯＳＦＥＴ１０１はオフ状態となる。

３段目の昇圧ユニットの電荷転送用ＭＯＳＦＥＴ１０２においても同様であり、第１のクロックパルスＣＬＫがＬレベルであるとき、Ｖ２＝２Ｖｄｄ、第１のクロックパルスＣＬＫＢのポンピング動作により、Ｖ３＝４Ｖｄｄとなり、また、第１のクロックパルスＣＬＫがＨレベルのとき、Ｖ２＝３Ｖｄｄ、Ｖ３＝３Ｖｄｄとなり、ノードＢの電圧Ｖｇｂは３Ｖｄｄを中心に第２のクロックパルスＣＬＫＧのポンピング動作により、第２クロックパルスＣＬＫＧがＨレベルのとき、電圧Ｖｇｂは２Ｖｄｄとなり、第２クロックパルスＣＬＫＧがＬレベルのとき、電圧Ｖｇｂは４Ｖｄｄとなる。

すなわち、第１クロックパルスＣＬＫがＬレベルのとき、３段目の電荷転送用ＭＯＳＦＥＴ１０２のゲート・ソース間電圧Ｖｇｓ３は、
Ｖｇｓ３＝Ｖｇｂ−Ｖ２＝２Ｖｄｄ−２Ｖｄｄ＝０Ｖ
となり、３段目の電荷転送用ＭＯＳＦＥＴ１０２はオフ状態となる。また、第１のクロックパルスＣＬＫがＨレベルのとき、３段目の電荷転送用ＭＯＳＦＥＴ１０２のゲート・ソース間電圧Ｖｇｓ３は
Ｖｇｓ３＝Ｖｇｂ−Ｖ２＝４Ｖｄｄ−３Ｖｄｄ＝Ｖｄｄ
となり、３段目の電荷転送用ＭＯＳＦＥＴ１０２はオン状態となる。

以上述べたように、本発明のチャージポンプ回路は、図４の従来のチャージポンプ回路のようにレベルシフト回路やレベルシフト回路に電源を供給する分岐チャージポンプ回路を必要とせず、同様の昇圧効率を得ることが出来る。更に、本発明のチャージポンプ回路は、電荷転送用ＭＯＳＦＥＴのゲート電圧を前段と後段の電圧を用いて作っているため、従来のチャージポンプ回路より電源を投入してから昇圧動作が安定状態になるまでの時間を短くすることができる。

図１に本発明の第二の実施例のチャージポンプ回路の回路図を示す。
本発明の第一の実施例のチャージポンプ回路において、初段の昇圧ユニットと最終段の昇圧ユニットの電荷転送用ＭＯＳＦＥＴ１００、１０５のゲートに与える電圧の構成の最適化を行ったチャージポンプ回路である。

初段の昇圧ユニットの電荷転送用ＭＯＳＦＥＴ１００のゲートに与える電圧を、後段の電圧のみから作る構成とした。また、最終段の昇圧ユニットの電荷転送用ＭＯＳＦＥＴ１０５のゲートに与える電圧を、出力端子の電圧のみから作る構成とした。

ここで、初段の入力電圧Ｖｉｎとして電源電圧Ｖｄｄが供給され、第１のクロックパルスの波高値はＶｄｄであり、第２のクロックパルスの波高値は２Ｖｄｄであるとする。上述の構成とすることで、初段の昇圧ユニットと最終段の昇圧ユニットは以下に説明する動作をする。

まず、初段の昇圧ユニットの動作について説明する。第１のクロックパルスＣＬＫがＨレベルであるとき、第１の結合容量１１０に電荷がたまり、Ｖ１はＶｄｄとなる。第１のクロックパルスＣＬＫがＬレベルのとき、第１の結合容量１１０はポンピング動作によりＶ１は２Ｖｄｄとなる。電荷転送用ＭＯＳＦＥＴ１００のゲート電圧Ｖｇ１は、第２の結合容量のポンピング動作を除くと、第２の抵抗１４０と第２の結合容量１２０とのＣＲ効果により、Ｖｄｄと２Ｖｄｄとの平均レベル１．５Ｖｄｄとなる。従って、ゲート電圧Ｖｇ１この１.５Ｖｄｄを中心に、第２の結合容量の他端の第２のクロックパルスＣＬＫＧのポンピング動作により振れることになる。

すなわち、第１クロックパルスＣＬＫがＬレベルのとき、初段の電荷転送用ＭＯＳＦＥＴ１００のゲート・ソース間電圧Ｖｇｓ１は、
Ｖｇｓ１＝Ｖｇ１−Ｖｄｄ＝０．５Ｖｄｄ−２Ｖｄｄ＝−０．５Ｖｄｄ
となり、初段の電荷転送用ＭＯＳＦＥＴ１００はオフ状態となる。また、第１のクロックパルスＣＬＫがＨレベルのとき、
Ｖｇｓ１＝Ｖｇ１−Ｖｄｄ＝２．５Ｖｄｄ−Ｖｄｄ＝１．５Ｖｄｄ
となり、初段の電荷転送用ＭＯＳＦＥＴ１００はオン状態となる。

ここで、初段の電荷転送用ＭＯＳＦＥＴ１００のゲート・ソース間電圧Ｖｇｓ１はオン状態時に１.５Ｖｄｄとなることから、他段の昇圧ユニット比べ、ゲートにかかる電圧が高くなる。そこで、初段の電荷転送用ＭＯＳＦＥＴ１００のサイズを他段の電荷転送用ＭＯＳＦＥＴのサイズより小さく設計することができる。

次に、最終段の昇圧ユニットの動作について説明する。最終段の昇圧ユニットでは、電荷転送用ＭＯＳＦＥＴ１０５のドレインは出力端子電圧Ｖｏｕｔであり、常に一定のｎ×Ｖｄｄの電圧となっている。即ち、第２の結合容量１２５のポンピング動作を除くと、電荷転送用ＭＯＳＦＥＴ１０５のゲート電圧ＶｇｎはｎＶｄｄとなる。ゲート電圧Ｖｇｎはこのｎ×Ｖｄｄを中心に、第２のクロックパルスＣＬＫＧＢのポンピング動作により振れることになる。

すなわちゲート電圧Ｖｇｎは、第２のクロックパルスＣＬＫＧＢがＬレベルであるとき（ｎ−１）×Ｖｄｄとなり、第２のクロックパルスＣＬＫＧＢがＨレベルのときは（ｎ＋１）×Ｖｄｄとなる。

従って、第１のクロックパルスＣＬＫがＬレベルのとき、最終段の電荷転送用ＭＯＳＦＥＴ１０５のゲート・ソース間電圧Ｖｇｓｎは、
Ｖｇｓｎ＝Ｖｇｎ−Ｖ(ｎ−１)＝（ｎ＋１）×Ｖｄｄ−ｎ×Ｖｄｄ＝Ｖｄｄ
となり、電荷転送用ＭＯＳＦＥＴ１０５はオン状態となる。

また、第１のクロックパルスＣＬＫがＨレベルのとき、最終段の電荷転送用ＭＯＳＦＥＴ１０５のゲート・ソース間電圧Ｖｇｓｎは、
Ｖｇｓｎ＝Ｖｇｎ−Ｖ(ｎ−１)＝（ｎ−１）×Ｖｄｄ−（ｎ−１）Ｖｄｄ
＝０Ｖ
となり、最終段の電荷転送用ＭＯＳＦＥＴ１０５はオフ状態となる。

以上のように、第一の実施例のチャージポンプ回路から、初段の昇圧ユニットと最終段の昇圧ユニットの抵抗を削除することで、さらにチャージポンプ回路の小型化に貢献することができた。

本発明の第２の実施例のチャージポンプ回路を示す回路図である。 本発明の第1の実施例のチャージポンプ回路を示す回路図である。 本発明の第１の実施例のチャージポンプ回路の動作を説明するためのタイミング図である。 従来の電荷転送用ＭＯＳＦＥＴを用いたチャージポンプ回路の回路図である。

符号の説明

１５１ 負荷

Claims (5)

1. 電荷転送用ＭＯＳＦＥＴと、前記電荷転送用ＭＯＳＦＥＴのドレインに接続した第一の容量とからなる単位昇圧回路を複数直列に接続し、隣接する前記単位昇圧回路の第一の容量に逆相の第一のクロックを入力して、入力電圧を昇圧するチャージポンプ回路において、
   前記電荷転送用ＭＯＳＦＥＴは、ソースとゲートの間に接続した第一の抵抗と、ドレインとゲートの間に接続した第二の抵抗と、ゲートに接続した第二の容量を有し、前記ゲートに前記第二の容量を介して第二のクロックが入力されることを特徴とするチャージポンプ回路。
2. 初段の電荷転送用ＭＯＳＦＥＴは、ドレインとゲートの間に接続した第二の抵抗と、ゲートに接続した第二の容量を有し、前記ゲートに前記第二の容量を介して第二のクロックが入力されることを特徴とする請求項１に記載のチャージポンプ回路。
3. 最終段の電荷転送用ＭＯＳＦＥＴは、ドレインとゲートの間に接続した第二の抵抗と、ゲートに接続した第二の容量を有し、前記ゲートに前記第二の容量を介して第二のクロックが入力されることを特徴とする請求項１に記載のチャージポンプ回路。
4. 初段の電荷転送用ＭＯＳＦＥＴと最終段の電荷転送用ＭＯＳＦＥＴは、ドレインとゲートの間に接続した第二の抵抗と、ゲートに接続した第二の容量を有し、前記ゲートに前記第二の容量を介して第二のクロックが入力されることを特徴とする請求項１に記載のチャージポンプ回路。
5. 前記単位昇圧回路に入力される前記第一のクロックと前記第二のクロックは、逆相でかつ同時にＯＮしないことを特徴とする請求項１から４のいずれかに記載のチャージポンプ回路。

Images