JP4281360B2

JP4281360B2 - チャージポンプ回路

Info

Publication number: JP4281360B2
Application number: JP2003005868A
Authority: JP
Inventors: 暁翔陳; 伸次的場; 修司岡村; 智志徳永; 正通浅野
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2003-01-14
Filing date: 2003-01-14
Publication date: 2009-06-17
Anticipated expiration: 2023-01-14
Also published as: JP2004222398A

Description

【０００１】
【発明の属する技術分野】
この発明は、直流低電圧を昇圧して直流高電圧を生成するチャージポンプ回路に関する。
【０００２】
【従来の技術】
近年のＬＳＩ（大規模集積回路）においては、回路内部において３Ｖ、５Ｖ、１０Ｖというように多電源が要求される場合が多い。従来、このような多電源が要求される場合、ＬＳＩ外部において複数の電源を生成してＬＳＩへ供給するようになっていた。しかし、最近は、ＬＳＩへ供給する電源は１電源で、ＬＳＩ内部において多電源を生成することが要求される。
【０００３】
ＬＳＩ内部において、外部から供給される電源電圧Ｖccより高い電圧を生成する回路として、チャージポンプ回路が用いられる。図１０は、従来のチャージポンプ回路の構成を示す回路図である。この図において、符号２０１は波高値Ｖccでデューティ５０％の周期パルスが供給される入力端子、２０２は電源電圧Ｖccが加えられる端子、２０３〜２０７はダイオード、２１１〜２１４はコンデンサ、２２０はインバータ、２３０は出力端子である。
【０００４】
このような構成において、入力端子２０１が電圧０（接地電位）の時はダイオード２０３を介してコンデンサ２１１が電圧Ｖccに充電される。次に、入力端子２０１が電圧Ｖccになると、コンデンサ２１１の一端（ダイオード２０４のアノード側）が２Ｖccとなり、また、インバータ２２０の出力が電圧０となる。これにより、コンデンサ２１２が電圧２Ｖccに充電される。次に、入力端子２０１が再び電圧０、インバータ２２０の出力が電圧Ｖccになると、コンデンサ２１２の一端が電圧３Ｖccとなり、コンデンサ２１３がこの電圧３Ｖccに充電される。次に、入力端子２０１が電圧Ｖcc、インバータ２２０の出力が電圧０になると、コンデンサ２１３の一端が電圧４Ｖccとなり、コンデンサ２１４がこの電圧４Ｖccに充電される。次に、入力端子２０１が電圧０、インバータ２２０の出力が電圧Ｖccになると、コンデンサ２１４の一端が電圧５Ｖccとなる。この電圧５Ｖccがダイオード２０７を介して出力端子２３０へ出力される。なお、この出力電圧は、正確にはダイオード２０３〜２０７の順降下電圧を引いた電圧となる。
なお、従来の技術として、特許文献１に記載されるものが知られている。
【０００５】
【特許文献１】
特開2002-208290号公報
【０００６】
【発明が解決しようとする課題】
ところで、近年、例えば携帯電話等においては、装置の小型化に伴い、電池も益々小型化され、この結果、電池の出力電圧も例えば１Ｖ（ボルト）とかなり低くなってきている。このため、上述したチャージポンプ回路によって、１Ｖの電源電圧を例えば１０Ｖまで昇圧しようとすると、図１０における１個のコンデンサおよび１個のダイオードからなるブロックが１０個またはそれ以上必要となる。しかし、特に、コンデンサはＬＳＩ内部において大きい面積を必要とし、このため、ＬＳＩ内に多くのコンデンサを作成することは、他の回路を作成する面積が少なくなって極めて好ましくない。一方、コンデンサの面積を少なくするため、コンデンサの容量を小とすると、負荷電流がとれなくなる問題が発生する。
本発明は上記事情を考慮してなされたもので、その目的は、コンデンサの面積を従来のものより少なくすることができ、しかも、従来のもの以上の負荷電流をとることができるチャージポンプ回路を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、順方向に直列接続され、第１のダイオード素子が電源端子に接続された第１〜第ｎ（ｎは正の整数）のダイオード素子と、前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、前記各パルス昇圧回路の出力端と前記各ダイオード素子の間に介挿された第１〜第ｎのコンデンサと、第１の入力端子に得られる第１の周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該第１の周期パルスを反転して前記第２、第４・・・のパルス昇圧回路へ供給する回路と、第１、第２の出力コンデンサと、第２の入力端子に得られる第２の周期パルスが接地レベルの時前記第ｎのコンデンサの充電電荷によって前記第１の出力コンデンサを充電すると共に、前記第２のコンデンサの充電電圧に電源電圧を加算した電圧を出力端子へ出力し、前記第２の周期パルスが電源電圧レベルの時前記第ｎのコンデンサの充電電荷によって前記第２の出力コンデンサを充電すると共に、前記第１のコンデンサの充電電圧に電源電圧を加算した電圧を出力端子へ出力する充電回路とを具備することを特徴とするチャージポンプ回路である。
【０００８】
請求項２に記載の発明は、請求項１に記載のチャージポンプ回路において、前記充電回路は、直列接続され、その接続点が前記第１の出力コンデンサの一端に接続された第１、第２の出力ダイオード素子と、直列接続され、その接続点が前記第２の出力コンデンサの一端に接続された第３、第４の出力ダイオード素子と、前記第１の出力コンデンサの他端に入力端が接続され、前記第２の出力コンデンサの他端に出力端が接続されたインバータとから構成され、前記第１、第３の出力ダイオード素子のアノード側が共通接続されると共に前記第ｎのコンデンサの出力端に接続され、前記第２、第４の出力ダイオード素子のカソード側が共通接続されると共に前記出力端子に接続され、前記インバータの入力端が前記第２の入力端子に接続されていることを特徴とする。
【０００９】
請求項３に記載の発明は、請求項１に記載のチャージポンプ回路において、前記充電回路は、直列接続され、その接続点が前記第１の出力コンデンサの一端に接続された第１、第２の出力ダイオード素子と、直列接続され、その接続点が前記第２の出力コンデンサの一端に接続された第３、第４の出力ダイオード素子と、出力端が前記第１の出力コンデンサの他端に接続され、周期パルスを昇圧して出力する第１の出力側パルス昇圧回路と、出力端が前記第２の出力コンデンサの他端に接続され、周期パルスを昇圧して出力する第２の出力側パルス昇圧回路と、入力端が前記第１の出力側パルス昇圧回路の入力端に接続され、出力端が前記第２の出力側パルス昇圧回路の入力端に接続されたインバータとから構成され、前記第１、第３の出力ダイオード素子のアノード側が共通接続されると共に前記第ｎのコンデンサの出力端に接続され、前記第２、第４の出力ダイオード素子のカソード側が共通接続されると共に前記出力端子に接続され、前記第１の出力側パルス昇圧回路の入力端が前記第２の入力端子に接続されていることを特徴とする。
【００１０】
請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載のチャージポンプ回路において、前記パルス昇圧回路は、入力される周期パルスが第１のレベルの時、コンデンサを充電する充電回路と、第１、第２のレベルを繰り返す入力端子の周期パルスの変化に応じて、前記第１のレベルと、前記コンデンサの充電電圧に電源電圧を加算した電圧とを交互に出力端子へ出力するスイッチング回路とを具備することを特徴とする。
【００１１】
請求項５に記載の発明は、請求項４に記載のチャージポンプ回路において、前記スイッチング回路は直列接続された導電型が異なる第１、第２の増幅素子からなることを特徴とする。
請求項６に記載の発明は、請求項５に記載のチャージポンプ回路において、前記第１、第２のレベルを繰り返す第１の周期パルスと、前記第１の周期パルスの立ち上がりより微少時間早く立ち上がり、前記第１の周期パルスの立ち下がりより微少時間遅く立ち下がる第２の周期パルスを出力するパルス発生回路を設け、前記第１、第２の増幅素子を各々前記第１、第２の周期パルスによって駆動することを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の第１の実施の形態によるチャージポンプ回路の構成を示す回路図、図２は同チャージポンプ回路の動作を説明するための波形図である。図１において、符号ＩＮａは、波高値Ｖcc（電源電圧）、デューティ比５０％、周波数３ｆの矩形状周期パルス（図２（イ）参照）が印加される入力端子であり、パルス昇圧回路１０２の入力端子に接続されると共に、インバータ１０３を介してパルス昇圧回路１０４の入力端子に接続されている。パルス昇圧回路１０２、１０４は同一の回路であり、入力される波高値Ｖccの周期パルスを波高値２Ｖccまで昇圧して出力する。すなわち、パルス昇圧回路１０２は入力端子ＩＮａへ供給される周期パルスと同相で波高値が２Ｖccの周期パルスを出力し、パルス昇圧回路１０４は入力端子ＩＮａへ供給される周期パルスと位相が逆相で波高値が２Ｖccの周期パルスを出力する。
【００１３】
図４はパルス昇圧回路１０２（１０４）の具体的構成を示す回路図である。この図において、符号ＩＮは、波高値Ｖcc、デューティ比５０％の矩形状の周期パルスが入力される入力端子であり、この入力端子ＩＮに入力された周期パルスはインバータ８によって反転され、ＦＥＴ（電界効果トランジスタ）３のゲートへ供給される。ＦＥＴ３は、ＮチャネルＦＥＴであり、そのドレインが電源電圧Ｖccに接続され、ソースがコンデンサ４を介して入力端子ＩＮに接続されると共に、ＦＥＴ５のゲートに接続される。ＦＥＴ５はＮチャネルＦＥＴであり、そのドレインが電源電圧Ｖccに接続され、ソースがコンデンサ６の一端およびＦＥＴ７のソースに接続されている。インバータ８は、入力端子ＩＮの周期パルスを反転し、コンデンサ６の他端へ出力する。ＦＥＴ７およびＦＥＴ９はそれぞれＰチャネルおよびＮチャネルＦＥＴであり、これらのＦＥＴ７，９の各ゲートおよびドレインが共通接続され、これによってインバータが構成されている。そして、ＦＥＴ７，９のゲートが入力端子ＩＮに接続され、ドレインが出力端子ＯＵＴに接続され、また、ＦＥＴ９のソースが接地されている。
【００１４】
このような構成において、入力端子ＩＮの電圧が”Ｈ”（ハイレベル＝Ｖcc）の時は、インバータ８の出力が”Ｌ”（ロー＝接地電位）となり、ＦＥＴ３がオフとなる。またこの時、入力端子ＩＮの”Ｈ”がコンデンサ４を介してＦＥＴ５のゲートへ供給され、ＦＥＴ５がオンとなる。ここで、後に示すように、接続点Ａは予めＶcc−Ｖth（ＶthはＦＥＴ３のしきい値）に充電されているため、接続点Ｂは２Ｖcc−Ｖthとなり、Ｖccより高い電圧となるので、ＦＥＴが３極管動作となる。
ＦＥＴ５がオンとなると、このＦＥＴ５を介してコンデンサ６に電圧Ｖccが充電される。また、この時点において、ＦＥＴ７，９の各ゲートへは”Ｈ”が加えられ、これにより、ＦＥＴ９がオン、ＦＥＴ７がオフとなり、出力端子ＯＵＴが接地電位となる。この時、接続点Ａの電圧は、Ｖcc-Ｖthであり、Ｖccより低い電圧にある。
【００１５】
次に、入力端子ＩＮが”Ｌ”になると、インバータ８の出力が”Ｈ”となり、ＦＥＴ３がオンとなる。これにより、ＦＥＴ３からコンデンサ４の充電電流が流れ、ＦＥＴ５のゲートが”Ｌ”となり、ＦＥＴ５がオフとなる。また、この時点で、コンデンサ６には電圧Ｖccが充電されていることから、インバータ８の出力が”Ｈ”になると、接続点Ｂの電圧が、２Ｖccとなる。そして、この時点でＦＥＴ７がオン、ＦＥＴ９がオフとなることから、上記の電圧２Ｖccが出力端子ＯＵＴから出力される。
【００１６】
次に、入力端子ＩＮが再び”Ｈ”になると、再び、出力端子ＯＵＴが接地電位となると共に、コンデンサ６の充電が行われ、入力端子ＩＮが”Ｌ”になると、出力端子ＯＵＴが電圧２Ｖccとなり、以下、この動作が繰り返される。
このように、上記実施形態のパルス昇圧回路によれば、波高値Ｖccの周期パルスを波高値２Ｖccの周期パルスに変換することができる。
【００１７】
次に、図１に戻ると、符号１０６、１０７は各々、一端がパルス昇圧回路１０２、１０４の各出力端に接続されたコンデンサ、１０９は電源電圧Ｖccが供給される端子である。１１０〜１１５はダイオードであり、ダイオード１１０のアノードが端子１０９に接続され、ダイオード１１０のカソードがダイオード１１１のアノードおよびコンデンサ１０６の他端に接続され、ダイオード１１１のカソードがダイオード１１２、１１４の各アノードおよびコンデンサ１０７の他端に接続され、ダイオード１１２のカソードがダイオード１１３のアノードおよびコンデンサ１１６の一端に接続され、ダイオード１１４のカソードがダイオード１１５のアノードおよびコンデンサ１１７の一端に接続され、ダイオード１１３、１１５の各カソードが共通接続されて出力端子ＯＵＴａに接続されている。また、符号ＩＮｂは、波高値Ｖcc、デューティ比５０％、周波数ｆの矩形状周期パルス（図２（ハ）参照）が印加される入力端子である。すなわち、この入力端子ＩＮｂには、入力端子ＩＮａへ供給される周期パルスの１／３の周波数の周期パルスが供給される。この入力端子ＩＮｂはコンデンサ１１６の他端およびインバータ１１８の入力端に接続され、インバータ１１８の出力端がコンデンサ１１７の他端に接続されている。
【００１８】
次に、図１に示す回路の動作を説明する。
まず、入力端子ＩＮａが電圧０（接地電位）になると、パルス昇圧回路１０２の出力電圧が０となり、コンデンサ１０６がダイオード１１０を介して電圧Ｖccに充電される。なお、実際にはダイオード１１０の順降下電圧分だけ電源電圧Ｖccより低い電圧に充電されるが、ここでは説明の簡略化のためダイオードの順降下電圧を０として説明する。次に、入力端子ＩＮａが電圧Ｖccになると、パルス昇圧回路１０２の出力電圧が電圧２Ｖccとなり、この結果、点Ｃ１の電圧（ダイオード１１１のアノード電圧）が３Ｖccとなる。またこの時、インバータ１０３の電圧が０となり、パルス昇圧回路１０４の出力電圧が０となる。この結果、コンデンサ１０７がコンデンサ１０６の電荷によって充電され、一方、コンデンサ１０６が放電する。次に、入力端子ＩＮａの電圧が０になると、コンデンサ１０６が充電され、入力端子ＩＮａの電圧がＶccになると、コンデンサ１０７が充電され、コンデンサ１０６が放電し、以下、この動作が繰り返され、これにより、コンデンサ１０７の充電後の電圧が３Ｖccとなまで、コンデンサ１０７の充電電圧が順次上昇する。
【００１９】
次に、入力端子ＩＮａの電圧が０になり、インバータ１０３の出力がＶccになると、パルス昇圧回路１０４の出力電圧が２Ｖccとなり、この結果、点Ｃ２の電圧（ダイオード１１２のアノード電圧）が５Ｖccとなる。また、この時点において、入力端子ＩＮｂの電圧は０となっている。この結果、コンデンサ１１６が点Ｃ２の電圧５Ｖccによって充電され、一方、コンデンサ１０７は放電する。次に、インバータ１０３の出力が０になると、パルス昇圧回路１０４の出力が０となり、コンデンサ１０７が再び３Ｖccまで充電される。次いで、インバータ１０３の出力がＶccになると、点Ｃ２の電圧が５Ｖccとなり、この電圧によってコンデンサ１１６が再び充電され、また、コンデンサ１０７が放電される。
【００２０】
このようにして、コンデンサ１１６がコンデンサ１０７の電荷によって３回充電されると、入力端子ＩＮｂの電圧が反転してＶccとなり、この電圧Ｖccとコンデンサ１１６の充電電圧の和がダイオード１１３を介して出力端子ＯＵＴａへ出力される。また、入力端子ＩＮｂの電圧がＶccになると、インバータ１１８の出力が０となり、以後、コンデンサ１０７の電荷がダイオード１１４を介してコンデンサ１１７へ供給され、これによりコンデンサ１１７が充電される。そして、コンデンサ１１７が３回充電されると、再び、入力端子ＩＮｂの電圧が０、インバータ１１８の出力がＶccとなる。これにより、以後、インバータ１１８の出力電圧電圧Ｖccとコンデンサ１１７の充電電圧の和がダイオード１１５を介して出力端子ＯＵＴａへ出力され、また、コンデンサ１１６の充電が行われる。
【００２１】
図２の（ニ）、（ホ）はこの状態を示しており、電源投入直後はコンデンサ１１６、１１７の端子電圧である点Ｃ３、Ｃ４の電圧が上記の過程によって徐々に上昇する。また、点Ｃ３、Ｃ４の電圧が交互にダイオード１１３または１１５を介して出力端子ＯＵＴａへ出力される（図２（へ）参照）。そして、コンデンサ１１６，１１７が各々電圧５Ｖccまで充電されると、その電圧に入力端子ＩＮｂの電圧またはインバータ１１８の出力電圧Ｖccが加算された電圧６Ｖccが出力端子ＯＵＴａへ出力される。
【００２２】
以上がこの発明の第１の実施形態の詳細である。ところで、図１０の回路におけるコンデンサ２１１〜２１４には各々、３０００μｍ^２の面積が必要であり、したがって図１０の回路をＬＳＩ内に作成するには、コンデンサのために１２０００μｍ^２の面積を必要とする。これに対し、図４のコンデンサ４、６には各々５００μｍ^２および１０００μｍ^２の面積が必要であり、また、図１のコンデンサ１０６、１０７には１０００μｍ^２、コンデンサ１１６、１１７には各々１５００μｍ^２の面積が必要である。この結果、図１の回路をＬＳＩ内に構成するためには、８０００μｍ^２の面積でよいことになる。
【００２３】
一方、図１の回路によれば、図１０の回路より多くの負荷電流をとることができる。すなわち、図１０の回路は、出力が半周期毎に変化する電圧であり、直流電源として使用するためには当然ながら負荷回路にコンデンサを追加して平滑する必要がある。そして、コンデンサで平滑した電源からは多くの負荷電流をとることはできない。これに対し、図１の回路は、入力端子ＩＮｂの半周期毎にコンデンサ１１６，１１７の電圧が交互に出力端子ＯＵＴａへ出力される。これにより、図１０の回路より多くの負荷電流をとることができる。
このように、図１の回路は、従来の回路に比較し、回路面積を小さくすることができると共に、従来より多くの負荷電流をとることができる。
【００２４】
次に、この発明の第２の実施形態について説明する。
図３はこの発明の第２の実施形態によるチャージポンプ回路の構成を示すブロック図であり、この図において、図１の各部に対応する部分には同一の符号を付し、その説明を省略する。この図に示す回路が図１に示すものと異なる点は、パルス昇圧回路１０２と同一構成のパルス昇圧回路１２０、１２１が設けられている点である。すなわち、入力端子ＩＮｂはパルス昇圧回路１２０の入力端に接続され、パルス昇圧回路１２０の出力端がコンデンサ１１６に接続されている。また、インバータ１１８の出力端がパルス昇圧回路１２１の入力端に接続され、パルス昇圧回路１２０の出力端がコンデンサ１１７に接続されている。
【００２５】
このような構成において、入力端子ＩＮｂが０の時は、パルス昇圧回路１２０の出力が０となり、コンデンサ１１６に充電が行われる。次に、入力端子ＩＮｂがＶccになると、パルス昇圧回路１２０の出力が２Ｖccとなり、この電圧２Ｖccとコンデンサ１１６の充電電圧５Ｖccの和である７Ｖccがダイオード１１３を介して出力端子ＯＵＴａへ出力される。また、入力端子ＩＮｂがＶccになると、インバータ１１８の出力が０となり、パルス昇圧回路１２１の出力が０となる。これにより、コンデンサ１１７の充電が行われる。次に、入力端子ＩＮｂが０、インバータ１１８の出力がＶccになると、コンデンサ１１７の充電電圧に２Ｖccを加算した電圧がダイオード１１５を介して出力端子ＯＵＴａへ出力され、また、コンデンサ１１６の充電が行われる。以下、同様の過程が繰り返される。
以上がこの発明の第２の実施形態である。この実施形態によれば、前述した第１の実施形態より高い出力電圧を得ることができる。
【００２６】
なお、上記第１、第２の実施形態においては、入力端子ＩＮｂの周期パルスの周波数を入力端子ＩＮａの周期パルスの周波数の１／３としたが、これは１／３に限るものではない。例えば１／２、あるいは１／５等でもよい。
【００２７】
次に、パルス昇圧回路１０２（１０４、１２０、１２１）の他の構成例を説明する。
図５は図４の構成をさらに簡略化した回路であり、この図において、入力端子ＩＮに入力される周期パルスはインバータ１１において反転され、コンデンサ１２の一端に供給される。また、ＮチャネルＦＥＴ１３のドレインは電源電圧Ｖccに接続され、ゲートがドレインと接続され、ソースがコンデンサ１２の他端およびＰチャネルＦＥＴ１４のソースに接続されている。ＦＥＴ１４およびＮチャネルＦＥＴ１５はインバータを構成しており、各ゲートの接続点に入力端子ＩＮの電圧が加えられ、各ドレインの接続点が出力端子ＯＵＴに接続されている。
【００２８】
このような構成において、入力端子ＩＮの電圧が”Ｈ”の時は、インバータ１１の出力が”Ｌ”となる。これにより、ＦＥＴ１３を介してコンデンサ１２に電圧（Ｖcc−Ｖth）が充電される。ここで、電圧ＶthはＦＥＴ１３のゲート−ソース間電圧であり、約０．７Ｖである。またこの時、ＦＥＴ１４がオフ、ＦＥＴ１５がオンとなり、出力端子ＯＵＴが接地電位となる。次に、入力端子ＩＮが”Ｌ”になると、インバータ１１の出力が”Ｈ”となり、この結果、ＦＥＴ１４のソース電圧が
Ｖcc＋（Ｖcc−Ｖth）＝２Ｖcc−Ｖth
となる。またこの時、ＦＥＴ１３はソース−ドレイン間が逆バイアスとなり、カットオフされる。そして、この時点でＦＥＴ１４がオン、ＦＥＴ１５がオフとなることから、上記の電圧（２Ｖcc−Ｖth）が出力端子ＯＵＴから出力される。
【００２９】
図６はパルス昇圧回路１０２のさらに他の構成例を示す回路図であり、この図において図４の各部と対応する部分には同一の符号が付してある。図４の回路においては、入力端子ＩＮに１相の周期パルスが供給され、ＦＥＴ７，９のゲートへこの周期パルスが入力されるようになっている。しかし、このような構成の場合、ＦＥＴ７，９のオン／オフ切替時においてＦＥＴ７，９を貫通する貫通電流が流れる恐れがある。そこで、この回路においては、入力端子ＩＮの周期パルスに基づいて、波高値Ｖccの２相周期パルスＰ１、Ｐ２を発生するパルス発生回路２０を設けている。図７はパルス発生回路２０から出力される２相周期パルスＰ１、Ｐ２の波形図であり、この図に示すように、周期パルスＰ２が立ち上がった後、微少時間経過後に周期パルスＰ１が立ち上がり、周期パルスＰ１が立ち下がった後、微少時間後に周期パルスＰ２が立ち下がる。そして、周期パルスＰ１、Ｐ２がそれぞれがＦＥＴ９、７のゲートへ入力されるようになっている。なお、パルス発生回路２０は公知の回路であり、その一例を図８に示す。この図において、３１〜３８はインバータ、４１，４２はナンドゲートである。
【００３０】
また、この回路においては、図４のインバータ８に代えてＰチャネルＦＥＴ２１とＮチャネルＦＥＴ２２を設け、ＦＥＴ２１のゲートに周期パルスＰ２を加え、ソースを電源電圧Ｖccに、ドレインをＦＥＴ２２のドレインにそれぞれ接続し、また、ＦＥＴ２２のゲートに周期パルスＰ１を加え、ＦＥＴ２２のソースを接地している。そして、ＦＥＴ２１、２２の共通ドレインとＦＥＴ７のソースとの間にコンデンサ６を接続している。また、ＦＥＴ７，２１の各基板をそれぞれのソースに接続している。
【００３１】
このような構成によれば、周期パルスＰ１が”Ｌ”となり、ＦＥＴ９がオフとなった後、周期パルスＰ２が”Ｌ”となってＦＥＴ７がオンとなり、また、周期パルスＰ２が”Ｈ”となってＦＥＴ７がオフとなった後、周期パルスＰ１が”Ｈ”となりＦＥＴ９がオンとなる。これにより、ＦＥＴ７，９に貫通電流が流れることはない。
【００３２】
図９はパルス昇圧回路１０２のさらに他の構成例を示す回路図であり、この図において、図５の各部に対応する部分には同一の符号が付してある。この図に示すパルス昇圧回路は、図５に示す回路におけるＦＥＴ１４、１５の貫通電流を防止するための回路である。すなわち、図６と同様に、２相周期パルスを出力するパルス発生回路２０を設け、周期パルスＰ１、Ｐ２をそれぞれがＦＥＴ１５、１４のゲートへ入力している。また、図５のインバータ１１に代えてＰチャネルＦＥＴ２４とＮチャネルＦＥＴ２５を設け、ＦＥＴ２４のゲートに周期パルスＰ２を加え、ＦＥＴ２４のソースを電源電圧Ｖccに、ドレインをＦＥＴ２５のドレインにそれぞれ接続し、また、ＦＥＴ２５のゲートに周期パルスＰ１を加え、ＦＥＴ２５のソースを接地している。そして、ＦＥＴ２４、２５の共通ドレインとＦＥＴ４のソースとの間にコンデンサ１２を接続している。
そして、この回路によっても、図６の回路と同様にＦＥＴ１４、１５の貫通電流を防ぐことができる。
【００３３】
なお、上述した第１、第２の実施形態においては、ダイオード、パルス昇圧回路およびコンデンサから構成されるブロックが２組（ダイオード１１０、１１１に対応するブロック）しか設けられていないが、これは、出力電圧に応じてさらに多数設けられることは勿論である。
【００３４】
【発明の効果】
以上説明したように、この発明によれば、コンデンサの面積を従来のものより少なくすることができ、しかも、従来のもの以上の負荷電流をとることができる効果がある。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるチャージポンプ回路の構成を示すブロック図である。
【図２】同実施形態の動作を説明するための波形図である。
【図３】この発明の第２の実施形態によるチャージポンプ回路の構成を示すブロック図である。
【図４】図１におけるパルス昇圧回路１０２の第１の構成例を示す回路図である。
【図５】図１におけるパルス昇圧回路１０２の第２の構成例を示す回路図である。
【図６】図１におけるパルス昇圧回路１０２の第３の構成例を示す回路図である。
【図７】図６におけるパルス発生回路２０の動作を説明するためのタイミング図である。
【図８】図６におけるパルス発生回路２０の具体例を示す回路図である。
【図９】図１におけるパルス昇圧回路１０２の第４の構成例を示す回路図である。
【図１０】従来のチャージポンプ回路の構成例を示す回路図である。
【符号の説明】
１０２、１０４…パルス昇圧回路
１０３…インバータ
１０６、１０７、１１６、１１７…コンデンサ
１０９…電源端子
１１０〜１１５…ダイオード
ＩＮａ、ＩＮｂ…入力端子
ＯＵＴａ…出力端子

Claims

順方向に直列接続される複数の第１のダイオード素子と、
前記第１のダイオード素子間の第１の接続点ごとに設けられ、該第１の接続点に一端が接続される第１のコンデンサと、
各前記第１のコンデンサごとに設けられ、該第１のコンデンサの他端に接続されるパルス昇圧回路と、
前記第１のダイオード素子の直列接続におけるカソード側の終端に、アノードが接続される第２のダイオード素子と、
前記第１のダイオード素子の直列接続におけるカソード側の最終段である終段ダイオード素子のアノードにアノードが接続される第３のダイオード素子と、
前記第３のダイオード素子のカソードにアノードが接続され、カソードが前記第２のダイオード素子のカソードに接続される第４のダイオード素子と、
前記終段ダイオード素子と前記第２のダイオード素子との接続点に一端が接続される第１の出力コンデンサと、
前記第３のダイオード素子と前記第４のダイオード素子との接続点に一端が接続される第２の出力コンデンサと、を備え、
前記複数のパルス昇圧回路のうち奇数番目のパルス昇圧回路は、第１の周期パルスが入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のコンデンサの他端に出力し、
前記複数のパルス昇圧回路のうち偶数番目のパルス昇圧回路は、前記第１の周期パルスを反転した反転周期パルスが前記入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のコンデンサの他端に出力し、
前記第１の出力コンデンサの他端には、第２の周期パルスが入力され、
前記第２の出力コンデンサの他端には、前記第２の周期パルスが反転して入力され、
前記複数の第１のダイオード素子の直列接続におけるアノード側の終端は電源端子に接続され、
前記複数の第１のダイオード素子の直列接続におけるカソード側の終端から昇圧された電圧が出力され、
前記パルス昇圧回路は、
前記入力パルスから２相周期パルスである第３の周期パルス及び第４の周期パルスを出力するパルス発生回路と、
ソースが電源端子に接続され、ゲートに前記第４の周期パルスを入力される第１のＰチャネルＦＥＴと、
ドレインが前記第１のＰチャネルＦＥＴのドレインに接続され、ソースが接地され、ゲートに前記第３の周期パルスを入力される第１のＮチャネルＦＥＴと、
ドレインが電源端子に接続され、ゲートが前記第１のＰチャネルＦＥＴのドレインに接続される第２のＮチャネルＦＥＴと、
一端に前記第３の周期パルスが入力され、他端が前記第２のＮチャネルＦＥＴのソースに接続される第２のコンデンサと、
ドレインが電源端子に接続され、ゲートが前記第２のＮチャネルＦＥＴのソースに接続される第３のＮチャネルＦＥＴと、
一端が前記第１のＰチャネルＦＥＴのドレインに接続され、他端が前記第３のＮチャネルＦＥＴのソースに接続される第３のコンデンサと、
ソースが前記第３のコンデンサの他端に接続され、ゲートに前記第４の周期パルスを入力される第２のＰチャネルＦＥＴと、
ドレインが前記第２のＰチャネルＦＥＴのドレインに接続され、ゲートに前記第３の周期パルスが入力され、ソースが接地される第４のＮチャネルＦＥＴと
を有し、
前記第３の周期パルスは、前記第４の周期パルスが立ち上がった後に立ち上がり、
前記第４の周期パルスは、前記第３の周期パルスが立ち下がった後に立ち下がる
ことを特徴とするチャージポンプ回路。
前記第２の周期パルスの周期は、前記第１の周期パルスの整数倍の周期である
ことを特徴とする請求項１に記載のチャージポンプ回路。
前記入力された第２の周期パルスを昇圧して、前記第１の出力コンデンサの他端に出力する第１の出力側パルス昇圧回路と、
前記反転して入力された第２の周期パルスを昇圧して、前記第２の出力コンデンサの他端に出力する第２の出力側パルス昇圧回路と、
を有することを特徴とする請求項１または請求項２に記載のチャージポンプ回路。
前記第１の出力側パルス昇圧回路には、前記入力された第２の周期パルスが第２の入力パルスとして入力され、
前記第２の出力側パルス昇圧回路には、前記反転して入力された第２の周期パルスが前記第２の入力パルスとして入力され、
前記第１の出力側パルス昇圧回路または前記第２の出力側パルス昇圧回路は、
一端に前記第２の入力パルスが入力され、他端が第４の接続点に接続される第４のコンデンサと、
一端に前記第２の入力パルスを反転した第２の反転入力パルスが入力され、他端が第５の接続点に接続される第５のコンデンサと、
ドレインが電源端子に接続され、ソースが前記第４の接続点に接続され、ゲートに前記第２の反転入力パルスを入力される第５のＮチャネルＦＥＴと、
ドレインが電源端子に接続され、ソースが前記第５の接続点に接続され、ゲートが前記第４の接続点に接続される第６のＮチャネルＦＥＴと、
前記第５の接続点に接続され、前記第２の入力パルスに応じて、前記第５のコンデンサの充電電圧に電源電圧を加えて得られる電位と接地電位とを交互に出力する第２のスイッチング回路と
を有する、または、
前記第１の出力側パルス昇圧回路または前記第２の出力側パルス昇圧回路は、
前記第２の入力パルスから２相周期パルスである第５の周期パルス及び第６の周期パルスを出力する第２のパルス発生回路と、
ソースが電源端子に接続され、ゲートに前記第６の周期パルスを入力される第３のＰチャネルＦＥＴと、
ドレインが前記第３のＰチャネルＦＥＴのドレインに接続され、ソースが接地され、ゲートに前記第５の周期パルスを入力される第７のＮチャネルＦＥＴと、
ドレインが電源端子に接続され、ゲートが前記第３のＰチャネルＦＥＴのドレインに接続される第８のＮチャネルＦＥＴと、
一端に前記第５の周期パルスが入力され、他端が前記第８のＮチャネルＦＥＴのソースに接続される第６のコンデンサと、
ドレインが電源端子に接続され、ゲートが前記第８のＮチャネルＦＥＴのソースに接続される第９のＮチャネルＦＥＴと、
一端が前記第３のＰチャネルＦＥＴのドレインに接続され、他端が前記第９のＮチャネルＦＥＴのソースに接続される第７のコンデンサと、
ソースが前記第７のコンデンサの他端に接続され、ゲートに前記第６の周期パルスを入力される第４のＰチャネルＦＥＴと、
ドレインが前記第４のＰチャネルＦＥＴのドレインに接続され、ゲートに前記第５の周期パルスが入力され、ソースが接地される第１０のＮチャネルＦＥＴと
を有することを特徴とする請求項３に記載のチャージポンプ回路。