JP4281361B2 - チャージポンプ回路 - Google Patents
チャージポンプ回路 Download PDFInfo
- Publication number
- JP4281361B2 JP4281361B2 JP2003005869A JP2003005869A JP4281361B2 JP 4281361 B2 JP4281361 B2 JP 4281361B2 JP 2003005869 A JP2003005869 A JP 2003005869A JP 2003005869 A JP2003005869 A JP 2003005869A JP 4281361 B2 JP4281361 B2 JP 4281361B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- capacitor
- periodic
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、直流低電圧を昇圧して直流高電圧を生成するチャージポンプ回路に関する。
【０００２】
【従来の技術】
近年のＬＳＩ（大規模集積回路）においては、回路内部において３Ｖ、５Ｖ、１０Ｖというように多電源が要求される場合が多い。従来、このような多電源が要求される場合、ＬＳＩ外部において複数の電源を生成してＬＳＩへ供給するようになっていた。しかし、最近は、ＬＳＩへ供給する電源は１電源で、ＬＳＩ内部において多電源を生成することが要求される。
【０００３】
ＬＳＩ内部において、外部から供給される電源電圧Ｖccより高い電圧を生成する回路として、チャージポンプ回路が用いられる。図１０は、従来のチャージポンプ回路の構成を示す回路図である。この図において、符号２０１は波高値Ｖccでデューティ５０％の周期パルスが供給される入力端子、２０２は電源電圧Ｖccが加えられる端子、２０３〜２０７はダイオード、２１１〜２１４はコンデンサ、２２０はインバータ、２３０は出力端子である。
【０００４】
このような構成において、入力端子２０１が電圧０（接地電位）の時はダイオード２０３を介してコンデンサ２１１が電圧Ｖccに充電される。次に、入力端子２０１が電圧Ｖccになると、コンデンサ２１１の一端（ダイオード２０４のアノード側）が２Ｖccとなり、また、インバータ２２０の出力が電圧０となる。これにより、コンデンサ２１２が電圧２Ｖccに充電される。次に、入力端子２０１が再び電圧０、インバータ２２０の出力が電圧Ｖccになると、コンデンサ２１２の一端が電圧３Ｖccとなり、コンデンサ２１３がこの電圧３Ｖccに充電される。次に、入力端子２０１が電圧Ｖcc、インバータ２２０の出力が電圧０になると、コンデンサ２１３の一端が電圧４Ｖccとなり、コンデンサ２１４がこの電圧４Ｖccに充電される。次に、入力端子２０１が電圧０、インバータ２２０の出力が電圧Ｖccになると、コンデンサ２１４の一端が電圧５Ｖccとなる。この電圧５Ｖccがダイオード２０７を介して出力端子２３０へ出力される。なお、この出力電圧は、正確にはダイオード２０３〜２０７の順降下電圧を引いた電圧となる。
なお、従来の技術として特許文献１に記載されるものが知られている。
【０００５】
【特許文献１】
特開2002-208290号公報
【０００６】
【発明が解決しようとする課題】
ところで、近年、例えば携帯電話等においては、装置の小型化に伴い、電池も益々小型化され、この結果、電池の出力電圧も例えば１Ｖ（ボルト）とかなり低くなってきている。このため、上述したチャージポンプ回路によって、１Ｖの電源電圧を例えば１０Ｖまで昇圧しようとすると、図１０における１個のコンデンサおよび１個のダイオードからなるブロックが１０個またはそれ以上必要となる。しかし、特に、コンデンサはＬＳＩ内部において大きい面積を必要とし、このため、ＬＳＩ内に多くのコンデンサを作成することは、他の回路を作成する面積が少なくなって極めて好ましくない。一方、コンデンサの面積を少なくするため、コンデンサの容量を小とすると、負荷電流がとれなくなる問題が発生する。
本発明は上記事情を考慮してなされたもので、その目的は、コンデンサの面積を従来のものより小さくすることができるチャージポンプ回路を提供することにある。また、この発明の他の目的は、負荷電流を従来のものより多くとることができるチャージポンプ回路を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、順方向に直列接続された第１〜第ｎ（ｎは正の整数）のダイオード素子と、前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、前記各パルス昇圧回路の出力端と前記各ダイオード素子の接続点間に介挿されたｎ個のコンデンサと、周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、入力端子に得られる周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する回路とを具備することを特徴とするチャージポンプ回路である。
【０００８】
請求項２に記載の発明は、順方向に直列接続された第１〜第ｎ（ｎは正の整数）のダイオード素子と、前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、前記各パルス昇圧回路の出力端と前記各ダイオード素子の接続点間に介挿されたｎ個のコンデンサと、周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、入力端子に得られる周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する第１の回路と、順方向に直列接続され、第（ｎ＋１）のダイオード素子が前記第ｎのダイオード素子に接続された第（ｎ＋１）〜第ｍ（ｍはｎより大きい正の整数）のダイオード素子と、前記第（ｎ＋１）〜第ｍの各ダイオード素子の接続点に一端が接続された第（ｎ＋１）〜第ｍのコンデンサと、入力端子に得られる周期パルスまたは該周期パルスを反転した反転周期パルスを前記第（ｎ＋１）、第（ｎ＋３）・・・のコンデンサの他端へ供給すると共に、前記反転周期パルスまたは入力端子に得られる周期パルスを前記第（ｍ＋２）、第（ｍ＋４）・・・のコンデンサの他端へ供給する第２の回路とを具備することを特徴とするチャージポンプ回路である。
【０００９】
請求項３に記載の発明は、順方向に直列接続された第１〜第ｎ（ｎは正の整数）のダイオード素子と、前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、前記各パルス昇圧回路の出力端と前記各ダイオード素子間に介挿された第１〜第ｎのコンデンサと、周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、第１の入力端子に得られる第１の周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該第１の周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する回路と、第１、第２の出力コンデンサと、第２の入力端子に得られる第２の周期パルスが接地レベルの時前記第ｎのコンデンサの充電電荷によって前記第１の出力コンデンサを充電すると共に、前記第２の出力コンデンサの充電電圧に電源電圧を加算した電圧を出力端子へ出力し、前記第２の周期パルスが電源電圧レベルの時前記第ｎのコンデンサの充電電荷によって前記第２の出力コンデンサを充電すると共に、前記第１の出力コンデンサの充電電圧に電源電圧を加算した電圧を出力端子へ出力する充電回路とを具備することを特徴とするチャージポンプ回路である。
【００１０】
請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載のチャージポンプ回路において、前記パルス昇圧回路は、入力される周期パルスが第１のレベルの時、コンデンサを充電する充電回路と、第１、第２のレベルを繰り返す入力端子の周期パルスの変化に応じて、前記第１のレベルと、前記コンデンサの充電電圧に電源電圧を加算した電圧とを交互に出力端子へ出力するスイッチング回路とを具備することを特徴とする。
【００１１】
請求項５に記載の発明は、請求項４に記載のチャージポンプ回路において、前記スイッチング回路は直列接続された導電型が異なる第１、第２の増幅素子からなることを特徴とする。
請求項６に記載の発明は、請求項５に記載のチャージポンプ回路において、前記第１、第２のレベルを繰り返す第１の周期パルスと、前記第１の周期パルスの立ち上がりより微少時間早く立ち上がり、前記第１の周期パルスの立ち下がりより微少時間遅く立ち下がる第２の周期パルスを出力するパルス発生回路を設け、前記第１、第２の増幅素子を各々前記第１、第２の周期パルスによって駆動することを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の第１の実施の形態によるチャージポンプ回路の構成を示す回路図である。図１において、符号ＩＮａは、波高値Ｖcc（電源電圧）、デューティ比５０％の矩形状周期パルスが入力される入力端子であり、パルス昇圧回路１０２の入力端に接続されると共に、インバータ１０３を介してパルス昇圧回路１０４、１０５の各入力端に接続されている。パルス昇圧回路１０２、１０４、１０５は同一の回路であり、入力される波高値Ｖccの周期パルスを波高値２Ｖccまで昇圧して出力する。すなわち、パルス昇圧回路１０２は入力端子ＩＮａへ供給される周期パルスと同相で波高値が２Ｖccの周期パルスを出力し、パルス昇圧回路１０４、１０５は入力端子ＩＮａへ供給される周期パルスと位相が逆相で波高値が２Ｖccの周期パルスを出力する。
【００１３】
図４はパルス昇圧回路１０２（１０４、１０５）の具体的構成を示す回路図である。この図において、符号ＩＮは、波高値Ｖcc、デューティ比５０％の矩形状の周期パルスが入力される入力端子であり、この入力端子ＩＮに入力された周期パルスはインバータ８によって反転され、ＦＥＴ（電界効果トランジスタ）３のゲートへ供給される。ＦＥＴ３は、ＮチャネルＦＥＴであり、そのドレインが電源電圧Ｖccに接続され、ソースがコンデンサ４を介して入力端子ＩＮに接続されると共に、ＦＥＴ５のゲートに接続される。ＦＥＴ５はＮチャネルＦＥＴであり、そのドレインが電源電圧Ｖccに接続され、ソースがコンデンサ６の一端およびＦＥＴ７のソースに接続されている。インバータ８は、入力端子ＩＮの周期パルスを反転し、コンデンサ６の他端へ出力する。ＦＥＴ７およびＦＥＴ９はそれぞれＰチャネルおよびＮチャネルＦＥＴであり、これらのＦＥＴ７，９の各ゲートおよびドレインが共通接続され、これによってインバータが構成されている。そして、ＦＥＴ７，９のゲートが入力端子ＩＮに接続され、ドレインが出力端子ＯＵＴに接続され、また、ＦＥＴ９のソースが接地されている。
【００１４】
このような構成において、入力端子ＩＮの電圧が”Ｈ”（ハイレベル＝Ｖcc）の時は、インバータ８の出力が”Ｌ”（ロー＝接地電位）となり、ＦＥＴ３がオフとなる。またこの時、入力端子ＩＮの”Ｈ”がコンデンサ４を介してＦＥＴ５のゲートへ供給され、ＦＥＴ５がオンとなる。ここで、後に示すように、接続点Ａは予めＶcc−Ｖth（ＶthはＦＥＴ３のしきい値）に充電されているため、接続点Ｂは２Ｖcc−Ｖthとなり、Ｖccより高い電圧となるので、ＦＥＴが３極管動作となる。
ＦＥＴ５がオンとなると、このＦＥＴ５を介してコンデンサ６に電圧Ｖccが充電される。また、この時点において、ＦＥＴ７，９の各ゲートへは”Ｈ”が加えられ、これにより、ＦＥＴ９がオン、ＦＥＴ７がオフとなり、出力端子ＯＵＴが接地電位となる。この時、接続点Ａの電圧は、Ｖcc-Ｖthであり、Ｖccより低い電圧にある。
【００１５】
次に、入力端子ＩＮが”Ｌ”になると、インバータ８の出力が”Ｈ”となり、ＦＥＴ３がオンとなる。これにより、ＦＥＴ３からコンデンサ４の充電電流が流れ、ＦＥＴ５のゲートが”Ｌ”となり、ＦＥＴ５がオフとなる。また、この時点で、コンデンサ６には電圧Ｖccが充電されていることから、インバータ８の出力が”Ｈ”になると、接続点Ｂの電圧が、２Ｖccとなる。そして、この時点でＦＥＴ７がオン、ＦＥＴ９がオフとなることから、上記の電圧２Ｖccが出力端子ＯＵＴから出力される。
【００１６】
次に、入力端子ＩＮが再び”Ｈ”になると、再び、出力端子ＯＵＴが接地電位となると共に、コンデンサ６の充電が行われ、入力端子ＩＮが”Ｌ”になると、出力端子ＯＵＴが電圧２Ｖccとなり、以下、この動作が繰り返される。
このように、上記実施形態のパルス昇圧回路によれば、波高値Ｖccの周期パルスを波高値２Ｖccの周期パルスに変換することができる。
【００１７】
次に、図１に戻ると、符号１０６、１０７は各々、一端がパルス昇圧回路１０２、１０４の各出力端に接続されたコンデンサである。１１０〜１１２はダイオードであり、ダイオード１１０のアノードがパルス昇圧回路１０５の出力端に接続され、ダイオード１１０のカソードがダイオード１１１のアノードおよびコンデンサ１０６の他端に接続され、ダイオード１１１のカソードがダイオード１１２のアノードおよびコンデンサ１０７の他端に接続され、ダイオード１１２のカソードが出力端子ＯＵＴａに接続されている。
【００１８】
次に、図１に示す回路の動作を説明する。
まず、入力端子ＩＮａが電圧０（接地電位）になると、パルス昇圧回路１０２の出力電圧が０、パルス昇圧回路１０５の出力が２Ｖcc、となり、コンデンサ１０６がダイオード１１０を介して電圧２Ｖccに充電される。なお、実際にはダイオード１１０の順降下電圧分だけ電源電圧Ｖccより低い電圧に充電されるが、ここでは説明の簡略化のためダイオードの順降下電圧を０として説明する。次に、入力端子ＩＮａが電圧Ｖccになると、パルス昇圧回路１０２の出力電圧が電圧２Ｖccとなり、この結果、点Ｃ１の電圧（ダイオード１１１のアノード電圧）が４Ｖccとなる。またこの時、インバータ１０３の電圧が０となり、パルス昇圧回路１０４の出力電圧が０となる。この結果、コンデンサ１０７が点Ｃ１の電圧４Ｖccによって充電され、一方、コンデンサ１０６が放電する。次に、入力端子ＩＮａの電圧が０になると、コンデンサ１０６が充電され、入力端子ＩＮａの電圧がＶccになると、コンデンサ１０７が充電され、コンデンサ１０６が放電し、以下、この動作が繰り返され、これにより、コンデンサ１０７の充電電圧が４Ｖccとなる。
【００１９】
また、入力端子ＩＮａの電圧が０になり、インバータ１０３の出力がＶccになると、パルス昇圧回路１０４の出力電圧が２Ｖccとなり、この結果、パルス昇圧回路１０４の出力電圧にコンデンサ１０７の充電電圧を加えた点Ｃ２の電圧（ダイオード１１２のアノード電圧）が６Ｖccとなる。そして、この電圧６Ｖccがダイオード１１２を介して出力端子ＯＵＴａへ出力される。また、入力端子ＩＮａの電圧がＶccになり、インバータ１０３の出力が０になると、パルス昇圧回路１０４の出力電圧が０となり、この結果、点Ｃ２の電圧が４Ｖccとなり、この電圧４Ｖccがダイオード１１２を介して出力端子ＯＵＴａへ出力される。
【００２０】
以上がこの発明の第１の実施形態の動作である。ところで、図１０の回路におけるコンデンサ２１１〜２１４には各々、３０００μｍ２の面積が必要であり、したがって図１０の回路をＬＳＩ内に作成するには、コンデンサのために１２０００μｍ２の面積を必要とする。これに対し、図４のコンデンサ４、６には各々５００μｍ２および１０００μｍ２の面積が必要であり、また、図１のコンデンサ１０６、１０７には１０００μｍ２の面積が必要である。この結果、図１の回路をＬＳＩ内に構成するためには、
１５００×３＋１０００＋１０００＝６５００μｍ２
の面積でよいことになる。
なお、上記実施形態においては、ダイオード、コンデンサおよびパルス昇圧回路の組を２組（符号１１０、１０６、１０２の組および符号１１１、１０７、１０４の組）設けているが、この組数は出力電圧に応じて更に多数組設けてもよいことは勿論である。
【００２１】
次に、この発明の第２の実施形態について説明する。
図２はこの発明の第２の実施形態の構成を示す回路図であり、この図に示す実施形態は図１に示す実施形態より負荷電流をより多くとることができる。この図において、図１の各部に対応する部分には同一の符号を付してある。この図に示す回路が図１に示す回路と異なる点は、入力端子ＩＮａとダイオード１１２のカソードとの間に介挿されたコンデンサ１０８と、ダイオード１１２のカソードと出力端子ＯＵＴａとの間に介挿されダイオード１１３とが設けられている点である。
【００２２】
このような構成によれば、入力端子ＩＮａの電圧が０の時、点Ｃ２（ダイオード１１３のアノード）の電圧が前述したように、６Ｖccとなり、この電圧がコンデンサ１０８に充電され、また、この充電電圧がダイオード１１３を介して出力端子ＯＵＴａへ出力される。また、入力端子ＩＮａの電圧がＶccになると、点Ｃ３の電圧が、７Ｖccとなり、この点Ｃ３の電圧がダイオード１１３を通して、出力端子ＯＵＴａへ出力される。
【００２３】
ここで、コンデンサ１０８を面積２０００μｍ２によって構成すれば、全コンデンサの面積は８５００μｍ２となり、図１０の回路の約７割の面積で済むことになる。そして、この回路によれば、図１０に示す従来の回路と同様の負荷電流をとることができる。
【００２４】
なお、上記実施形態は、図１に示す第１の実施形態における点Ｃ２の後部にダイオードとコンデンサを１組設けたものであるが、図２の点Ｃ３の後部にさらに複数のダイオードおよびコンデンサの組を設けてもよい。この場合、コンデンサへ供給する周期パルスは１個おきに位相を逆転させることは勿論である。
【００２５】
次にこの発明の第３の実施形態について説明する。
図３はこの発明の第３の実施形態の構成を示す回路図であり、この図に示す実施形態は、図２に示す実施形態を改良し、図２に示すものよりさらに負荷電流がとれるようにしたものである。
【００２６】
この図に示す実施形態が図２に示すものと異なる点は、図２におけるダイオード１１２，１１３およびコンデンサ１０８に代えて、ダイオード１１５〜１１８、コンデンサ１２０、１２１、インバータ１２３および入力端子ＩＮｂを設けた点である。すなわち、ダイオード１１５および１１７の各アノードが共にダイオード１１１のカソードに接続され、ダイオード１１５のカソードとダイオード１１６のアノードが接続されると共にその接続点にコンデンサ１２０の一端が接続され、ダイオード１１７のカソードとダイオード１１８のアノードが接続されると共にその接続点にコンデンサ１２１の一端が接続され、ダイオード１１６、１１７の各カソードが共に出力端子ＯＵＴａに接続され、インバータ１２３の入力端が入力端子ＩＮｂに接続されると共にコンデンサ１２０の他端に接続され、インバータ１２３の出力端がコンデンサ１２１の他端に接続されている。ここで、入力端子ＩＮｂには、波高値Ｖcc（電源電圧）、デューティ比５０％の矩形状周期パルスで、周波数が入力端子ＩＮａの周期パルスの周波数の１／３の周期パルスを入力する。
【００２７】
次に、上述した第３の実施形態の動作を説明する。
図１において説明したように、入力端子ＩＮａがＶccの時、コンデンサ１０７に電圧４Ｖccが充電され、入力端子ＩＮａが０になると、パルス昇圧回路１０４の出力が２Ｖccとなることから、点Ｃ２の電圧が６Ｖccとなる。そして、入力端子ＩＮｂの電圧が０の時、点Ｃ２の電圧によってコンデンサ１２０が充電される。次に、入力端子ＩＮａがＶccになると、コンデンサ１０７が充電され、入力端子ＩＮａが０になると、コンデンサ１０７の電荷によってコンデンサ１２０が再び充電される。
【００２８】
このコンデンサ１２０の充電が３回繰り返されると、入力端子ＩＮｂがＶccとなる。これにより、点Ｃ３の電圧（ダイオード１１６のアノード電圧）が、電圧Ｖccとコンデンサ１２０の充電電圧６Ｖccの和である７Ｖccとなり、この電圧がダイオード１１６を介して出力端子ＯＵＴａへ出力される。またこの時、インバータ１２３の出力が０となり、コンデンサ１０７の電荷によってコンデンサ１２１が充電される。そして、コンデンサ１０７の電荷によるコンデンサ１２１の充電が３回繰り返されると、入力端子ＩＮｂが０となり、コンデンサ１２１の一端の電圧がダイオード１１８を介して出力端子ＯＵＴａへ出力され、また、コンデンサ１２０の充電が行われ、以下、上記の過程が繰り返される。
【００２９】
上述した第３の実施形態によれば、図１の回路より多くの負荷電流をとることができる。すなわち、図１の回路は、出力が変動する電圧となり、このため、直流として使用するためには当然ながら負荷回路にコンデンサを追加して平滑する必要がある。コンデンサで平滑した電源からは多くの負荷電流をとることはできない。これに対し、図３の回路は、入力端子ＩＮｂの半周期毎にコンデンサ１２０，１２１の電圧が交互に出力端子ＯＵＴａへ出力される。これにより、図１の回路に比較し多くの負荷電流をとることができる。
【００３０】
なお、上記第３の実施形態においては、入力端子ＩＮｂの周期パルスの周波数を入力端子ＩＮａの周期パルスの周波数の１／３としたが、これは１／３に限るものではない。例えば１／２、あるいは１／５等でもよい。
【００３１】
次に、パルス昇圧回路１０２（１０４、１０５）の他の構成例を説明する。
図５は図４の構成をさらに簡略化した回路であり、この図において、入力端子ＩＮに入力される周期パルスはインバータ１１において反転され、コンデンサ１２の一端に供給される。また、ＮチャネルＦＥＴ１３のドレインは電源電圧Ｖccに接続され、ゲートがドレインと接続され、ソースがコンデンサ１２の他端およびＰチャネルＦＥＴ１４のソースに接続されている。ＦＥＴ１４およびＮチャネルＦＥＴ１５はインバータを構成しており、各ゲートの接続点に入力端子ＩＮの電圧が加えられ、各ドレインの接続点が出力端子ＯＵＴに接続されている。
【００３２】
このような構成において、入力端子ＩＮの電圧が”Ｈ”の時は、インバータ１１の出力が”Ｌ”となる。これにより、ＦＥＴ１３を介してコンデンサ１２に電圧（Ｖcc−Ｖth）が充電される。ここで、電圧ＶthはＦＥＴ１３のゲート−ソース間電圧であり、約０．７Ｖである。またこの時、ＦＥＴ１４がオフ、ＦＥＴ１５がオンとなり、出力端子ＯＵＴが接地電位となる。次に、入力端子ＩＮが”Ｌ”になると、インバータ１１の出力が”Ｈ”となり、この結果、ＦＥＴ１４のソース電圧が
Ｖcc＋（Ｖcc−Ｖth）＝２Ｖcc−Ｖth
となる。またこの時、ＦＥＴ１３はソース−ドレイン間が逆バイアスとなり、カットオフされる。そして、この時点でＦＥＴ１４がオン、ＦＥＴ１５がオフとなることから、上記の電圧（２Ｖcc−Ｖth）が出力端子ＯＵＴから出力される。
【００３３】
図６はパルス昇圧回路１０２のさらに他の構成例を示す回路図であり、この図において図４の各部と対応する部分には同一の符号が付してある。図４の回路においては、入力端子ＩＮに１相の周期パルスが供給され、ＦＥＴ７，９のゲートへこの周期パルスが入力されるようになっている。しかし、このような構成の場合、ＦＥＴ７，９のオン／オフ切替時においてＦＥＴ７，９を貫通する貫通電流が流れる恐れがある。そこで、この回路においては、入力端子ＩＮの周期パルスに基づいて、波高値Ｖccの２相周期パルスＰ１、Ｐ２を発生するパルス発生回路２０を設けている。図７はパルス発生回路２０から出力される２相周期パルスＰ１、Ｐ２の波形図であり、この図に示すように、周期パルスＰ２が立ち上がった後、微少時間経過後に周期パルスＰ１が立ち上がり、周期パルスＰ１が立ち下がった後、微少時間後に周期パルスＰ２が立ち下がる。そして、周期パルスＰ１、Ｐ２がそれぞれがＦＥＴ９、７のゲートへ入力されるようになっている。なお、パルス発生回路２０は公知の回路であり、その一例を図８に示す。この図において、３１〜３８はインバータ、４１，４２はナンドゲートである。
【００３４】
また、この回路においては、図４のインバータ８に代えてＰチャネルＦＥＴ２１とＮチャネルＦＥＴ２２を設け、ＦＥＴ２１のゲートに周期パルスＰ２を加え、ソースを電源電圧Ｖccに、ドレインをＦＥＴ２２のドレインにそれぞれ接続し、また、ＦＥＴ２２のゲートに周期パルスＰ１を加え、ＦＥＴ２２のソースを接地している。そして、ＦＥＴ２１、２２の共通ドレインとＦＥＴ７のソースとの間にコンデンサ６を接続している。また、ＦＥＴ７，２１の各基板をそれぞれのソースに接続している。
【００３５】
このような構成によれば、周期パルスＰ１が”Ｌ”となり、ＦＥＴ９がオフとなった後、周期パルスＰ２が”Ｌ”となってＦＥＴ７がオンとなり、また、周期パルスＰ２が”Ｈ”となってＦＥＴ７がオフとなった後、周期パルスＰ１が”Ｈ”となりＦＥＴ９がオンとなる。これにより、ＦＥＴ７，９に貫通電流が流れることはない。
【００３６】
図９はパルス昇圧回路１０２のさらに他の構成例を示す回路図であり、この図において、図５の各部に対応する部分には同一の符号が付してある。この図に示すパルス昇圧回路は、図５に示す回路におけるＦＥＴ１４、１５の貫通電流を防止するための回路である。すなわち、図６と同様に、２相周期パルスを出力するパルス発生回路２０を設け、周期パルスＰ１、Ｐ２をそれぞれがＦＥＴ１５、１４のゲートへ入力している。また、図５のインバータ１１に代えてＰチャネルＦＥＴ２４とＮチャネルＦＥＴ２５を設け、ＦＥＴ２４のゲートに周期パルスＰ２を加え、ＦＥＴ２４のソースを電源電圧Ｖccに、ドレインをＦＥＴ２５のドレインにそれぞれ接続し、また、ＦＥＴ２５のゲートに周期パルスＰ１を加え、ＦＥＴ２５のソースを接地している。そして、ＦＥＴ２４、２５の共通ドレインとＦＥＴ４のソースとの間にコンデンサ１２を接続している。
そして、この回路によっても、図６の回路と同様にＦＥＴ１４、１５の貫通電流を防ぐことができる。
【００３７】
なお、上述した第１〜第３の実施形態においては、ダイオード、パルス昇圧回路およびコンデンサから構成されるブロックが２組（ダイオード１１０、１１１に対応するブロック）しか設けられていないが、これは、出力電圧に応じてさらに多数設けられることは勿論である。
【００３８】
【発明の効果】
以上説明したように、この発明によれば、コンデンサの面積を従来のものより少なくすることができる効果がある。また、請求項３の発明によれば、従来のもの以上の負荷電流をとることができる効果も得られる。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態によるチャージポンプ回路の構成を示すブロック図である。
【図２】 この発明の第２の実施形態によるチャージポンプ回路の構成を示すブロック図である。
【図３】 この発明の第３の実施形態によるチャージポンプ回路の構成を示すブロック図である。
【図４】 図１におけるパルス昇圧回路１０２の第１の構成例を示す回路図である。
【図５】 図１におけるパルス昇圧回路１０２の第２の構成例を示す回路図である。
【図６】 図１におけるパルス昇圧回路１０２の第３の構成例を示す回路図である。
【図７】 図６におけるパルス発生回路２０の動作を説明するためのタイミング図である。
【図８】 図６におけるパルス発生回路２０の具体例を示す回路図である。
【図９】 図１におけるパルス昇圧回路１０２の第４の構成例を示す回路図である。
【図１０】 従来のチャージポンプ回路の構成例を示す回路図である。
【符号の説明】
１０２、１０４、１０５…パルス昇圧回路
１０３、１２３…インバータ
１０６、１０７、１０８、１２０、１２１…コンデンサ
１１０〜１１３、１１５〜１１８…ダイオード
ＩＮａ、ＩＮｂ…入力端子
ＯＵＴａ…出力端子
【発明の属する技術分野】
この発明は、直流低電圧を昇圧して直流高電圧を生成するチャージポンプ回路に関する。
【０００２】
【従来の技術】
近年のＬＳＩ（大規模集積回路）においては、回路内部において３Ｖ、５Ｖ、１０Ｖというように多電源が要求される場合が多い。従来、このような多電源が要求される場合、ＬＳＩ外部において複数の電源を生成してＬＳＩへ供給するようになっていた。しかし、最近は、ＬＳＩへ供給する電源は１電源で、ＬＳＩ内部において多電源を生成することが要求される。
【０００３】
ＬＳＩ内部において、外部から供給される電源電圧Ｖccより高い電圧を生成する回路として、チャージポンプ回路が用いられる。図１０は、従来のチャージポンプ回路の構成を示す回路図である。この図において、符号２０１は波高値Ｖccでデューティ５０％の周期パルスが供給される入力端子、２０２は電源電圧Ｖccが加えられる端子、２０３〜２０７はダイオード、２１１〜２１４はコンデンサ、２２０はインバータ、２３０は出力端子である。
【０００４】
このような構成において、入力端子２０１が電圧０（接地電位）の時はダイオード２０３を介してコンデンサ２１１が電圧Ｖccに充電される。次に、入力端子２０１が電圧Ｖccになると、コンデンサ２１１の一端（ダイオード２０４のアノード側）が２Ｖccとなり、また、インバータ２２０の出力が電圧０となる。これにより、コンデンサ２１２が電圧２Ｖccに充電される。次に、入力端子２０１が再び電圧０、インバータ２２０の出力が電圧Ｖccになると、コンデンサ２１２の一端が電圧３Ｖccとなり、コンデンサ２１３がこの電圧３Ｖccに充電される。次に、入力端子２０１が電圧Ｖcc、インバータ２２０の出力が電圧０になると、コンデンサ２１３の一端が電圧４Ｖccとなり、コンデンサ２１４がこの電圧４Ｖccに充電される。次に、入力端子２０１が電圧０、インバータ２２０の出力が電圧Ｖccになると、コンデンサ２１４の一端が電圧５Ｖccとなる。この電圧５Ｖccがダイオード２０７を介して出力端子２３０へ出力される。なお、この出力電圧は、正確にはダイオード２０３〜２０７の順降下電圧を引いた電圧となる。
なお、従来の技術として特許文献１に記載されるものが知られている。
【０００５】
【特許文献１】
特開2002-208290号公報
【０００６】
【発明が解決しようとする課題】
ところで、近年、例えば携帯電話等においては、装置の小型化に伴い、電池も益々小型化され、この結果、電池の出力電圧も例えば１Ｖ（ボルト）とかなり低くなってきている。このため、上述したチャージポンプ回路によって、１Ｖの電源電圧を例えば１０Ｖまで昇圧しようとすると、図１０における１個のコンデンサおよび１個のダイオードからなるブロックが１０個またはそれ以上必要となる。しかし、特に、コンデンサはＬＳＩ内部において大きい面積を必要とし、このため、ＬＳＩ内に多くのコンデンサを作成することは、他の回路を作成する面積が少なくなって極めて好ましくない。一方、コンデンサの面積を少なくするため、コンデンサの容量を小とすると、負荷電流がとれなくなる問題が発生する。
本発明は上記事情を考慮してなされたもので、その目的は、コンデンサの面積を従来のものより小さくすることができるチャージポンプ回路を提供することにある。また、この発明の他の目的は、負荷電流を従来のものより多くとることができるチャージポンプ回路を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、順方向に直列接続された第１〜第ｎ（ｎは正の整数）のダイオード素子と、前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、前記各パルス昇圧回路の出力端と前記各ダイオード素子の接続点間に介挿されたｎ個のコンデンサと、周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、入力端子に得られる周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する回路とを具備することを特徴とするチャージポンプ回路である。
【０００８】
請求項２に記載の発明は、順方向に直列接続された第１〜第ｎ（ｎは正の整数）のダイオード素子と、前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、前記各パルス昇圧回路の出力端と前記各ダイオード素子の接続点間に介挿されたｎ個のコンデンサと、周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、入力端子に得られる周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する第１の回路と、順方向に直列接続され、第（ｎ＋１）のダイオード素子が前記第ｎのダイオード素子に接続された第（ｎ＋１）〜第ｍ（ｍはｎより大きい正の整数）のダイオード素子と、前記第（ｎ＋１）〜第ｍの各ダイオード素子の接続点に一端が接続された第（ｎ＋１）〜第ｍのコンデンサと、入力端子に得られる周期パルスまたは該周期パルスを反転した反転周期パルスを前記第（ｎ＋１）、第（ｎ＋３）・・・のコンデンサの他端へ供給すると共に、前記反転周期パルスまたは入力端子に得られる周期パルスを前記第（ｍ＋２）、第（ｍ＋４）・・・のコンデンサの他端へ供給する第２の回路とを具備することを特徴とするチャージポンプ回路である。
【０００９】
請求項３に記載の発明は、順方向に直列接続された第１〜第ｎ（ｎは正の整数）のダイオード素子と、前記第１〜第ｎのダイオード素子と対応して設けられ、周期パルスを昇圧して出力する第１〜第ｎのパルス昇圧回路と、前記各パルス昇圧回路の出力端と前記各ダイオード素子間に介挿された第１〜第ｎのコンデンサと、周期パルスを昇圧して前記第１のダイオードへ出力する充電電流用パルス昇圧回路と、第１の入力端子に得られる第１の周期パルスを前記第１、第３・・・のパルス昇圧回路へ供給すると共に、該第１の周期パルスを反転して前記第２、第４・・・のパルス昇圧回路および前記充電電流用パルス昇圧回路へ供給する回路と、第１、第２の出力コンデンサと、第２の入力端子に得られる第２の周期パルスが接地レベルの時前記第ｎのコンデンサの充電電荷によって前記第１の出力コンデンサを充電すると共に、前記第２の出力コンデンサの充電電圧に電源電圧を加算した電圧を出力端子へ出力し、前記第２の周期パルスが電源電圧レベルの時前記第ｎのコンデンサの充電電荷によって前記第２の出力コンデンサを充電すると共に、前記第１の出力コンデンサの充電電圧に電源電圧を加算した電圧を出力端子へ出力する充電回路とを具備することを特徴とするチャージポンプ回路である。
【００１０】
請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載のチャージポンプ回路において、前記パルス昇圧回路は、入力される周期パルスが第１のレベルの時、コンデンサを充電する充電回路と、第１、第２のレベルを繰り返す入力端子の周期パルスの変化に応じて、前記第１のレベルと、前記コンデンサの充電電圧に電源電圧を加算した電圧とを交互に出力端子へ出力するスイッチング回路とを具備することを特徴とする。
【００１１】
請求項５に記載の発明は、請求項４に記載のチャージポンプ回路において、前記スイッチング回路は直列接続された導電型が異なる第１、第２の増幅素子からなることを特徴とする。
請求項６に記載の発明は、請求項５に記載のチャージポンプ回路において、前記第１、第２のレベルを繰り返す第１の周期パルスと、前記第１の周期パルスの立ち上がりより微少時間早く立ち上がり、前記第１の周期パルスの立ち下がりより微少時間遅く立ち下がる第２の周期パルスを出力するパルス発生回路を設け、前記第１、第２の増幅素子を各々前記第１、第２の周期パルスによって駆動することを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の第１の実施の形態によるチャージポンプ回路の構成を示す回路図である。図１において、符号ＩＮａは、波高値Ｖcc（電源電圧）、デューティ比５０％の矩形状周期パルスが入力される入力端子であり、パルス昇圧回路１０２の入力端に接続されると共に、インバータ１０３を介してパルス昇圧回路１０４、１０５の各入力端に接続されている。パルス昇圧回路１０２、１０４、１０５は同一の回路であり、入力される波高値Ｖccの周期パルスを波高値２Ｖccまで昇圧して出力する。すなわち、パルス昇圧回路１０２は入力端子ＩＮａへ供給される周期パルスと同相で波高値が２Ｖccの周期パルスを出力し、パルス昇圧回路１０４、１０５は入力端子ＩＮａへ供給される周期パルスと位相が逆相で波高値が２Ｖccの周期パルスを出力する。
【００１３】
図４はパルス昇圧回路１０２（１０４、１０５）の具体的構成を示す回路図である。この図において、符号ＩＮは、波高値Ｖcc、デューティ比５０％の矩形状の周期パルスが入力される入力端子であり、この入力端子ＩＮに入力された周期パルスはインバータ８によって反転され、ＦＥＴ（電界効果トランジスタ）３のゲートへ供給される。ＦＥＴ３は、ＮチャネルＦＥＴであり、そのドレインが電源電圧Ｖccに接続され、ソースがコンデンサ４を介して入力端子ＩＮに接続されると共に、ＦＥＴ５のゲートに接続される。ＦＥＴ５はＮチャネルＦＥＴであり、そのドレインが電源電圧Ｖccに接続され、ソースがコンデンサ６の一端およびＦＥＴ７のソースに接続されている。インバータ８は、入力端子ＩＮの周期パルスを反転し、コンデンサ６の他端へ出力する。ＦＥＴ７およびＦＥＴ９はそれぞれＰチャネルおよびＮチャネルＦＥＴであり、これらのＦＥＴ７，９の各ゲートおよびドレインが共通接続され、これによってインバータが構成されている。そして、ＦＥＴ７，９のゲートが入力端子ＩＮに接続され、ドレインが出力端子ＯＵＴに接続され、また、ＦＥＴ９のソースが接地されている。
【００１４】
このような構成において、入力端子ＩＮの電圧が”Ｈ”（ハイレベル＝Ｖcc）の時は、インバータ８の出力が”Ｌ”（ロー＝接地電位）となり、ＦＥＴ３がオフとなる。またこの時、入力端子ＩＮの”Ｈ”がコンデンサ４を介してＦＥＴ５のゲートへ供給され、ＦＥＴ５がオンとなる。ここで、後に示すように、接続点Ａは予めＶcc−Ｖth（ＶthはＦＥＴ３のしきい値）に充電されているため、接続点Ｂは２Ｖcc−Ｖthとなり、Ｖccより高い電圧となるので、ＦＥＴが３極管動作となる。
ＦＥＴ５がオンとなると、このＦＥＴ５を介してコンデンサ６に電圧Ｖccが充電される。また、この時点において、ＦＥＴ７，９の各ゲートへは”Ｈ”が加えられ、これにより、ＦＥＴ９がオン、ＦＥＴ７がオフとなり、出力端子ＯＵＴが接地電位となる。この時、接続点Ａの電圧は、Ｖcc-Ｖthであり、Ｖccより低い電圧にある。
【００１５】
次に、入力端子ＩＮが”Ｌ”になると、インバータ８の出力が”Ｈ”となり、ＦＥＴ３がオンとなる。これにより、ＦＥＴ３からコンデンサ４の充電電流が流れ、ＦＥＴ５のゲートが”Ｌ”となり、ＦＥＴ５がオフとなる。また、この時点で、コンデンサ６には電圧Ｖccが充電されていることから、インバータ８の出力が”Ｈ”になると、接続点Ｂの電圧が、２Ｖccとなる。そして、この時点でＦＥＴ７がオン、ＦＥＴ９がオフとなることから、上記の電圧２Ｖccが出力端子ＯＵＴから出力される。
【００１６】
次に、入力端子ＩＮが再び”Ｈ”になると、再び、出力端子ＯＵＴが接地電位となると共に、コンデンサ６の充電が行われ、入力端子ＩＮが”Ｌ”になると、出力端子ＯＵＴが電圧２Ｖccとなり、以下、この動作が繰り返される。
このように、上記実施形態のパルス昇圧回路によれば、波高値Ｖccの周期パルスを波高値２Ｖccの周期パルスに変換することができる。
【００１７】
次に、図１に戻ると、符号１０６、１０７は各々、一端がパルス昇圧回路１０２、１０４の各出力端に接続されたコンデンサである。１１０〜１１２はダイオードであり、ダイオード１１０のアノードがパルス昇圧回路１０５の出力端に接続され、ダイオード１１０のカソードがダイオード１１１のアノードおよびコンデンサ１０６の他端に接続され、ダイオード１１１のカソードがダイオード１１２のアノードおよびコンデンサ１０７の他端に接続され、ダイオード１１２のカソードが出力端子ＯＵＴａに接続されている。
【００１８】
次に、図１に示す回路の動作を説明する。
まず、入力端子ＩＮａが電圧０（接地電位）になると、パルス昇圧回路１０２の出力電圧が０、パルス昇圧回路１０５の出力が２Ｖcc、となり、コンデンサ１０６がダイオード１１０を介して電圧２Ｖccに充電される。なお、実際にはダイオード１１０の順降下電圧分だけ電源電圧Ｖccより低い電圧に充電されるが、ここでは説明の簡略化のためダイオードの順降下電圧を０として説明する。次に、入力端子ＩＮａが電圧Ｖccになると、パルス昇圧回路１０２の出力電圧が電圧２Ｖccとなり、この結果、点Ｃ１の電圧（ダイオード１１１のアノード電圧）が４Ｖccとなる。またこの時、インバータ１０３の電圧が０となり、パルス昇圧回路１０４の出力電圧が０となる。この結果、コンデンサ１０７が点Ｃ１の電圧４Ｖccによって充電され、一方、コンデンサ１０６が放電する。次に、入力端子ＩＮａの電圧が０になると、コンデンサ１０６が充電され、入力端子ＩＮａの電圧がＶccになると、コンデンサ１０７が充電され、コンデンサ１０６が放電し、以下、この動作が繰り返され、これにより、コンデンサ１０７の充電電圧が４Ｖccとなる。
【００１９】
また、入力端子ＩＮａの電圧が０になり、インバータ１０３の出力がＶccになると、パルス昇圧回路１０４の出力電圧が２Ｖccとなり、この結果、パルス昇圧回路１０４の出力電圧にコンデンサ１０７の充電電圧を加えた点Ｃ２の電圧（ダイオード１１２のアノード電圧）が６Ｖccとなる。そして、この電圧６Ｖccがダイオード１１２を介して出力端子ＯＵＴａへ出力される。また、入力端子ＩＮａの電圧がＶccになり、インバータ１０３の出力が０になると、パルス昇圧回路１０４の出力電圧が０となり、この結果、点Ｃ２の電圧が４Ｖccとなり、この電圧４Ｖccがダイオード１１２を介して出力端子ＯＵＴａへ出力される。
【００２０】
以上がこの発明の第１の実施形態の動作である。ところで、図１０の回路におけるコンデンサ２１１〜２１４には各々、３０００μｍ２の面積が必要であり、したがって図１０の回路をＬＳＩ内に作成するには、コンデンサのために１２０００μｍ２の面積を必要とする。これに対し、図４のコンデンサ４、６には各々５００μｍ２および１０００μｍ２の面積が必要であり、また、図１のコンデンサ１０６、１０７には１０００μｍ２の面積が必要である。この結果、図１の回路をＬＳＩ内に構成するためには、
１５００×３＋１０００＋１０００＝６５００μｍ２
の面積でよいことになる。
なお、上記実施形態においては、ダイオード、コンデンサおよびパルス昇圧回路の組を２組（符号１１０、１０６、１０２の組および符号１１１、１０７、１０４の組）設けているが、この組数は出力電圧に応じて更に多数組設けてもよいことは勿論である。
【００２１】
次に、この発明の第２の実施形態について説明する。
図２はこの発明の第２の実施形態の構成を示す回路図であり、この図に示す実施形態は図１に示す実施形態より負荷電流をより多くとることができる。この図において、図１の各部に対応する部分には同一の符号を付してある。この図に示す回路が図１に示す回路と異なる点は、入力端子ＩＮａとダイオード１１２のカソードとの間に介挿されたコンデンサ１０８と、ダイオード１１２のカソードと出力端子ＯＵＴａとの間に介挿されダイオード１１３とが設けられている点である。
【００２２】
このような構成によれば、入力端子ＩＮａの電圧が０の時、点Ｃ２（ダイオード１１３のアノード）の電圧が前述したように、６Ｖccとなり、この電圧がコンデンサ１０８に充電され、また、この充電電圧がダイオード１１３を介して出力端子ＯＵＴａへ出力される。また、入力端子ＩＮａの電圧がＶccになると、点Ｃ３の電圧が、７Ｖccとなり、この点Ｃ３の電圧がダイオード１１３を通して、出力端子ＯＵＴａへ出力される。
【００２３】
ここで、コンデンサ１０８を面積２０００μｍ２によって構成すれば、全コンデンサの面積は８５００μｍ２となり、図１０の回路の約７割の面積で済むことになる。そして、この回路によれば、図１０に示す従来の回路と同様の負荷電流をとることができる。
【００２４】
なお、上記実施形態は、図１に示す第１の実施形態における点Ｃ２の後部にダイオードとコンデンサを１組設けたものであるが、図２の点Ｃ３の後部にさらに複数のダイオードおよびコンデンサの組を設けてもよい。この場合、コンデンサへ供給する周期パルスは１個おきに位相を逆転させることは勿論である。
【００２５】
次にこの発明の第３の実施形態について説明する。
図３はこの発明の第３の実施形態の構成を示す回路図であり、この図に示す実施形態は、図２に示す実施形態を改良し、図２に示すものよりさらに負荷電流がとれるようにしたものである。
【００２６】
この図に示す実施形態が図２に示すものと異なる点は、図２におけるダイオード１１２，１１３およびコンデンサ１０８に代えて、ダイオード１１５〜１１８、コンデンサ１２０、１２１、インバータ１２３および入力端子ＩＮｂを設けた点である。すなわち、ダイオード１１５および１１７の各アノードが共にダイオード１１１のカソードに接続され、ダイオード１１５のカソードとダイオード１１６のアノードが接続されると共にその接続点にコンデンサ１２０の一端が接続され、ダイオード１１７のカソードとダイオード１１８のアノードが接続されると共にその接続点にコンデンサ１２１の一端が接続され、ダイオード１１６、１１７の各カソードが共に出力端子ＯＵＴａに接続され、インバータ１２３の入力端が入力端子ＩＮｂに接続されると共にコンデンサ１２０の他端に接続され、インバータ１２３の出力端がコンデンサ１２１の他端に接続されている。ここで、入力端子ＩＮｂには、波高値Ｖcc（電源電圧）、デューティ比５０％の矩形状周期パルスで、周波数が入力端子ＩＮａの周期パルスの周波数の１／３の周期パルスを入力する。
【００２７】
次に、上述した第３の実施形態の動作を説明する。
図１において説明したように、入力端子ＩＮａがＶccの時、コンデンサ１０７に電圧４Ｖccが充電され、入力端子ＩＮａが０になると、パルス昇圧回路１０４の出力が２Ｖccとなることから、点Ｃ２の電圧が６Ｖccとなる。そして、入力端子ＩＮｂの電圧が０の時、点Ｃ２の電圧によってコンデンサ１２０が充電される。次に、入力端子ＩＮａがＶccになると、コンデンサ１０７が充電され、入力端子ＩＮａが０になると、コンデンサ１０７の電荷によってコンデンサ１２０が再び充電される。
【００２８】
このコンデンサ１２０の充電が３回繰り返されると、入力端子ＩＮｂがＶccとなる。これにより、点Ｃ３の電圧（ダイオード１１６のアノード電圧）が、電圧Ｖccとコンデンサ１２０の充電電圧６Ｖccの和である７Ｖccとなり、この電圧がダイオード１１６を介して出力端子ＯＵＴａへ出力される。またこの時、インバータ１２３の出力が０となり、コンデンサ１０７の電荷によってコンデンサ１２１が充電される。そして、コンデンサ１０７の電荷によるコンデンサ１２１の充電が３回繰り返されると、入力端子ＩＮｂが０となり、コンデンサ１２１の一端の電圧がダイオード１１８を介して出力端子ＯＵＴａへ出力され、また、コンデンサ１２０の充電が行われ、以下、上記の過程が繰り返される。
【００２９】
上述した第３の実施形態によれば、図１の回路より多くの負荷電流をとることができる。すなわち、図１の回路は、出力が変動する電圧となり、このため、直流として使用するためには当然ながら負荷回路にコンデンサを追加して平滑する必要がある。コンデンサで平滑した電源からは多くの負荷電流をとることはできない。これに対し、図３の回路は、入力端子ＩＮｂの半周期毎にコンデンサ１２０，１２１の電圧が交互に出力端子ＯＵＴａへ出力される。これにより、図１の回路に比較し多くの負荷電流をとることができる。
【００３０】
なお、上記第３の実施形態においては、入力端子ＩＮｂの周期パルスの周波数を入力端子ＩＮａの周期パルスの周波数の１／３としたが、これは１／３に限るものではない。例えば１／２、あるいは１／５等でもよい。
【００３１】
次に、パルス昇圧回路１０２（１０４、１０５）の他の構成例を説明する。
図５は図４の構成をさらに簡略化した回路であり、この図において、入力端子ＩＮに入力される周期パルスはインバータ１１において反転され、コンデンサ１２の一端に供給される。また、ＮチャネルＦＥＴ１３のドレインは電源電圧Ｖccに接続され、ゲートがドレインと接続され、ソースがコンデンサ１２の他端およびＰチャネルＦＥＴ１４のソースに接続されている。ＦＥＴ１４およびＮチャネルＦＥＴ１５はインバータを構成しており、各ゲートの接続点に入力端子ＩＮの電圧が加えられ、各ドレインの接続点が出力端子ＯＵＴに接続されている。
【００３２】
このような構成において、入力端子ＩＮの電圧が”Ｈ”の時は、インバータ１１の出力が”Ｌ”となる。これにより、ＦＥＴ１３を介してコンデンサ１２に電圧（Ｖcc−Ｖth）が充電される。ここで、電圧ＶthはＦＥＴ１３のゲート−ソース間電圧であり、約０．７Ｖである。またこの時、ＦＥＴ１４がオフ、ＦＥＴ１５がオンとなり、出力端子ＯＵＴが接地電位となる。次に、入力端子ＩＮが”Ｌ”になると、インバータ１１の出力が”Ｈ”となり、この結果、ＦＥＴ１４のソース電圧が
Ｖcc＋（Ｖcc−Ｖth）＝２Ｖcc−Ｖth
となる。またこの時、ＦＥＴ１３はソース−ドレイン間が逆バイアスとなり、カットオフされる。そして、この時点でＦＥＴ１４がオン、ＦＥＴ１５がオフとなることから、上記の電圧（２Ｖcc−Ｖth）が出力端子ＯＵＴから出力される。
【００３３】
図６はパルス昇圧回路１０２のさらに他の構成例を示す回路図であり、この図において図４の各部と対応する部分には同一の符号が付してある。図４の回路においては、入力端子ＩＮに１相の周期パルスが供給され、ＦＥＴ７，９のゲートへこの周期パルスが入力されるようになっている。しかし、このような構成の場合、ＦＥＴ７，９のオン／オフ切替時においてＦＥＴ７，９を貫通する貫通電流が流れる恐れがある。そこで、この回路においては、入力端子ＩＮの周期パルスに基づいて、波高値Ｖccの２相周期パルスＰ１、Ｐ２を発生するパルス発生回路２０を設けている。図７はパルス発生回路２０から出力される２相周期パルスＰ１、Ｐ２の波形図であり、この図に示すように、周期パルスＰ２が立ち上がった後、微少時間経過後に周期パルスＰ１が立ち上がり、周期パルスＰ１が立ち下がった後、微少時間後に周期パルスＰ２が立ち下がる。そして、周期パルスＰ１、Ｐ２がそれぞれがＦＥＴ９、７のゲートへ入力されるようになっている。なお、パルス発生回路２０は公知の回路であり、その一例を図８に示す。この図において、３１〜３８はインバータ、４１，４２はナンドゲートである。
【００３４】
また、この回路においては、図４のインバータ８に代えてＰチャネルＦＥＴ２１とＮチャネルＦＥＴ２２を設け、ＦＥＴ２１のゲートに周期パルスＰ２を加え、ソースを電源電圧Ｖccに、ドレインをＦＥＴ２２のドレインにそれぞれ接続し、また、ＦＥＴ２２のゲートに周期パルスＰ１を加え、ＦＥＴ２２のソースを接地している。そして、ＦＥＴ２１、２２の共通ドレインとＦＥＴ７のソースとの間にコンデンサ６を接続している。また、ＦＥＴ７，２１の各基板をそれぞれのソースに接続している。
【００３５】
このような構成によれば、周期パルスＰ１が”Ｌ”となり、ＦＥＴ９がオフとなった後、周期パルスＰ２が”Ｌ”となってＦＥＴ７がオンとなり、また、周期パルスＰ２が”Ｈ”となってＦＥＴ７がオフとなった後、周期パルスＰ１が”Ｈ”となりＦＥＴ９がオンとなる。これにより、ＦＥＴ７，９に貫通電流が流れることはない。
【００３６】
図９はパルス昇圧回路１０２のさらに他の構成例を示す回路図であり、この図において、図５の各部に対応する部分には同一の符号が付してある。この図に示すパルス昇圧回路は、図５に示す回路におけるＦＥＴ１４、１５の貫通電流を防止するための回路である。すなわち、図６と同様に、２相周期パルスを出力するパルス発生回路２０を設け、周期パルスＰ１、Ｐ２をそれぞれがＦＥＴ１５、１４のゲートへ入力している。また、図５のインバータ１１に代えてＰチャネルＦＥＴ２４とＮチャネルＦＥＴ２５を設け、ＦＥＴ２４のゲートに周期パルスＰ２を加え、ＦＥＴ２４のソースを電源電圧Ｖccに、ドレインをＦＥＴ２５のドレインにそれぞれ接続し、また、ＦＥＴ２５のゲートに周期パルスＰ１を加え、ＦＥＴ２５のソースを接地している。そして、ＦＥＴ２４、２５の共通ドレインとＦＥＴ４のソースとの間にコンデンサ１２を接続している。
そして、この回路によっても、図６の回路と同様にＦＥＴ１４、１５の貫通電流を防ぐことができる。
【００３７】
なお、上述した第１〜第３の実施形態においては、ダイオード、パルス昇圧回路およびコンデンサから構成されるブロックが２組（ダイオード１１０、１１１に対応するブロック）しか設けられていないが、これは、出力電圧に応じてさらに多数設けられることは勿論である。
【００３８】
【発明の効果】
以上説明したように、この発明によれば、コンデンサの面積を従来のものより少なくすることができる効果がある。また、請求項３の発明によれば、従来のもの以上の負荷電流をとることができる効果も得られる。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態によるチャージポンプ回路の構成を示すブロック図である。
【図２】 この発明の第２の実施形態によるチャージポンプ回路の構成を示すブロック図である。
【図３】 この発明の第３の実施形態によるチャージポンプ回路の構成を示すブロック図である。
【図４】 図１におけるパルス昇圧回路１０２の第１の構成例を示す回路図である。
【図５】 図１におけるパルス昇圧回路１０２の第２の構成例を示す回路図である。
【図６】 図１におけるパルス昇圧回路１０２の第３の構成例を示す回路図である。
【図７】 図６におけるパルス発生回路２０の動作を説明するためのタイミング図である。
【図８】 図６におけるパルス発生回路２０の具体例を示す回路図である。
【図９】 図１におけるパルス昇圧回路１０２の第４の構成例を示す回路図である。
【図１０】 従来のチャージポンプ回路の構成例を示す回路図である。
【符号の説明】
１０２、１０４、１０５…パルス昇圧回路
１０３、１２３…インバータ
１０６、１０７、１０８、１２０、１２１…コンデンサ
１１０〜１１３、１１５〜１１８…ダイオード
ＩＮａ、ＩＮｂ…入力端子
ＯＵＴａ…出力端子
Claims (2)
- 順方向に直列接続される複数の第１のダイオード素子と、
前記第１のダイオード素子間の第１の接続点ごとに設けられ、該第１の接続点に一端が接続される第１のコンデンサと、
各前記第１のコンデンサごとに設けられ、該第１のコンデンサの他端に接続されるパルス昇圧回路と、
前記第１のダイオード素子の直列接続におけるアノード側の終端に接続される充電電流用パルス昇圧回路と、を備え、
前記複数のパルス昇圧回路のうち奇数番目のパルス昇圧回路は、第１の周期パルスが入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のコンデンサの他端に出力し、
前記複数のパルス昇圧回路のうち偶数番目のパルス昇圧回路は、前記第１の周期パルスを反転した反転周期パルスが前記入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のコンデンサの他端に出力し、
前記充電電流用パルス昇圧回路は、前記第１の周期パルスを反転した反転周期パルスが前記入力パルスとして入力され、該入力パルスを昇圧して、前記接続された第１のダイオード素子の直列接続におけるアノード側の終端に出力し、
前記複数の第１のダイオード素子の直列接続におけるカソード側の終端から昇圧された電圧が出力され、
前記パルス昇圧回路及び充電電流用パルス昇圧回路は、
前記入力パルスから２相周期パルスである第２の周期パルス及び第３の周期パルスを出力するパルス発生回路と、
ソースが電源端子に接続され、ゲートに前記第３の周期パルスを入力される第１のＰチャネルＦＥＴと、
ドレインが前記第１のＰチャネルＦＥＴのドレインに接続され、ソースが接地され、ゲートに前記第２の周期パルスを入力される第３のＮチャネルＦＥＴと、
ドレインが電源端子に接続され、ゲートが前記第１のＰチャネルＦＥＴのドレインに接続される第１のＮチャネルＦＥＴと、
一端に前記第２の周期パルスが入力され、他端が前記第１のＮチャネルＦＥＴのソースに接続される第２のコンデンサと、
ドレインが電源端子に接続され、ゲートが前記第１のＮチャネルＦＥＴのソースに接続される第２のＮチャネルＦＥＴと、
一端が前記第１のＰチャネルＦＥＴのドレインに接続され、他端が前記第２のＮチャネルＦＥＴのソースに接続される第３のコンデンサと、
ソースが前記第３のコンデンサの他端に接続され、ゲートに前記第３の周期パルスを入力される第２のＰチャネルＦＥＴと、
ドレインが前記第２のＰチャネルＦＥＴのドレインに接続され、ゲートに前記第２の周期パルスが入力され、ソースが接地される第４のＮチャネルＦＥＴと
を有し、
前記第２の周期パルスは、前記第３の周期パルスが立ち上がった後に立ち上がり、
前記第３の周期パルスは、前記第２の周期パルスが立ち下がった後に立ち下がる
ことを特徴とするチャージポンプ回路。 - 前記複数の第１のダイオード素子の直列接続におけるカソード側の終端に、順方向に直列に接続される少なくとも１つの第２のダイオード素子と、
前記第２のダイオード素子ごとに設けられ、該第２のダイオード素子のアノードに一端が接続される少なくとも１つの第４のコンデンサと、
を備え、
前記パルス昇圧回路と前記第４のコンデンサとを併せて奇数番目の前記第４のコンデンサは、他端に前記第１の周期パルスが入力され、
前記パルス昇圧回路と前記第４のコンデンサとを併せて偶数番目の前記第４のコンデンサは、他端に前記反転周期パルスが入力され、
前記複数の第１のダイオード素子と前記第２のダイオード素子との直列接続におけるカソード側の終端から昇圧された電圧が出力される
ことを特徴とする請求項１に記載のチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005869A JP4281361B2 (ja) | 2003-01-14 | 2003-01-14 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005869A JP4281361B2 (ja) | 2003-01-14 | 2003-01-14 | チャージポンプ回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009021949A Division JP4877334B2 (ja) | 2009-02-02 | 2009-02-02 | チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004222399A JP2004222399A (ja) | 2004-08-05 |
| JP4281361B2 true JP4281361B2 (ja) | 2009-06-17 |
Family
ID=32896420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003005869A Expired - Fee Related JP4281361B2 (ja) | 2003-01-14 | 2003-01-14 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4281361B2 (ja) |
-
2003
- 2003-01-14 JP JP2003005869A patent/JP4281361B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004222399A (ja) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100407100B1 (ko) | 차지 펌프 회로 | |
| US7208996B2 (en) | Charge pump circuit | |
| US7208997B2 (en) | Charge pump power supply circuit | |
| US6445243B2 (en) | Charge-pump circuit and control method thereof | |
| US6249446B1 (en) | Cascadable, high efficiency charge pump circuit and related methods | |
| US6515535B2 (en) | Charge pump circuit | |
| JP4193462B2 (ja) | 昇圧回路 | |
| JP2006333694A (ja) | ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路 | |
| US20130257522A1 (en) | High input voltage charge pump | |
| KR0128512B1 (ko) | 승압회로 | |
| KR100636508B1 (ko) | 차지펌프 회로와 이를 이용한 직류 변환장치 | |
| US20130321069A1 (en) | Charge pump circuit | |
| JP2008253031A (ja) | チャージポンプ回路 | |
| US6605985B2 (en) | High-efficiency power charge pump supplying high DC output currents | |
| US8072257B2 (en) | Charge pump-type voltage booster circuit and semiconductor integrated circuit device | |
| JP2005304126A (ja) | 昇圧回路及び半導体集積回路 | |
| JP2004180364A (ja) | 電源回路 | |
| US20070103225A1 (en) | Charge pump circuit | |
| JP4281359B2 (ja) | チャージポンプ回路 | |
| JP4877334B2 (ja) | チャージポンプ回路 | |
| JP4281361B2 (ja) | チャージポンプ回路 | |
| JP4281360B2 (ja) | チャージポンプ回路 | |
| JP4877333B2 (ja) | チャージポンプ回路 | |
| JP2002233134A (ja) | チャージポンプ回路 | |
| JP4281358B2 (ja) | パルス昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |